CN104025254A - 贴合soi晶片的制造方法 - Google Patents

贴合soi晶片的制造方法 Download PDF

Info

Publication number
CN104025254A
CN104025254A CN201280065462.0A CN201280065462A CN104025254A CN 104025254 A CN104025254 A CN 104025254A CN 201280065462 A CN201280065462 A CN 201280065462A CN 104025254 A CN104025254 A CN 104025254A
Authority
CN
China
Prior art keywords
wafer
mentioned
soi
laminating
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280065462.0A
Other languages
English (en)
Inventor
小林德弘
阿贺浩司
横川功
石塚徹
加藤正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN104025254A publication Critical patent/CN104025254A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

本发明是一种制造SOI晶片的方法，该方法具有对于剥离后的贴合SOI晶片，进行第一快速热退火处理之后进行第一牺牲氧化处理，其后，进行第二快速热退火处理之后进行第二牺牲氧化处理的工序，在含有氢气的气氛下以1100℃以上的温度进行上述第一和第二快速热退火处理，在上述第一和第二牺牲氧化处理中，通过以900℃以上且1000℃以下的温度仅进行利用分批式热处理炉的热氧化而在上述SOI层表面形成热氧化膜之后，进行去除该热氧化膜的处理，从而制造贴合SOI晶片。由此，提供一种能够制造具有所期望的膜厚和优良的膜厚分布的SOI层的贴合SOI晶片的方法，该方法在利用离子注入剥离法的贴合SOI晶片的制造中，能够改进剥离后的SOI层的表面粗糙度，并且能够抑制滑移位错和缺陷的发生。

Description

贴合SOI晶片的制造方法
技术领域
本发明涉及使用了离子注入剥离法的贴合SOI晶片的制造方法，尤其涉及将注入了氢离子等的硅单晶片与成为支撑基片的衬底晶片贴合之后进行剥离而制造贴合SOI晶片的方法。
背景技术
最近，作为贴合SOI晶片的制造方法，将注入了离子的键合晶片贴合之后进行剥离而制造贴合SOI晶片的方法(离子注入剥离法：还称之为智能剥离法(注册商标)的技术)重新开始引人瞩目。
该离子注入剥离法是如下技术(参照专利文献1)。即、在两张晶片中至少在一方形成氧化膜，并且从一方的硅晶片(键合晶片)的上表面注入氢离子或稀有气体离子等的气体离子，并在该晶片内部形成离子注入层(微小气泡层)之后，使该注入了离子的一方的面隔着氧化膜(绝缘膜)与另一方的晶片(衬底晶片)贴紧，其后，施加热处理(剥离热处理)或机械外力并将离子注入层作为分开面而将一方的晶片(键合晶片)剥离成薄膜状，且进一步施加热处理(结合热处理)而牢固地结合之后制作在衬底晶片上具有薄膜(SOI层)的贴合SOI晶片。在该方法中，容易得到膜厚尤其是SOI层的膜厚的均匀性较高的贴合SOI晶片。
但是，在通过离子注入剥离法制作贴合SOI晶片的情况下，在剥离后的贴合SOI晶片表面存在因离子注入而引起的损伤层，另外，表面粗糙度大于通常的产品标准的硅晶片的镜面。因此，在离子注入剥离法中有必要去除这种损伤层、表面粗糙度。
过去为了去除该损伤层等，在结合热处理后的最终工序中进行了称之为接触抛光的研磨余量极少的镜面研磨(加工余量：100nm左右)。
然而，若对SOI层进行包括机械加工的要素的研磨，则由于研磨的加工余量并不均匀，因而发生通过氢离子等的注入、剥离而多少完成的SOI层的膜厚均匀性变差之类的问题。
作为解决这种问题的方法，替代上述接触抛光而进行着实施高温热处理而改进表面粗糙度的平坦化处理。
例如在专利文献2中提出了经剥离热处理之后(或者结合热处理之后)不是研磨SOI层的表面而是在包括氢的还原性气氛下施加热处理(快速加热、快速冷却热处理(RTA：Rapid Thermal Annealing，亦称为“快速热退火”))的方案。再有，在专利文献3中提出了经剥离热处理之后(或者结合热处理之后)通过氧化性气氛下的热处理而在SOI层形成氧化膜之后去除该氧化膜(所谓牺牲氧化处理)，接着施加还原性气氛的热处理(快速加热、快速冷却热处理(RTA处理，亦称为“快速热退火处理”))的方案。
另外，在专利文献4中，通过在剥离之后的SOI晶片实施惰性气体、氢气、或者这些的混合气体气氛下的平坦化热处理之后进行牺牲氧化处理，而同时实现剥离面的平坦化和避免氧化诱生堆垛层错(OSF)发生。
这样，由于代替接触抛光进行了实施高温热处理而改进表面粗糙度的平坦化处理，因而目前通过离子注入剥离法以大量生产的程度得到直径为300mm且具有SOI层的膜厚范围(从面内的最大膜厚值减去了最小膜厚值的值)为3nm以内的膜厚均匀性的SOI晶片。
另外，在专利文献5中记载有如下内容，即、为了降低剥离面的表面粗糙度而共注至少两个不同种类的原子的离子，作为其完工步骤，一次或多次进行“RTA+StabOx(稳定化氧化)”(参照段落[0046])。在段落[0078]记载有该StabOx(稳定化氧化(牺牲氧化))为900℃氧化+1100℃Ar退火(两个小时)的内容。
在专利文献6的段落[0087]中也同样记载有作为通过离子种类的共注的剥离面的表面粗糙度改进，进行RTA+StabOx+RTA+薄膜化的内容。
再有，在专利文献7的段落[0035]～[0037]中记载有为了减少SOI层的缺陷(致命空穴)，将RTA和牺牲氧化(SOx)作为完工步骤的内容，而作为SOx的温度仅公开了1100℃(段落[0039]中所记载的RTA-SOx-RTA-SOx的参照文献(法国专利)与专利文献5对应)。
再有，在专利文献8中记载有为了减少SOI层的凹状缺陷，而进行剥离→臭氧清洗→氢快速热退火(1100-1250℃)→牺牲氧化→Ar退火的流程的内容(在实施例中，快速热退火(1150℃/30sec)+Ar退火(1200℃/1hr))。
现有技术文献
专利文献
专利文献1：日本特开平5-211128号公报
专利文献2：日本特开平11-307472号公报
专利文献3：日本特开2000-124092号公报
专利文献4：WO2003/009386
专利文献5：日本特表2007-500435号公报
专利文献6：日本特表2008-513989号公报
专利文献7：日本特表2008-526010号公报
专利文献8：日本特开2009-32972号公报
发明内容
发明所要解决的问题
如专利文献5～8所记载，以改进剥离面的表面粗糙度，或减少SOI层的缺陷为目的，提出有进行组合了快速热退火和牺牲氧化处理的几种方法。
但是，专利文献5、6中的牺牲氧化，如记载为900℃氧化+1100℃Ar退火(两个小时)，是包括利用电阻加热式的热处理炉(分批式炉)在氧化后进行连续长时间的高温退火(后退火)的工序，因而存在滑移位错的发生频度增大的问题。
另外，在专利文献7中，作为StabOx的温度公开了1100℃，但即使在进行了快速热退火处理之后，以这样的高温进行牺牲氧化，则也有在SOI层的表面发生氧化诱生堆垛层错(OSF)之类的问题。再有，专利文献8的方法，虽然在减少SOI层的凹状缺陷方面有效，但就牺牲氧化之后的Ar退火而言，既是高温又是长时间，因此，与专利文献5、6同样地存在滑移位错的发生频度增大的问题。
本发明是鉴于上述问题而完成的，其目的在于提供一种能够制造具有所期望的膜厚和优良的膜厚分布的SOI层的贴合SOI晶片的方法，该方法在利用离子注入剥离法的贴合SOI晶片的制造中，能够改进剥离后的SOI层的表面粗糙度，并且能够抑制滑移位错和缺陷的发生。
用于解决问题的方案
为了达到上述目的，本发明提供一种贴合SOI晶片的制造方法，该贴合SOI晶片的制造方法通过从由单晶硅构成的键合晶片的表面注入氢离子、稀有气体离子的至少一种气体离子而在该键合晶片内部形成离子注入层，并将上述键合晶片的注入了离子的一侧的表面与衬底晶片的表面隔着绝缘膜贴合之后，在上述离子注入层剥离上述键合晶片的一部分而制造在上述衬底晶片上具有SOI层的贴合SOI晶片，上述贴合SOI晶片的制造方法其特征在于，具有对于上述剥离后的贴合SOI晶片，进行第一快速热退火处理之后进行第一牺牲氧化处理，其后，进行第二快速热退火处理之后进行第二牺牲氧化处理的工序，在含有氢气的气氛下以1100℃以上的温度进行上述第一和第二快速热退火处理，在上述第一和第二牺牲氧化处理中，通过以900℃以上且1000℃以下的温度仅进行利用分批式热处理炉的热氧化而在上述SOI层表面形成热氧化膜之后，进行去除该热氧化膜的处理。
这样，由于对于剥离的贴合SOI晶片进行上述处理，因而在进行牺牲氧化处理时并不进行高温且长时间的非氧化性气氛的退火而仅进行热氧化，因此，能够实现SOI层的平坦化和缺陷的抑制，进而能够维持利用离子注入剥离所得到的膜厚均匀性。另外，由于不必进行高温且长时间的退火，因而能够抑制滑移位错的发生，而且能够实现流程的缩短化。因此，能够制造具有所期望的膜厚并具有高质量的SOI层的贴合SOI晶片。
此时，最好将上述第一和第二牺牲氧化处理中的热氧化温度设为950℃以上。
由于以这样的温度进行热氧化，因此，能够以更短的时间形成较厚的氧化膜，能够提高生产率。另外，由于先进行快速热退火处理之后进行平坦化、离子注入损伤层的恢复，因此，即使在950℃以上也不会发生氧化诱生堆垛层错等缺陷。
此时，最好在上述键合晶片和上述衬底晶片的至少一方的表面实施等离子处理之后并隔着上述绝缘膜贴合之后，利用机械外力在上述离子注入层剥离上述键合晶片的一部分。
通过这样进行贴合、机械剥离，能够降低剥离面的面粗糙度，并能够使SOI层更加有效地平坦化。
此时，最好在1230℃以下的温度进行上述第一和第二快速热退火处理。
由于在这样的温度进行第一和第二快速热退火处理，因此，能够可靠地抑制滑移位错的发生。
发明效果
如上所述，根据本发明，不仅能够抑制滑移位错和缺陷的发生，而且能够制造具有平坦且膜厚均匀性高的SOI层的高质量贴合SOI晶片。
附图说明
图1是表示本发明的贴合SOI晶片的制造方法的实施方式的一例的流程图。
图2是实施例1的牺牲氧化处理中的热氧化的温度量变曲线(Profile)。
图3是比较例3的牺牲氧化处理中的热氧化以及后退火的温度量变曲线。
具体实施方式
下面一边参照附图一边详细说明本发明的实施方式的一例，但本发明并不限定于此。
图1是本发明的贴合SOI晶片的制造方法的流程图。
首先，在图1的工序(a)中，准备例如经镜面研磨的单晶硅晶片作为键合晶片10和成为支撑基片的衬底晶片11。
接着，在图1的工序(b)中，通过例如热氧化或化学气相沉积(CVD)氧化等而在键合晶片10形成氧化膜12。该氧化膜12可以仅在衬底晶片11形成，也可以在两晶片形成。
接着，在图1的工序(c)中，注入氢离子、稀有气体离子中至少一种气体离子而在键合晶片10的内部形成离子注入层13。
接着，在图1的工序(d)中，将键合晶片10的注入了离子的一侧的表面与衬底晶片11的表面隔着氧化膜12贴紧而贴合。
另外，在贴合之前，为了去除附着在晶片的表面的微粒以及有机物，在两晶片进行贴合之前清洗亦可。
接着，在图1的工序(e)中，以离子注入层13为边界而剥离键合晶片10，并在衬底晶片11上形成埋入式氧化膜14和SOI层16，而得到贴合SOI晶片15。
作为剥离方法，优选例如不进行热处理或者施加不会剥离程度的低温热处理之后，利用机械外力进行剥离的方法。在这种情况下，最好在贴合工序(d)之前在键合晶片10和衬底晶片11的至少一方的表面实施等离子处理而提高界面的结合强度。
这样，由于利用机械外力进行剥离，因而能够降低剥离面的面粗糙度，因此，不仅能够以本发明的快速热退火处理实现充分的平坦化，而且能够缓和快速热退火处理的条件。
另外，除了利用机械外力的剥离方法之外，还能够例如在惰性气体气氛下以500℃以上的温度进行热处理，并利用结晶的重新排列和气泡的凝聚而进行剥离。
接着，在图1的工序(f)中，对于剥离后的贴合SOI晶片15，进行第一快速热退火处理之后进行第一牺牲氧化处理，其后，进行第二快速热退火处理之后进行第二牺牲氧化处理的工序。
此时，在含有氢气的气氛下以1100℃以上的温度进行第一和第二快速热退火处理。另外，在上述第一和第二牺牲氧化处理中，通过以900℃以上且1000℃以下的温度仅进行利用分批式热处理炉的热氧化而在上述SOI层16的表面形成热氧化膜之后，进行去除该热氧化膜的处理。
现有的牺牲氧化处理，通过连续进行900℃氧化+1100℃退火(后退火)而抑制SOI层的缺陷发生。但在本发明中，通过在含有氢气的气氛下以1100℃以上的温度进行快速热退火处理，不进行牺牲氧化处理的热氧化之后的后退火(例如超过1000℃的温度的非氧化性气氛的热处理)(即、仅进行热氧化)也能够实现SOI层的充分的平坦化以及损伤层的恢复，且无需长时间的后退火，因而能够降低滑移位错的发生率，并且能够实现流程的缩短。由于能够在利用快速热退火处理进行剥离面的损伤层的恢复以及平坦化之后进行牺牲氧化处理，因而能够抑制热氧化时的缺陷的发生。再有，利用牺牲氧化处理进行平坦化以及至所期望的膜厚的薄膜化处理，从而能够做成维持膜厚均匀性且具有所期望的膜厚的平坦的SOI层。这种牺牲氧化处理的热氧化，由于利用快速热退火处理预先进行损伤层的恢复，因而能够以900℃以上的温度有效地形成热氧化膜，而且，通过以1000℃以下的温度实施，能够可靠地抑制SOI层的缺陷的发生。通过再次进行这种快速热退火处理、牺牲氧化处理，即可充分地使SOI层平坦化并去除损伤，而且，可靠地达到所期望的膜厚。
而且，最好将本发明的第一和第二牺牲氧化处理的热氧化温度设为950℃以上。
过去，若对于刚刚剥离后的贴合SOI晶片以950℃以上的温度进行热氧化，则有在SOI层表面发生缺陷(OSF)的问题，而在本发明的情况下，本发明人等发现由于在进行牺牲氧化之前进行高温的氢快速热退火处理而进行表面的平坦化和离子注入所造成的损伤层的恢复，因而即使将热氧化的温度设为950℃以上(1000℃以下)，也不会发生氧化诱生堆垛层错。因此，通过以950℃以上进行热氧化，即使在形成较厚的氧化膜的情况下也能够实现氧化时间的缩短，并能够提高生产效率。
另外，本发明的第一和第二快速热退火处理所需时间较短，因而与高温且长时间的分批式热处理炉的热处理相比，滑移位错的发生频度低，虽然提高快速热退火处理温度则剥离面的平坦化效果增大，但若为超过1230℃的温度的处理，则滑移位错的发生频度增大，因而最好以1230℃以下的温度进行处理。
例如，通过上述的热氧化而在SOI层表面形成热氧化膜，并以含有HF的水溶液等去除该热氧化膜，由此能够实施本发明的第一和第二牺牲氧化处理。
另外，就本发明的第一和第二快速热退火处理的热处理时间而言，例如进行1～300秒钟，即可使SOI层平坦化并去除损伤。
作为用于本发明的第一和第二快速热退火处理的快速加热、快速冷却装置，只要是能够进行快速热退火处理的装置，则并不特别限定，例如能够使用叶片式灯加热装置。另外，本发明中所使用的分批式热处理炉是在立式或卧式热处理炉中载放多个晶片而能够进行热处理的热处理炉，能够使用例如电阻加热式的分批式热处理炉。这些市场上出售且通用。
若是如上所述的本发明的贴合晶片的制造方法，则能够以高成品率制造平坦且几乎不存在缺陷的高质量的贴合SOI晶片。
实施例
以下示出实施例和比较例来更具体地说明本发明，但本发明并不限定于这些例子。
(实施例1～6、比较例1～4)
[SOI晶片的制法(至剥离工序)：机械剥离]实施例1～4、比较例1～3
作为键合晶片及衬底晶片，准备了直径为300mm且结晶方位为＜100＞的经镜面研磨的单晶硅晶片，在键合晶片的表面形成厚度为150nm的热氧化膜，并穿过该热氧化膜进行了氢离子注入(剂量：6×1016/cm2，注入能量：50keV)，并将贴合面在室温下隔着氧化膜与通过等离子处理而激活的衬底晶片贴合，且进行了350℃、1个小时的热处理(在该热处理不会发生剥离)之后，对离子注入层施加机械外力而进行了剥离。
[SOI晶片的制法(至剥离工序)：热处理剥离]实施例5、6、比较例4
作为键合晶片及衬底晶片，准备了直径为300mm且结晶方位为＜100＞的经镜面研磨的单晶硅晶片，在键合晶片的表面形成厚度为150nm的热氧化膜，并穿过该热氧化膜进行了氢离子注入(剂量：5×1016/cm2，注入能量：50keV)，并在室温下隔着氧化膜与衬底晶片贴合，且施加500℃、0.5个小时的热处理而进行了剥离。
在实施例1-6及比较例1、2中，对于所制作的SOI晶片进行了快速热退火处理和牺牲氧化处理(热氧化+利用HF溶液的热氧化膜去除)。条件示于表1中。实施例1的牺牲氧化处理中的热氧化的温度量变曲线(Profile)示于图2中。
另外，在比较例3中，对于所制作的SOI晶片进行了快速热退火处理和牺牲氧化处理(热氧化+利用HF溶液的热氧化膜去除)，而在第一和第二牺牲氧化处理中，热氧化结束之后连续实施了后退火(100％Ar、1100℃、2个小时)。比较例3的牺牲氧化处理中的热氧化及后退火的温度量变曲线示于图3中。
在比较例4中，替代第二快速热退火处理而实施了利用分批式热处理炉的Ar退火(100％Ar、1200℃、1个小时)。
[蚀痕测定方法]
对于所制造的SOI晶片，以未含铬的所选择蚀刻液将SOI层表面蚀刻了30nm，并以光学显微镜测定了蚀痕密度。
[滑移发生率]
以各实施例、比较例的热处理条件处理了100张SOI晶片，并与滑移不良的限度样品进行了比较，而调查了判断为滑移不良的SOI晶片的比率。
[表面粗糙度]
利用原子力显微镜(AFM)测定了第二牺牲氧化处理后的SOI层表面(测定区域为30μm见方)。
以上的评价结果示于表1。
表1
在实施例1～6中，蚀痕、滑移发生率、表面粗糙度无论是哪一个也均为良好的结果。另外，就另行测定的SOI层的膜厚分布而言，得到了膜厚范围(从面内的最大膜厚值减去了最小膜厚值的值)为3nm以内的良好的膜厚均匀性。
另外，实施例5、6，由于进行了利用热处理的剥离，因而其表面粗糙度成为了稍大于实施例1～4的表面粗糙度的值，但与刚刚剥离后的表面粗糙度相比，有了充分的降低，且蚀痕、滑移发生率为与实施例1～4同等的水平。
在比较例1中，由于牺牲氧化处理的热氧化的温度为超过1000℃的温度，因而发生了起因于通过氧化之前的快速热退火未能完全去除的损伤的氧化诱生堆垛层错，并在SOI层多处发生了缺陷(蚀痕)。
在比较例2中，由于快速热退火处理的温度不足1100℃，因而去除损伤不够充分，在950℃的热氧化中也发生了氧化诱生堆垛层错，并在SOI层多处发生了缺陷(蚀痕)。
在比较例3中，由于在结束了热氧化之后连续实施了高温且长时间的后退火，因而滑移的发生率变差至实施例1～6的2倍左右。
在比较例4中，由于替代第二快速热退火处理而实施了利用分批式热处理炉的高温Ar退火，因而滑移的发生率变差，与至实施例1～6相比，成为了2倍左右。
另外，本发明并不限定于上述实施方式。上述实施方式是例示，具有实质上与本发明的权利要求书中所记载的技术思想相同的构成且带来相同的作用效果的技术无论怎样也均包括在本发明的技术范围。

Claims (4)

1.一种贴合SOI晶片的制造方法，该贴合SOI晶片的制造方法通过从由单晶硅构成的键合晶片的表面注入氢离子、稀有气体离子的至少一种气体离子而在该键合晶片内部形成离子注入层，并将上述键合晶片的注入了离子的一侧的表面与衬底晶片的表面隔着绝缘膜贴合之后，在上述离子注入层剥离上述键合晶片的一部分而制造在上述衬底晶片上具有SOI层的贴合SOI晶片，上述贴合SOI晶片的制造方法其特征在于，
具有对于上述剥离后的贴合SOI晶片，进行第一快速热退火处理之后进行第一牺牲氧化处理，其后，进行第二快速热退火处理之后进行第二牺牲氧化处理的工序，
在含有氢气的气氛下以1100℃以上的温度进行上述第一和第二快速热退火处理，在上述第一和第二牺牲氧化处理中，通过以900℃以上且1000℃以下的温度仅进行利用分批式热处理炉的热氧化而在上述SOI层表面形成热氧化膜之后，进行去除该热氧化膜的处理。
2.根据权利要求1所述的贴合SOI晶片的制造方法，其特征在于，
将上述第一和第二牺牲氧化处理中的热氧化温度设为950℃以上。
3.根据权利要求1或2所述的贴合SOI晶片的制造方法，其特征在于，
在上述键合晶片和上述衬底晶片的至少一方的表面实施等离子处理之后并隔着上述绝缘膜贴合之后，利用机械外力在上述离子注入层剥离上述键合晶片的一部分。
4.根据权利要求1至3中任一项所述的贴合SOI晶片的制造方法，其特征在于，
在1230℃以下的温度进行上述第一和第二快速热退火处理。
CN201280065462.0A 2012-01-06 2012-11-30 贴合soi晶片的制造方法 Pending CN104025254A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-001611 2012-01-06
JP2012001611A JP2013143407A (ja) 2012-01-06 2012-01-06 貼り合わせｓｏｉウェーハの製造方法
PCT/JP2012/007690 WO2013102968A1 (ja) 2012-01-06 2012-11-30 貼り合わせｓｏｉウェーハの製造方法

Publications (1)

Publication Number Publication Date
CN104025254A true CN104025254A (zh) 2014-09-03

Family

ID=48745045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280065462.0A Pending CN104025254A (zh) 2012-01-06 2012-11-30 贴合soi晶片的制造方法

Country Status (6)

Country Link
US (1) US9076840B2 (zh)
EP (1) EP2802001A4 (zh)
JP (1) JP2013143407A (zh)
KR (1) KR20140121392A (zh)
CN (1) CN104025254A (zh)
WO (1) WO2013102968A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601615A (zh) * 2016-12-27 2017-04-26 上海新傲科技股份有限公司 提高键合强度的退火方法
CN107615445A (zh) * 2015-06-15 2018-01-19 信越半导体株式会社 绝缘体上硅晶圆的制造方法
CN109690733A (zh) * 2016-09-27 2019-04-26 信越半导体株式会社 贴合式soi晶圆的制造方法
CN116387241A (zh) * 2023-04-21 2023-07-04 中芯先锋集成电路制造(绍兴)有限公司 绝缘体上半导体衬底的制造方法及半导体器件的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6036732B2 (ja) 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3093860B1 (fr) * 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support
FR3093858B1 (fr) * 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support
CN117096012B (zh) * 2023-08-22 2024-03-26 中环领先半导体科技股份有限公司 一种氧化膜、硅片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050042840A1 (en) * 1999-10-14 2005-02-24 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
US20080299376A1 (en) * 2005-12-27 2008-12-04 Shin-Etsu Chemical Co., Ltd. Silicon on insulator (soi) wafer and process for producing same
CN101765901A (zh) * 2007-07-27 2010-06-30 信越半导体股份有限公司 贴合晶片的制造方法
CN102301464A (zh) * 2009-03-18 2011-12-28 硅绝缘体技术有限公司 绝缘体上硅soi型的基板的修整方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
EP1408551B1 (en) 2001-07-17 2014-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
JP2007500435A (ja) 2003-07-29 2007-01-11 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
CN101027768B (zh) 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
ATE441206T1 (de) 2004-12-28 2009-09-15 Soitec Silicon On Insulator Verfahren zum erhalten einer dünnen schicht mit einer geringen dichte von líchern
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
JP5263509B2 (ja) * 2008-09-19 2013-08-14 信越半導体株式会社 貼り合わせウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050042840A1 (en) * 1999-10-14 2005-02-24 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
US20080299376A1 (en) * 2005-12-27 2008-12-04 Shin-Etsu Chemical Co., Ltd. Silicon on insulator (soi) wafer and process for producing same
CN101765901A (zh) * 2007-07-27 2010-06-30 信越半导体股份有限公司 贴合晶片的制造方法
CN102301464A (zh) * 2009-03-18 2011-12-28 硅绝缘体技术有限公司 绝缘体上硅soi型的基板的修整方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615445A (zh) * 2015-06-15 2018-01-19 信越半导体株式会社 绝缘体上硅晶圆的制造方法
CN107615445B (zh) * 2015-06-15 2020-10-30 信越半导体株式会社 绝缘体上硅晶圆的制造方法
CN109690733A (zh) * 2016-09-27 2019-04-26 信越半导体株式会社 贴合式soi晶圆的制造方法
CN109690733B (zh) * 2016-09-27 2022-10-18 信越半导体株式会社 贴合式soi晶圆的制造方法
CN106601615A (zh) * 2016-12-27 2017-04-26 上海新傲科技股份有限公司 提高键合强度的退火方法
CN116387241A (zh) * 2023-04-21 2023-07-04 中芯先锋集成电路制造(绍兴)有限公司 绝缘体上半导体衬底的制造方法及半导体器件的制造方法

Also Published As

Publication number Publication date
EP2802001A1 (en) 2014-11-12
JP2013143407A (ja) 2013-07-22
KR20140121392A (ko) 2014-10-15
EP2802001A4 (en) 2015-09-16
WO2013102968A1 (ja) 2013-07-11
US9076840B2 (en) 2015-07-07
US20140322895A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
CN104025254A (zh) 贴合soi晶片的制造方法
EP1981063B1 (en) Process for producing a soi wafer
JP5927894B2 (ja) Ｓｏｉウェーハの製造方法
EP2048697B1 (en) Method for reusing delaminated wafer
KR102173455B1 (ko) 접합 soi웨이퍼의 제조방법
TWI357101B (en) Method for producing bonded wafer
CN104115255A (zh) 贴合soi晶片的制造方法
KR20070093798A (ko) 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
CN104885190B (zh) Soi晶圆的制造方法
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
EP1981064B1 (en) Process for producing a soi wafer
JP2004193515A (ja) Ｓｏｉウエーハの製造方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP2009105315A (ja) 半導体基板の製造方法
CN102224568A (zh) 贴合晶片的制造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
CN105264641A (zh) 贴合晶圆的制造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
WO2009147778A1 (ja) 貼り合わせウェーハの製造方法
CN110785830B (zh) Soi晶圆的制造方法
JP5555995B2 (ja) 貼り合わせシリコンウェーハの製造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
TW201227828A (en) Wafers for nanometer process and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140903