KR20070093798A - 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법 - Google Patents

복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법 Download PDF

Info

Publication number
KR20070093798A
KR20070093798A KR1020070000569A KR20070000569A KR20070093798A KR 20070093798 A KR20070093798 A KR 20070093798A KR 1020070000569 A KR1020070000569 A KR 1020070000569A KR 20070000569 A KR20070000569 A KR 20070000569A KR 20070093798 A KR20070093798 A KR 20070093798A
Authority
KR
South Korea
Prior art keywords
donor substrate
rapid thermal
heat treatment
initial donor
thermal oxidation
Prior art date
Application number
KR1020070000569A
Other languages
English (en)
Other versions
KR100886620B1 (ko
Inventor
빠트리크 레이노
에릭끄 네이레
다니엘르 델프라
올레그 꼬농쉬끄
미카엘 스텡꼬
Original Assignee
에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.) filed Critical 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Publication of KR20070093798A publication Critical patent/KR20070093798A/ko
Application granted granted Critical
Publication of KR100886620B1 publication Critical patent/KR100886620B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Separation, Recovery Or Treatment Of Waste Materials Containing Plastics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 제조 단계들을 포함하는 복합물 웨이퍼 제조방법 및 복합물 웨이퍼 제조방법에 의하여 얻어지는 도우너 기판의 리사이클링 방법을 개시한다. 이러한 방법들은, 도우너 기판의 리싸이클링 비율을 증가하기 위하여 적어도 부분적으로 산소 석출물들 및/또는 핵들을 감소시키기 위한 적어도 하나의 열처리 단계를 수행한다.
복합물 웨이퍼, 도우너 기판, 리싸이클링, 열처리, 산소 석출물들

Description

복합물 웨이퍼 제조방법 및 사용한 도우너 기판의 리싸이클링 방법{Method for manufacturing compound material wafers and method for recycling a used donor substrate}
도 1은 본 발명의 제1 실시예에 따른 복합물 웨이퍼 제조방법을 도시한다.
도 2는 본 발명의 제2 실시예에 따른 복합물 웨이퍼 제조방법을 도시한다.
본 발명은 청구항 제1항의 전제부(preamble)에 따른 복합물 웨이퍼 제조방법 및 상기 복합물 웨이퍼 제조방법으로부터 얻어지는 사용한 도우너 기판의 리싸이클링(recycling) 방법에 관한 것이다.
반도체 장치 제조 공정의 시작 물질로서, 복합물 웨이퍼들, 특히, SOI(silicon on insulator)형 웨이퍼들은 점점 더 중요해지고 있다. 경제적인 가격으로 우수한 결정 품질을 갖는 이러한 웨이퍼를 생산하는 하나의 방법은 우수한 결정 품질의 도우너(donor) 기판으로부터 층을 핸들(handle) 기판 상으로 전달하여 제조하는 방법일 수 있으며, 상기 층의 전달은 상기 두 기판들을 본딩하고 초기 도우너 기판 내에 이미 형성된 일정한 분리 영역에서 상기 도우너 기판을 분리함에 의하여 이루어진다. 스마트-컷(SmartCutTM)형 공정에 있어서, 일정한 분리 영역의 형성은 도우너 기판 내로 원자 종(atomic species), 특히 수소 또는 희토류 가스 이온들을 주입하여 수행한다. 이러한 공정의 장점은, 핸들 기판 상에 층을 전달한 후에 잔존하는 도우너 기판의 잔류물을 후속의 복합물 웨이퍼 제조 공정에서 도우너 기판으로서 다시 사용할 수 있다는 것이다. 따라서, 하나의 도우너 기판을 SOI-형 웨이퍼들과 같은 여러 복합물 웨이퍼들로서 사용할 수 있다.
그러나, 도우너 기판의 결정 품질은 사용할수록 열화되므로, 도우너 기판은 3회 내지 4회 만의 재사용이 가능하다. 결과적으로, 최종 SOI 기판의 결정 품질도 또한 열화된다.
일반적으로, 사용한 도우너 기판의 리싸이클링에 대한 연구가 수행되어 왔다. 예를 들어, 일본특허출원번호 평10-114,176호에는, 핸들 기판 상으로 층을 전달한 후에 존재하는 웨이퍼의 모서리에서 표면 단차를 제거하기 위하여 도우너 기판의 제1 폴리싱 단계를 수행하고, 새로운 도우너 기판으로서 도우너 기판의 잔류물을 사용하기 전에 제2 최종 폴리싱 단계를 수행하는 방법이 개시되어 있다. 미국특허등록번호 제6,211,041호에는, 리싸이클링 공정에 대하여 직접적으로 개시하지는 않지만, 저자들에 의하면, SOI 제조 공정에서 웨이퍼들에 수행되는 열처리들 중에 SOI 장치의 층 내에 생성되는 산소 석출물들의 존재와 관련되는 결정 결함들의 생성을 방지하기 위하여, 초기부터 적절한 산소 함량을 포함하는 실리콘 기판을 제공하는 방법을 개시하고 있다.
그럼에도 불구하고, 도우너 기판의 재사용에 대한 많은 가능한 방법들은 아직 만족스럽지 않다. 특히, 초기 산소 함량을 조절하는 것은 많은 사용 후에 최종 SOI 층 내의 결정 결함들의 발생을 방지하지 못한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 사용한 도우너(donor) 기판의 재사용 횟수를 증가할 수 있고, 이와 동시에 경제적인 가격으로 우수한 품질의 복합물 웨이퍼들을 제조할 수 있는 복합물 웨이퍼 제조방법을 제공하는 것이다.
또한, 따라서, 본 발명이 이루고자 하는 다른 기술적 과제는, 상기 복합물 웨이퍼들의 제조 공정에서 사용한 도우너 기판들의 리싸이클링(recycling) 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 복합물 웨이퍼 제조 방법은 a) 초기 도우너 기판을 제공하는 단계, b) 상기 초기 도우너 기판을 덮는 절연층을 형성하는 단계, c) 상기 초기 도우너 기판 내에 일정한 분리 영역을 형성하는 단계; d) 상기 초기 도우너 기판을 핸들(handle) 기판에 부착하는 단계; 및 e) 상기 일정한 분리 영역에서 상기 초기 도우너 기판을 분리하여 이에 따라 복합물 웨이퍼를 형성하기 위하여 상기 초기 도우너 기판의 층을 상기 핸들 기판 상에 전달하는 단계를 포함하는 복합물 웨이퍼, 특히 SOI(silicon on insulator)형 웨이퍼의 제조방법에 있어서, 상기 초기 도우너 기판 및/또는 상기 초기 도우너 기판의 잔류물 내의 산소 석출물들 및/또는 핵들을, 바람직하게는 용해(dissolution)에 의하 여, 적어도 부분적으로 감소시키기 위한 적어도 하나의 열처리 단계를 더 포함한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명에 따른 사용한 도우너 기판의 리싸이클링 방법은, 상기 복합물 웨이퍼들의 제조방법에 의하여 사용한 도우너 기판의 리싸이클링 방법에 있어서, 상기 초기 도우너 기판 및/또는 상기 초기 도우너 기판의 잔류물 내의 산소 석출물들 및/또는 핵들을, 특히 용해(dissolution)에 의하여, 적어도 부분적으로 감소시키기 위한 열처리 단계를 포함한다. 석출물들 및/또는 핵들의 존재는 기판들 내에 결정 결함들의 생성과 실질적으로 관련되므로, 추가적인 열처리 동안 용해되는 경우에는 도우너 기판의 재사용이 가능하며, 또한, 재사용하는 동안 결정 결함들의 생성이 추가 열처리 단계에 의하여 제한되므로 더욱 가능하다.
웨이퍼 내의 산소 핵들의 존재는 웨이퍼 제조 방법에 기인한다. 잉곳(ingot)을 당기는 동안, 불순물들은 상기 잉곳 내로 침입한다. 상기 불순물 중의 하나는 침입형 산소이며, 당기는 동안과 냉각 중에 상기 산소는 서로 모여서 핵들을 형성한다. 후속의 열처리들이 수행되는 중에, 일반적으로 900℃ 내지 1100℃의 온도에서, 상기 핵들은 침입형 산소의 확산에 의하여 석출물들을 형성한다.
본 발명의 복합물 웨이퍼 제조방법의 바람직한 실시예에 의하면, 도우너 기판의 잔류물은 초기 도우너 기판으로서 재사용할 수 있으며, 상기 단계 b) 내지 상기 단계 e)는 처음 또는 그 이후의 열처리 단계가 수행되기 전에 적어도 한 번은 반복된다. 산소 석출물들 및/또는 핵들의 생성속도에 의존하여, 도우너 기판 또는 상기 도우너 기판의 잔류물, 및 결과적으로 최종 SOI(silicon on insulator)가 이 충분히 우수한 결정 품질을 가지면서, 공정 단계들을 적게 유지하도록 추가적인 열처리 단계는 필요한 경우 수행된다.
바람직하게는, 적어도 하나의 열처리 단계들 중에 적어도 하나는 급속 열 산화 단계일 수 있다. 놀랍게도, 산소의 존재는 도우너 기판 내의 산소 석출물들 및/또는 핵들의 제거를 개선할 수 있다. 여기에서, "급속"은 적어도 20℃/s, 바람직하게는 적어도 30℃/s의 온도 상승율을 의미하며, 상기 석출물들 및/또는 핵들의 용해(dissolution)가 일어난다.
본 발명의 바람직한 실시예에 따르면, 상기 급속 열 산화 단계는 1150℃ 내지 1300℃, 바람직하게는 1200℃ 내지 1250℃의 온도범위에서 수행된다. 이러한 온도 범위에서, 도우너 기판 내의 상기 산소 석출물들 및/또는 핵들은, 바람직하게는 용해에 의하여, 적어도 부분적으로 감소될 수 있다.
바람직하게는, 상기 급속 열 산화 단계는 15초 내지 5분의 유지시간, 바람직하게는 30초 내지 2분의 유지시간으로 수행되거나, 급속 열 산화 단계를 수행하기 위하여 배치 어닐링형 퍼니스(batch anneal type furnace)가 사용되는 경우에는 1분 내지 5시간의 유지시간으로 수행될 수 있다. 따라서, 원하는 산소 감소의 효과를 달성하기 위하여, 단일 웨이퍼 퍼니스(single wafer furnace) 및 배치형 퍼니스(batch type furnace)를 사용할 수 있으며, 따라서 상기 공정에 기존의 제조 공정을 용이하게 적용할 수 있다.
바람직하게는, 상기 급속 열 산화 단계는 적어도 5% 내지 100%의 산소 농도 및/또는 5 내지 20 ℓ/min의 산소 유속, 바람직하게는 10ℓ/min의 산소 유속을 가지는 분위기 하에서 수행될 수 있다. 이러한 농도들에서, 산소 제거에 대한 최적의 효과를 얻을 수 있었다.
본 발명의 바람직한 실시예에 따르면, 상기 급속 열 산화 단계는 상기 단계 a)와 상기 단계 b) 사이에서 및/또는 상기 단계 e) 이후에 수행될 수 있다. 상기 급속 열 산화 단계의 장점 중에 하나는 표면의 표면 거칠기(roughness) 특성을 변화시키지 않는다는 것이며, 따라서, 제조 공정을 수행하기 전에 초기 도우너 기판에급속 열 산화 단계를 수행할 수도 있다. 이에 따라, 기판에 이미 존재하는 산소 석출물들 및/또는 핵들은 적어도 부분적으로 제거될 수 있다. 상기 단계 e) 이후에, 즉 복합물 웨이퍼의 제조 후에 급속 열 산화 단계를 수행하는 경우의 장점은, 제조 공정의 열처리 단계들 중에 결과적으로 생성된 산소 석출물들 및/또는 핵들이 용해될 수 있고, 따라서 감소되는 것이다. 여기에서, 최종 SOI 층 내의 결정 결함들의 생성을 방지하기 위하여, 결과적으로 생성된 산소 석출물들 및/또는 핵들은 도우너 웨이퍼의 반복 사용 후에 제거된다.
바람직하게는, 상기 급속 열 산화 처리를 수행하는 동안, 50Å 내지 500Å 두께의 산화층이 상기 초기 도우너 기판 또는 상기 도우너 기판의 잔류물 상에 성장할 수 있다. 따라서, 상기 급속 열 산화 단계는, 특히 용해에 의하여 산소를 제거하는 것뿐만 아니라, 동시에, 후속의 단계에서 절연층을 형성하기 위한 시초 층(starting layer)으로 사용될 수 있는 우수한 품질의 얇은 산화층을 제공한다. 이는 일반적으로 동일한 유형의 산화물이며, 주로 열에 의하여 성장한다. 따라서, 얇은 산화층의 품질이 높으므로, 상기 절연층은 우수한 결정 성질을 또한 갖게 되는 장점이 있다.
본 발명의 바람직한 실시예에 따르면, 복합물 웨이퍼 제조방법은, 상기 단계 e)를 종료한 후에 상기 도우너 기판(1)의 분리된 표면을 폴리싱하는 단계 f)를 더 포함할 수 있고, 상기 급속 열 산화 단계는 상기 단계 f)를 수행하기 전에 및/또는 수행한 후에 수행할 수 있다. 상기 급속 열 산화는 표면 품질을 변화하지 않으므로, 결과적으로, 상기 폴리싱 단계를 수행하기 전에 및/또는 수행한 후에 상기 급속 열 산화 단계를 수행할 수 있다. 결과적으로, 기판의 결정 품질을 우수하게 유지하기 위하여, 상기 폴리싱 단계 수행 전에 또는 수행한 후에 상기 급속 열 산화 단계를 수행할 수 있다.
본 발명의 다른 바람직한 실시예에 따르면, 상기 열처리 단계들 중에 적어도 하나는 무산소(oxygen-free) 분위기 하의 급속 열 어닐링 단계일 수 있다. 이와 같은 열처리는, 특히 용해에 의하여, 적어도 부분적으로 상기 석출물들 및/또는 핵들을 또한 제거할 수 있지만, 산화층을 형성하지는 않는다. 결과적으로, 도우너 기판의 더 많은 재사용은 무산소 열처리 단계에 의하여 달성될 수 있다.
바람직하게는, 상기 급속 열 어닐링 단계는 수소 및/또는 아르곤 분위기 하에서 수행될 수 있다. 이러한 분위기 하에서, 최적의 용해 효과를 달성할 수 있다.
바람직하게는, 상기 열 어닐링 단계는 상기 단계 a)와 상기 단계 b) 사이에서 및/또는 상기 단계 e) 이후에 수행될 수 있고, 또한 폴리싱 단계가 이어서 수행 된다. 따라서, 열 어닐링 단계가 상기 도우너 기판의 표면 품질을 열화하여도, 상기 폴리싱 단계에 의하여 충분히 우수한 표면 품질을 유지할 수 있다.
바람직하게는, 복합물 웨이퍼 제조방법은, 상기 급속 열 산화 또는 어닐링 단계는 배치형 퍼니스를 사용하는 경우에는 적어도 20℃/s, 바람직하게는 적어도 25℃/s의 온도 기울기로 수행되고, 단일 웨이퍼 퍼니스를 사용하는 경우에는 적어도 30℃/s, 바람직하게는 적어도 50℃/s의 온도 기울기로 수행될 수 있다. 이러한 온도는 용해 효과를 상승시켜, 단일 웨이퍼 퍼니스 또는 배치형 퍼니스 중 어떤 것을 사용하여도, 산소 용해의 바람직한 효과를 달성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 개재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
도 1은 본 발명의 제1 실시예에 따른 복합물 웨이퍼 제조방법을 도시한다. 상기 방법은 SOI형 복합물 웨이퍼에 대하여 설명한다. 그러나, 이는 예시적이며, 반드시 이에 한정되는 것은 아니므로, 본 발명은 다른 유형의 복합물 웨이퍼들에도 또한 적용될 수 있다.
먼저, 청구항 제1항의 단계 a)와 해당되는 단계 I은, 초기 도우너 기판(1)을 제공하는 단계를 포함하고, 여기에는 실리콘(Si) 웨이퍼를 예시적으로 제공한다. 이어서, 단계 II에서는 본 발명에 따른 열처리 단계가 수행된다. 본 실시예에서는, 상기 열처리 단계는 급속 열 산화 단계에 대응되며, 도우너 기판(1)의 상면에 얇은 실리콘 산화층(3)을 형성한다.
상기 급속 열 산화 단계를 수행하기 위하여, 도우너 기판(1)은 5 내지 20ℓ/min의 산소 유속, 바람직하게는 10ℓ/min의 산소 유속을 포함하는 산소 분위기 하에 놓이며, 또한 1000℃ 내지 1300℃의 온도에서 15초 to 5분 동안 유지되며, 바람직하게는 30초 내지 2분 동안 유지된다. 배치 어닐링형 퍼니스를 사용하는 경우에는, 복수의 도우너 기판들을 처리할 수 있고, 또한 필요한 열처리를 1분 내지 5시간 동안 유지하여 수행한다. 이러한 조건에서는, 5% 이상의 산소 또는 100%의 산소까지 증가되는 분위기 하에서 수행된다.
얇은 실리콘 산화층(3)은 일반적으로 50Å 내지 500Å의 두께로 성장하며, 우수한 결정 특성들 및 표면 거칠기를 제공한다.
얇은 산화층(3)의 성정과 함께, 도우너 기판(1)에 존재할 수 있는 산소 석출물들 및/또는 핵들은 용해에 의하여 적어도 부분적으로 감소되고, 이에 따라 상기 산소의 존재에 의한 도우너 기판(1) 내의 결정 결함들의 생성이 적어도 넓은 범위 에서 억제된다. 상기 급속 열 산화 단계를 수행하는 동안에, 또한 이후에 핸들 기판 상으로 전달되는 도우너 기판의 부분에 존재할 수 있는 결정 결함들이 제거된다. 상기 급속 열 산화 단계를 수행하는 동안에, 산소 석출물들 및 핵들은 용해되어 실질적으로 침입형 산소를 형성한다.
단계 II 이후에, 절연층(5)은, 바람직하게는 실리콘 산화물이며, 얇은 실리콘 산화층(3) 상에 열적으로 성장한다(단계 III). 절연층(5)은 이후에 SOI 구조에서의 절연층이 된다. 상기 단계는 청구항 제1항의 단계 b)에 해당되며, 본 발명의 기술분야에 공지되어있다.
청구항 제1항의 단계 c)에 해당되는 단계 IV에 있어서, 원자 종들(atomic species)이 절연층(5) 내로 주입되어, 도우너 기판(1) 내부에 일정한 분리 영역(7)을 형성한다. 일반적으로 주입된 원자 종들은 수소 및/또는 헬륨과 같은 희토류 가스 이온들이고, 상기 원자 종들은 주입(implantation) 또는 동시주입(co-implantation)에 의하여 주입될 수 있다. 상기 동시주입은 적어도 두 개의 다른 원자 종들, 예를 들어 수소 및 헬륨 이온들을 순서적으로 주입하여 수행되고, 바람직하게는 수소를 주입하기 전에 헬륨을 주입한다.
이어서 청구항 제1항의 단계 d)에 해당되는 단계 V에서는, 도우너 기판(1) 상의 절연층(5)에 핸들 기판(9), 예를 들어 실리콘 웨이퍼를 본딩한다.
이어서, 일정한 분리 영역(7)에서 분리되는 동안 열처리를 수행하고, 이에 따라 SOI 웨이퍼(11)가 형성된다.
층(15)을 핸들 기판으로 전달하여 SOI 웨이퍼(11)를 형성함에 의하여, 층(15)이 없는 도우너 기판(1)의 잔류물(13)은 재사용을 위해 단계 VI에서 리싸이클링 된다. 여기에서 리싸이클링 단계 VI는 본 발명의 기술분야에 공지된 바와 같이 폴리싱 및/또는 세정 단계들을 포함할 수 있다.
이어서, 리싸이클링된 도우너 기판(1)의 잔류물(13)은 초기 도우너 기판(1)으로서 재사용될 수 있으며, 이는 도 1에 단계 VI과 단계 I을 연결하는 화살표로 도시된 바와 같다.
상기 제1 실시예의 변형에 따르면, 각각의 제조 공정을 수행하는 동안 단계 II를 수행하지 않을 수도 있고, 또는 매번 마다 제2, 제3, 또는 제4 등의 열처리 단계를 수행할 수 있다. 이는 제조 공정 중에, 예를 들어. 열 산화물 성장 또는 분리 단계 중에 기판에 수행되는 다양한 열처리들의 과정 중에 형성될 수 있는 산소 석출물들 및/또는 핵들에 의해 생성되는 결함들의 양에 의존한다.
실리콘 핸들 기판(9)을 대신하여, 수정(quartz)과 같은 다른 재료도 또한 사용가능하다.
도 2는 본 발명의 제2 실시예에 따른 복합물 웨이퍼 제조방법을 도시한다. 상기 제2 실시예가 제1 실시예와 다른 것은, 급속 열 산화 단계 II가 제조 공정의 초기 단계가 아닌 제조 공정의 마지막 단계에서 수행되는 것이다. 단계 III을 수행하는 동안, 열 산화물이 제1 실시예와는 다르게 얇은 산화층(3) 상이 아니라, 제조 공정에서 아직 사용되지 않은 새 기판인 초기 도우너 기판(1) 상에 직접 형성되는 것 외에는, 상기 제2 실시예의 단계 IV, 단계 V, 및 단계 VI는 상기 제1 실시예의 단계 IV, 단계 V, 및 단계 VI에 대응된다. 이에 대한 상세한 설명은 중복하여 설명하지는 않으며, 참조로서 여기에 결합하기로 한다. 물론 새 기판 대신에 사용한 기판을 사용할 수 있으며, 이는 하기에 설명한다.
따라서, 제1 실시예와 같이, 분리한 후에 도우너 기판(1)의 잔류물(13)을 얻을 수 있다. 이어서, 폴리싱 및/또는 세정의 리싸이클링 단계들을 수행하고 급속 열 산화 단계인 단계 II를 수행한다. 상기 산화 단계는 상기 제1 실시예에서 설명한 바와 동일한 조건으로 수행되며, 이에 대해서는 참조로서 결합하기로 한다.
SOI 웨이퍼(11)의 제조단계 이후에 상기 산화 단계를 수행함에 의하여. 열처리들을 수행하는 동안 형성된 산소 석출물들 및/또는 핵들이 상기 단계 II 동안에 적어도 부분적으로 용해될 수 있으며, 도우너 기판(1)의 잔류물(13)을 새로운 초기 도우너 기판(1)으로서 이어서 재사용하는 경우에, 다음에 형성되는 SOI 층(15)에 우수한 결정 품질을 제공할 수 있다.
결과적으로, 세정 및/또는 폴리싱의 리싸이클링 단계들은 급속 열 산화 처리 이후에 수행될 수 있고, 또는 일 변형예로서 급속 열 산화 단계가 폴리싱 및/또는 세정 단계의 수행하기 전 및 수행한 후에 수행될 수 있다.
상기 제1 실시예와 유사하게, 각각의 제조 공정을 수행하는 동안 상기 급속 열 산화 단계는 반드시 수행할 필요는 없으나, 이는 산소 석출물들 및/또는 핵들의 생성에 의존하며, 또는 제조 공정을 최적화하기 위하여 매번 마다 제2, 제3, 또는 제4 등의 열처리 단계를 수행할 수 있다.
본 발명에 의하면, 상기 제2 실시예의 단계 VI 및 단계 II는 복합물 웨이퍼들을 형성하기 위한 제조 공정에 사용한 도우너 기판들의 독립적인 리싸이클 링(Recycling) 방법으로 또한 고려될 수 있다. 이러한 제조 방법은 단계 I, 단계 II, 단계 III 및 단계 IV를 포함한다.
본 발명의 제3 및 제4 실시예들에 따르면, 급속 열 산화 단계 II 대신에 산소를 포함하지 않는 분위기에서 급속 열 어닐링 단계를 수행한다. 일반적으로, 이러한 공정은 산소 농도를 제외하고 급속 열 산화 단계에서 사용한 것과 같은 공정변수들을 사용하여 수소 및/또는 아르곤 분위기 하에서 수행된다. 또한, 상기 열처리는 용해에 의하여 산소 석출물들 및/또는 핵들을 적어도 부분적으로 제거함에 적절하여야 한다. 그러나 상기 열처리는 표면 품질에 부정적인 영향을 미치므로, 바람직하게는 상기 어닐링 열처리 단계 이후에 폴리싱 단계를 수행하여 도우너 기판(1)의 적절한 표면 거칠기를 보장한다. 무산소 분위기에서는 얇은 산화층(3)은 형성되지 않는다.
본 발명의 제5 실시예에 따르면, 상기 제1 내지 제 4 실시예들은 모든 방법으로 조합할 수 있다.
산소 석출물들 및/또는 핵들을 감소하기 위하여 추가 열처리를 수행하여, 최종 제품, 예를 들어 SOI 웨이퍼(11)의 결정 결함의 양을 적어도 6분의 1로 감소할 수 있다. 이러한 결과는 두 개의 실리콘 웨이퍼들 상에 3000Å 두께의 실리콘 산화층을 형성하여 증명하였다. 상기 두께는 4 × 1500Å와 동일하며, SOI 웨이퍼의 분리층(5)의 일반적인 두께이며. 도한 네 개의 층 변환의 시뮬레이션에서 목적하는 바이다. 하나의 웨이퍼에 대하여, 추가 열처리, 특히 산화 처리를 수행하지 않고, 다른 두번째 웨이퍼에 대하여, 본 발명의 추가 열처리 단계를 수행하고, 또한 결함 들의 분석은 결정 결함들의 감소를 보여준다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
종래기술과는 달리 본 발명에 따른 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의 리싸이클링 방법은, 공정의 한 부분인 열처리들 중에 언제나 생성되므로 석출물들 및/또는 핵들의 생성을 방지할 수는 없더라도, 공정 중에 바람직하게 석출물들 및/또는 핵들을 제거할 수 있다.
결과적으로, 상기 도우너 기판은 더 많이 재 사용될 수 있으며, 이는 상기 제조 공정을 경제적으로 하며, 이와 동시에 상기 SOI 웨이퍼(11) 상에의 전달된 층(15)의 우수한 품질을 보증할 수 있다.

Claims (14)

  1. a) 초기 도우너 기판(1)을 제공하는 단계;
    b) 상기 초기 도우너 기판(1)을 덮는 절연층(5)을 형성하는 단계;
    c) 상기 초기 도우너 기판(1) 내에 일정한 분리 영역(7)을 형성하는 단계;
    d) 상기 초기 도우너 기판(1)을 핸들(handle) 기판(9)에 부착하는 단계; 및
    e) 상기 일정한 분리 영역(7)에서 상기 초기 도우너 기판(1)을 분리하여 이에 따라 복합물 웨이퍼(11)를 형성하기 위하여 상기 초기 도우너 기판(1)의 층(15)을 상기 핸들 기판(9) 상에 전달하는 단계를 포함하는 복합물 웨이퍼, 특히 SOI(silicon on insulator)형 웨이퍼의 제조방법에 있어서,
    상기 초기 도우너 기판(1) 및/또는 상기 초기 도우너 기판(1)의 잔류물(13) 내의 산소 석출물들 및/또는 핵들을, 바람직하게는 용해에 의하여, 적어도 부분적으로 감소시키기 위한 적어도 하나의 열처리 단계를 더 포함하는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  2. 제1항에 있어서,
    상기 초기 도우너 기판(1)의 상기 잔류물 (13)은 초기 도우너 기판(1)으로서 재사용하고, 상기 단계 b) 내지 상기 단계 e)는 처음 또는 그 이후의 열처리 단계가 수행되기 전에 적어도 한 번은 반복되는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  3. 제1항의 전제부에 따른 복합물 웨이퍼들(11)의 제조방법에 의하여 사용한 도우너 기판의 리싸이클링 방법에 있어서,
    상기 초기 도우너 기판(1) 및/또는 상기 초기 도우너 기판(1)의 잔류물(13) 내의 산소 석출물들 및/또는 핵들을, 특히 용해에 의하여, 적어도 부분적으로 감소시키기 위한 열처리 단계를 포함하는 것을 특징으로 하는 사용한 도우너 기판의 리싸이클링 방법.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서,
    상기 적어도 하나의 열처리 단계들 중에 적어도 하나는 급속 열 산화 단계인 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  5. 제4항에 있어서,
    상기 열처리는 1150℃ 내지 1300℃, 바람직하게는 1200℃ 내지 1250℃의 온도범위에서 수행되는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  6. 제5항에 있어서,
    상기 열처리는 15초 내지 5분의 유지시간, 바람직하게는 30초 내지 2분의 유지시간으로 수행되거나, 또는 급속 열 산화 단계를 수행하기 위하여 배치 어닐링형 퍼니스가 사용되는 경우에는 1분 내지 5시간의 유지시간으로 수행되는 것을 특징으 로 하는 복합물 웨이퍼 제조방법.
  7. 제4항 내지 제6항 중의 어느 한 항에 있어서,
    상기 급속 열 산화 단계는 5% 내지 100%의 산소 농도 및/또는 5 내지 20ℓ/min의 산소 유속, 바람직하게는 10ℓ/min의 산소 유속을 포함하는 분위기 하에서 수행되는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  8. 제4항 내지 제7항 중의 어느 한 항에 있어서,
    상기 급속 열 산화 단계는 상기 단계 a)와 상기 단계 b) 사이에서 및/또는 상기 단계 e) 이후에 수행되는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  9. 제8항에 있어서,
    상기 급속 열 산화 처리를 수행하는 동안, 50Å 내지 500Å의 두께의 산화층(3)이 상기 초기 도우너 기판(1) 또는 상기 도우너 기판(1)의 상기 잔류물(13) 상에 성장하는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  10. 제4항 내지 제9항 중의 어느 한 항에 있어서,
    f) 상기 단계 e)를 종료한 후에 상기 도우너 기판(1)의 분리된 표면을 폴리싱하는 단계를 더 포함하고,
    상기 급속 열 산화 단계는 상기 단계 f)를 수행하기 전에 및/또는 수행한 후 에 수행되는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  11. 제1항 내지 제10항 중의 어느 한 항에 있어서,
    상기 적어도 하나의 열처리 단계들 중에 적어도 하나는 무산소(oxygen-free) 분위기 하의 급속 열 어닐링 단계인 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  12. 제11항에 있어서,
    상기 급속 열 어닐링 단계는 수소 및/또는 아르곤 분위기 하에서 수행되는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  13. 제11항 또는 제12항에 있어서,
    상기 급속 열 어닐링 단계는 상기 단계 a)와 상기 단계 b) 사이에서 및/또는 상기 단계 e) 이후 및 폴리싱 단계 이전에 수행되는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
  14. 제4항 내지 제13항 중의 어느 한 항에 있어서,
    상기 급속 열 산화 또는 어닐링 단계는 배치 퍼니스(batch furnace)를 사용하는 경우에는 적어도 20℃/s, 바람직하게는 적어도 25℃/s의 온도 기울기로 수행되고, 단일 웨이퍼 퍼니스(single wafer furnace)를 사용하는 경우에는 적어도 30℃/s, 바람직하게는 적어도 50℃/s의 온도 기울기로 수행되는 것을 특징으로 하는 복합물 웨이퍼 제조방법.
KR1020070000569A 2006-03-14 2007-01-03 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법 KR100886620B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EPEP06290421 2006-03-14
EP06290421.4A EP1835533B1 (en) 2006-03-14 2006-03-14 Method for manufacturing compound material wafers and method for recycling a used donor substrate

Publications (2)

Publication Number Publication Date
KR20070093798A true KR20070093798A (ko) 2007-09-19
KR100886620B1 KR100886620B1 (ko) 2009-03-05

Family

ID=36940653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000569A KR100886620B1 (ko) 2006-03-14 2007-01-03 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법

Country Status (7)

Country Link
US (1) US7405136B2 (ko)
EP (1) EP1835533B1 (ko)
JP (1) JP4928932B2 (ko)
KR (1) KR100886620B1 (ko)
CN (1) CN100541759C (ko)
SG (1) SG136030A1 (ko)
TW (1) TWI334165B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN101504930B (zh) 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
DE102008027521B4 (de) 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5410769B2 (ja) * 2009-01-30 2014-02-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG183670A1 (en) * 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
SG173283A1 (en) * 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
JP6027970B2 (ja) * 2010-09-10 2016-11-16 バーレイス テクノロジーズ エルエルシー 半導体ドナーから分離された層を使用するオプトエレクトロニクスデバイスの製造方法、およびそれによって製造されたデバイス
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2987166B1 (fr) * 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2987682B1 (fr) 2012-03-05 2014-11-21 Soitec Silicon On Insulator Procede de test d'une structure semi-conducteur sur isolant et application dudit test pour la fabrication d'une telle structure
US8747598B2 (en) 2012-04-25 2014-06-10 Gtat Corporation Method of forming a permanently supported lamina
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
US9082692B2 (en) * 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
TW201444118A (zh) * 2013-05-03 2014-11-16 Univ Dayeh 具有氮化鎵磊晶層的藍寶石基板的回收方法
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
FI128442B (en) * 2017-06-21 2020-05-15 Turun Yliopisto Silicon structure with crystalline silica
FR3076069B1 (fr) * 2017-12-22 2021-11-26 Commissariat Energie Atomique Procede de transfert d'une couche utile
FR3076070B1 (fr) * 2017-12-22 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
DE102018122979B4 (de) * 2018-06-13 2023-11-02 Infineon Technologies Ag Verfahren zum bilden einer silicium-isolator-schicht und halbleitervorrichtung mit derselben
CN110223995B (zh) * 2019-06-14 2021-11-02 芯盟科技有限公司 一种图像传感器的形成方法、图像传感器及电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
US6544656B1 (en) * 1999-03-16 2003-04-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and silicon wafer
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
KR100549258B1 (ko) * 2000-06-02 2006-02-03 주식회사 실트론 에스오아이 웨이퍼 제조 방법
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer
JP4869544B2 (ja) * 2003-04-14 2012-02-08 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
FR2857982B1 (fr) 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
KR20050013398A (ko) * 2003-07-28 2005-02-04 주식회사 실트론 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ

Also Published As

Publication number Publication date
CN101038890A (zh) 2007-09-19
TW200741821A (en) 2007-11-01
JP4928932B2 (ja) 2012-05-09
CN100541759C (zh) 2009-09-16
US20070216042A1 (en) 2007-09-20
SG136030A1 (en) 2007-10-29
EP1835533B1 (en) 2020-06-03
KR100886620B1 (ko) 2009-03-05
TWI334165B (en) 2010-12-01
US7405136B2 (en) 2008-07-29
JP2007251129A (ja) 2007-09-27
EP1835533A1 (en) 2007-09-19

Similar Documents

Publication Publication Date Title
KR100886620B1 (ko) 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
JP2007251129A6 (ja) 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
US6251754B1 (en) Semiconductor substrate manufacturing method
US7586154B2 (en) Method for fabricating a substrate with useful layer on high resistivity support
KR100730806B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
US7763541B2 (en) Process for regenerating layer transferred wafer
JP4651099B2 (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
JP2007251129A5 (ko)
US20240022229A1 (en) Composite substrate
KR101302426B1 (ko) 화합물 물질 웨이퍼들 및 상응하는 화합물 물질 웨이퍼의 제조방법
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
JP2006210900A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
US6794227B2 (en) Method of producing an SOI wafer
KR100797210B1 (ko) 다층구조의 제조방법
KR100898534B1 (ko) 접합 웨이퍼 및 접합 웨이퍼의 제조 방법
KR20080086893A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR100434914B1 (ko) 고품질 웨이퍼 및 그의 제조방법
US7510949B2 (en) Methods for producing a multilayer semiconductor structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 10