CN100541759C - 复合材料晶片的制造方法和旧施体基材的再循环方法 - Google Patents

复合材料晶片的制造方法和旧施体基材的再循环方法 Download PDF

Info

Publication number
CN100541759C
CN100541759C CNB2007100019671A CN200710001967A CN100541759C CN 100541759 C CN100541759 C CN 100541759C CN B2007100019671 A CNB2007100019671 A CN B2007100019671A CN 200710001967 A CN200710001967 A CN 200710001967A CN 100541759 C CN100541759 C CN 100541759C
Authority
CN
China
Prior art keywords
donor substrate
oxygen
rapid thermal
base material
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007100019671A
Other languages
English (en)
Other versions
CN101038890A (zh
Inventor
帕特里克·雷诺
埃里克·内雷
达尼埃尔·德尔普拉
奥列格·科农丘克
米夏埃尔·司廷科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101038890A publication Critical patent/CN101038890A/zh
Application granted granted Critical
Publication of CN100541759C publication Critical patent/CN100541759C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明涉及复合材料晶片的制造方法和旧施体基材的再循环方法，所述复合材料晶片的制造方法包括多个步骤，所述再循环方法是对在复合材料晶片的制造方法中获得的施体基材进行再循环的方法，其中为了改善所述施体基材的再循环率，实施至少一个热处理步骤，配置所述热处理步骤以至少部分减少氧沉淀和/或氧核。

Description

复合材料晶片的制造方法和旧施体基材的再循环方法
技术领域
本发明涉及如权利要求1前序部分所述的复合材料晶片的制造方法，和由复合材料晶片的制造方法得到的旧施体基材的再循环方法。
背景技术
作为半导体装置制造方法中的原材料的复合材料晶片，特别是绝缘体上覆硅(SOI)型晶片正变得越来越重要。可以以合理成本制得具有良好晶体品质的该晶片的一种方法如下：粘合两个基材并在已经预先形成在初始施体基材内的预定的分离区对施体基材进行拆分，从而将一个层从也具有良好晶体品质的施体基材转移至操作基材上。在SmartCutTM型方法中，该预定分离区的形成通过向施体基材中植入原子物质，特别是氢或稀有气体离子而进行。该方法的优点在于通过这样做，在将所述层转移至操作基材后残余的施体基材的残余部分可以在后面的复合材料晶片制造方法中再次用作施体基材。因此，一个施体基材可以用于多个复合材料晶片，例如SOI型晶片。
然而，施体基材看来仅可以再次使用3次至4次，因为反复使用时施体基材的晶体品质会劣化。结果，最终的SOI基材的晶体品质也发生劣化。
通常已经竭尽全力以使旧施体基材可以进行再循环。例如，JP10114176提出了在将一层转移至操作基材后存在的晶片的边缘处，对施体基材进行第一次抛光以除去表面的步骤，和在施体基材的残余部分再次用作新施体基材之前实施的二次抛光步骤。US 6,211,041并未关注再循环方法，而是披露了不同的方法，所述方法在于就在最初提供具有适宜氧含量的硅基材从而防止晶体缺陷的产生，在作者看来，晶体缺陷与热处理(在SOI制造方法中晶片经历的过程)时在SOI装置层中生成的氧沉淀的存在有关。
然而，可以再使用的施体基材的数量看来仍然不能令人满意。特别是控制初始氧含量看来并不能防止在多次再使用后在最终的SOI层中出现晶体缺陷。
发明内容
因而本发明的目的是提供复合材料晶片的制造方法和/或在复合材料晶片的制造方法中使用的旧施体基材的再循环方法，所述方法可以允许增加旧施体基材的再使用次数，同时允许以合理的成本制造具有良好品质的复合材料晶片。
使用根据权利要求1的复合材料晶片的制造方法和根据权利要求3的旧施体基材的再循环方法可以实现上述目的。
本发明的特征在于下述事实，即其包括至少一个再处理步骤，如此设计所述步骤以使初始施体基材和/或施体基材的残余部分中的氧沉淀和/或氧核至少可以被部分除去，特别是通过分解除去。由于沉淀物和/或核的存在显然与基材中晶体缺陷的产生有关，因此在附加的热处理时其分解可以允许施体基材得到再使用，因为再使用时晶体缺陷的产生可以由附加的热处理步骤所限制，因此这在现今是不常见的。
晶片中氧核的存在归因于晶片的制造方法。在进行晶锭拉晶时，杂质会混入晶锭中。其中一种杂质是间隙氧，在拉晶和冷却时所述间隙氧聚集形成核。在后面的热处理(一般是在900℃～1100℃的范围内)时，由于间隙氧的扩散导致所述核变成沉淀物。
根据复合材料晶片的制造方法的优选实施方案，施体基材的残余部分可以再次用作初始施体基材，其中在进行第一热处理步骤或另外的热处理步骤之前步骤b)～e)至少重复一次。根据氧沉淀和/或氧核的形成速度，由此在需要时进行其他的热处理步骤，以保持处理步骤数较少，同时确保施体基材或施体基材的残余部分的晶体品质足够高，从而确保最终的SOI产品的晶体品质足够高。
至少一个热处理步骤中的至少一个步骤优选是快速热氧化步骤。令人惊讶的是，氧的存在可以改善施体基材中氧沉淀和/或氧核的脱除。这里的“快速”是指温升至少为20℃/秒，优选至少为30℃/秒，由此使沉淀物和/或核发生分解。
根据有利的实施方案，快速热氧化步骤在1150℃～1300℃，特别是在1200℃～1250℃的温度范围内进行。在这样的温度范围内，施体基材中的氧沉淀和/或氧核至少可以部分减少，特别是通过分解而减少。
快速热氧化步骤优选进行15秒～5分钟，特别是30秒～2分钟，或者如果采用分批退火式炉实施快速热氧化步骤则进行1分钟～5小时。因而为实现减少氧的所需效果，单晶片炉以及分批式炉都可以使用，从而使得所述方法易于适应现有的制造方法。
快速热氧化步骤可以有利地在氧浓度为5％～100％和/或氧流速为5升/分钟～20升/分钟，特别是氧流速为10升/分钟的气氛中进行。对于这些浓度，已经获得了对氧进行脱除的最佳结果。
根据优选实施方案，快速热氧化步骤可以在步骤a)与b)之间进行和/或在步骤e)之后进行。快速热氧化步骤的一个优点在于它不会改变表面的表面粗糙度性质，从而可以在开始制造过程之前就已经对初始施体基材实施了快速热氧化步骤。因此，已经存在于基材中的氧沉淀和/或氧核已经至少部分除去。在步骤e)之后，因而在制造复合材料晶片之后，采用快速热氧化步骤的优点在于在制造过程的热处理步骤中最后生成的氧沉淀和/或氧核可以被分解并因而减少。当再次使用多个施体晶片之后可以除去最后生成的氧沉淀和/或氧核以防止在最终的SOI层中产生晶体缺陷。
在快速热氧化处理时，优选使厚度为的氧化层生长在初始施体基材或施体基材的残余部分上。因此，快速热氧化步骤不仅仅用于除去氧(特别是通过分解除去氧)，而且同时可以提供高品质的薄氧化层，该氧化层在后面的步骤中用作通常是相同类型的氧化物并且通常是热生长的绝缘层形成用起始层。其有利之处在于，由于该薄氧化层具有较高的品质，因此绝缘层也具有良好的晶体性质。
根据优选实施方案，复合材料晶片的制造方法还包括在步骤e)之后的步骤f)，所述步骤f)包括抛光施体基材进行拆分处的表面，其中所述快速热氧化步骤在步骤f)之前进行和/或在步骤f)之后进行。由于快速热氧化步骤没有改变表面的品质，因而，它可以在抛光步骤之前进行和/或在抛光步骤之后进行。最后，还可以在抛光步骤前和/或后具有快速热氧化步骤以使基材保持高的晶体品质。
根据其他选择，热处理步骤中的至少一个步骤可以是在无氧气氛中进行的快速热退火步骤。该处理还减少(特别是通过分解)了至少部分沉淀物和/或核，但没有生成氧化层。因此，能够更频繁地再次使用施体基材的目的也可以利用没有氧的热处理步骤实现。
可以有利地使热退火步骤在氢气和/或氩气的气氛中进行。在这样的气氛中可以观察到最佳的分解效果。
优选使热退火步骤在步骤a)与b)之间和/或在步骤e)之后进行并随后进行抛光步骤。因此，即使热退火步骤导致施体基材的表面品质劣化，也可以通过抛光步骤保持足够高的表面品质。
优选这样进行复合材料晶片的制造方法以在使用分批炉时使快速热氧化或退火步骤以至少20℃/秒，特别是以至少25℃/秒的温度变化速率进行，或当使用单晶片炉时快速热氧化或退火步骤以至少30℃/秒，特别是以至少50℃/秒的温度变化速率进行。对于这些温度变化速率，可以获得与使用单晶片炉或分批式炉无关的分解效果，即氧分解的有利效果。
附图说明
本发明的具体实施方式将由下列参考附图的描述而更加清楚，其中：
图1描述了本发明的复合材料晶片的制造方法的第一实施方案，和
图2描述了本发明的复合材料晶片的制造方法的第二实施方案。
具体实施方式
图1描述了本发明的复合材料晶片的制造方法的第一实施方案。将针对绝缘体上覆硅(SOI)型复合材料晶片描述所述方法。不过，这仅仅是作为一个实例，本发明的方法也适用于其他类型的复合材料晶片。
首先，与权利要求1的步骤a)对应的步骤I是在于提供初始施体基材1(这里是Si晶片)。然后在步骤II中，进行根据本发明的热处理步骤。在该实施方案中，热处理步骤对应快速热氧化步骤，所述步骤可以在施体基材1的上面形成薄氧化硅层3。
为了进行快速热氧化步骤，将施体基材1置于氧流速为5升/分钟～20升/分钟，特别是氧流速为10升/分钟的氧气氛中，并在1000℃～1300℃的温度下保持15秒～5分钟，特别是保持30秒～2分钟。在使用分批退火式炉的情况中，可以处理多个施体基材，并且将必要的热处理进行1分钟～5小时。在这些条件下，所述气氛含有超过5％的氧，甚至可以高达100％的氧。
薄的氧化硅层3通常以至多
Figure C20071000196700091
的厚度生长，并且显示出良好的晶体性质和表面粗糙度。
除了生长薄氧化层3之外，通过分解至少可以部分减少可能存在于施体基材1中的氧沉淀和/或氧核，从而至少可以在很大程度上抑制由于氧的存在所导致的施体基材1中的晶体缺陷的产生。在快速热氧化步骤中，还可以消除可能存在于部分施体基材中的晶体缺陷，所述施体基材在后面将转移至操作基材。在快速热氧化步骤中，氧沉淀和核的分解以基本上形成间隙氧。
在步骤II之后，在薄氧化硅层3上热生长绝缘层5，优选为二氧化硅(步骤III)。该层在后面将用作绝缘体上覆硅构造体中的绝缘层。所述步骤与权利要求1的步骤b)对应并且在本领域中是已知的。
在与权利要求1的步骤c)对应的步骤IV中，通过绝缘层5植入原子物质以在施体基材1内形成预定的分离区7。所植入的原子物质通常是氢和/或稀有气体离子，例如氦，这些物质可以通过植入或共植入而引入。共植入以这样的方式实现：使得至少两种不同物质，例如氢和氦离子顺序植入，优选在氢之前植入氦。
与权利要求1的d)对应的后序步骤V是将操作基材9(这里是硅晶片)与施体基材1上的绝缘层5粘合。
然后进行热处理，在所述热处理过程中在预定的分离区7进行拆分从而形成绝缘体上覆硅型晶片11。
因而不具有层15(该层已经转移至操作基材9以形成SOI晶片11)的施体基材1的残余部分13在步骤VI中进行再循环以准备将其再次使用。这里，再循环步骤VI可以是抛光和/或清洁步骤，正如在本领域中已知的那样。
然后，施体基材1的再循环的残余部分13可以再次用作初始施体基材1，正如图1中连接步骤VI和I的箭头所示。
根据第一实施方案的变化形式，可以不必在每一个制造过程中执行步骤II，而是在每隔一次、两次或三次等运行之后进行。这将取决于在制造过程中基材将经历的各种热处理(例如热氧化物生长或分离步骤)的过程中由所生成的氧沉淀和/或氧核所产生的缺陷的数量。
也可以使用其他材料(例如石英)来代替硅操作基材9。
图2描述了本发明的复合材料晶片的制造方法的第二实施方案。它与第一实施方案的不同之处在于在制造过程的最后而不是在一开始执行快速热氧化步骤II。除了在步骤III中热氧化物直接形成作为尚未在制造过程中使用过的新鲜基材的初始施体基材1上，而不是像在第一实施方案中那样形成在薄氧化层3上之外，第二实施方案的其余步骤IV、V和VI与第一实施方案的步骤IV、V和VI相对应。因此不对其进行详细的重复描述，而是以参考的方式引入。当然正如下面将要提到的那样，可以使用再循环的基材代替新鲜基材。
因此如第一实施方案中那样拆分后，可以得到施体基材1的残余部分13。然后进行抛光和/或清洁的再循环步骤以及随后的快速热氧化步骤(处理步骤II)。在与第一实施方案中所披露的相同的条件下进行氧化步骤，因此其描述以参考的方式在此引入。
通过在制造SOI晶片11之后进行氧化步骤，在热处理过程中生成的氧沉淀和/或氧核在步骤II中可以至少部分分解，从而施体基材1的残余部分13可以在后面再次用作新的初始施体基材1，并且为下一次形成的SOI层15提供较高的晶体品质。
最后，清洁和/或抛光的再循环步骤可以在快速热氧化处理之后进行，或根据其他的变化形式，快速热氧化步骤可以在抛光和/或清洁步骤之前和之后进行。
正如实施方案1中那样，快速热氧化步骤不必在每一个制造过程中进行，而是取决于氧沉淀和/或氧核的生成，只需每隔一次、两次、三次等进行以使制造过程最优化。
根据本发明，第二实施方案的步骤VI和II也可以被当作旧施体基材的独立的再循环方法，其中所述旧施体基材在包含步骤I、II、III和IV的形成复合材料晶片的制造方法中使用。
根据本发明的第三和第四实施方案，在不含氧的气氛中进行快速热退火步骤来代替快速热氧化步骤II。该过程通常在氢和/或氩的气氛中进行，除了氧浓度之外，其所用的处理参数与用于快速热氧化步骤的那些相同。该热处理也适合于通过分解以至少部分减少氧沉淀和/或氧核。然而，由于该处理会对表面品质造成负面影响，所以应当优选在退火热处理步骤之后进行抛光步骤以确保施体基材1具有足够的表面粗糙度。在无氧气氛中，将不会形成薄氧化层3。
根据本发明的第五实施方案，实施方案1～4可以以任何方式组合。
已经显示出通过进行附加的热处理以减少氧沉淀和/或氧核，最终产品(SOI晶片11)中的晶体缺陷的量至少减小了6倍。通过在2个硅晶片上生长厚度为
Figure C20071000196700111
的二氧化硅层已经证实了上述结果。该厚度相当于
Figure C20071000196700112
这是绝缘体上覆硅型晶片的绝缘层5的典型厚度，目的在于模拟四层转移(four layer transfers)的热处理。其中对于一个晶片没有进行附加的热处理，特别是氧化处理，而对于另一个晶片进行了本发明的附加热处理步骤，缺陷分析表明，晶体缺陷减少了。
与现有技术不同，在根据本发明的方法中，并未防止生成沉淀物和/或核，而是优选在处理中将其除去，因为事实上它们的产生是不可阻止的，这是因为在作为制造方法的一部分的热处理的过程中总是会生成沉淀物和/或核这一事实。
因此，施体基材可以更频繁的再次使用从而使得制造方法更便宜，同时可以保证SOI晶片11上的转移层15的高品质。

Claims (25)

1.一种复合材料晶片的制造方法，所述方法包括以下步骤：
a)提供初始施体基材，
b)在所述初始施体基材上形成绝缘层，
c)在所述初始施体基材内形成预定的分离区，
d)将所述初始施体基材附着在操作基材上，和
e)在所述预定分离区对所述施体基材进行拆分，从而将所述初始施体基材上的层转移至所述操作基材上以形成复合材料晶片，和
其特征在于所述方法还包括至少一个热处理步骤，配置所述热处理步骤以至少部分减少所述初始施体基材中的氧沉淀和/或氧核，或配置所述热处理步骤以至少部分减少所述初始施体基材和所述施体基材的残余部分中的氧沉淀和/或氧核。
2.如权利要求1所述的方法，其中将所述施体基材的残余部分再次用作初始施体基材，并且其中在进行第一个热处理步骤或进一步的热处理步骤之前将步骤b)～e)至少重复一次。
3.如权利要求1所述的方法，所述方法是绝缘体上覆硅型晶片的制造方法。
4.如权利要求1所述的方法，其中通过分解减少所述初始施体基材中的氧沉淀和/或氧核，或通过分解减少所述初始施体基材和所述施体基材的残余部分中的氧沉淀和/或氧核。
5.如权利要求1所述的复合材料晶片的制造方法，其中所述至少一个热处理步骤中的至少一个步骤是快速热氧化步骤。
6.如权利要求5所述的方法，其中所述热处理步骤在1150℃～1300℃的温度范围内进行。
7.如权利要求6所述的方法，其中所述热处理步骤在1200℃～1250℃的温度范围内进行。
8.如权利要求6所述的方法，其中所述热处理步骤的执行时间为15秒～5分钟，或者在使用分批退火式炉进行所述快速热氧化步骤时执行时间为1分钟～5小时。
9.如权利要求8所述的方法，其中所述热处理步骤的执行时间为30秒～2分钟。
10.如权利要求5所述的方法，其中所述快速热氧化步骤在氧浓度为5％～100％和/或氧流速为5升/分钟～20升/分钟的气氛中进行。
11.如权利要求10所述的方法，其中所述氧流速为10升/分钟。
12.如权利要求5所述的复合材料晶片的制造方法，其中所述快速热氧化步骤在步骤a)与b)之间进行和/或在步骤e)之后进行。
13.如权利要求12所述的方法，其中在所述快速热氧化步骤中，厚度为
Figure C2007100019670003C1
的氧化层生长在所述初始施体基材或所述施体基材的残余部分上。
14.如权利要求5所述的复合材料晶片的制造方法，所述方法还包括在步骤e)之后的步骤f)，所述步骤f)包括抛光所述施体基材进行拆分处的表面，其中所述快速热氧化步骤在步骤f)之前进行和/或在步骤f)之后进行。
15.如权利要求1所述的复合材料晶片的制造方法，其中所述至少一个热处理步骤中的至少一个步骤是在无氧气氛中进行的快速热退火步骤。
16.如权利要求15所述的方法，其中所述快速热退火步骤在氢气和/或氩气的气氛中进行。
17.如权利要求15所述的复合材料晶片的制造方法，其中所述快速热退火步骤在步骤a)与b)之间和/或在步骤e)之后进行并随后进行抛光步骤。
18.如权利要求5所述的复合材料晶片的制造方法，其中当使用分批炉时所述快速热氧化步骤以至少20℃/秒的温度变化速率进行，或当使用单晶片炉时所述快速热氧化步骤以至少30℃/秒的温度变化速率进行。
19.如权利要求18所述的复合材料晶片的制造方法，其中当使用分批炉时所述快速热氧化步骤以至少25℃/秒的温度变化速率进行。
20.如权利要求18所述的复合材料晶片的制造方法，其中当使用单晶片炉时所述快速热氧化步骤以至少50℃/秒的温度变化速率进行。
21.如权利要求15所述的复合材料晶片的制造方法，其中当使用分批炉时所述快速热退火步骤以至少20℃/秒的温度变化速率进行，或当使用单晶片炉时所述快速热退火步骤以至少30℃/秒的温度变化速率进行。
22.如权利要求21所述的复合材料晶片的制造方法，其中当使用分批炉时所述快速热退火步骤以至少25℃/秒的温度变化速率进行。
23.如权利要求21所述的复合材料晶片的制造方法，其中当使用单晶片炉时所述快速热退火步骤以至少50℃/秒的温度变化速率进行。
24.一种在包括以下步骤a)至e)的复合材料晶片的制造方法中获得的旧施体基材的再循环方法，
a)提供初始施体基材，
b)在所述初始施体基材上形成绝缘层，
c)在所述初始施体基材内形成预定的分离区，
d)将所述初始施体基材附着在操作基材上，
e)在所述预定分离区对所述施体基材进行拆分，从而将所述初始施体基材上的层转移至所述操作基材上以形成复合材料晶片，和
其中，所述再循环方法包括对所述初始施体基材的残余部分进行再循环，所述再循环方法的特征在于包括热处理步骤，配置所述热处理步骤以至少部分减少所述施体基材中的氧沉淀和/或氧核，或配置所述热处理步骤以至少部分减少所述施体基材和所述施体基材的残余部分中的氧沉淀和/或氧核。
25.如权利要求24所述的再循环方法，其中通过分解减少所述初始施体基材中的氧沉淀和/或氧核，或通过分解减少所述初始施体基材和所述施体基材的残余部分中的氧沉淀和/或氧核。
CNB2007100019671A 2006-03-14 2007-01-17 复合材料晶片的制造方法和旧施体基材的再循环方法 Active CN100541759C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP0629042.1 2006-03-14
EP06290421.4A EP1835533B1 (en) 2006-03-14 2006-03-14 Method for manufacturing compound material wafers and method for recycling a used donor substrate

Publications (2)

Publication Number Publication Date
CN101038890A CN101038890A (zh) 2007-09-19
CN100541759C true CN100541759C (zh) 2009-09-16

Family

ID=36940653

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100019671A Active CN100541759C (zh) 2006-03-14 2007-01-17 复合材料晶片的制造方法和旧施体基材的再循环方法

Country Status (7)

Country Link
US (1) US7405136B2 (zh)
EP (1) EP1835533B1 (zh)
JP (1) JP4928932B2 (zh)
KR (1) KR100886620B1 (zh)
CN (1) CN100541759C (zh)
SG (1) SG136030A1 (zh)
TW (1) TWI334165B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN101504930B (zh) 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5410769B2 (ja) * 2009-01-30 2014-02-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG183670A1 (en) * 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
SG173283A1 (en) * 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
EP2614518A4 (en) * 2010-09-10 2016-02-10 VerLASE TECHNOLOGIES LLC METHODS OF MANUFACTURING OPTOELECTRONIC DEVICES USING SEMICONDUCTOR DONOR DETACHED LAYERS AND DEVICES MANUFACTURED THEREBY
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2987166B1 (fr) * 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2987682B1 (fr) 2012-03-05 2014-11-21 Soitec Silicon On Insulator Procede de test d'une structure semi-conducteur sur isolant et application dudit test pour la fabrication d'une telle structure
US8747598B2 (en) * 2012-04-25 2014-06-10 Gtat Corporation Method of forming a permanently supported lamina
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
US9082692B2 (en) * 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
TW201444118A (zh) * 2013-05-03 2014-11-16 Univ Dayeh 具有氮化鎵磊晶層的藍寶石基板的回收方法
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3051968B1 (fr) 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
FI128442B (en) * 2017-06-21 2020-05-15 Turun Yliopisto Silicon structure with crystalline silica
FR3076070B1 (fr) * 2017-12-22 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
FR3076069B1 (fr) * 2017-12-22 2021-11-26 Commissariat Energie Atomique Procede de transfert d'une couche utile
DE102018122979B4 (de) * 2018-06-13 2023-11-02 Infineon Technologies Ag Verfahren zum bilden einer silicium-isolator-schicht und halbleitervorrichtung mit derselben
CN110223995B (zh) * 2019-06-14 2021-11-02 芯盟科技有限公司 一种图像传感器的形成方法、图像传感器及电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP3750526B2 (ja) * 1999-03-16 2006-03-01 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
KR100549258B1 (ko) * 2000-06-02 2006-02-03 주식회사 실트론 에스오아이 웨이퍼 제조 방법
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer
JP4869544B2 (ja) * 2003-04-14 2012-02-08 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
FR2857982B1 (fr) 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
KR20050013398A (ko) * 2003-07-28 2005-02-04 주식회사 실트론 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ

Also Published As

Publication number Publication date
JP4928932B2 (ja) 2012-05-09
US20070216042A1 (en) 2007-09-20
EP1835533B1 (en) 2020-06-03
KR20070093798A (ko) 2007-09-19
US7405136B2 (en) 2008-07-29
EP1835533A1 (en) 2007-09-19
KR100886620B1 (ko) 2009-03-05
TW200741821A (en) 2007-11-01
TWI334165B (en) 2010-12-01
CN101038890A (zh) 2007-09-19
JP2007251129A (ja) 2007-09-27
SG136030A1 (en) 2007-10-29

Similar Documents

Publication Publication Date Title
CN100541759C (zh) 复合材料晶片的制造方法和旧施体基材的再循环方法
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
US20090017291A1 (en) Silicon epitaxial wafer and production method for same
JP2007251129A6 (ja) 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
JP2008153545A (ja) 歪Ｓｉ基板の製造方法
JP3381816B2 (ja) 半導体基板の製造方法
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
JP2004079912A (ja) 半導体基板改質方法およびこの方法を用いた半導体装置
CN101724910A (zh) 消除GaN厚膜材料表面缺陷的方法
US20120049330A1 (en) Silicon wafer and method for producing the same
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
TWI726344B (zh) 磊晶矽晶圓的製造方法及磊晶矽晶圓
JPH0236060B2 (ja) Kagobutsuhandotainoseichohoho
JP2008227060A (ja) アニールウエハの製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP7111062B2 (ja) 半導体シリコンウェーハの製造方法
JP4550870B2 (ja) 半導体装置の製造方法
JPS62279625A (ja) エピタキシヤル成長法
JP2008294256A (ja) シリコン単結晶ウェーハの製造方法
TW202136595A (zh) 矽晶圓的製造方法
KR20000041388A (ko) 실리콘 웨이퍼의 표면결함 제거를 위한 반도체 소자 제조방법
JP2002184699A (ja) シリコンウェーハの表面処理方法及び半導体ウェーハ
US20040259321A1 (en) Reducing processing induced stress
JPH09194294A (ja) 耐熱応力強度の高い半導体材料とその製造方法
JPS5934629A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.