JPH09194294A - 耐熱応力強度の高い半導体材料とその製造方法 - Google Patents
耐熱応力強度の高い半導体材料とその製造方法Info
- Publication number
- JPH09194294A JPH09194294A JP2324796A JP2324796A JPH09194294A JP H09194294 A JPH09194294 A JP H09194294A JP 2324796 A JP2324796 A JP 2324796A JP 2324796 A JP2324796 A JP 2324796A JP H09194294 A JPH09194294 A JP H09194294A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- ingot
- semiconductor
- oxidation
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 インゴット高品質化熱処理時あるいはLSI
製造熱処理時に半導体結晶表面に発生し、結晶内部へと
運動する転位の動きを阻止できる耐熱応力強度の高い半
導体材料とその製造方法の提供。 【解決手段】 半導体インゴット1に乾燥酸素雰囲気中
の熱処理により、周囲に酸化膜を形成し、格子間シリコ
ンを注入して外周面の表面より5mm深さ以内に酸化誘
起積層欠陥を有する表面層2を形成し、これによって高
品質化熱処理時の熱応力でインゴット周囲から結晶内部
へと運動する転位を抑制する。
製造熱処理時に半導体結晶表面に発生し、結晶内部へと
運動する転位の動きを阻止できる耐熱応力強度の高い半
導体材料とその製造方法の提供。 【解決手段】 半導体インゴット1に乾燥酸素雰囲気中
の熱処理により、周囲に酸化膜を形成し、格子間シリコ
ンを注入して外周面の表面より5mm深さ以内に酸化誘
起積層欠陥を有する表面層2を形成し、これによって高
品質化熱処理時の熱応力でインゴット周囲から結晶内部
へと運動する転位を抑制する。
Description
【0001】
【発明の属する技術分野】この発明は、LSI等の基板
として用いられる半導体結晶材料とその製造方法に係
り、インゴット及びウェーハの所定深さの表層内に酸化
誘起積層欠陥を導入することにより、高品質化あるいは
プロセス中の高温熱処理時に発生した熱応力が転位源か
らの転位を増殖させて品質劣化や反りを発生させること
を防止した耐熱応力強度の高い半導体材料とその製造方
法に関する。
として用いられる半導体結晶材料とその製造方法に係
り、インゴット及びウェーハの所定深さの表層内に酸化
誘起積層欠陥を導入することにより、高品質化あるいは
プロセス中の高温熱処理時に発生した熱応力が転位源か
らの転位を増殖させて品質劣化や反りを発生させること
を防止した耐熱応力強度の高い半導体材料とその製造方
法に関する。
【0002】
【従来の技術】従来から、インゴット高品質化のための
熱処理が種々提案されている。例えば、特開平7−41
390号には、1200〜1400℃で30分以上保持
する高温熱処理を施し、その後、600℃程度まで5℃
/分の冷却速度で冷却する方法が提案されている。
熱処理が種々提案されている。例えば、特開平7−41
390号には、1200〜1400℃で30分以上保持
する高温熱処理を施し、その後、600℃程度まで5℃
/分の冷却速度で冷却する方法が提案されている。
【0003】半導体インゴットに高品質化熱処理を施す
と、インゴット内での温度分布の不均一性によって熱応
力が発生する。また、結晶表面には加工などによって生
じた、転位の発生源が存在する。この転位源から発生し
た転位は、熱応力によって増殖しながら次第に結晶内部
へと侵入し、結晶品質を劣化させることが知られてい
る。
と、インゴット内での温度分布の不均一性によって熱応
力が発生する。また、結晶表面には加工などによって生
じた、転位の発生源が存在する。この転位源から発生し
た転位は、熱応力によって増殖しながら次第に結晶内部
へと侵入し、結晶品質を劣化させることが知られてい
る。
【0004】また、半導体ウェーハをLSIプロセスに
通すと、ウェーハ内での温度分布の不均一性によって熱
応力が発生する。ウェーハ表面の転位源から発生した転
位は高温になると運動を始め、その結果、ウェーハの反
りを引き起こす。
通すと、ウェーハ内での温度分布の不均一性によって熱
応力が発生する。ウェーハ表面の転位源から発生した転
位は高温になると運動を始め、その結果、ウェーハの反
りを引き起こす。
【0005】微細加工精度の維持が重要なLSIプロセ
スでは、反りの抑制が重要な課題であり、従来から、結
晶中の格子間酸素には転位の運動を抑制し、反りを抑え
る効果があることが分かっている(岸野正剛著、超LS
I材料・プロセスの基礎)。
スでは、反りの抑制が重要な課題であり、従来から、結
晶中の格子間酸素には転位の運動を抑制し、反りを抑え
る効果があることが分かっている(岸野正剛著、超LS
I材料・プロセスの基礎)。
【0006】
【発明が解決しようとする課題】前述のインゴット高品
質化のための高温熱処理には、熱処理中の熱応力の問題
を考慮したものはなかった。また、熱処理中の転位の動
きを能動的に抑制する手段もなく、熱処理条件に制約が
課せられるといった問題があった。
質化のための高温熱処理には、熱処理中の熱応力の問題
を考慮したものはなかった。また、熱処理中の転位の動
きを能動的に抑制する手段もなく、熱処理条件に制約が
課せられるといった問題があった。
【0007】また、今後はウェーハの低酸素化傾向が進
むため、格子間酸素による反り抑制効果が期待できなく
なるものと考えられる。そのため、LSI製造熱処理の
条件が制約を課せられるといった問題がある。
むため、格子間酸素による反り抑制効果が期待できなく
なるものと考えられる。そのため、LSI製造熱処理の
条件が制約を課せられるといった問題がある。
【0008】この発明は、上述のごとく、インゴット高
品質化のための高温熱処理あるいはLSIなどのデバイ
スプロセス中の高温熱処理時に発生した熱応力が、イン
ゴットあるいはウェーハに発生した転位源からの転位を
増殖させて、インゴットの品質劣化やウェーハに反りを
発生させていることに鑑み、かかる半導体材料の品質劣
化や反りを防止することができる耐熱応力強度の高い半
導体材料とその製造方法の提供を目的としている。
品質化のための高温熱処理あるいはLSIなどのデバイ
スプロセス中の高温熱処理時に発生した熱応力が、イン
ゴットあるいはウェーハに発生した転位源からの転位を
増殖させて、インゴットの品質劣化やウェーハに反りを
発生させていることに鑑み、かかる半導体材料の品質劣
化や反りを防止することができる耐熱応力強度の高い半
導体材料とその製造方法の提供を目的としている。
【0009】
【課題を解決するための手段】発明者らは、耐熱応力強
度の高い半導体材料を目的に種々検討した結果、インゴ
ット及びウェーハの所定深さの表層内に酸化誘起積層欠
陥を導入することにより、この表面層によって、熱応力
でインゴット周囲から結晶内部へと運動する転位を抑制
できること、また、裏面の欠陥層によって、熱処理時の
転位の運動を抑制し、LSI製造プロセスに支障をもた
らす反りを抑制できることを知見し、この発明を完成し
た。
度の高い半導体材料を目的に種々検討した結果、インゴ
ット及びウェーハの所定深さの表層内に酸化誘起積層欠
陥を導入することにより、この表面層によって、熱応力
でインゴット周囲から結晶内部へと運動する転位を抑制
できること、また、裏面の欠陥層によって、熱処理時の
転位の運動を抑制し、LSI製造プロセスに支障をもた
らす反りを抑制できることを知見し、この発明を完成し
た。
【0010】すなわち、この発明は、半導体インゴット
の外表面から深さ5mm以内に酸化誘起積層欠陥を導入
する熱処理を施すことにより、インゴット高品質化熱処
理時における強度を向上させる半導体インゴットとその
製造方法である。
の外表面から深さ5mm以内に酸化誘起積層欠陥を導入
する熱処理を施すことにより、インゴット高品質化熱処
理時における強度を向上させる半導体インゴットとその
製造方法である。
【0011】また、この発明は、半導体ウェーハの裏面
から深さ100μm以内に、酸化誘起積層欠陥を導入す
る熱処理を施すことにより、デバイスプロセスの熱処理
時における強度を向上させる半導体ウェーハとその製造
方法である。
から深さ100μm以内に、酸化誘起積層欠陥を導入す
る熱処理を施すことにより、デバイスプロセスの熱処理
時における強度を向上させる半導体ウェーハとその製造
方法である。
【0012】
【発明の実施の形態】図1に外周面の表層に酸化誘起積
層欠陥を導入したこの発明による半導体インゴット1を
示す。半導体インゴット1を1050℃〜1150℃の
乾燥酸素雰囲気中で1〜4時間熱処理を行い、周囲に酸
化膜を形成し、格子間シリコンを注入して外周面の表面
より5mm深さ以内に酸化誘起積層欠陥を形成させる。
この酸化誘起積層欠陥を有する表面層2によって、熱応
力でインゴット周囲から結晶内部へと運動する転位を抑
制することができる。
層欠陥を導入したこの発明による半導体インゴット1を
示す。半導体インゴット1を1050℃〜1150℃の
乾燥酸素雰囲気中で1〜4時間熱処理を行い、周囲に酸
化膜を形成し、格子間シリコンを注入して外周面の表面
より5mm深さ以内に酸化誘起積層欠陥を形成させる。
この酸化誘起積層欠陥を有する表面層2によって、熱応
力でインゴット周囲から結晶内部へと運動する転位を抑
制することができる。
【0013】当該表面層2を有する半導体インゴット1
は、インゴット高品質化のための高温熱処理を施しても
転位がなくなり、品質劣化が防止されるが、この欠陥層
である表面層2は、後工程であるインゴット丸め加工に
おいて除去される。また、この発明において、酸化誘起
積層欠陥を有する表面層2の厚みは、インゴット丸め加
工において除去可能な範囲が好ましく、5mm以下とす
るが、さらに、0.5〜2mmの範囲がより好ましい。
は、インゴット高品質化のための高温熱処理を施しても
転位がなくなり、品質劣化が防止されるが、この欠陥層
である表面層2は、後工程であるインゴット丸め加工に
おいて除去される。また、この発明において、酸化誘起
積層欠陥を有する表面層2の厚みは、インゴット丸め加
工において除去可能な範囲が好ましく、5mm以下とす
るが、さらに、0.5〜2mmの範囲がより好ましい。
【0014】この発明において、半導体インゴット1に
酸化誘起積層欠陥を有する表面層2を形成する熱処理と
しては、酸素雰囲気中で1100℃に1時間保持する等
の方法が好ましい。
酸化誘起積層欠陥を有する表面層2を形成する熱処理と
しては、酸素雰囲気中で1100℃に1時間保持する等
の方法が好ましい。
【0015】図2に裏面の表層に酸化誘起積層欠陥を導
入したこの発明による半導体ウェーハを示す。半導体ウ
ェーハ10に酸素イオンを注入して欠陥核を形成した後
に、1050℃〜1150℃の乾燥酸素雰囲気中で1〜
4時間熱処理を行い、酸化誘起積層欠陥を裏面の表面よ
り100μm以下深さに形成させる。この酸化誘起積層
欠陥を有する表面層11によって、デバイスプロセスの
熱処理時の転位の運動を抑制し、LSI製造プロセスに
支障をもたらす反りを抑制することができる。
入したこの発明による半導体ウェーハを示す。半導体ウ
ェーハ10に酸素イオンを注入して欠陥核を形成した後
に、1050℃〜1150℃の乾燥酸素雰囲気中で1〜
4時間熱処理を行い、酸化誘起積層欠陥を裏面の表面よ
り100μm以下深さに形成させる。この酸化誘起積層
欠陥を有する表面層11によって、デバイスプロセスの
熱処理時の転位の運動を抑制し、LSI製造プロセスに
支障をもたらす反りを抑制することができる。
【0016】この酸化誘起積層欠陥を有する表面層11
は、各種の熱処理時の転位の運動を抑制して反りを抑制
することができるが、100μm以下の厚みであるた
め、後のLSI製造プロセスには悪影響を及ぼすことが
ない。さらに、好ましい厚みは10μm〜50μmであ
る。
は、各種の熱処理時の転位の運動を抑制して反りを抑制
することができるが、100μm以下の厚みであるた
め、後のLSI製造プロセスには悪影響を及ぼすことが
ない。さらに、好ましい厚みは10μm〜50μmであ
る。
【0017】この発明において、半導体ウェーハ10に
酸化誘起積層欠陥を有する表面層11を形成する熱処理
としては、酸素雰囲気中で1100℃に1時間保持する
等の方法が好ましい。
酸化誘起積層欠陥を有する表面層11を形成する熱処理
としては、酸素雰囲気中で1100℃に1時間保持する
等の方法が好ましい。
【0018】
実施例1 半導体インゴットを1050℃〜1150℃の乾燥酸素
雰囲気中で1〜4時間熱処理を行い、酸化誘起積層欠陥
を外周面の5mm以下の表層に形成させた。次いで、こ
のインゴットをアルゴン雰囲気中で1350℃で30分
熱処理する高品質化処理したところ、転位は全く観察さ
れなかった。また、この欠陥表面層は後のインゴット丸
め加工において容易に除去することができた。
雰囲気中で1〜4時間熱処理を行い、酸化誘起積層欠陥
を外周面の5mm以下の表層に形成させた。次いで、こ
のインゴットをアルゴン雰囲気中で1350℃で30分
熱処理する高品質化処理したところ、転位は全く観察さ
れなかった。また、この欠陥表面層は後のインゴット丸
め加工において容易に除去することができた。
【0019】実施例2 半導体ウェーハに酸素イオンを注入して欠陥核を形成し
た後に、1050℃〜1150℃の乾燥酸素雰囲気中で
1〜4時間熱処理を行い、酸化誘起積層欠陥を裏面の1
00μm以下の表層に形成させた。次いで、このウェー
ハを水素雰囲気中で1200℃で1時間熱処理したとこ
ろ、転位は全く観察されなかった。また、ウェーハの反
りの発生は見られなかった。この欠陥表面層は、後のL
SI製造プロセスには悪影響を全く及ぼさないことを確
認した。
た後に、1050℃〜1150℃の乾燥酸素雰囲気中で
1〜4時間熱処理を行い、酸化誘起積層欠陥を裏面の1
00μm以下の表層に形成させた。次いで、このウェー
ハを水素雰囲気中で1200℃で1時間熱処理したとこ
ろ、転位は全く観察されなかった。また、ウェーハの反
りの発生は見られなかった。この欠陥表面層は、後のL
SI製造プロセスには悪影響を全く及ぼさないことを確
認した。
【0020】実施例3 実施例2における導入した酸化誘起積層欠陥が熱処理中
に転位源から移動した転位の運動を阻止する様子を図3
に示す。すなわち、転位源から発生した転位は、デバイ
ス熱処理中に4つの[110]方向に向かって運動を始
める。転位が移動する間に酸化誘起積層欠陥に出会う
と、転位は動きを妨げられて停止する。
に転位源から移動した転位の運動を阻止する様子を図3
に示す。すなわち、転位源から発生した転位は、デバイ
ス熱処理中に4つの[110]方向に向かって運動を始
める。転位が移動する間に酸化誘起積層欠陥に出会う
と、転位は動きを妨げられて停止する。
【0021】このように、半導体中に導入した酸化誘起
積層欠陥は熱処理中の転位の運動を抑制し、転位の内部
への浸入を表面層で阻止する効果がある。従って、半導
体結晶熱処理前に酸化誘起積層欠陥を結晶表面層に導入
することによって、インゴット高品質化熱処理あるいは
LSI製造熱処理中に、熱応力などによって転位が半導
体結晶内部に侵入するのを防ぐことが可能であることが
わかる。
積層欠陥は熱処理中の転位の運動を抑制し、転位の内部
への浸入を表面層で阻止する効果がある。従って、半導
体結晶熱処理前に酸化誘起積層欠陥を結晶表面層に導入
することによって、インゴット高品質化熱処理あるいは
LSI製造熱処理中に、熱応力などによって転位が半導
体結晶内部に侵入するのを防ぐことが可能であることが
わかる。
【0022】
【発明の効果】この発明は、実施例に明らかなように、
半導体インゴット及びウェーハの所定深さの表層内に酸
化誘起積層欠陥を導入することにより、インゴット高品
質化熱処理時あるいはLSI製造熱処理時に半導体結晶
表面に発生し、結晶内部へと運動する転位の動きを阻止
できるようになり、半導体結晶の強化が可能であり、半
導体材料の品質劣化や反りを防止することができる耐熱
応力強度の高い半導体材料を容易にかつ安定的に提供で
きる。
半導体インゴット及びウェーハの所定深さの表層内に酸
化誘起積層欠陥を導入することにより、インゴット高品
質化熱処理時あるいはLSI製造熱処理時に半導体結晶
表面に発生し、結晶内部へと運動する転位の動きを阻止
できるようになり、半導体結晶の強化が可能であり、半
導体材料の品質劣化や反りを防止することができる耐熱
応力強度の高い半導体材料を容易にかつ安定的に提供で
きる。
【図1】この発明による半導体インゴットの斜視説明図
である。
である。
【図2】この発明による半導体ウェーハの斜視説明図で
ある。
ある。
【図3】半導体ウェーハの転位を示す顕微鏡写真を図示
化した説明図である。
化した説明図である。
1 半導体インゴット 2,11 表面層 10 半導体ウェーハ
Claims (4)
- 【請求項1】 半導体インゴットの外表面から深さ5m
m以内に、インゴット高品質化熱処理時の強度向上のた
めの酸化誘起積層欠陥を有する半導体インゴット。 - 【請求項2】 半導体ウェーハの裏面から深さ100μ
m以内に、デバイスプロセスにおける強度向上のための
酸化誘起積層欠陥を有する半導体ウェーハ。 - 【請求項3】 半導体インゴットの外表面から深さ5m
m以内に酸化誘起積層欠陥を導入する熱処理を施すこと
により、インゴット高品質化熱処理時における強度を向
上させる半導体インゴットの製造方法。 - 【請求項4】 半導体ウェーハの裏面から深さ100μ
m以内に、酸化誘起積層欠陥を導入する熱処理を施すこ
とにより、デバイスプロセスの熱処理時における強度を
向上させる半導体ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2324796A JPH09194294A (ja) | 1996-01-16 | 1996-01-16 | 耐熱応力強度の高い半導体材料とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2324796A JPH09194294A (ja) | 1996-01-16 | 1996-01-16 | 耐熱応力強度の高い半導体材料とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09194294A true JPH09194294A (ja) | 1997-07-29 |
Family
ID=12105278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2324796A Pending JPH09194294A (ja) | 1996-01-16 | 1996-01-16 | 耐熱応力強度の高い半導体材料とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09194294A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003056621A1 (fr) * | 2001-12-26 | 2003-07-10 | Komatsu Denshi Kinzoku Kabushiki Kaisha | Procede permettant de faire disparaitre les defauts dans du silicium monocristallin et silicium monocristallin obtenu a partir de ce procede |
-
1996
- 1996-01-16 JP JP2324796A patent/JPH09194294A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003056621A1 (fr) * | 2001-12-26 | 2003-07-10 | Komatsu Denshi Kinzoku Kabushiki Kaisha | Procede permettant de faire disparaitre les defauts dans du silicium monocristallin et silicium monocristallin obtenu a partir de ce procede |
JPWO2003056621A1 (ja) * | 2001-12-26 | 2005-05-12 | コマツ電子金属株式会社 | 単結晶シリコンの欠陥消滅方法および単結晶シリコン |
US7226505B2 (en) | 2001-12-26 | 2007-06-05 | Sumco Techxiv Corporation | Method for vanishing defects in single crystal silicon and single crystal silicon |
JP4807767B2 (ja) * | 2001-12-26 | 2011-11-02 | Sumco Techxiv株式会社 | 単結晶シリコンの欠陥消滅方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3011178B2 (ja) | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 | |
CN100541759C (zh) | 复合材料晶片的制造方法和旧施体基材的再循环方法 | |
TWI591726B (zh) | Silicon wafer heat treatment methods, and silicon wafers | |
JPS6124240A (ja) | 半導体基板 | |
JP2007251129A5 (ja) | ||
JP3381816B2 (ja) | 半導体基板の製造方法 | |
US4193783A (en) | Method of treating a silicon single crystal ingot | |
TW201513224A (zh) | 矽晶圓及其製造方法 | |
JPH10150048A (ja) | 半導体基板 | |
KR20000006046A (ko) | 실리콘에피택셜웨이퍼의제조방법 | |
US20120049330A1 (en) | Silicon wafer and method for producing the same | |
KR860000228B1 (ko) | 반도체 기판과 그 제조방법 | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
JP2001253795A (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JPH09194294A (ja) | 耐熱応力強度の高い半導体材料とその製造方法 | |
KR20100127682A (ko) | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 | |
JP2008227060A (ja) | アニールウエハの製造方法 | |
JPH09199507A (ja) | 半導体基板およびその製造方法 | |
JP2602857B2 (ja) | 半導体結晶基板の改善方法 | |
JPS63142822A (ja) | 半導体装置の製造方法 | |
JP2004172564A (ja) | アニールウェーハ及びその製造方法 | |
JPH04175300A (ja) | シリコン単結晶の熱処理方法 | |
JPH0377330A (ja) | シリコン単結晶ウェハーの加工方法 | |
US20230243062A1 (en) | Silicon wafer and method for producing silicon wafer | |
JP4414012B2 (ja) | シリコン単結晶ウェハの熱処理方法 |