WO2004051715A1 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
WO2004051715A1
WO2004051715A1 PCT/JP2003/014442 JP0314442W WO2004051715A1 WO 2004051715 A1 WO2004051715 A1 WO 2004051715A1 JP 0314442 W JP0314442 W JP 0314442W WO 2004051715 A1 WO2004051715 A1 WO 2004051715A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
soi
manufacturing
shape
mirror
Prior art date
Application number
PCT/JP2003/014442
Other languages
English (en)
French (fr)
Inventor
Makoto Kobayashi
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to US10/536,428 priority Critical patent/US7435662B2/en
Priority to EP20030774018 priority patent/EP1566830B1/en
Publication of WO2004051715A1 publication Critical patent/WO2004051715A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the present invention relates to a method for manufacturing a wafer, and more particularly to a method for manufacturing an SOI (Silicon on Insulator) wafer formed of an SOI layer, an insulating layer, and a support substrate obtained by an ion implantation separation method or the like.
  • SOI Silicon on Insulator
  • the degree of integration of integrated circuits has increased remarkably, and accordingly, stricter conditions have been imposed on the processing accuracy such as the flatness and smoothness of the mirror-polished semiconductor single crystal wafer surface.
  • the SOI wafer is an ideal dielectric separation substrate, and is used mainly as a high-frequency and high-speed device in mobile communication equipment and medical equipment, and demand is expected to increase significantly in the future.
  • the SOI wafer is an SOI layer 52 (also referred to as a semiconductor layer or an active layer) for forming an element such as a single-crystal silicon layer. 5 4 It has a structure formed on [buried (BOX) oxide film layer or simply oxide film layer].
  • the insulating layer 54 is formed on a supporting substrate 56 (also referred to as a substrate layer), and has a structure in which an SOI layer 52, an insulating layer 54, and a supporting substrate 56 are sequentially formed.
  • reference numeral 60 denotes an unbonded region and 62 denotes a terrace, which will be described later.
  • an SOI wafer 50 having the above SOI structure in which the SOI layer 52 and the supporting substrate 56 are made of, for example, silicon and the insulating layer 54 is made of, for example, a silicon oxide film is described.
  • the oxygen ions were implanted into the silicon single crystal at a high concentration, heat treatment was performed at a high temperature to form an oxide film, using the SIMOx (Separation by implanted oxygen) method.
  • SIMOx Separatation by implanted oxygen
  • the thickness of the active layer (SOI layer) 52 which becomes the device active region, can be determined and controlled by the acceleration voltage at the time of oxygen ion implantation. There is an advantage that the active layer can be easily obtained. There are many problems such as the reliability of the embedded layer (BOX) oxide film (insulating layer) 54 and the crystallinity of the active layer 52.
  • an oxide film (insulating layer) 54 is formed on at least one of two single-crystal silicon mirror-surface wafers, bonded together without using an adhesive, and then subjected to a heat treatment (usually 1 hour). (100 ° C to 1200 ° C) to strengthen the bond.After that, one of the wafers is thinned by grinding or wet etching, and then the surface of the thin film is mirror-polished. Buried (B OX) oxide film (insulating layer) 54
  • the crystallinity of the OI layer 52 is also good.
  • the SOI wafer 50 thus bonded is mechanically worked by grinding or polishing to make it thinner, so that the thickness of the SOI layer 52 obtained and its uniformity are limited.
  • a method of manufacturing an SOI wafer 50 a method of combining and separating ion-implanted wafers to produce an SOI wafer has started to attract new attention.
  • This method is also called ion implantation delamination, and forms an oxide film (insulating layer) on at least one of the two silicon wafers.
  • hydrogen ions or rare gas ions are implanted from the upper surface of one of the silicon wafers to form a microbubble layer (encapsulation layer) inside the silicon wafer, and the surface on which the ions have been implanted is placed through an oxide film.
  • a microbubble layer as a cleavage plane to separate one wafer into a thin film, and then heat-treat it to form a SOI wafer with strong bonding.
  • the cleavage plane is a good mirror surface, and the SOI wafer 50 having high uniformity of the thickness of the 3-1 layer 52 can be obtained relatively easily.
  • a base wafer 56a to be a supporting substrate 56 and a bond wafer 52a to be an SOI layer 52 are prepared as two raw materials (a wafers) (FIG. 14 (a), step 100).
  • a wafers for example, mirror-polished silicon single crystal wafers are used.
  • an oxide film 54a to be later buried (BOX) oxide film (insulating layer) is formed [FIG. 14 (b), step 102].
  • the silicon oxide film may be formed on the surface of the bonder 52a by subjecting the bonder 52a, which is a silicon single crystal wafer, to thermal oxidation.
  • the oxide film may be formed not on the surface of the bond wafer 52a but on the surface of the base wafer 56a.
  • an oxide film 54a is formed on the bond wafer 52a side will be described.
  • H 2 S 0 4 - H 2 0 2 mixed solution may be carried out by Ri cleaning (scan Tetsupu 1 0 5).
  • H 2 S 0 4 — H 2 0 2 mixture is used in the field of wet cleaning.
  • SPM Sulfuric acid-Hydrogen Peroxide Mixture
  • the base wafer 56a is brought into close contact with the base wafer 56a at room temperature via the oxide film on the ion-implanted surface of the bond wafer 52a on which the microbubble layer (encapsulation layer) 58 is formed [Fig. d), Step 106).
  • the SOI wafer 50 manufactured by the above-mentioned bonding method has an insulating film (layer) 54 and an S ⁇ I layer 52 on one main surface of the supporting substrate 56, which are sequentially separated from each other. It has a cross-sectional shape of a laminated structure.
  • the insulating layer 54 and the SOI layer 52 generally have a diameter of about several mm, usually about 3 mm smaller than that of the supporting substrate 56 as shown in FIG.
  • the binding region is called 60).
  • the surface of the SOI layer 52 of the wafer 50 having the SOI structure may be modified and the thickness of the SOI layer 52 may be controlled [FIG. 14 (g), step 112].
  • the surface (peeled surface) of the SOI layer 52 of the wafer 50 having the obtained SOI structure has damage due to hydrogen ion implantation, it is usually polished with a small polishing allowance called a touch polish. Remove the damaged layer.
  • an SQI wafer 50 having a thin SOI layer 52 with no damage on the surface is manufactured by appropriately combining these.
  • RCA cleaning was based on two types of the cleaning liquid S C_ 1 (NH 4 o H / H 2 O 2 ZH 2 O mixture) and SC- 2 (HC 1 ZH 2 O 2 ZH 2 O mixed-solution) This is a typical cleaning method in semiconductor processes, and can mainly remove impurities such as particles, organic substances, and metal contamination. Further, an organic substance removal cleaning called SPM cleaning may be performed.
  • Defects existing in Base A Bondue 18 mainly include defects caused by crystals called COP and defects caused by processing. Such defects can be reduced to some extent by controlling the manufacturing conditions, and the use of wafers with few such defects can reduce the occurrence of voids.
  • Figure 15 shows a part of the outer periphery of the SOI wafer 50 observed with a confocal optical laser microscope.
  • the border between the unbonded region 60 (the portion where the support substrate 56 is visible when viewed from the SOI layer 52 side) and the SOI layer 52 is referred to as a terrace 62.
  • a circular void 70 is observed in a portion at a certain distance from the glass 62.
  • the void 70 was generated at a position about 5 mm from the outer periphery of the base wafer (145 mm from the center in the case of a 300 mm diameter wafer) with reference to the outer periphery of the base wafer.
  • (b) is the center at 14.5.lmm from the center
  • (c) is the center force, et al. 15.4.4mm
  • (d) is the center force, et al. This indicates the occurrence of 70. Disclosure of the invention
  • the present invention has been made in view of the above-described problems, and provides a method of manufacturing a SOI wafer with high productivity, which suppresses the occurrence of voids generated in the SOI wafer, particularly the voids generated in the outer peripheral portion of the SOI wafer.
  • the main purpose is
  • the first aspect of the method for manufacturing an SOI wafer of the present invention is to provide an insulating layer on at least one wafer (bond wafer) of two wafers serving as a raw material wafer. Forming a SOI wafer and bonding it to the other wafer (base wafer) without using a bonding agent. It is characterized in that, as the raw material wafer, a wafer whose outer peripheral portion has a shape change width of 0.1 ⁇ m or less in an outer peripheral portion range of 10 mm to 3 mm is used.
  • a second aspect of the method for manufacturing an SOI wafer according to the present invention is to form an insulating layer on at least one wafer (bond wafer) among two wafers serving as a raw material wafer,
  • the raw material wafer has an outer peripheral shape of 5 mm and a slope of 0.1 mm. It is characterized in that a wafer having a concentration of 0 2% or less is used. With such a configuration, the generation of voids can be similarly suppressed.
  • a third aspect of the method for manufacturing an SOI wafer according to the present invention is that the insulating layer is formed on at least one of the two wafers as the raw material, and the other wafer is formed. (Base wafer) and bonded without using an adhesive.
  • the shape change width is 0 when the outer shape is 1 Omm 3 mm in the outer circumference. It is characterized in that an e-ha having an outer diameter of 5 mm or less and a slope of not more than 0.02% at an outer periphery of 5 mm is used.
  • An insulating layer is formed on at least one of the two wafers that serve as the raw material wafers, and is bonded to the other wafer (base wafer) without using an adhesive.
  • the manufacturing method of the wafer is that the insulating layer is formed on at least one of the two wafers as the raw material wafers and that the insulating layer is formed on the upper surface of the wafer.
  • the surface into which the ions are implanted is brought into close contact with the other wafer (base wafer) via an insulating layer.
  • heat treatment is performed to separate one wafer into a thin film using the microbubble layer as a cleavage plane, and further heat treatment is applied to form a so I wafer by firmly bonding. so That.
  • voids occur in the outer peripheral portion of the wafer in the peeling step in the ion implantation peeling method or the like. Prevent voids during this stripping process
  • the shape of the wafer, which is the raw material is particularly important.
  • a fourth aspect of the method for manufacturing an SOI wafer according to the present invention includes a wafer processing step having at least a polishing step of mirroring one principal surface of the wafer, and bonding the mirror-polished wafer.
  • the shape of the outer peripheral portion of the wafer is 10 mn! Wafer processing is performed so that the shape change width is within 0.1 ⁇ m or less in the range of up to 3 mm.
  • a fifth aspect of the method for manufacturing an SOI wafer according to the present invention includes a wafer processing step having at least a polishing step for mirror-polishing the main surface of the wafer, and laminating the mirror-polished wafer.
  • the slope is 0.002% at a position where the outer peripheral shape of the wafer is 5 mm in the outer circumference in the wafer processing step. It is characterized by processing by e-wafer so that it becomes as follows.
  • a sixth aspect of the method for manufacturing an SOI wafer according to the present invention comprises a wafer processing step having at least a polishing step for mirror-polishing one principal surface of the wafer, and bonding the mirror-polished wafer.
  • the shape of the outer peripheral portion of the SOI wafer is 1 O mn! It is characterized in that the shape change width is 0.1 ⁇ or less in the range of up to 3 mm and the slope is reduced to 0.02% or less at a position of 5 mm on the outer periphery.
  • the wafer shape is a force determined by the wafer processing process.
  • a wafer having such a shape can be manufactured by devising the structure of a polishing head in a polishing process.
  • the seventh aspect of the method for manufacturing an SOI wafer of the present invention comprises at least a wafer.
  • a wafer processing step having a polishing step of mirror-polishing the main surface of the wafer, and an SOI wafer manufacturing step of manufacturing an wafer having an SOI structure by bonding the mirror-polished wafer.
  • the shape of the wafer obtained in the wafer processing step was evaluated, and the shape variation width was 0.1 ⁇ m when the periphery of the wafer was in the range of 10 mm to 3 mm in outer circumference. It is characterized in that the following e-has are selected and SOI e-has are manufactured using the selected e-has.
  • An eighth aspect of the method for manufacturing an SOI wafer according to the present invention includes a wafer processing step having at least a polishing step of mirror-polishing one principal surface of the wafer, and attaching the mirror-polished wafer.
  • the shape of the wafer obtained in the wafer processing step is evaluated.
  • the method is characterized in that a wafer having a slope of not more than 0.02% at the position is selected, and an SOI wafer is manufactured using the selected wafer.
  • a wafer processing step having at least a polishing step of making a principal surface of the wafer mirror-finished, and adhering the mirror-polished wafer.
  • the shape of the wafer obtained in the wafer processing step is evaluated. In the range of 10 mm to 3 mm, a shape change width is 0.1 ⁇ m or less, and a slope having a slope of 0.002% or less at a position of 5 mm on the outer periphery is selected. It is characterized by manufacturing SOI wafers.
  • the wafer with the above characteristics can be completely manufactured in the wafer processing step.
  • the same shape is not always required. May not be obtained.
  • it is possible to reduce the generation of voids by evaluating the shape of the SOI wafer and selecting and using a preferable wafer before manufacturing the SOI wafer.
  • FIG. 1 is a schematic flowchart showing an example of a process sequence of a method for manufacturing an SOI wafer according to the present invention.
  • FIG. 2 is a flowchart showing another example of the process order of the method of manufacturing an SOI wafer according to the present invention.
  • FIG. 3 is a schematic explanatory view showing an example of the outer peripheral shape of the wafer.
  • FIG. 4 is a schematic explanatory view showing an example of the wafer evaluation apparatus.
  • FIG. 5 is a graph showing one example of a shape change in the outer peripheral portion of the wafer obtained in Experimental Example 1.
  • Figure 6 shows an example of the shape profile (change in thickness) at the outer periphery of the wafer.
  • FIG. 7 is a graph showing a differential profile obtained by differentiating the shape profile of FIG.
  • FIG. 8 is an enlarged view of FIG.
  • FIG. 9 is a graph showing the relationship between the occurrence state of voids and TC-10 in Experimental Example 1.
  • FIG. 10 is a graph showing the relationship between TC 1-3 in Experimental Example 1 and the width of the unbonded region.
  • FIG. 11 is a graph showing the relationship between the straightness of the slope and the number of voids at the position of 5 mm on the periphery of the wafer (14.5 mm from the center) in Experimental Example 2.
  • Fig. 12 shows Example 1 using a laser microscope with confocal optics.
  • A is an SO.I wafer
  • (b) is an enlarged view of the 401 part of (a)
  • (c) is a schematic view of the result of observing the outer periphery of the SOI wafer.
  • D is an enlarged view of the 403 part of (b)
  • (e) is an enlarged view of the 404 part of (c).
  • FIGS. 13A and 13B are explanatory views showing an example of the structure of the SOI wafer, wherein FIG. 13A is a top view and FIG. 13B is a sectional view.
  • FIG. 14 is a flowchart showing an example of a process sequence of a conventional method for manufacturing an SOI wafer together with a schematic diagram.
  • Figure 15 is a schematic diagram showing the results of Comparative Example 1, that is, the results of observing the outer periphery of a conventional SOI wafer using a confocal optical laser microscope.
  • A is an enlarged view of the periphery of the SOI wafer.
  • B is an enlarged view of the 301 part of (a)
  • C is an enlarged view of the 302 part of (a)
  • d is an enlarged view of the 303 part of (a)
  • E is an enlarged view of the 304 part of (a).
  • FIG. 1 is a schematic chart showing a process sequence of a method of manufacturing an SOI wafer according to the present invention.
  • FIG. 14 shows an example of a manufacturing process of an SOI wafer having an SOI structure formed by a conventional laminating method (ion injection peeling method) as described above.
  • the outer peripheral shape of the wafer which is a raw material of a bonder or a base wafer used particularly for bonding, is managed and bonded. is there.
  • the mirror polishing process generally includes a single crystal growth step (step 200) of manufacturing a single crystal ingot using a Czochralski (Czochralski) method and the like.
  • the ingot is sliced into a piece, and at least one principal surface of the piece is mirror-polished to form a mirror-polished piece.
  • Manufacturing through a step (step 202) Is done.
  • this cuff processing step (step 202) mirror change is performed by processing the shape change in the area of the perimeter portion of 3 mm 7 mm to 0.1 mm or less.
  • the slicing step (step 202) is as shown in FIG. 2, in which the single crystal ingot is sliced to obtain a thin disk-shaped slab, as shown in FIG.
  • a chamfering step (step 202b) for chamfering an outer peripheral portion of the wafer obtained in the slicing step to prevent cracking and chipping, and a lapping step for flattening the wafer (step 202b).
  • 202 c) for removing the processing strain remaining on the chamfered and wrapped wafer
  • a polishing (polishing) step (step 2) for making the wafer surface mirror-finished.
  • a cleaning step (step 202f) of cleaning the polished wafer and removing abrasives and foreign matter adhering thereto.
  • the above-mentioned processing steps (step 202) show the main steps, such as adding a heat treatment step, a surface grinding step, etc., or performing the same steps in multiple stages. The order may be changed. By devising such a process, a high flatness wafer is manufactured.
  • the shape of the metal manufactured in the above-mentioned metal forming process is controlled and manufactured in more detail, and if necessary, the shape of the metal is evaluated and only suitable metal is selected. Processing (step 204), the SOI layer is used as the raw material for the SOI layer. Manufacturing (Step 206).
  • a base wafer 56 a and a bond wafer 52 a serving as a support substrate 56 are prepared (FIG. 14 (a)).
  • These are all silicon single crystal wafers that have been mirror-polished as described above.
  • the wafer used has no place at the outer periphery of the wafer where there is a sudden change in shape.
  • the outer peripheral portion of the wafer is chamfered to prevent the force of the wafer W, etc., and a chamfered portion Wm is formed.
  • the wafer shape of this chamfered part Wm is ignored and evaluated, and is not measured.
  • the width of the chamfer Wm is approximately 500 ⁇ m (0.5 mm).
  • the evaluation is often performed in an area excluding the chamfered portion Wm by about 3 mm or 2 mm, and further by about 1 mm, up to the main surface side, that is, an area excluding the measurement exclusion area R. .
  • F 1 is the main surface of the wafer (front surface)
  • F 2 is the main surface of the wafer (back surface)
  • R is the measurement exclusion area
  • We is the effective area of the wafer
  • X is the distance of Xmm when X is the outer circumference X mm. Shown respectively.
  • the shape evaluation device of the wafer is not particularly limited, but for example, the one shown in FIG. 4 can be used. It is preferable to operate the inside of the wafer at predetermined intervals and sequentially store the measured shapes.
  • the predetermined measurement interval in the wafer surface is preferably within 1 mm. Obviously, the interval exceeds O mm, but by evaluating the interval as small as possible, a more accurate shape can be quantified. At present, it is measured at intervals of about 0.05 mm.
  • the wafer shape is evaluated using a wafer shape evaluation device 30 as shown in FIG.
  • This shape evaluation device 30 is used for: (a) displacement of a wafer (W) placed on the wafer holder in a direction perpendicular to the front and back surfaces of the wafer (W); 5 can be measured in the e-plane and obtained as displacement data or thickness data.
  • the displacement in the direction perpendicular to the surface of the test table on the front or back surface of the wafer W placed on the test table in a non-adsorbed state is measured in the plane of the test table, and the displacement data is measured.
  • the displacement of the surface of the wafer placed on the test table in the (ideal) adsorption state in the direction perpendicular to the surface of the test table was measured as the thickness data.
  • 28 is a computer (analysis means)
  • 32 is a thickness gauge
  • 32 a is a capacitance type upper sensor
  • 32 b is a capacitance type lower sensor
  • 34 is a thickness measuring means
  • 36 is a wafer holder.
  • the displacement data and thickness data (shape profile) of the front and / or back surface are obtained by such an apparatus and method.
  • the shape profile obtained in this way is analyzed.
  • a part of this area was set as a reference zone (reference value), and changes from this reference zone were confirmed.
  • a reference zone is set so that the range of the outer circumference of the wafer is constant from 7 mm to 1 Omm (reference zone), and the shape is changed in the range of the outer circumference of 3 mm to 7 mm.
  • manage the percentage of it is preferable to use a wafer whose shape has a change of not more than 0.1 ⁇ within such a range.
  • the shape of the bonded area after the formation of the S / I wafer is important, and it is usually a non-bonded area up to about 3 mm. It is preferable to measure with. Especially 3 mn! Judging in an area of about 10 mm allows us to infer whether or not voids will occur. Even if this range is changed to a certain extent, it is possible to infer, but if the range is narrowed, the width of the shape change becomes smaller in the current high flatness wafer. As a result, it is difficult to distinguish the measurement error from the measurement error, etc., resulting in poor accuracy.
  • a large swell component may be picked up and an erroneous determination may be made.
  • it can be set to a part near the outer periphery of the wafer, for example, 2 mm or more.However, the shape of this region changes rapidly, and this shape change affects the unbonded region due to the generation of voids. Therefore, it is preferable to fall within the scope of the present invention.
  • a wafer whose shape change within a certain range is controlled to a certain value or less is used as a raw material of the SII I wafer.
  • the outer periphery of the wafer is generally sagged (the outer periphery is thin), but depending on the method of manufacturing the mirror surface, the wafer may be splashed (the outer periphery is thick). This value is calculated as an absolute value. ing.
  • Another evaluation (selection) method is as follows: (1) In order to examine a sudden change in the shape of the outer periphery of the wafer, the shape profile may be differentiated, and judgment may be made from the magnitude of the slope (inclination). At a predetermined interval in the plane of the wafer, the shape data of the wafer is measured, the measured wafer shape data is differentiated, and the obtained profile (differential wafer shape data) is analyzed.
  • the shape of the outer periphery of the wafer can be accurately evaluated by differentiating and analyzing the wafer shape instead of using the wafer shape measured in this way as it is. In particular, it is possible to accurately evaluate the local change points and the magnitude of the inclination.
  • the method of the present invention will be described in more detail.
  • the shape thickness in this example
  • the shape is obtained (however, the outer circumference lmm is excluded).
  • the difference is calculated at arbitrary intervals, and the differential profile is created by plotting the data at the midpoint.
  • This interval is preferably set to about 500 ⁇ m to 1 mm. That is, of the thickness data, the difference between the (i + 1) th thickness data (yi + 1) and the i-th thickness data (yi) immediately before yi + 1 is determined by the predetermined measurement interval.
  • the value divided by (Xi + 1-Xi) is calculated as the derivative (dyi), and the data is plotted at the midpoint of (Xi + 1-Xi).
  • the shape profile in Fig. 6 is differentiated into a differential profile as shown in Figs. 7 and 8.
  • the shape is rapidly changing in the wafer where the void is likely to occur (and the portion where the void is likely to occur).
  • the solid line indicates the eaves where voids are easily generated, and the dotted line indicates the eaves where voids are less likely to occur.
  • the occurrence of voids was observed at ⁇ Eaha, where the inclination was about 0.04% at a position 5 mm from the outer periphery of the ⁇ Aeha.
  • the SOI wafer is manufactured using the wafer whose shape change is controlled.
  • the wafer may be manufactured in advance in the wafer processing step so as to have such a shape, or the wafer may be evaluated and selected. In order to form such a shape, it can be generally formed by controlling the polishing head, the hardness of the polishing cloth, the polishing pressure, and the like in the polishing process.
  • the SOI wafer is manufactured using the wafer prepared in this manner.
  • the manufacturing conditions of SOI wafers are not particularly limited, for example, A method for manufacturing an SOI wafer by the ion implantation delamination method as described below will be described with reference to the flowchart of FIG. First, the SOI wafer is manufactured by burying an oxide film 54 on the surface (entire surface) of the bonder 52a.
  • An oxide film 54a to be (insulating layer) is formed (FIG. 14 (b), step 102). This forms a silicon oxide film by, for example, thermal oxidation. In some cases, an oxide film is not formed on Bondue 18a (a wafer on the side where ions are implanted), and an oxide film is formed on the base wafer 56a side.
  • step 104 hydrogen ions are implanted into the bond wafer 52a to form a microbubble layer 58 (encapsulation layer) (FIG. 14 (c), step 104).
  • the base wafer 56a is brought into close contact with the base wafer 56a at room temperature via the oxide film 54a on the ion-implanted surface of the bonder 52a on which the microbubble layer 58 (encapsulation layer) is formed ( Figure 1). 4 (d), step 106).
  • the SOI wafer manufactured using the above-mentioned bonding method has a cross-sectional shape of a structure in which an insulating film (layer) and an SOI layer are separated from each other and sequentially stacked on one main surface of a support substrate.
  • polishing sag on the outer periphery of the surface of the nine mirror-polished wafers, and this region is removed due to insufficient bonding, so that the insulating layer and the S ⁇ I layer are separated from the supporting substrate.
  • the diameter is reduced by about several mm, usually about 3 mm.
  • the surface of the SOI layer of the wafer having the SOI structure may be modified and the thickness of the SOI layer may be controlled (FIG. 14 (g), step 112).
  • the damaged layer is usually polished with a small polishing allowance called a touch-polishing method. Remove.
  • a touch-polishing method a small polishing allowance called a touch-polishing method.
  • a heat treatment in an argon gas atmosphere is performed, a sacrificial oxidation process for performing thermal oxidation and oxide film removal to reduce the thickness of the SOI layer is performed, or these processes are appropriately performed.
  • the combination produces a SOI wafer with a thin, intact SOI layer on the surface.
  • mirror-polished silicon wafers with a diameter of 300 mm, p-type, orientation ⁇ 100>, and resistivity of 10 ⁇ ⁇ cm manufactured by the CZ method were used as raw materials (base wafers and bond wafers).
  • base wafers and bond wafers were used as raw materials (base wafers and bond wafers).
  • Several levels of mirror-polished wafers were prepared under different wafer manufacturing conditions. The outer peripheral portions of these wafers are slightly different in shape. The measurement of the outer peripheral shape of the wafer at these levels was performed using a wafer shape evaluation device (Nano-Metro manufactured by Kuroda Seie Co., Ltd.).
  • the obtained wafer shape measurement results were compared with the wafer circumference of 7 mm to 10 mm.
  • the range was corrected to the reference (zero) and plotted.
  • An example of the shape profile obtained at this time is shown in FIG.
  • the outer circumference of the wafer is 10 mn! Changes in shape in the range of ⁇ 3 mm were confirmed (digitized). Hereinafter, this value is referred to as T C 3-10. Similarly, wafer periphery 3 mn! The shape change in the range of 11 mm is indicated by TC1_3.
  • an oxide film having a thickness of 150 nm was formed on the surface of each level bond by thermal oxidation. Further, hydrogen ions were implanted to form an encapsulation layer. Next, SPM cleaning and RCA cleaning were performed to remove organic matter.
  • a base wafer of the same level as that of the ion implanted surface of Bondueha was brought into close contact with the base wafer at room temperature. Further, a bond heat treatment was performed in a nitrogen atmosphere at 500 ° C. for 30 minutes to separate and thin the bonder wafer, thereby obtaining an SOI layer having a thickness of about 250 nm.
  • FIG. 10 shows the relationship between TC13 and the width of the unbonded region. It can be seen that the smaller this value is, the more the SOI layer (terrace portion) is formed up to the outer peripheral portion of the substrate. It can be seen that the unbonded region between the substrate and the SOI layer (insulating layer) affects such a change in the outermost shape (about l to 3 mm). on the other hand It can be seen that the area where two voids occur is affected by the shape of the center of the wafer from 3 mm. In other words, it was found that in order to reduce the void, a particular area in the outer circumferential sag, for example, a shape in the range of about 3 mm to 10 mm, was particularly problematic.
  • the obtained result (shape profile) was differentiated, and the slope was determined.
  • an SOI wafer was manufactured in the same manner as in Experimental Example 1, and the differential profile and the occurrence of voids were confirmed.
  • the slope at the position of 5 mm on the outer periphery is larger than that of the aerha, which generates less voids.
  • the bold line indicates an eave where a void is likely to occur, and the dotted line indicates an aera where the occurrence of void is small. Further, the position where the tilt occurs starts from inside the wafer.
  • the slope value and void generation rate were confirmed especially at the position of 5 mm around the wafer (145 mm from the center).
  • the results shown in Fig. 11 were obtained. If the shape change per 500 ⁇ is about 0.01 m (or the shape change per 1 mm is about 0.02 ⁇ , and the slope is 0.02%), voids are generated. Was significantly reduced, and above that, the occurrence of voids increased. In other words, it is confirmed that the occurrence of voids is large when there is a sudden change in shape.
  • a mirror-polished silicon wafer with a diameter of 300 mm, p-type, orientation ⁇ 100>, resistivity of 10 ⁇ ⁇ cm manufactured by the C ⁇ method (TC 3 ⁇ 10) 0.05 SOI wafers were manufactured from ⁇ ⁇ wafers (the slope in the range of 4.5 mm to 5.5 mm was 0.01%).
  • a silicon oxide film of 150 nm was formed on the surface (entire surface) of the bond wafer by thermal oxidation. did.
  • hydrogen ions are implanted into Bondue 18 to form a microbubble layer (encapsulation layer).
  • RCA cleaning and SPM cleaning for removing organic substances were performed.
  • the damage caused by ion implantation and the roughness of the SOI layer surface are improved to some extent.
  • the SOI layer was polished by a CMP polishing apparatus. Furthermore, by sacrificial oxidation of the S ⁇ I layer, oxidation of the silicon in the SOI layer, and treatment with hydrofluoric acid, the SOI layer with a final SOI layer of about 150 nm is finally formed. Manufactured.
  • FIG. 12 shows the result of observing the outer peripheral portion of the SOI wafer manufactured in this example using a laser microscope of a confocal optical system.
  • the boundary (terrace portion) 62 between the SOI layer 52 of the SOI wafer 50 and the supporting substrate 56 is observed under magnification.
  • voids 70 were observed at a certain distance from the SOI layer 52, but almost no voids were observed in this example.
  • ⁇ Voids were observed on the outer periphery of the eaves. There were four eaves, but the number of voids was very small, less than five.
  • FIG. 15 shows the result of observing the outer peripheral portion of the SOI wafer manufactured in this comparative example using a laser microscope of a confocal optical system.
  • the boundary (terrace portion) 62 between the SOI layer 52 of the SOI wafer 50 and the supporting substrate 56 is observed under magnification.
  • the manufacturing process shown in the above embodiment is only one example, and if an SOI manufacturing method having an ion implantation process and a bonding process is used, various other processes such as cleaning and heat treatment are particularly required.
  • the steps for adjusting the thickness of the SOI layer after the SOI structure is formed may be partially changed in the order of steps, and further, some steps such as CMP polishing may be omitted.
  • the steps can be appropriately changed and used according to the purpose such as the omitted steps.
  • the occurrence of voids on the outer periphery of the wafer is significantly reduced, and a soI wafer with a good yield can be manufactured with high productivity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本発明は、ＳＯＩウエーハに生じるボイド、特にＳＯＩウエーハ外周部に発生するボイドの発生を抑え、生産性の高いＳＯＩウエーハの製造方法を提供する。本発明は、原料ウエーハとなる２枚のウエーハのうち、少なくとも一方のウエーハに絶縁層を形成し、他方のウエーハと接着剤を用いずに貼り合わせるＳＯＩウエーハの製造方法において、前記原料ウエーハとしてウエーハ外周部形状が外周１０ｍｍ～３ｍｍの範囲で形状変化幅が０．１μｍ以下であるウエーハを用いるようにした。

Description

明 細 書
S O I ゥエーハの製造方法 技術分野
本発明は、 ゥエーハの製造方法に関し、 特にイオン注入剥離法などで 得られる S O I層、 絶縁層、 支持基板で形成された S O I ( Silicon on Insulator) ゥエーハの製造方法に関する。 背景技術
近年、 集積回路はその集積度を著しく増し、 それに伴い鏡面研磨され た半導体単結晶ゥエーハ表面の平坦度や平滑度のよ うな加工精度もより 厳しい条件が課されるよ うになった。 しかも、 性能 · 信頼性 ， 歩留まり の高い集積回路を得る為には、 機械的な精度だけではなく、 電気的な特 性についても高いことが要請されるよ うになった。 中でも S O I ゥエー ハについて言えば、 理想的な誘電体分離基板なので、 主に移動通信機器 や医療機器関係で高周波、 高速系デバイスと して利用され、 今後の大幅 な需要拡大が予想されている。
S O I ゥエーハは、 図 1 3に示すよ うに単結晶シリ コン層のような素 子を形成するための S O I層 5 2 (半導体層や活性層ともいう） 力 シ リ コン酸化膜のような絶縁層 5 4 〔埋め込み （B O X ) 酸化膜層や単に 酸化膜層ともいう〕 の上に形成された構造をもつ。 また絶縁層 5 4は支 持基板 5 6 (基板層ともいう） 上に形成され、 S O I層 5 2、 絶縁層 5 4、 支持基板 5 6が順次形成された構造となっている。 なお、 図 1 3に おいて、 6 0は未結合領域及び 6 2はテラスであり、 これらについては 後述する。 従来、 S O I層 5 2及び支持基板 5 6が、 例えば、 シリ コン、 及び絶 縁層 5 4が、 例えば、 シリ コン酸化膜からなる上記 S O I構造を持つ S 〇 I ゥエーハ 5 0の製造方法と しては、 酸素イオンをシリ コン単結晶に 高濃度で打ち込んだ後に、 高温で熱処理を行い、 酸化膜を形成する S I MO X (Separation by implanted oxygen) 法によるものと、 2枚の鏡 面研磨したゥエーハを、 接着剤を用いることなく結合し、 片方のゥエー ハを薄膜化する結合法 （貼り合わせ法） がある。
S I MO X法は、 デバイス活性領域となる活性層部 （ S O I層） 5 2 の膜厚を、 酸素イオン打ち込み時の加速電圧で決定、 制御できるために、 薄層でかつ膜厚均一性の高い活性層を容易に得る事ができる利点がある 力 埋め込み （B O X) 酸化膜 （絶縁層） 5 4の信頼性や、 活性層 5 2 の結晶性等問題が多い。
一方、 ゥエーハ結合法は、 単結晶のシリ コン鏡面ゥエーハ 2枚のうち 少なく とも一方に酸化膜 （絶縁層） 5 4を形成し、 接着剤を用いずに貼 り合わせ、 次いで熱処理 （通常は 1 1 0 0°C〜 1 2 0 0 °C) を加えるこ とで結合を強化し、 その後片方のゥエーハを研削や湿式ェツチングによ り薄膜化した後、 薄膜の表面を鏡面研磨して s O I層を形成するもので あるので、 埋め込み （B OX) 酸化膜 （絶縁層） 5 4の信頼性が高く S
O I層 5 2の結晶性も良好であるという利点がある。 しかし、 このよ う にして貼り合わされた S O I ゥエーハ 5 0は研削や研磨により機械的な 加工を行い薄膜化しているため、 得られる S O I層 5 2の膜厚およびそ の均一性に限界がある。
また最近 S O I ゥエーハ 5 0の製造方法と して、 ィオン注入したゥェ ーハを結合及び分離して S O I ゥェ一ハを作製する方法が新たに注目 さ れ始めている。 この方法はイオン注入剥離法などとも言われ、 2枚のシ リ コンゥエーハのう ち、 少なく とも一方に酸化膜 （絶縁層） を形成する と共に、 一方のシリ コンゥエーハの上面から水素イオンまたは希ガスィ オンを注入し、 該ゥエーハ内部に微小気泡層 （封入層） を形成させた後、 該イオンを注入した方の面を、 酸化膜を介して他方のシリ コンゥエーハ と密着させ、 その後熱処理を加えて微小気泡層を劈開面と して一方のゥ エーハを薄膜状に分離し、 さらに熱処理を加えて、 強固に結合して S O I ゥエーハとする技術 （特開平 5 _ 2 1 1 1 2 8号参照） である。 この 方法によれば、 上記劈開面は良好な鏡面であり、 3〇 1層 5 2の膜厚の 均一性も高い S O I ゥェ一ハ 5 0が比較的容易に得られる。
このイオン注入剥離法について、 図 1 4にその主な工程の 1例を示し てさらに詳細に説明する。 まず、 2枚の原料ゥエーハと して支持基板 5 6 となるベースウェーハ 5 6 a と S O I層 5 2 となるボン ドゥエーハ 5 2 aを準備する （図 1 4 ( a ) 、 ステップ 1 0 0) 。 これらのゥエーハ と しては、 例えば鏡面研磨されたシリ コン単結晶ゥエーハが用いられる。 このボン ドゥエーハ 5 2 aの表面には後に埋め込み （B OX) 酸化膜 (絶縁層） となる酸化膜 5 4 aを形成する 〔図 1 4 ( b ) 、 ステップ 1 0 2〕 。 これは例えばシリ コン単結晶ゥエーハであるボン ドゥエーハ 5 2 aに対して熱酸化を施すことによりボン ドゥエーハ 5 2 aの表面にシ リ コン酸化膜を形成すればよい。 なお、 酸化膜の形成はボンドゥエーハ 5 2 aの表面ではなく、 ベースウェーハ 5 6 aの表面に行っても良レヽ。 図示例ではボン ドゥエーハ 5 2 a側に酸化膜 5 4 a を形成した例で説明 する。
次に該酸化膜 5 4 aの上からボン ドゥエーハ 5 2 aに水素ィオンを注 入し、 微小気泡層 （封入層） 5 8を形成する 〔図 1 4 ( c ) 、 ステップ 1 0 4〕 。
その後、 H2S 04— H202混合液等によ り洗浄を実施しても良い （ス テツプ 1 0 5 ) 。 H2S 04— H202混合液は、 ウエッ ト洗浄の分野では S P M (Sulfuric acid-Hydrogen Peroxide Mixture) の略称で知られ、 有機汚染物質の除去に用いられる洗浄液である。
次に、 微小気泡層 （封入層） 5 8を形成したボンドゥエーハ 5 2 aの イオン注入をした方の面の酸化膜を介して、 ベースウェーハ 5 6 a と室 温で密着させる 〔図 1 4 ( d ) 、 ステップ 1 0 6〕 。
次に 5 0 0 °C以上の熱処理 （剥離熱処理） を加えることによ りボンド ゥエーハ 5 2 aの一部分を封入層 5 8 より剥離することによってボンド ゥェ一ハ 5 2 a を薄膜化し 〔図 1 4 ( e ) 、 ステップ 1 0 8〕 、 次いで 結合熱処理 〔図 1 4 ( f ) 、 ステップ 1 1 0〕 を施して該薄膜化したボ ンドゥエーハ 5 2 a とベースゥエーハ 5 6 a とを該酸化膜 5 4 a を介し て強固に結合することによって S O I構造を持つゥェーハ 5 0が作製さ れる。
上記した貼り合わせ法を用いて製造された S O I ゥエーハ 5 0は、 こ の段階では支持基板 5 6の一主表面に絶縁膜 （層） 5 4 と S〇 I層 5 2 がそれぞれ分離して順次積層された構造の断面形状を有する。
また、 絶縁層 5 4 と S O I 層 5 2は、 図 1 3に示すように支持基板 5 6に対して数 mm程度、 通常 3 mm程度小径となるのが一般的である (この部分を以下未結合領域 6 0 という） 。
また、 更に上記 S O I構造を有するゥエーハ 5 0の S O I層 5 2の表 面を改質及び S O I層 5 2の厚さを制御することがある 〔図 1 4 ( g ) 、 ステップ 1 1 2〕 。 例えば、 得られた S O I構造を持つゥェーハ 5 0の S O I層 5 2表面 （剥離面） には水素イオン注入によるダメージが残留 しているので、 通常はタツチポリ ッシュと呼ばれる研磨代の少ない研磨 を行ってダメージ層を除去する。 また、 タツチポリ ツシュの代替と して、 アルゴンガス雰囲気下での熱処理を行ったり、 S O I層 5 2の膜厚を薄 くするため熱酸化と酸化膜除去をおこなう犠牲酸化処理を行ったり、 あ るレ、はこれらを適宜組み合わせることによって、 表面にダメージのない 薄膜の S O I層 5 2を有する SQ I ゥエーハ 50を作製する場合もある。
このよ う な SO I ゥェ一ハ 50を用いデバィスを製造するにあたり、 デバイスの歩留ま りが低下するという問題があった。 これは、 S〇 I層 5 2及び酸化膜 54にボイ ドと呼ばれる欠陥が発生するのが原因の一つ と考えられている。
ボイ ドの発生要因と しては、 例えば、 結合法 （貼り合わせ法） では、 S O I ゥエーハ製造工程中の有機物やパーティクルが貼り合わせ界面で 悪影響を及ぼし、 歩留まりの低下につながると考えられる。 また他の要 因と してべ一スウェーハゃボンドゥエーハに存在する欠陥等の影響であ ると考えられる。
有機物やパーティクルの問題は、 貼り合わせ前に R C A洗浄や有機物 除去洗浄を行えばある程度改善される。 RCA洗浄は、 S C_ 1 (NH 4o H/H2O2ZH2O混合液） 及び S C— 2 (H C 1 ZH2O2ZH2O混 合液） の 2種類の洗浄液をベースと した、 半導体プロセスにおける代表 的な洗浄方法であり、 主にパーティクル、 有機物、 金属汚染等の不純物 を除去することができる。 また、 S PM洗浄と呼ばれる有機物除去洗浄 が行われることもある。
ベースゥエーハゃボンドゥエ一八に存在する欠陥等は、 主に C O Pと 呼ばれる結晶起因の欠陥や加工起因の欠陥などが問題となる。 このよう な欠陥は製造条件を管理することで、 ある程度減少でき、 このよ うな欠 陥の少ないゥェ一ハを用いればボイ ドの発生も低減できる。
上記のよ うにゥエーハを貼り合わせる際の有機物やパーティクルの管 理ゃベースウェーハゃボンドゥエーハ表面の欠陥を管理し SO I ゥエー ハの製造を行う ことによってボイ ドの発生は低減することができたが、 新たに別な原因と思われるボイ ドの発生が観察された。 即ち、 図 1 5に 示すよ うに、 S O I ゥエーハ 5 0の外周部の特定位置にボイ ドが頻繁に 発生する傾向が観察された。 図 1 5はコンフォーカル光学系のレーザー 顕微鏡によって S O I ゥエーハ 5 0の外周部の一部を観察したものであ る。 未結合領域 6 0 ( S O I層 5 2側から観察した時に支持基板 5 6が 見える部分） と S O I層 5 2の境界をテラス 6 2 といっている。 このテ ラス 6 2から一定距離入った部分に円形上のボイ ド 7 0が観察されてい る。 特にべ一スウェーハ外周部を基準にすると ゥエーハ外周から 5 mm (直径 3 0 0 mmのゥエーハの場合、 中心から 1 4 5 mm) 程度の位置 にボイ ド 7 0が発生していた。 図 1 5において、 （ b ) は中心から 1 4 5. l mm、 ( c ) は中心力、ら 1 4 5. 4 mm, ( d ) は中心力、ら 1 4 4. 9 mmにおけるボイ ド 7 0の発生を示している。 発明の開示
本発明は、 上記した問題に鑑みてなされたもので、 S O I ゥエーハに 生じるボイ ド、 特に S O I ゥエーハ外周部に発生するボイ ドの発生を抑 え、 生産性の高い S O I ゥエーハの製造方法を提供することを主たる目 的とする。
S O I ゥエー八の外周部の特定位置にボイ ドが頻繁に発生する原因に ついて鋭意調査したところ、 原料となるゥエーハ形状及び洗浄などの処 理が影響することが明らかになった。 特にゥエーハ外周部の形状につい て管理することでボイ ドの発生を著しく低減することができることが明 らかとなつた。
そこで本発明の S O I ゥェ一ハの製造方法の第 1の態様は、 原料ゥェ ーハとなる 2枚のゥエーハのうち、 少なく とも一方のゥェ一ハ （ボン ド ゥエーハ） に絶縁層を形成し、 他方のゥエーハ （ベース ウェーハ） と接 着剤を用いずに貼り合わせる S O I ゥエーハの製造方法において、 前記 原料ゥエーハと してゥエーハ外周部形状が外周 1 0 m m〜 3 m mの範囲 で形状変化幅が 0 . 1 μ m以下であるゥエーハを用いることを特徴とす る。
このよ うにすることで、 ゥェ一ハ外周部の特定位置 （ゥエーハ外周 5 m m程度の位置） に発生したボイ ドを減少することができる。 なお、 従 来、 未結合領域の幅を低減する為、 ゥエーハ外周の形状についても検討 されている。 未結合領域を低減するには外周形状の落ち込み （ダレ） の 少ないゥエーハを用いることが望まれており外周まで平らなゥエーハが 好ましいことはある程度推測されていたが、 現実にそのよ うな平らなゥ エーハを製造することは困難である。 従って、 面取り形状を工夫するな どして外周ダレを改善し、 未結合領域を低減することがなされていた。 しかしこのよ うな領域の形状を改善しても、 これとは関係なくボイ ドの 発生が観察された。 つま り、 外周ダレが比較的少ないゥエーハであって もボイ ドの発生がある。 外周の未結合領域とボイ ドの発生には直接関係 ないことがわかる。 この原因を調査したところボイ ドの発生には外周よ り若干内側の領域 （外周 1 0 m m〜 3 m m程度） の形状が特に影響する ことが明らかになつた。
この原因は明らかではないが、 貝占り合わせる際にこの領域の形状によ つて空気等が残存しゃすくなり、 その状態で貼り合わせることでその接 着力が小さく なり、 さらにそれを剥がすことからこの部分でボイ ドが発 生しやすいと考えられる。
また、 本発明の S O I ゥエーハの製造方法の第 2の態様は、 原料ゥェ —ハとなる 2枚のゥエーハのうち、 少なく とも一方のゥェ一ハ （ボンド ゥエーハ） に絶縁層を形成し、 他方のゥエーハ （ベースウェーハ） と接 着剤を用いずに貼り合わせる S O I ゥエーハの製造方法において、 前記 原料ゥエーハと してゥエーハ外周部形状が外周 5 m mでスロープが 0 . 0 0 2 %以下であるゥェ一ハを用いることを特徴とする。 このよ うな構 成とすることによつても同様にボイ ドの発生を抑制することができる。
更には、 本発明の S O I ゥ ハの製造方法の第 3の態様は、 原料ゥ となる 2枚のゥ ハのうち、 少なく とも一方のゥ （ボン ドゥエーハ） に絶縁層を形成し、 他方のゥエーハ （ベースゥェ一ハ） と 接着剤を用いずに貼り合わせる S〇 I ゥエーハの製造方法において、 前 記原料ゥ と してゥ 外周部形状が外周 1 O m m 3 m mの範 囲で形状変化幅が 0 . 1 μ m以下であるとともにゥ ハ外周 5 m mで スロープが 0 . 0 0 2 %以下であるゥエーハを用いることを特徴とする。 上記原料ゥェ一ハとなる 2枚のゥ ハのうち、 少なく とも一方のゥ エーハ （ボンドゥエーハ） に絶縁層を形成し、 他方のゥエーハ （ベース ゥエーハ） と接着剤を用いずに貼り合わせる S〇 I ゥエーハの製造方法 と しては、 原料ゥ ハとなる 2枚のゥ ハのうち、 少なく とも一方 のゥ ハ （ボンドゥエーハ） に絶縁層を形成すると共に、 該ゥ ハ (ボン ドゥエーハ） の上面から水素イオンまたは希ガスイオンを注入し、 該ゥ ハ内部に微小気泡層を形成させた後、 該イオンを注入した方の 面を、 絶縁層を介して他方のゥェ （ベースウェーハ） と密着させ、 その後熱処理を加えて微小気泡層を劈開面と して一方のゥ ハを薄膜 状に分離し、 さらに熱処理を加えて、 強固に結合することによって s o I ゥ ハを製造する方法を用いることができる。
図 1 5に示したように、 ゥ ハ外周部のやや内側に急激な形状の変 化がある付近にボイ ドが発生しやすいことが明らかとなった。 この部分 の形状変化が緩いゥ ハを用い貼り合わせることでボイ ドの発生が低 減した。
特にイオン注入剥離法などでは剥離工程でゥ ハ外周部にボイ ドが 発生すると考えられる。 この剥離工程でボイ ドが発生しないよ うにする には原材料となるゥエーハ形状が特に重要である。
本発明の S O I ゥエーハの製造方法の第 4の態様は、 少なく ともゥェ 一八の一主面を鏡面化する研磨工程を有するゥェ一ハ加工工程と、 該鏡 面研磨されたゥエーハを貼り合わせることによ り S O I構造を有するゥ エーハを製造する S O I ゥエーハ製造工程とを有する S O I ゥエー八の 製造方法において、 該ゥエーハ加工工程でゥエーハ外周部形状が外周 1 0 m n！〜 3 m mの範囲で形状変化幅が 0 . 1 μ m以下となるよ うにゥェ ーハ加工することを特徴とする。
本発明の S O I ゥエーハの製造方法の第 5の態様は、 少なく ともゥェ 一ハのー主面を鏡面化する研磨工程を有するゥエーハ加工工程と、 該鏡 面研磨されたゥエーハを貼り合わせることによ り S O I構造を有するゥ エーハを製造する S O I ゥエーハ製造工程とを有する S O I ゥエーハの 製造方法において、 該ゥエーハ加工工程でゥエーハ外周部形状が外周 5 m mの位置でス ロープが 0 . 0 0 2 %以下となるよ うにゥエーハ加工す ることを特徴とする。
本発明の S O I ゥエーハの製造方法の第 6の態様は、 少なく ともゥェ ーハの一主面を鏡面化する研磨工程を有するゥエーハ加工工程と、 該鏡 面研磨されたゥエーハを貼り合わせることによ り S O I構造を有するゥ エーハを製造する S O I ゥエーハ製造工程とを有する S O I ゥエーハの 製造方法において、 該ゥエーハ加工工程でゥエーハ外周部形状が外周 1 O m n！〜 3 m mの範囲で形状変化幅が 0 . 1 μ ιη以下となると ともに外 周 5 m mの位置でスロープが 0 . 0 0 2 %以下となるよ うにゥエーハ加 ェすることを特徴とする。 ゥエーハ形状はゥェ一ハ加工工程で決まる力 例えば研磨工程において研磨へッ ドの構造を工夫することによってこの よ うな形状のゥエーハが製造できる。
本発明の S O I ゥエーハの製造方法の第 7の態様は、 少なく と もゥェ 一ハのー主面を鏡面化する研磨工程を有するゥエーハ加工工程と、 該鏡 面研磨されたゥェ一ハを貼り合わせることにより S O I構造を有するゥ エーハを製造する S O I ゥエーハ製造工程とを有する S〇 I ゥエー八の 製造方法において、 該ゥエーハ加工工程で得られたゥエーハの形状を評 価し、 ゥエーハ外周部形状が外周 1 0 m m〜 3 m mの範囲で形状変化幅 が 0 . 1 μ m以下であるゥエーハを選別し、 該選別したゥエーハを用い S O I ゥエーハを製造することを特徴とする。
本発明の S O I ゥェ一ハの製造方法の第 8の態様は、 少なく ともゥェ —ハの一主面を鏡面化する研磨工程を有するゥエーハ加工工程と、 該鏡 面研磨されたゥエーハを貼り合わせることにより S O I構造を有するゥ エーハを製造する S O I ゥエーハ製造工程とを有する S O I ゥエーハの 製造方法において、 該ゥエーハ加工工程で得られたゥエーハの形状を評 価し、 ゥエーハ外周部形状が外周 5 m mの位置でス ロープが 0 . 0 0 2 %以下であるゥエーハを選別し、 該選別したゥエーハを用い S O I ゥ エーハを製造することを特徴とする。
本発明の S O I ゥエーハの製造方法の第 9の態様は、 少なく ともゥェ 一ハのー主面を鏡面化する研磨工程を有するゥエーハ加工工程と、 該鏡 面研磨されたゥェ一ハを貼り合わせることによ り S O I構造を有するゥ エーハを製造する S O I ゥエーハ製造工程とを有する S O I ゥエーハの 製造方法において、 該ゥエーハ加工工程で得られたゥエーハの形状を評 価し、 ゥエーハ外周部形状が外周 1 0 m m〜 3 m mの範囲で形状変化幅 が 0 . 1 μ m以下であるとともに外周 5 m mの位置でスロープが 0 . 0 0 2 %以下であるゥエーハを選別し、 該選別したゥエーハを用い S O I ゥエーハを製造することを特徴とする。
ゥェ一ハ加工工程で上記特性のゥエーハを完全に製造できれば好まし いが、 ゥエーハエ程には種々の工程があるため、 必ずしも同様の形状が 得られない場合がある。 そのよ うな場合は、 S O I ゥエーハを製造する 前に、 ゥエーハ形状を評価し好ましいゥエーハを選別し使用することで ボイ ドの発生を低減することができる。 図面の簡単な説明
図 1は、 本発明の S O I ゥエーハの製造方法の工程順の 1例を示す概 略フローチヤ一トである。
図 2は、 本発明の S O I ゥエーハの製造方法の工程順の他の例を示す フローチヤ一トである。
図 3は、 ゥエーハの外周部形状の 1例を示す模式的説明図である。 図 4は、 ゥエーハの形状評価装置の 1例を示す概略説明図である。 図 5は、 実験例 1において得られたゥエーハの外周部における形状変 化の 1例を示すグラフである。
図 6は、 ゥエーハの外周部における形状プロフ ァイ ル （厚さ変化） の 1例を示す
図 7は、 図 6の形状プロフアイルを微分して得られた微分プロフアイ ル示すグラフである。
図 8は、 図 7の拡大図である。
図 9は、 実験例 1におけるボイ ドの発生状況と T C— 1 0の関係を示 すグラフである。
図 1 0は、 実験例 1における T C 1 — 3 と未結合領域の幅の関係を示 すグラフである。
図 1 1は、 実験例 2におけるゥエーハ外周 5 m mの位置 （中心から 1 4 5 m m ) でのスロープのィ直とボイ ドの個数との関係を示すグラフであ る。
図 1 2は、 コンフォーカル光学系のレーザー顕微鏡によって実施例 1 の S O I ゥエーハの外周部を観察した結果を示す模式図で、 （ a ) は S O .I ゥェーハ、 （ b ) は （ a ) の 4 0 1部分の拡大図、 （ c ) は （ a ) の 4 0 2部分の拡大図、 （ d ) は （b ) の 4 0 3部分の拡大図、 （ e ) は ( c ) の 4 0 4部分の拡大図である。
図 1 3 は、 S O I ゥエーハの構造の 1 例を示す説明図であって、 ( a ) は上面説明図、 （ b ) は断面説明図である。
図 1 4は、 従来の S O I ゥエーハの製造方法の工程順の一例を模式図 と ともに示すフローチヤ一 トである。
図 1 5は、 コンフォーカル光学系のレーザー顕微鏡によって比較例 1、 即ち従来の S O I ゥェ一ハの外周部を観察した結果を示す模式図で、 ( a ) は S O I ゥエーハの周辺部の拡大図、 （ b ) は ( a ) の 3 0 1部 分の拡大図、 （ c ) は （ a ) の 3 0 2部分の拡大図、 （ d ) は （ a ) の 3 0 3部分の拡大図、 （ e ) は （ a ) の 3 0 4部分の拡大図である。 発明を実施するための最良の形態
以下に本発明の実施の形態を添付図面に基づいて説明するが、 図示例 は例示的に示されるもので、 本発明の技術思想から逸脱しない限り種々 の変形が可能なことはいうまでもない。
図 1は本発明の S O I ゥエーハの製造方法の工程順を示す概略フ口一 チャー トである。 図 1 4は、 前述したよ うに、 従来の貼り合わせ法 （ィ オン注入剥離法） によ り S O I構造を形成した S O I ゥエーハの製造ェ 程を示した例である。 本発明では、 図 1 4に示した従来の S〇 I ゥエー ハの製造工程において、 特に貼り合わせに用いるボンドゥエーハやべ一 スゥエーハの原材料となるゥエーハの外周形状を管理し貼り合わせを行 う ものである。
まず初めに原料ゥェーハとなる鏡面研磨ゥエーハの製造方法について 3 説明する。 鏡面研磨ゥ ハは、 図 1に示すよ うに一般にチヨ クラルス キー （Czochralski C Z ) 法等を使用して単結晶イ ンゴッ トを製造す る単結晶成長工程 （ステップ 2 0 0 ) と、 この単結晶イ ンゴッ トをスラ イスしてゥ ハと し、 このゥ ハの少なく とも一主面を鏡面状に加 ェして鏡面研磨ゥ ハとするゥ ハ加工工程 （ステップ 2 0 2 ) と を経て製造される。 このゥ ハ加工工程 （ステップ 2 0 2 ) において、 ゥ ハ外周部 3 m m 7 m mの範囲の領域の形状変化を 0 . 1 m m以 下に加工して鏡面研磨が行われる。
更に詳しくいえば、 ゥ ハ加工工程 （ステップ 2 0 2 ) は図 2に示 すように、 単結晶インゴッ トをスライスして薄円板状のゥ ハを得る スライス工程 （ステップ 2 0 2 a ) と、 該スライス工程によって得られ たゥ ハの割れ、 欠けを防止するためにその外周部を面取りする面取 り工程 （ステップ 2 0 2 b ) と、 このゥ ハを平坦化するラッピング 工程 （ステップ 2 0 2 c ) と、 面取り及びラッピングされたゥ ハに 残留する加工歪みを除去するエッチング工程 （ステップ 2 0 2 d ) と、 そのゥ ハ表面を鏡面化する研磨 （ポリ ツシング） 工程 （ステップ 2 0 2 e ) と、 研磨されたゥエーハを洗浄して、 これに付着した研磨剤や 異物を除去する洗浄工程 （ステップ 2 0 2 f ) を有している。 上記ゥェ —ハ加工工程 （ステップ 2 0 2 ) は、 主な工程を示したもので、 他に熱 処理工程や平面研削工程等の工程が加わったり、 同じ工程を多段で行つ たり、 工程順が入れ換えられたりする。 このよ うな工程を工夫し高平坦 度なゥ ハが製造されている。
本発明では、 上記ゥ ハ加工工程で製造されたゥ ハ形状、 特に ゥ ハ外周部の形状を更に詳細に管理して製造し、 必要により ゥ ハ形状を評価して好適なゥ ハのみを選別処理 （ステップ 2 0 4 ) し、 このゥ ヽを S O I ゥ ハの原料ゥ ヽと して S O I ゥェ一ノヽを 製造する （ステップ 2 0 6 ) 。
S〇 I ゥエーハを製造するには図 1 4に示した従来工程と同様に、 ま ず、 支持基板 5 6 となるベースゥエーハ 5 6 a とボン ドゥエーハ 5 2 a を用意する （図 1 4 ( a ) ) 。 これらは上記したようないずれも鏡面研 磨されたシ リ コ ン単結晶ゥエーハである。 こ のゥエーハの形状は、 ゥェ ーハ外周部に急激な形状変化をする場所がないゥエーハを用いる。
このゥエーハ形状の評価方法について説明する。 図 3に示すよ うに一 般にゥェ一ハ外周部にはゥエーハ Wの力ケ等を防止するため面取りが施 され、 面取り部 Wmが形成されている。 通常この面取り部分 Wmのゥェ ーハ形状は無視され評価されるものであり測定対象外となっている。 面 取り部 Wmの幅はおよそ 5 0 0 μ m ( 0. 5 mm) である。 また、 実際 の形状評価では更に面取り部分 Wmより 3 mm又は 2 mm程度、 更には l mm程度、 主面側までを除外した領域、 即ち測定除外領域 Rを除いた 領域で評価されることが多い。 図 3において、 F 1はゥエーハ主面 （表 面） 、 F 2はゥエーハ主面 （裏面） 、 Rは測定除外領域、 W eはゥエー ハ有効領域、 Xは外周 Xmmという場合の Xmmの距離をそれぞれ示す。
ゥエーハの形状評価装置は特に限定するものではないが、 例えば図 4 に示すようなものが使用できる。 所定の間隔でゥエーハ面内を操作し、 測定された形状を順次記憶するものが好ましい。 ゥエーハ面内における 所定の測定間隔は、 1 mm間隔以内であることが好ましい。 O mmを越 える間隔であることは当然であるが、 できるだけ細かい間隔で評価する 事でよ り正確な形状を定量化できる。 現状 0. 0 5 mm間隔程度で測定 されている。
上述したように、 ゥエーハ形状は図 4に示すようなゥエーハの形状評 価装置 3 0を用いて評価される。 こ の形状評価装置 3 0は、 ゥエーハ保 持具に載置されたゥエーハ Wの表面及び裏面に対して垂直な方向の変位 5 をゥエーハ面内で測定し、 変位データ又は厚さデータと して求めること ができる。 このよ うな評価装置に限らず、 非吸着の状態で試験台に載置 されたゥエーハ Wの表面又は裏面の該試験台表面に対して垂直な方向の 変位をゥエーハ面内で測定し、 変位データと して求めたり、 （理想的 な） 吸着の状態で試験台に載置されたゥエーハ表面の該試験台表面に対 して垂直な方向の変位をゥエーハ面内で測定し厚さデータと して求める こ となどができる。 図 4において、 2 8はコンピュータ （解析手段） 、 3 2は厚さ計、 3 2 aは静電容量型上センサー、 3 2 bは静電容量型下 センサー、 3 4は厚さ測定手段、 3 6はゥエーハ保持具である。 このよ うな装置、 方法で、 表面及び/又は裏面の変位データ、 厚さデータ （形 状プロファイル） を求める。
このようにして、 得られた形状プロファイルを解析するが、 ゥェーハ 外周部の形状をよ り正確に確認する為、 図 5に示すようにゥエーハ中心 部側の一定範囲 （ゥェ一ハ外周 7 m m程度〜ゥエーハ中心側まで） はほ ぼ平坦であり、 この一部の領域をリ ファ レンスゾーン （基準値） と し、 このリ ファレンスゾーンからの変化を確認した。 例えば、 図 5の例では、 ゥエーハ外周 7 m m〜 1 O m mの範囲が一定になるよ うに基準を設け (リ ファ レンスゾーンと し） 、 外周 3 m m〜 7 m mの範囲での形状変ィ匕 の割合を管理する。 特にこのよ うな範囲で 0 . Ι μ ηι以下の変化である 形状のゥエーハを用いることが好ましい。
原料ゥエーハの形状と しては S Ο I ゥェ一ハ形成後の結合領域部分で の形状が重要であり、 通常 3 m m程度まで未結合領域であるため、 外周 3 m mより主面側の領域で測定することが好ましい。 特に 3 m n！〜 1 0 m m程度の領域で判断するとボイ ドが発生しゃすいかどうかが推測でき る。 この範囲をある程度変更しても推測は可能であるものの範囲を狭く すると現状の高平坦度なゥエーハではその形状変化の幅が小さく なつて しまい測定誤差等との区別がしにく く なり精度が悪く なってしまう。 ま たこれより広い範囲で測定した場合、 おおきなうねり成分を拾ってしま い誤判定してしま うことがある。 またゥエーハの外周に近い部分、 例え ば 2 m m〜などにも設定できるが、 この領域は急激に形状が変化してし まい、 この形状変化はボイ ドの発生よ り未結合領域に影響する領域であ る為、 本発明の範囲にすることが好ましい。
このように本発明では一定範囲内での形状変化を一定値以下に管理し たゥエーハを S〇 I ゥエーハの原材料とする。 なお、 ゥエーハ外周部は 主にダレている （外周が薄い） のが一般的だが、 鏡面ゥエーハの製造方 法によっては、 ハネている （外周が厚い） 場合もあり、 この値は絶対値 で求めている。
さらに別な評価 （選別） 方法と しては、 ゥエーハ外周部に急激な形状 変化を調べる為には、 形状プロファイルをー且微分し、 そのスロープ (傾き） の大きさから判断しても良い。 ゥエーハの面内で所定の間隔を おいてゥエーハの形状データを測定し、 この測定されたゥエーハ形状デ —タを微分処理し、 得られたプロファイル （微分処理したゥエーハ形状 データ） を解析する。 このよ うに測定したゥエーハ形状をそのまま使用 するのではなく 、 微分処理してゥエーハ形状を解析することでゥエーハ 外周部の形状を正確に評価することができる。 特に局所的な形状の変化 点や傾きの大きさを正確に評価できる。
本発明方法を更に詳しく説明すると、 例えば、 直径 3 0 0 m mのゥェ —ハ外周から周辺 1 0 m mまでの範囲の形状 （本例では厚さ） を評価す ると図 6に示すよ うな形状が得られる （但し、 外周 l m mは除外範囲と した） 。 このよ うな形状プロファイルについて、 任意の間隔で差分を取 り、 その中点にデータをプロッ トすることで微分プロファイルを作成す る。 この間隔は 5 0 0 μ m〜 1 m m間隔程度で処理すると好ましい。 7 つま り、 厚さデータのうち、 i + 1番目の厚さデータ （ y i + 1 ) と、 この y i + 1の直前の i番目の厚さデータ （ y i ) との差を前記所定の 測定間隔 （ X i + 1 — X i ) で除した値を微分値 （ d y i ) と して求め、 ( X i + 1 - X i ) の中間点にデータをプロッ トする。 例えば、 図 6の 形状プロフアイルは微分することで図 7及び図 8に示すように微分プロ ファイルとなる。 この図では、 5 0 0 μ mの間隔での厚さの変位量を調 ベ、 ％表示でスロープを表している。 例えば、 5 0 0 μ ιηで 0. 0 1 μ m厚さが変化している場合、 0. 0 1 / 5 0 0 X 1 0 0 = 0. 0 0 2 % となる。
このような形でゥエーハ形状を評価すると、 ボイ ドの発生しやすいゥ エーハ （及びボイ ドが発生しやすい部分） で形状変化が急激に起こって いることがわかる。 図 6〜図 8において、 実線はボイ ドの発生しやすい ゥエーハ、 点線はボイ ドの発生が少なかったゥエーハを示す。 特に図 8 の拡大図に示すようにボイ ドの発生が見られるゥエーハではゥエーハ外 周よ り 5 mmの位置でおよそ 0. 0 0 4 %程度の傾きであった。 この位 置は特に限定するものではないが、 外周 4 mmより内側の領域において この程度の形状変化が起こるゥエーハを原料とすると ゥエーハ外周部に ボイ ドが発生しやすく。 このような形状変化を管理したゥエーハを使用 し S O I ゥエーハを製造する。 ゥエーハの製造はこのような形状になる ようにあらかじめゥエーハ加工工程で作り こんでも良いし、 またゥエー ハを評価し選別してもよい。 このよ うな形状を作る為には、 研磨工程に おいて一般的に研磨へッ ドの工夫や研磨布の硬度、 研磨圧力などを制御 することで作り こむことができる。
(B O X酸化膜の形成）
このようにして準備したゥェ一ハを用い S O I ゥェ一ハを製造する。 S O I ゥエーハの製造条件等は特に限定するものではないが、 一例と し て以下のよ うなイオン注入剥離法による S O I ゥエーハの製造方法を図 1 4のフローチャー トを用いて説明する。 S O I ゥェ一ハの製造は、 ま ず、 ボンドゥエーハ 5 2 aの表面 （全面） には後に埋め込み酸化膜 5 4
(絶縁層） となる酸化膜 5 4 aを形成する （図 1 4 ( b ) 、 ステップ 1 0 2 ) 。 これは、 例えば、 熱酸化によ りシリ コン酸化膜を形成する。 な お、 ボンドゥエ一八 5 2 a (イオン注入する側のゥエーハ） には酸化膜 を形成せず、 ベースウェーハ 5 6 a側に酸化膜を形成する場合もある。
(イオン注入）
次にボン ドゥエーハ 5 2 a に水素イオンを注入し、 微小気泡層 5 8 (封入層） を形成する （図 1 4 ( c ) 、 ステップ 1 0 4 ) 。
(洗浄）
次に R C A洗浄や有機物除去のための S P M洗浄を行う （ステップ 1 0 5 ) 0
(貼り合わせ）
次に微小気泡層 5 8 (封入層） を形成したボン ドゥエーハ 5 2 aのィ オン注入をした面の酸化膜 5 4 a を介して、 ベースウェーハ 5 6 a と室 温で密着させる （図 1 4 ( d ) 、 ステップ 1 0 6 ) 。
(剥離）
次に 5 0 0 °C以上の熱処理 （剥離熱処理） を加えることによ りボンド ' ゥエーハ 5 2 a を封入層 5 8 より剥離することによって薄膜化し （図 1 4 ( e ) 、 ステップ 1 0 8 ) 、 次いで結合熱処理 （図 1 4 ( f ) 、 ステ ップ 1 1 0 ) を施して強固に結合することによって S 〇 I構造を持つゥ ェ一ハ 5 0が作製される。
上記した貼り合わせ法を用いて製造された S O I ゥエーハは、 この段 階では支持基板の一主表面に絶縁膜 （層） と S O I層がそれぞれ分離し て順次積層された構造の断面形状を有する。 また、 貼り合わせられる 2 9 枚の鏡面研磨ゥエーハ表面の外周部には研磨ダレと呼ばれる領域が存在 し、 その部分は結合が不十分となるため除去されるため、 絶縁層と S〇 I層は、 支持基板に対して数 m m程度、 通常 3 m m程度小径となるのが 一般的である。
また、 更に上記 S O I構造を有するゥエーハの S O I層の表面を改質 及び S O I層の厚さを制御することがある （図 1 4 ( g ) 、 ステップ 1 1 2 ) 。 例えば、 得られた S O I 構造を持つゥエーハの S O I 層表面 (剥離面） には水素イオン注入によるダメージが残留しているので、 通 常はタツチポリ ツシュと呼ばれる研磨代の少ない研磨を行ってダメージ 層を除去する。 また、 タツチポリ ツシュの代替と して、 アルゴンガス雰 囲気下での熱処理を行ったり、 S O I層の膜厚を薄くするため熱酸化と 酸化膜除去を行う犠牲酸化処理を行ったり、 あるいはこれらを適宜組み 合わせることによって、 表面にダメージのない薄膜の S O I層を有する S O I ゥエーハを作製する場合もある。
実施例
以下、 本発明の実施例を挙げて具体的に説明するが、 これらの実施例 は例示的に示されるもので、 限定的に解釈されるべきでないことはいう までもない。
(実験例 1 )
まず、 C Z法で作製された直径 3 0 0 m m、 p型、 方位 〈 1 0 0〉 、 抵抗率 1 0 Ω · c mの鏡面研磨されたシリ コンゥエーハを原材料 （ベー スウェーハ及びボン ドゥエーハ） と して異なるゥエーハ製造条件で鏡面 研磨されたゥエーハを複数水準用意した。 これらのゥエーハ外周部は形 状が若干異なる。 これらの水準のゥェ一ハの外周形状の測定はゥェ一ハ 形状評価装置 （黒田精ェ社製商品名ナノメ トロ） を用いて行った。
得られたゥエーハ形状の測定結果をゥェ一ハ外周 7 m m〜 1 0 m mの 範囲を基準 （零） となるように補正しプロッ ト した。 この時、 得られた 形状プロフアイルの一例を図 5に示す。
本実験例では、 ゥエーハ外周 1 0 mn！〜 3 mmの範囲の形状の変化を 確認 （数値化） した。 以下、 この値を T C 3— 1 0 という。 同様にゥェ ーハ外周 3 mn！〜 1 mmの範囲の形状変化を T C 1 _ 3で示す。
次に各水準のボンドゥエ一ハの表面に熱酸化により膜厚 1 5 0 n mの 酸化膜を形成した。 更に水素イオンを注入し封入層を形成した。 次に有 機物除去のために S PM洗浄、 及び R C A洗浄を行った。
次にボンドゥエ一ハのィオン注入をした面と同じ水準のベースウェー ハとを室温で密着させた。 更に窒素雰囲気下で 5 0 0 °C、 3 0分間の剥 離熱処理を加えて、 ボンドゥエーハを剥離 · 薄膜化し、 厚さ約 2 5 0 n mの S O I層を得た。
その後、 窒素雰囲気下で 1 1 0 0 °C、 2時間の結合熱処理を加えて S O I層を強固に結合し、 S O I構造を有するゥエーハを作製した。
得られた S O I ゥエーハのボイ ドを確認した。 一部のゥエーハでボイ ドが著しく発生した。 特にゥエーハ外周 5 mm付近に多く発生した。 このボイ ドの発生状況と （T C 3— 1 0 ) の関係をプロッ トすると図 9に示したよ うに （T C 3— 1 0 ) = 0. Ι μ πι以下ではボイ ドの発生 が著しく低減した。 一方 0. 1 5 μ m以上ではボイ ドが多く発生した。 なお、 図 6に示すような、 形状プロファイルからわかるように、 例え ば T C 1 一 3の領域が小さい （外周ダレが小さい） にも関わらず、 ボイ ドの発生が顕著であるゥェ一ハが存在する。
参考と して、 T C 1一 3 と未結合領域の幅の関係を図 1 0に示す。 こ の値が小さい程、 S O I層 （テラス部分） が基板の外周部分まで形成さ れることがわかる。 基板と S O I層 （絶縁層） の未結合領域はこのよ う な最外周 （ l 〜 3 mm程度） の形状変化に影響することがわかる。 一方 2 ボイ ドの発生する領域は 3 mmより ゥエーハの中心側の形状が影響する ことがわかる。 つまりボイ ドを低減するには外周ダレの中でも決まった エリア、 例えば 3 mm〜 1 0 m m程度の範囲の形状が特に問題であるこ とがわかった。
(実験例 2 )
別な形状の評価法と して、 得られた結果 （形状プロファイル） を微分 処理し、 その傾きを判断した。 複数の研磨工程で研磨したゥエーハを原 料ゥエーハと し、 実験例 1 と同様に S O I ゥエーハを製造し、 微分プロ ファイルとボイ ドの発生状況を確認したところ、 ボイ ドの発生が顕著な ゥエーハは図 8に示すよ うにボイ ドの発生が少ないゥエーハに比べ、 例 えば外周 5 mmの位置のスロープが大きレ、。 図 8において、 太線はボイ ドの発生しやすいゥエーハ、 点線はボイ ドの発生が少なかったゥエーハ を示す。 また傾きの発生する位置がゥエーハ内部から始まっている。
本実験例では、 特にゥエーハ外周 5 mmの位置 （中心から 1 4 5 m m) でのスロープの値とボイ ドの発生率を確認した。 この関係をプロッ トすると図 1 1のよ うな結果が得られた。 5 0 0 μ πιあたりの形状変化 が 0. 0 1 m程度 （又は 1 mmあたりの形状変化が 0. 0 2 μ ιη程度、 スロープで 0. 0 0 2 %) であれば、 ボイ ドの発生が著しく低減でき、 これ以上であるとボイ ドの発生が増えた。 つまり急激な形状変化が存在 するとボイ ドの発生が多いことが確認される。
(実施例 1 )
C Ζ法で作製された直径 3 0 0 mm、 p型、 方位 〈 1 0 0〉 、 抵抗率 1 0 Ω · c mの鏡面研磨されたシリ コンゥエーハで （T C 3— 1 0 ) = 0. 0 5 μ πιのゥエーハ （ 4. 5 mm〜 5. 5 mmの範囲のスロープは 0. 0 0 1 %) を原料と し S O I ゥェ一ハを製造した。 このボン ドゥエ ーハの表面 （全面） に、 熱酸化によりシリ コン酸化膜を 1 5 0 n m形成 した。 次いでボン ドゥエ一八に水素イオンを注入し、 微小気泡層 （封入 層） を形成する。 更に R C A洗浄や有機物除去のための S P M洗浄を行 つた。 次に微小気泡層 （封入層） を形成したボンドゥエーハのイオン注 入をした面の酸化膜を介して、 ベースゥエーハと室温で密着させた。 次に 5 0 0 °C以上の熱処理 （剥離熱処理） を加えることによ りボンド ゥエーハを封入層より剥離することによって薄膜化し、 次いで結合熱処 理を施して強固に結合することによって S O I構造を持つゥエーハが作 製された。 更に S O I層の面粗さや歪みを除去するため、 アルゴンガス 雰囲気による熱処理を行った。 これは縦型のヒーター加熱式熱処理装置 (バッチ炉） を用いアルゴンガス雰囲気下で 1 2 0 0 °C、 1時間の熱処 理を行っている。 これによりイオン注入で生じたダメージゃ S O I層表 面の粗さがある程度改善される。 次に更に S O I層の表面の品質を改善 するため、 C M P研磨装置により S O I層を研磨した。 更に S〇 I層を 犠牲酸化し、 S O I層中のシリ コンを酸化し、 それをフッ酸によ り処理 することで、 最終的に S O I層が約 1 5 0 n m程度の薄膜 S O I ゥエー ハを製造した。
このような方法で 2 0枚の S O I ゥェ一ハを製造した。 ほとんどのゥ エーハで図 1 2に示すよ うにゥエーハ外周部にボイ ドの発生は見られな かった。 図 1 2はコンフォーカル光学系のレーザー顕微鏡によって本実 施例において製造した S O I ゥエーハの外周部を観察した結果を示すも のである。 特に、当該 S O I ゥエーハ 5 0の S O I層 5 2 と支持基板 5 6の境界 （テラス部分） 6 2を拡大して観察したものである。 図 1 5に 示した従来の S O I ゥエーハ 5 0においては、 S O I層 5 2から一定距 離入った部分にボイ ド 7 0が観察されていたが、 本例ではほとんど観察 されなかった。 ゥエーハ外周部にボイ ドが観察されたゥエーハは 4枚で あるが、 ボイ ドの数も 5個以下と大変少なかった。 (比較例 1 )
(T C 3— 1 0 ) = 0. 1 8 μ η のゥエーハ （4. 5 mm〜 5. 5 m mの範囲のスロープは 0. 0 0 4 5 %) を原料と し、 あとは実施例 1 と 同様に S O I ゥェ一ハを製造した。 このよ うな方法で 2 0枚の S〇 I ゥ エーハを製造した。 図 1 5はコンフォーカル光学系のレーザー顕微鏡に よって本比較例において製造した S O I ゥエーハの外周部を観察した結 果を示すものである。 特に、当該 S O I ゥエーハ 5 0の S O I層 5 2 と 支持基板 5 6の境界 （テラス部分） 6 2を拡大して観察したものである。 S〇 I層 5 2から一定距離入った部分、 例えばゥエーハ外周部 （外周 5 mm程度の位置、 図 1 5 ( b ) ： 中心力 ら 1 4 5 . 1 mm、 図 1 5 ( c ) 中心力、ら 1 4 5. 4 mm、 図 1 5 ( d ) ： 中心力 ら 1 4 4. 9 m m) にボイ ド 7 0が観察され、 ボイ ドの数も 2 0個以上及びノ ツチと反 対位置に密集して観察されるゥエーハが多かった。
以上のようにゥエーハ外周部のボイ ドの発生については、 単なる外周 形状のダレ等が問題ではなく特定領域の形状が特に聞いていることがわ かる。
なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施 形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想 と実質的に同一な構成を有し、 同様な作用効果を奏するものは、 いかな るものであっても本発明の技術的範囲に包含される。
例えば、 上記実施例で示した製造工程は 1例を例示したにとどま り、 イオン注入工程工程及び貼り合わせ工程を有する S O I の製造方法であ れば、 特に他に洗浄、 熱処理等種々の工程が付加されたものでもよく、 また、 S O I構造を形成後の S O I層の厚さを調整する為の工程につい ては、 その工程順の一部変更、 更には CMP研磨などの工程の一部を省 略した工程など目的に応じ適宜工程は変更使用することができる。 産業上の利用可能性
以上説明したように、 本発明の S O I ゥエーハの製造方法によれば、 ゥエーハ外周部のボイ ドの発生が著しく少なく なり歩留ま りの良い s o I ゥエーハを高い生産性で製造することができる。

Claims

請 求 の 範 囲
1 . 原料ゥエーハとなる 2枚のゥエーハのうち、 少なく とも一方のゥェ ーハに絶縁層を形成し、 他方のゥエーハと接着剤を用いずに貼り合わせ る S O I ゥエーハの製造方法において、 前記原料ゥエーハと してゥエー ハ外周部形状が外周 1 0 m m〜 3 m mの範囲で形状変化幅が 0 . 1 μ m 以下であるゥエーハを用いることを特徴とする S O I ゥエーハの製造方 法。 .
2 . 原料ゥェ一ハとなる 2枚のゥエーハのうち、 少なく とも一方のゥェ ーハに絶縁層を形成し、 他方のゥエーハと接着剤を用いずに貼り合わせ る S O I ゥエーハの製造方法において、 前記原料ゥエーハと してゥエー ハ外周部形状が外周 5 m mの位置でス ロープが 0 . 0 0 2 %以下である ゥエーハを用いることを特徴とする S O I ゥエーハの製造方法。
3 . 原料ゥエーハとなる 2枚のゥエーハのうち、 少なく とも一方のゥェ ーハに絶縁層を形成し、 他方のゥエーハと接着剤を用いずに貼り合わせ る S O I ゥエーハの製造方法において、 前記原料ゥエーハと してゥェ一 ハ外周部形状が外周 1 0 m n！〜 3 m mの範囲で形状変化幅が 0 . 1 m 以下であるとともにゥエーハ外周部形状が外周 5 m mの位置でスロープ が 0 . 0 0 2 %以下であるゥエーハを用いることを特徴とする S O I ゥ エーハの製造方法。
4 . 原料ゥエーハとなる 2枚のゥエーハのうち、 少なく とも一方のゥェ ーハに絶縁層を形成し、 他方のゥエーハと接着剤を用いずに貼り合わせ る S O I ゥェ一ハの製造方法が、 原料ゥエーハとなる 2枚のゥエーハの うち、 少なく とも一方のゥエーハに絶縁層を形成すると共に、 該ゥエー ハの上面から水素イオンまたは希ガスイオンを注入し、 該ゥエーハ内部 に微小気泡層を形成させた後、 該イ オンを注入した方の面を、 絶縁層を 介して他方のゥエーハと密着させ、 その後熱処理を加えて微小気泡層を 劈開面と して一方のゥエーハを薄膜状に分離し、 さらに熱処理を加えて、 強固に結合することによって製造する S O I ゥエーハの製造方法である ことを特徴とする請求項 1 〜 3のいずれか 1項記載の S O I ゥエーハの 製造方法。
5 . 少なく ともゥエーハのー主面を鏡面化する研磨工程を有するゥエー ハ加工工程と、 該鏡面研磨されたゥエーハを貼り合わせることにより S O I構造を有するゥエーハを製造する S O I ゥエーハ製造工程とを有す る S O I ゥエーハの製造方法において、 該ゥエーハ加工工程でゥエーハ 外周部形状が外周 1 0 m m〜 3 m mの範囲で形状変化幅が 0 . 1 μ m以 下となるよ うにゥエーハ加工することを特徴とする S O I ゥエーハの製 造方法。
6 . 少なく ともゥエーハのー主面を鏡面化する研磨工程を有するゥエー ハ加工工程と、 該鏡面研磨されたゥエーハを貼り合わせることにより S O I構造を有するゥエーハを製造する S O I ゥェ一ハ製造工程とを有す る S O I ゥエーハの製造方法において、 該ゥエーハ加工工程でゥエーハ 外周部形状が外周 5 m mの位置でス ロープが 0 . 0 0 2 %以下となるよ うにゥエーハ加工することを特徴とする S O I ゥエーハの製造方法。
7 . 少なく ともゥエーハのー主面を鏡面化する研磨工程を有するゥエー ハ加工工程と、 該鏡面研磨されたゥェ一ハを貼り合わせることにより S
O I構造を有するゥエーハを製造する S O I ゥエーハ製造工程とを有す る S O I ゥエーハの製造方法において、 該ゥエーハ加工工程でゥェーハ 外周部形状が外周 1 0 m m〜 3 m mの範囲で形状変化幅が 0 . 1 μ m以 下となると ともに外周 5 m mの位置でス ロープが 0 . 0 0 2 %以下とな るよ うにゥエーハ加工することを特徴とする S O I ゥエーハの製造方法。
8 . 少なく ともゥエーハのー主面を鏡面化する研磨工程を有するゥエー ハ加工工程と、 該鏡面研磨されたゥエーハを貼り合わせることにより S O I構造を有するゥエーハを製造する S O I ゥエーハ製造工程とを有す る S O I ゥエーハの製造方法において、 該ゥエーハ加工工程で得られた ゥエーハの形状を評価し、 ゥエーハ外周部形状が外周 1 O mm〜 3 mm の範囲で形状変化幅が 0. 1 m以下であるゥエーハを選別し、 該選別 したゥエーハを用い S O I ゥエーハを製造することを特徴とする S O I ゥエーハの製造方法。
9. 少なく ともゥエーハのー主面を鏡面化する研磨工程を有するゥエー ハ加工工程と、 該鏡面研磨されたゥエーハを貼り合わせることにより S O I構造を有するゥエーハを製造する S O I ゥエーハ製造工程とを有す る S O I ゥエーハの製造方法において、 該ゥエーハ加工工程で得られた ゥエーハの形状を評価し、 ゥエーハ外周部形状が外周 5 mmの位置でス ロープが 0. 0 0 2 %以下であるゥエーハを選別し、 該選別したゥエー ハを用い S O I ゥエーハを製造することを特徴とする S O I ゥエーハの 製造方法。
1 0. 少なく ともゥエーハのー主面を鏡面化する研磨工程を有するゥェ ーハ加工工程と、 該鏡面研磨されたゥエーハを貼り合わせることにより S O I構造を有するゥエーハを製造する S O I ゥエーハ製造工程とを有 する S O I ゥエーハの製造方法において、 該ゥエーハ加工工程で得られ たゥエーハの形状を評価し、 ゥエーハ外周部形状が外周 1 0 mm〜 3 m mの範囲で形状変化幅が 0. 1 / m以下であると ともに外周 5 mmの位 置でス ロープが 0. 0 0 2 %以下であるゥエーハを選別し、 該選別した ゥエーハを用い S O I ゥエーハを製造することを特徴とする S O I ゥェ ーハの製造方法。
PCT/JP2003/014442 2002-11-29 2003-11-13 Ｓｏｉウェーハの製造方法 WO2004051715A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/536,428 US7435662B2 (en) 2002-11-29 2003-11-13 Method for manufacturing SOI wafer
EP20030774018 EP1566830B1 (en) 2002-11-29 2003-11-13 Method for manufacturing soi wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-348610 2002-11-29
JP2002348610A JP2004186226A (ja) 2002-11-29 2002-11-29 Ｓｏｉウエーハの製造方法

Publications (1)

Publication Number Publication Date
WO2004051715A1 true WO2004051715A1 (ja) 2004-06-17

Family

ID=32462928

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/014442 WO2004051715A1 (ja) 2002-11-29 2003-11-13 Ｓｏｉウェーハの製造方法

Country Status (5)

Country Link
US (1) US7435662B2 (ja)
EP (1) EP1566830B1 (ja)
JP (1) JP2004186226A (ja)
TW (1) TW200423216A (ja)
WO (1) WO2004051715A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6926829B2 (en) 2000-03-06 2005-08-09 Kvaerner Process Systems A.S. Apparatus and method for separating fluids through a membrane

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501303B2 (en) * 2001-11-05 2009-03-10 The Trustees Of Boston University Reflective layer buried in silicon and method of fabrication
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP4951949B2 (ja) * 2005-12-05 2012-06-13 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法
EP1840955B1 (en) * 2006-03-31 2008-01-09 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a compound material and method for choosing a wafer
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
JP4862896B2 (ja) * 2007-01-31 2012-01-25 信越半導体株式会社 シリコンウエーハの面取り装置およびシリコンウエーハの製造方法ならびにエッチドシリコンウエーハ
FR2938202B1 (fr) * 2008-11-07 2010-12-31 Soitec Silicon On Insulator Traitement de surface pour adhesion moleculaire
JP2010245411A (ja) * 2009-04-09 2010-10-28 Hitachi Ltd 半導体装置
US8377825B2 (en) * 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing
US8562849B2 (en) 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
US8330245B2 (en) * 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
US9156705B2 (en) 2010-12-23 2015-10-13 Sunedison, Inc. Production of polycrystalline silicon by the thermal decomposition of dichlorosilane in a fluidized bed reactor
FR2990054B1 (fr) 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590116A (ja) * 1991-05-22 1993-04-09 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
WO2001073831A1 (fr) * 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP2001326197A (ja) * 2000-03-10 2001-11-22 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法およびその装置
JP2001328062A (ja) * 2000-05-22 2001-11-27 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法およびその装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2959704B2 (ja) * 1995-03-27 1999-10-06 信越半導体株式会社 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
JPH09232197A (ja) * 1996-02-27 1997-09-05 Sumitomo Sitix Corp 貼り合わせ半導体ウエーハの製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2001338899A (ja) * 2000-05-26 2001-12-07 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590116A (ja) * 1991-05-22 1993-04-09 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JP2001326197A (ja) * 2000-03-10 2001-11-22 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法およびその装置
WO2001073831A1 (fr) * 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP2001328062A (ja) * 2000-05-22 2001-11-27 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法およびその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6926829B2 (en) 2000-03-06 2005-08-09 Kvaerner Process Systems A.S. Apparatus and method for separating fluids through a membrane

Also Published As

Publication number Publication date
US20060024915A1 (en) 2006-02-02
TW200423216A (en) 2004-11-01
US7435662B2 (en) 2008-10-14
JP2004186226A (ja) 2004-07-02
EP1566830A1 (en) 2005-08-24
TWI313483B (ja) 2009-08-11
EP1566830B1 (en) 2015-05-06
EP1566830A4 (en) 2010-03-03

Similar Documents

Publication Publication Date Title
US6720640B2 (en) Method for reclaiming delaminated wafer and reclaimed delaminated wafer
US7276427B2 (en) Method for manufacturing SOI wafer
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
WO2004051715A1 (ja) Ｓｏｉウェーハの製造方法
JP3932369B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
WO2007072632A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
EP2589074A1 (en) Semiconductor on glass substrate with stiffening layer and process of making the same
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
EP1471578A1 (en) Soi wafer manufacturing method and soi wafer
EP2159825B1 (en) Soi substrate manufacturing method
JP2004087768A (ja) Ｓｏｉウエーハの製造方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
WO2003046994A1 (fr) Procede de fabrication d'une tranche collee
JPH11354761A (ja) Ｓｏｉ基板及びその製造方法
JP5673180B2 (ja) 貼り合わせウェーハの製造方法
JP2004342858A (ja) Ｓｏｉウェーハおよびその製造方法
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
JPH1126337A (ja) 貼り合わせ基板の作製方法
JP2004087767A (ja) Ｓｏｉウエーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003774018

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006024915

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10536428

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2003774018

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10536428

Country of ref document: US