JP2959704B2 - 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ - Google Patents

結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ

Info

Publication number
JP2959704B2
JP2959704B2 JP7067810A JP6781095A JP2959704B2 JP 2959704 B2 JP2959704 B2 JP 2959704B2 JP 7067810 A JP7067810 A JP 7067810A JP 6781095 A JP6781095 A JP 6781095A JP 2959704 B2 JP2959704 B2 JP 2959704B2
Authority
JP
Japan
Prior art keywords
wafer
mirror
wafers
manufacturing
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7067810A
Other languages
English (en)
Other versions
JPH08264740A (ja
Inventor
清 三谷
浩司 阿賀
正健 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13355683&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2959704(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP7067810A priority Critical patent/JP2959704B2/ja
Publication of JPH08264740A publication Critical patent/JPH08264740A/ja
Application granted granted Critical
Publication of JP2959704B2 publication Critical patent/JP2959704B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子デバイスにとって
理想構造と言われるSOI(silicon on insulator)に
おいて、2枚のシリコン鏡面ウェーハを接着剤を用いな
いで結合した後、片方のウェーハを薄膜化してSOI構
造基板を実現しようとする技術に関する。
【0002】
【従来の技術】SOI構造としては、酸素イオンを結晶
に高濃度で打ち込み、熱処理で酸化膜を形成する SIMOX
(separation by implanted oxygen) が有力なSOI基
板として注目され研究が続けられている。しかし、酸化
膜の信頼性や一度アモルファス状態になったシリコン層
について 1,300℃以上の結晶性回復熱処理が必須である
ことなど問題点が多い。一方、2枚のシリコンウェーハ
のうち、少なくとも一方に酸化膜を形成したのち接着剤
を用いないで結合した後、片方のウェーハを薄膜化する
ことによってSOI基板を得る方法は、平坦度、清浄度
等の薄膜化技術の向上と相まって、近年特に注目をあび
ている。
【0003】結合ウェーハによるSOI基板は、前記 S
IMOXにくらべ酸化膜の完全性が高いため、漏れ電流が少
なく、高耐圧である等の電気特性のすぐれたものとな
る。このような結合ウェーハでは、当然結合の完全性が
要求され未結合部(ボイド:void)があってはならな
い。ボイドの発生は、接合表面の清浄度(ゴミの存在)
や接合表面の粗さ(マイクロラフネス)、親水性に関連
する表面の化学的な構造等により影響を受けるが、近年
のシリコンウェーハの清浄度、平坦度の向上、あるいは
熱処理条件の適性化等によりボイドの発生はほとんどな
くなっている。すなわち、従来のように比較的厚い(例
えば3〜10μm)シリコン薄膜の厚さのバイポーラ用S
OIの作成にあっては、現在市販されているシリコンウ
ェーハの清浄度、平坦度で満足のいく結合が得られ、マ
イクロラフネスやウェーハ全面にみられる数μmの厚さ
のむら、数十μmのそりは、結合に余り支障がない。こ
れは前記清浄度等の向上に加えウェーハ自身の弾性変形
によるものと考えられる。
【0004】
【発明が解決しようとする課題】ところが、近年デバイ
スの高集積化、高精度化により、SOIは増々薄膜化傾
向にあり、3μm以下、特に、1μm以下といった極薄
のSOIが要求されるようになった。このような極薄の
SOIを結合ウェーハで製造しようとすると、薄膜化工
程でボイドが発生するという新たな問題が生じるように
なった。すなわち、ウェーハ接合工程、熱処理工程を経
て結合ウェーハとなった段階、次いで片方のウェーハを
通常の3〜10μm程度に薄膜化した段階ではボイドの発
生が見られないものが、さらに3μm以下あるいは、1
μm以下といった極薄とするとボイドが発生することが
ある。そこで、このような問題点に鑑み本発明にあって
は、極薄の結合ウェーハの製造においてもボイドの発生
のない完全に結合した結合ウェーハを得ることを目的と
する。
【0005】
【課題を解決するための手段】本発明の主な要旨とする
ところは、2枚のシリコン鏡面ウェーハのうち、少なく
とも一方の接合面に、鏡面状態の酸化膜を形成した後、
相互に接触させて接合した後、加熱処理を加えて強固に
結合し、次いで一方のウェーハを研削、研磨、エッチン
グして3μm以下に薄膜化して、シリコンの結合ウェー
ハを製造する方法において、用いるシリコン鏡面ウェー
ハに予めヘイズ検査を行い、ヘイズのないものを用いる
ことを特徴とするシリコン結合ウェーハの製造方法を
旨とする。特に、1μm以下といった極薄の薄膜とする
場合に有効である。また、上記の方法を用いて製造され
るSOI層の厚さが3μm以下で、かつボイド発生率が
0%であるシリコン結合ウェーハが好ましい。
【0006】以下、本発明につき詳述する。図1に最も
単純な結合ウェーハによるSOIの製造工程を示した。
2枚のシリコン鏡面ウェーハ(ベースウェーハ、ボンド
ウェーハ)を準備し(工程1)、そのうちの少なくとも
一方の接合面に鏡面状態の酸化膜を形成する(工程
2)。次に、この2枚のシリコン鏡面ウェーハを室温で
相互に接触させて接合し(工程3)、熱処理を加えるこ
とによって強固に結合させる(工程4)。次いで、一方
のウェーハを平面研削し10〜20μm程度の厚さを残して
除去する(工程5)。最後に、鏡面研磨、エッチング処
理を加え所望の厚さの薄膜とする(工程6)。
【0007】この最終薄膜化工程6中あるいは工程6後
にボイドが発生すると、単に材料歩留りの低下をきたす
だけでなく、工程1から工程6までのすべての工程が無
駄となり、著しいコストの上昇をもたらしてしまう。従
って、予め、薄膜化工程で発生するボイドの原因を除去
することができれば、前記工程の無駄を排除することが
でき、コストの低減に資する。そこで、本発明者らは、
従来の3〜10μm程度では問題ないにもかかわらず、3
μm以下、特には1μm以下といった極薄化すると何故
ボイドが発生するのか種々の検討、解析の結果、その原
因の究明に成功し、本発明を完成するに到ったものであ
る。
【0008】これまで、室温での接合時(工程3)やそ
の後の結合熱処理時(工程4)に生ずる結合SOIウェ
ーハ界面で発生するボイドの原因について議論はあった
が、薄膜化工程時(工程6)に発生するボイドについて
の検討はなされていない。本発明者らは以前結合熱処理
時に発生するボイドの機構を提案した(K. Mitani and
U.M.Gosele,Appl. Phys. A54, (1992)543 )。これを薄
膜化工程に応用し検討、解析を行ってみた。結合熱処理
時に発生するボイドは、結合前のウェーハ表面に吸着し
ているガスが熱処理のため表面から脱離し、ガスとなっ
て界面に存在する事が原因と考えられる。ボイドとして
存在するためには、ボイドの半径が下記の式(1)に示
す臨界半径(rc )を越えなければならない。 rc =(16ΓEt31/4 /(9α(1−ν2 )△P21/4 ……(1) (ここで、rはボイドの半径、rc はボイドの臨界半
径、Γは表面エネルギー密度、Eはヤング率(1.66×10
12dyn/cm2 )、tはウェーハの厚さ、αはボイド形状定
数(0.33〜0.5 )、νはポアソン比(0.42)、△Pはボ
イド中のガス圧力である)。すなわち、rc が小さくな
れば、ボイドは発生しやすくなる。ここで結合熱処理時
に変化する変数Γ、△Pと薄膜化工程中に変化する変数
t以外を定数として考えると、下記の式(2)の様な関
係が得られる。 rc ∝Γ1/43/4 /△P1/2 ……(2) (2)式より、臨界半径rc は、ウェーハ厚さに最も敏
感に変化しウェーハ厚さが薄くなるにつれボイドは発生
しやすくなる事がわかる。すなわち、従来の3〜10μm
程度の厚さでは問題にならなかったものが、3μm以
下、特には1μm以下といった極薄膜化することによっ
て、ボイドの発生が起り易くなることが裏付けられる。
そして、ボイドは局所的な結合界面の剥れであるから、
ボイドの発生部分の表面エネルギーΓは他の場所に比べ
て小さかったと言える。
【0009】これは、ボイド発生部の結合界面たる使用
したシリコン鏡面ウェーハの表面にマイクロラフネスが
存在したため、結合強度がまわりの結合界面と比べて低
いことが原因と考えられる。ウェーハの厚さが厚い時
は、ウェーハの弾性により結合界面にボイドが発生しな
いところ、薄膜化することによってこのウェーハ弾性が
弱まりボイドが発生するのである。これを図2を用いて
模式的に説明すると、ボイドの発生は図2におけるFA
>FB のときに発生する。FA の要因はウェーハ表面に
吸着しているガスが結合熱処理時に表面から離脱し、気
体ガスとなりガス圧としてFA を誘因する。FB の要因
としては、結合界面の結合強度FB1とウェーハの弾性エ
ネルギーFB2がある。FB1は、マイクロラフネスがある
と局所的に弱められることとなり、FB2はウェーハの曲
がりが元に戻ろうとする力であるから、厚さが薄くなる
と弱くなる。ウェーハの厚さが厚い時はマイクロラフネ
スの有無にかかわらず、FA <FB1+FB2となりボイド
は発生しないが、極薄膜化するとFB2が小さくなり、マ
クロラフネスが存在するところでは結合強度FB1も小さ
いため、FA >FB1+FB2となり、ボイドが発生するの
である。
【0010】従って、マイクロラフネスのないシリコン
鏡面ウェーハを用いて結合ウェーハを製造すれば、例え
3μm以下あるいは1μm以下といった極薄のSOIと
しても、薄膜化工程でボイドの発生はなく、前記工程1
〜6までの工程の無駄が生じることもなく、著しくコス
トの低減に資することができる。マイクロラフネスは原
子間力顕微鏡(AFM:Atomic Force Microscope )で
測定可能な表面の凹凸(通常1μm×1μm領域)で、
RMS(root mean square)で表現される。AFMのR
MSは、光散乱の信号強度とよい相関があり、光散乱に
よるパーティクルカウンターあるいは集光灯による検査
によってヘイズとして検出される。よって、用いるシリ
コン鏡面ウェーハに予め光散乱によるパーティクルカウ
ンター又は集光灯によるヘイズ検査を行い、ヘイズのな
いものだけを用いてシリコン結合ウェーハを製造すれ
ば、例え薄膜を3μm以下、特には1μm以下といった
極薄としても、薄膜化工程において、ボイドが発生する
ことはない。尚、このような局部的結合強度の劣化のな
い結合ウェーハは信頼性、耐圧特性等の向上が見込まれ
るため、従来の3〜10μm厚のSOIにも当然に適用可
能であることは言うまでもない。
【0011】
【実施例】
(実施例1)一般に市販されているCZ法により育成し
た6”φ(150mm φ)、P型(ボロンドープ)、方位
〈100〉のシリコン鏡面ウェーハ2枚を用いて結合ウ
ェーハを製造することとした。まず、用いるシリコン鏡
面ウェーハ全数につきヘイズ検査を行った。ヘイズ検査
は、1枚づつ暗室で集光灯(ハロゲンランプ 150W、ス
ポットサイズ30mmφ)での目視チェックにより行った。
ヘイズは標準サンプル(AFMでのRMS値2Å以下の
もの)との相対比較により検出できるので、ヘイズの検
出されたシリコン鏡面ウェーハは、予め接合工程に投入
されぬよう取り除いた。こうして、ヘイズのないシリコ
ン鏡面ウェーハのみを準備した。このうち1方のシリコ
ン鏡面ウェーハにはWetO2 又はH2 +O2 の雰囲気
下、 1,000℃以上 1,200℃以下で加熱処理することによ
って鏡面状態の酸化膜を形成した。次に、酸化膜を形成
したウェーハと酸化処理を加えていないシリコン鏡面ウ
ェーハを室温で相互に接触させて接合した。この接合ウ
ェーハをWetO2 の雰囲気下 1,100℃の熱処理を加
え、強固に結合させた。次いで、酸化膜を形成した側の
ウェーハを平面研削し約10μm程度の厚さまで除去し
た。この時点で、結合ウェーハにボイドの発生がないこ
とを確認した。最後に鏡面研磨、エッチング、洗浄を加
えて、厚さ3μmの薄膜とした。こうして出来た結合ウ
ェーハにつき、ボイドの発生の有無をチェックした。結
果を表1に示す。
【0012】(実施例2)最終薄膜の厚さを1μmとさ
らに極薄のものとした他は実施例1と同様にして、結合
ウェーハを製造し、ボイドの発生の有無を調べた。結果
を表1に並記した。
【0013】(実施例3)ヘイズ検査の方法を、集光灯
による目視から、光散乱によるパーティクルカウンター
(LS−6000:日立社製商品名)とし薄膜の厚さを 0.1
μmとした他は実施例1と同様にして、結合ウェーハを
製造し、ボイドの発生の有無を調べ、結果を表1に並記
した。
【0014】(比較例)比較として、従来の工程流れ品
の薄膜化工程におけるボイドの発生率を、目標膜厚(3
μm、1μm、 0.1μm)ごとに表1に示しておいた。
【0015】
【表1】
【0016】表1の結果から判るように、従来は膜厚が
3μmから1μmないし 0.1μmと極薄になるに従い、
ボイドの発生率が増大しているが、本発明による実施例
では、薄膜を3μm以下特に1μm以下としてもボイド
の発生がないことが判る。これは、用いるシリコン鏡面
ウェーハにヘイズがなく、マイクロラフネスがないため
局所的に結合強度が弱い部分が存在しないためである。
【0017】
【発明の効果】本発明により3μm以下、特には1μm
以下の極薄のSOIを結合ウェーハで製造する場合に問
題となる、薄膜化工程時におけるボイドの発生を有効に
防止できる。従って、材料歩留りの向上ができるととも
に、薄膜化工程までの工程の無駄をなくすことができる
結果、コストの低減に資する。また、局部的に結合強度
の弱い部分が存在しないため、信頼性が向上し、高品質
の結合ウェーハによるSOIを得ることができる。
【図面の簡単な説明】
【図1】SOI結合ウェーハの概略製造工程図である。
【図2】ボイド発生機構を説明するための模式図であ
る。
【符号の説明】
1…ベースウェーハ 2…ボンドウェーハ
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 27/12 H01L 21/02 H01L 21/304 622 H01L 21/66

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 2枚のシリコン鏡面ウェーハのうち、少
    なくとも一方の接合面に、鏡面状態の酸化膜を形成した
    後、相互に接触させて接合した後、加熱処理を加えて強
    固に結合し、次いで一方のウェーハを研削、研磨、エッ
    チングして3μm以下に薄膜化して、シリコンの結合ウ
    ェーハを製造する方法において、用いるシリコン鏡面ウ
    ェーハに予めヘイズ検査を行うことを特徴とするシリコ
    ン結合ウェーハの製造方法。
  2. 【請求項2】 2枚のシリコン鏡面ウェーハのうち、少
    なくとも一方の接合面に、鏡面状態の酸化膜を形成した
    後、相互に接触させて接合した後、加熱処理を加えて強
    固に結合し、次いで一方のウェーハを研削、研磨、エッ
    チングして3μm以下に薄膜化して、シリコンの結合ウ
    ェーハを製造する方法において、該シリコン鏡面ウェー
    ハにヘイズのないものを用いることを特徴とするシリコ
    ン結合ウェーハの製造方法。
  3. 【請求項3】 2枚のシリコン鏡面ウェーハのうち、少
    なくとも一方の接合面に、鏡面状態の酸化膜を形成した
    後、相互に接触させて接合した後、加熱処理を加えて強
    固に結合し、次いで一方のウェーハを研削、研磨、エッ
    チングして1μm以下に薄膜化して、シリコンの結合ウ
    ェーハを製造する方法において、用いるシリコン鏡面ウ
    ェーハに予めヘイズ検査を行うことを特徴とするシリコ
    ン結合ウェーハの製造方法。
  4. 【請求項4】 2枚のシリコン鏡面ウェーハのうち、少
    なくとも一方の接合面に、鏡面状態の酸化膜を形成した
    後、相互に接触させて接合した後、加熱処理を加えて強
    固に結合し、次いで一方のウェーハを研削、研磨、エッ
    チングして1μm以下に薄膜化して、シリコンの結合ウ
    ェーハを製造する方法において、該シリコン鏡面ウェー
    ハにヘイズのないものを用いることを特徴とするシリコ
    ン結合ウェーハの製造方法。
  5. 【請求項5】 請求項1〜4項のいずれかに記載のシリ
    コン結合ウェーハの製造方法を用いて製造されるSOI
    層の厚さが3μm以下で、かつボイド発生率が0%であ
    るシリコン結合ウェーハ。
JP7067810A 1995-03-27 1995-03-27 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ Expired - Lifetime JP2959704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7067810A JP2959704B2 (ja) 1995-03-27 1995-03-27 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7067810A JP2959704B2 (ja) 1995-03-27 1995-03-27 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ

Publications (2)

Publication Number Publication Date
JPH08264740A JPH08264740A (ja) 1996-10-11
JP2959704B2 true JP2959704B2 (ja) 1999-10-06

Family

ID=13355683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7067810A Expired - Lifetime JP2959704B2 (ja) 1995-03-27 1995-03-27 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ

Country Status (1)

Country Link
JP (1) JP2959704B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177077A (ja) * 2008-01-28 2009-08-06 Shin Etsu Handotai Co Ltd 直接接合ウェーハの検査方法
USRE47208E1 (en) 2009-03-18 2019-01-15 Conversant Intellectual Property Management Inc. Manufacturing method of solid-state image sensor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087768A (ja) * 2002-08-27 2004-03-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177077A (ja) * 2008-01-28 2009-08-06 Shin Etsu Handotai Co Ltd 直接接合ウェーハの検査方法
USRE47208E1 (en) 2009-03-18 2019-01-15 Conversant Intellectual Property Management Inc. Manufacturing method of solid-state image sensor

Also Published As

Publication number Publication date
JPH08264740A (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
US11760059B2 (en) Method of room temperature covalent bonding
EP0706714B1 (en) Soi substrate fabrication
JP6092280B2 (ja) 室温金属直接ボンディング
JP3395661B2 (ja) Soiウエーハの製造方法
JP3237888B2 (ja) 半導体基体及びその作製方法
JP3900741B2 (ja) Soiウェーハの製造方法
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
JPS61296709A (ja) 半導体装置の製造方法
JPH01312828A (ja) 半導体の製造方法
JPH09252100A (ja) 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH11297583A (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2959704B2 (ja) 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
JP3921823B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2930194B2 (ja) Soiウェーハ及びその製造方法
JP3864886B2 (ja) Soiウエーハ
JP2000124091A (ja) Soiウエーハの製造方法及びsoiウエーハ
JP3604026B2 (ja) 張り合わせシリコン基板の製造方法
JPH11345954A (ja) 半導体基板及びその製造方法
JP2796666B2 (ja) Copを低減した張り合わせ半導体基板およびその製造方法
JPH0397215A (ja) 半導体ウェハの製造方法
Tong Integration of Materials and Device Research Enabled by Wafer Bonding and Layer Transfer
JPH07249598A (ja) 張り合わせ半導体ウェーハの製造方法および張り合わせ用半導体ウェーハ
JPH07111321A (ja) 拡散結合soi基板の埋め込み拡散層のモニター 方法
JPH02309621A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term