JPH0397215A - 半導体ウェハの製造方法 - Google Patents

半導体ウェハの製造方法

Info

Publication number
JPH0397215A
JPH0397215A JP23495389A JP23495389A JPH0397215A JP H0397215 A JPH0397215 A JP H0397215A JP 23495389 A JP23495389 A JP 23495389A JP 23495389 A JP23495389 A JP 23495389A JP H0397215 A JPH0397215 A JP H0397215A
Authority
JP
Japan
Prior art keywords
substrate
substrates
heat treatment
temperature
voids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23495389A
Other languages
English (en)
Other versions
JP2801672B2 (ja
Inventor
Kiyoshi Fukuda
潔 福田
Kazuyoshi Furukawa
和由 古川
Katsujiro Tanzawa
丹沢 勝二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23495389A priority Critical patent/JP2801672B2/ja
Publication of JPH0397215A publication Critical patent/JPH0397215A/ja
Application granted granted Critical
Publication of JP2801672B2 publication Critical patent/JP2801672B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的〕 (産業上の利用分野) 本発明は、二枚の基板を接着剤を用いることなく直接接
着して一枚の半導体ウェノ\を製造する方法に関する。
(従来の技術) 鏡面に研磨されたシリコン等の基板を洗浄活性化し、そ
の研磨面同士を室温で接触させると両者は自らの力で密
着する。さらにこの密着した基板を熱処理することによ
り接着強度が増加し、強固な接合体ウェハが得られる。
室温での密着は基板表面に形成されたOH基の相互作用
によるものであり、その後の熱処理による強度増加は脱
水縮合反応等によってOH基同士の結合がSi−0−S
i結合からSi−Si結合に変わるためと考えられてい
る。熱処理による強度増加は、200℃以上の温度で観
測される。
この直接接着技術は、界面に接着剤等の先物が介在しな
いので得られたウェハは熱的にも化学的にも安定であり
、またpn接合や誘電体埋込みが簡単にできるので、各
種半導体素子に応用されている。またシリコン等の半導
体基板と石英やガラス等の誘電体基板、シリコン基板と
GaAs基板等のように材料が異なる基板を接着するこ
とで、SOI基板やGaAsonSiウェハを容易に得
ることができる。
しかしながら、従来の直接接着技術には、次のような問
題があった。
第1に、材料が異なる基板同士を直接接着技術により接
着した場合、熱処理の際に基板が剥がれたり破壊される
、ということがあった。これは、両基板の熱膨張係数が
異なるために熱処理中に応力が発生する結果である。発
生する応力を小さくするために熱処理温度を下げると、
接合強度が十分に得られない。
第2に、二枚の基板を洗浄処理等の前処理を行った後、
基板同士を貼り合わせたときに、前処理条件によっては
接着基板の界面にボイド(未接着部分)が発生すること
がある。また貼り合わせ時にはボイドがなくても、その
後熱処理を行ったときに熱処理条件によってボイドが発
生することがある。このボイドの発生は異なる材料の基
板同士の接着においても、同じ材料の基板同士の接着に
おいても認められる。このボイドは、接合体ウェハを用
いて構成される半導体素子の電気的特性や歩留まりに大
きい影響を与えるばかりでなく、素子作製プロセスの弊
害にもなる。特に異なる材料の基板同士の接着の場合に
は、このボイドが基板の剥れや割れを招きやすい。
(発明が解決しようとする課題) 以上のように従来の直接接着技術には、二枚の基板が異
種材料の場合に接合強度が十分なウェハを得ることが難
しい、前処理や熱処理条件によって界面にボイドが発生
する、といった問題があった。
本発明の目的は、熱膨張係数が異なる基板同士を十分な
接合強度をもって信頼性良く接着する半導体ウェハの製
造方法を提供することを目的とする。
本発明の他の目的は、接着界面にボイドの発生のない優
れた半導体ウェハの製造方法を提供することを目的とす
る。
[発明の構成] (課題を解決するための手段) 本発明の第1の方法は、熱膨張係数が異なる基板を直接
接着する際に、二枚の基板を室温で貼り合わせて密着さ
れた後に中間温度で第1の熱処理を行い、その後一方の
基板の厚みを減らした後、再度高温で第2の熱処理を行
うことを特徴とする。
本発明の第2の方法は、基板接着に先立つ基板の洗浄,
乾燥等の前処理工程の最後に、少なくとも一方の基板を
80℃以上の純水中に浸漬する処理を行うことを特徴と
する。
(作用) 第1の方法において、第1の熱処理工程での中間温度は
、基板が割れたり剥がれたりする温度以下であって、次
の厚みを減らす工程に耐えられる接着強度が得られる温
度であればよい。この第1の熱処理は、室温での接着強
度が上の条件を満たすならば省略することができる。厚
みを減らす工程は、研磨やエッチングなどで行うことが
できる。機械的な加工をする場合はある程度の接着強度
が必要であるので、第1の熱処理温度を比較的高いもの
とする。エッチングの場合は接着強度は低くてもよく、
第1の熱処理温度を低くすることができる。第2の熱処
理工程は、両基板を強固に結合させるために、第1の熱
処理より高い温度とする。適切な温度は基板材料によっ
て異なるが、熱によって基板の溶融,変形,結晶欠陥の
発生等が起こらない範囲とする。
この第1の方法によって、基板に割れ等が生じないで強
固な接合体ウェハが得られる理由を、第1図を参照して
以下に詳細に説明する。第1図(a)は、熱膨張係数の
異なる第1の基板11と第2の基板12を室温で貼り合
わせた状態である。
ここで、第1の基板11のほうが第2の基板12より熱
膨張係数が大きいものとする。貼り合わせた基板を熱処
理のため昇温すると、熱膨張係数の大きい第1の基板1
1は第2の基板12より伸びようとする。しかし両基板
は密着一体化しているので、第1の基板11は第2の基
板12によって伸びが抑えられ、第1の基板11には圧
縮応力が生じる。第2の基板12には逆に引張り応力が
生じる。これらの応力は、熱処理温度が高くなるほど、
それに比例して大きくなる。これが、熱膨張係数の異な
る密着基板を高温で熱処理したときに剥れや割れが生じ
る原因である。一般に半導体ウェハとして用いられる固
体材料は、圧縮応力には強いが、引張り応力に弱く、従
って今の場合第2の基仮12に発生する引張り応力が問
題になる。
一方これらの応力は、温度以外に基板の厚さに関係する
。例えば第1図(b)のように第1の基板11が第2の
基板12に比べて相対的に薄い場合には、第1の基板1
1に発生する応力が大きくなる。また、第1の基板11
が薄いと、これが第2の基板12に与える力がそれだけ
小さくなるので第2の基板12に発生する応力は第1図
(a)の場合より小さくなる。すなわち第1図(b)の
ように第1の基板11を薄くすると、第]の基板11に
発生する圧縮応力は大きくなり、第2の基板12に発生
する引張り応力は小さくなる。既に述べたように第2の
基板12に発生する引張り応力が剥れ等の原因であるか
ら、第1の基板11を第2の基板12より薄くすれば、
剥れ等を生じることなく高温での熱処理が可能になる。
第1の基板11をどの程度薄くすればよいかは、第1の
基板11と第2の基板12の材料,もともとの厚さ,必
要とされる強度を得るための熱処理温度等によって異な
り、一概に言えない。本発明者等の実験によれば、Ga
As,  シリコン,石英,ガラス等のよく用いられる
基板を強固に接着するために必要な数百℃以上の熱処理
をするためには、第1の基板11を第2の基板12の1
/5以下の厚さとすれば十分であった。
また一方または両方の基板の接着する表面に酸化膜等の
膜があっても、それが10μm程度以下であって第2の
基板より十分薄ければ、問題ない。
′731の基板11の厚さを初めから第2の基板12の
175程度にしておけば、高温で熱処理しても問題ない
。しかし基板の厚さは通常数百μmであり、この1/5
の厚さでは薄すぎて基板の取扱いが困難である。また逆
に、薄い方が数百μmであってもう一方がその5倍の厚
さとすると、直接接着により得られるウエノ\は厚くな
り過ぎて、その後の工程に支障を来たす。またコストも
高くなる。
したがって本発明のように、密着基板を剥れ等が生じな
い中間温度で熱処理して、その後基板の一方の厚みを減
らしてから、再度高温で熱処理する、と言う工程を採る
ことが有用になる。
次に、前処理の最後に高温純水に浸漬する本発明の第2
の方法によれば、得られる接合体ウエノ\の界面のボイ
ド発生が効果的に抑制される。この事は、実験的に確認
された。なお接合体ウエノ\の界面のボイドの観察は、
走査型放射温度計(例えば、AGA社製,サーモビジョ
ン680)により行った。
この第2の方法により、ボイドレス接合体ウェハが得ら
れる理由は、高温の純水浸漬処理によつて基板表面の過
剰な水分子が蒸発または気化して除去され、ボイドレス
接着に必要な適量の水分子が吸着された状態が得られる
ためと考えられる。
従ってこのことから、この第2の方法によれば、過剰な
水分による接着界面の変質が避けられ、界面の電気的特
性が改善されて、半導体素子の特性向上が図られる。
(実施例) 実施例1 鏡面研磨されたシリコン基板と石英基板を用意した。シ
リコン基板,石英基板ともに、直径1 0 0 ■,厚
さ500μmである。まず両基板を洗浄した。洗浄は両
基板とも、硫酸と過酸化水素の混合液処理一塩酸と過酸
化水素の混合液処理一水洗である。シリコン基板は最後
に希弗酸で処理して水洗した。洗浄後、両基板を約90
℃の純水に浸漬してスピンナーで乾燥し、鏡面同士を清
浄な雰囲気下で接触させて密着させた。次に第1の熱処
理を行った。温度は300℃,雰囲気は窒素,時間は1
時間である。次いで研磨によってシリコン基板の厚さを
薄くした。次に第2の熱処理を窒素雰囲気中で1100
℃,1時間行った。
シリコン基板を100μm以下に薄くした試料ウェハは
、その後の第2の熱処理工程で剥がれ等がまったく認め
られなかった。またその後のデバイス工程にも耐えられ
た。両基板の接着状態は石英基板を通して目視で観察す
ることができるが、ボイドの発生は認められなかった。
シリコン基板の研磨が少なく、その厚さが120μm以
上の試料では、1100℃の第2の熱処理工程で破壊さ
れた。
第2図(a)〜は(r)は、具体的にこの実施例の方法
を適用した高耐圧ダイオード用ウェハの製造工程である
。シリコン基板21と石英基板22を上述のように洗浄
処理し、シリコン基板21には接着前にその接着する面
にn一型層24と0.  5μmの熱酸化膜23を形成
した((a))。これらを、室温で貼り合わせた後、第
1の熱処理を行った((b))。その後シリコン基板2
1側を研磨してその厚みを30μmにした((C))。
次にシリコン基板21を選択エッチングして溝25を掘
り、露出したシリコン層の側面にp+型層26を拡散形
成した((d))  この拡散は1100℃で行った。
これが第2の熱処理工程を兼ねている。そして側面に熱
酸化膜28を形成した後、全面に多結晶シリコン膜26
を堆積した((e))。最後に、表面の平坦化のために
シリコン層21の厚みが20μmになるように研磨を行
って、誘電体分離ウェハを得た((r))。
第3図は、こうして得られたウェハに通常のプロセスに
よって形戊した高耐圧ダイオードを示している。
第4図は類似の応用例で、Si基盤41と石英基盤42
を接着し、反応性イオンエッチング法で垂直側壁を持つ
分離溝43を形或したウェハを示している。
実施例2 鏡面研磨されたシリコン基板とGaAs基仮を用意した
。シリコン基板は直径76+nII1,厚さ400μm
であり、GaAs基板は直径76mm,厚さ450μm
である。
まず両基板を洗浄した。GaAs基板の洗浄は、メタク
レンによるボイルーアセトン置換一エタノール置換一水
洗一塩酸ボイルー水洗である。シリコン基板の洗浄は実
施例1と同じである。
洗浄後、両基板をスビンナーで乾燥し、鏡面同士を清浄
な雰囲気下で接触させて密着させた。
次に第1の熱処理を行った。温度は400℃,雰囲気は
アルゴン,時間は1時間である。エッチングによりGa
As基仮の厚みを20μmに減らし、次いで第2の熱処
理を、アルゴン雰囲気中で600℃,1時間行った。
この結果、基板に剥がれや破壊はなく、接合強度も十分
であり、その後のデバイス工程にも絶えられた。
丈施例3 片面を鏡面研磨した多数のシリコン基板を用意した。い
ずれも面方位(100),比抵抗10Ω’ cmのp型
,直径761′fim,厚さ450μmである。これら
の是板をまず洗浄処理した。洗浄処理は、過酸化水素水
と硫酸の混合液処理と、王水処理である。
洗浄処理した基板のうち30枚は、沸騰している純水中
に浸漬して清浄雰囲気に取り出して、鏡面同士を接触さ
せて接着ウェハを得た(Aタイプ)。他の30枚の基板
は、80℃の純水中に浸漬して清浄雰囲気中に取り出し
、同様に鏡面同士を接触させて接着ウェハ得た(Bタイ
プ)。
Aタイプのウェハ15枚と、Bタイプのウェハ15枚の
計30枚について、界面のボイドの有無をI nSbを
検出器とする走査型放射温度計により調べた。いずれに
も、ボイドは認められなかった。
更に以上の接着ウェハに対して窒素雰囲気中で1000
℃,1時間の熱処理を行った。そして再度走査型放射温
度計によりボイド検査を行ったところ、どのウェハても
ボイドは検出されなかった。
比較のため、純水処理の温度を低くした他、同様の条件
で接着シリコンウェハを作成した。そのうち一組は、2
3℃の純水処理を行ったもの(Cタイプ)であり、他の
一組は70℃の純水処理を行ったもの(Dタイプ)であ
る。これらCタイプ,Dタイプの接着ウェハでも、熱処
理前はボイドは検出されなかった。しかし窒素雰囲気中
,1000℃,1時間の熱処理を行ったところ、Cタイ
プでは20枚中10枚(50%)にボイドが発生し、D
タイプでは15枚中7枚(47%)にボイドが発生した
実施例4 実施例3と同じシリコン基板を40枚用意し、そのうち
10枚の基板には表面にシリコン酸化膜(0.7μm)
を形成し、他の10枚の基板には表面にシリコン窒化膜
(0,4μm)を形成した。
そして全ての基板を実施例3と同様の方広で洗浄処理し
、更に沸騰している純水中に浸した後、清浄雰囲気に取
り出し、酸化膜を形成した基阪と膜形戊をしていない基
板を鏡面同士接触させて10枚の接着ウェハを作成し(
Eタイプ)、同様に窒化膜を形成した基板と膜形成して
いない基板を鏡面同士接触させて10枚の接着ウェハを
作成した(Fタイプ)。
これらのウェハについて実施例3と同様にボイドの検査
をしたが、ボイドはいずれのウェハにも認められなかっ
た。またこれらのウェハに、実施例3と同様の高温熱処
理を行った後も、ボイドの発生は認められなかった。
実施例5 片面が鏡面研磨されたGaAs基板を用意し、これを洗
浄処理した。洗浄処理は、トリクレンとアセトンによる
煮沸処理と、酸処理である。その後、沸騰している純水
中に基板を浸して清浄雰囲気中に取り出し、二枚ずつ鏡
面同士を貼り合わせて接着ウェハを得た。
得られた接着ウェハを実施例3と同様にボイド検査した
が、ボイドは検出されなかった。
更に得られたウェハを窒素雰囲気中で500℃,1時間
の熱処理をした。この熱処理をしたウェハにもボイドは
検出されなかった。
実施例6 片面が鏡面研磨されたInP基板を用意し、これを実施
例5と同様の条件で洗浄処理した。その後、90℃の純
水中に基板を浸して清浄雰囲気中に取り出し、二枚ずつ
鏡面同士を貼り合わせて接着ウェハを得た。
得られた接着ウェハを実施例3と同様にボイド検査した
が、ボイドは検出されなかった。
更に得られたウェハを実施例5と同様の条件で熱処理を
した。この熱処理をしたウェハにもボイドは検出されな
かった。
実施例7 片面が鏡面研磨されたGaP基板を用意し、これを実施
例5と同様の条件で洗浄処理した。その後、沸騰しでい
る純水中に基板を浸して清浄雰囲気中に取り出し、二枚
ずつ鏡面同士を貼り合わせて接着ウェハを得た。
得られた接着ウェハを実施例3と同様にボイド検査した
が、ボイドは検出されなかった。
更に得られたウェハを実施例5と同様の条件で熱処理を
した。この熱処理をしたウェハにもボイドは検出されな
かった。
[発明の効果] 以上述べたように本発明によれば、熱膨張係数が異なる
基板を強固に直接接着した半導体ウェハを得ることがで
きる。また本発明によれば、接着界面にボイドが発生し
ない優れた半導体ウェハを得ることができる。
【図面の簡単な説明】
第1図(a) (b)は、本発明の作用を説明するため
の図、 第2図(a)〜(r〉は、具体的な実施例の誘電体分離
ウェハの製造工程を示す図、 第3図は得られたウェハを用いた高耐圧ダイオードの構
造を示す図、 第4図は他の誘電体分離ウェハの断面図である。 11・・・第1の基板、12・・・第2の基板、21,
41・・・シリコン基板、22.42・・・石英基板、
23・・・酸化膜、24・・・n一型層、25.43・
・・溝、26・・・p+型層、27・・・多結晶シリコ
ン膜、28・・・酸化膜。

Claims (2)

    【特許請求の範囲】
  1. (1)少なくとも一方が半導体であって、それぞれの少
    なくとも片面が鏡面研磨された熱膨張係数の異なる二枚
    の基板の研磨面同士を直接接着して半導体ウェハを製造
    するに際し、二枚の基板を室温で貼り合わせた後、中間
    温度で第1の熱処理を行い、次いで一方の基板の厚みを
    減らした後、高温で第2の熱処理を行うことを特徴とす
    る半導体ウェハの製造方法。
  2. (2)少なくとも一方が半導体であって、それぞれの少
    なくとも片面が鏡面研磨された二枚の基板の研磨面同士
    を直接接着して半導体ウェハを製造するに際し、二枚の
    基板を洗浄処理した後、80℃以上の純水中に浸漬して
    取り出し、その後二枚の基板を貼り合わせて熱処理する
    ことを特徴とする半導体ウェハの製造方法。
JP23495389A 1989-09-11 1989-09-11 半導体ウェハの製造方法 Expired - Lifetime JP2801672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23495389A JP2801672B2 (ja) 1989-09-11 1989-09-11 半導体ウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23495389A JP2801672B2 (ja) 1989-09-11 1989-09-11 半導体ウェハの製造方法

Publications (2)

Publication Number Publication Date
JPH0397215A true JPH0397215A (ja) 1991-04-23
JP2801672B2 JP2801672B2 (ja) 1998-09-21

Family

ID=16978848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23495389A Expired - Lifetime JP2801672B2 (ja) 1989-09-11 1989-09-11 半導体ウェハの製造方法

Country Status (1)

Country Link
JP (1) JP2801672B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130590A (ja) * 1992-08-07 1995-05-19 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JPH07169659A (ja) * 1994-10-25 1995-07-04 Toshiba Corp 半導体ウエハの接合方法
WO2002086975A1 (fr) * 2001-04-18 2002-10-31 Shin-Etsu Handotai Co., Ltd. Procede de production de substrats colles
JP2007027475A (ja) * 2005-07-19 2007-02-01 Shin Etsu Handotai Co Ltd 直接接合ウエーハの製造方法
JP2007208288A (ja) * 1995-04-06 2007-08-16 Sumco Techxiv株式会社 貼り合わせ半導体ウェーハの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130590A (ja) * 1992-08-07 1995-05-19 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JPH07169659A (ja) * 1994-10-25 1995-07-04 Toshiba Corp 半導体ウエハの接合方法
JP2007208288A (ja) * 1995-04-06 2007-08-16 Sumco Techxiv株式会社 貼り合わせ半導体ウェーハの製造方法
JP4750065B2 (ja) * 1995-04-06 2011-08-17 Sumco Techxiv株式会社 貼り合わせ半導体ウェーハの製造方法
WO2002086975A1 (fr) * 2001-04-18 2002-10-31 Shin-Etsu Handotai Co., Ltd. Procede de production de substrats colles
US6959854B2 (en) 2001-04-18 2005-11-01 Shin-Etsu Handotai Co., Ltd. Production method for bonded substrates
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
JP2007027475A (ja) * 2005-07-19 2007-02-01 Shin Etsu Handotai Co Ltd 直接接合ウエーハの製造方法

Also Published As

Publication number Publication date
JP2801672B2 (ja) 1998-09-21

Similar Documents

Publication Publication Date Title
US11760059B2 (en) Method of room temperature covalent bonding
CN101106072B (zh) 直接接合电子学、光学或光电子学使用的两个基板的方法
US20090311477A1 (en) Compliant Substrate In Particular For Hetero-Epitaxial Depositing
US20030211705A1 (en) Method for low temperature bonding and bonded structure
JPS6227040B2 (ja)
WO1999010927A1 (en) In situ plasma wafer bonding method
US20030089950A1 (en) Bonding of silicon and silicon-germanium to insulating substrates
JP2000331899A (ja) Soiウェーハの製造方法およびsoiウェーハ
US5953620A (en) Method for fabricating a bonded SOI wafer
JPH11186120A (ja) 同種あるいは異種材料基板間の密着接合法
US20020048900A1 (en) Method for joining wafers at a low temperature and low stress
JPS60121715A (ja) 半導体ウエハの接合方法
JPH0397215A (ja) 半導体ウェハの製造方法
JP3262470B2 (ja) 半導体基板およびその作製方法
JP3921823B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
US7807548B2 (en) Process of forming and controlling rough interfaces
JPS61182215A (ja) 半導体基板の製造方法
JPH05109678A (ja) Soi基板の製造方法
JPH08264740A (ja) 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
JP2602003B2 (ja) シリコン結晶体の接合方法
JPS60121777A (ja) シリコン結晶体の接合方法
JPS6271214A (ja) 半導体基板の接合方法
JP2796666B2 (ja) Copを低減した張り合わせ半導体基板およびその製造方法
JP4177293B2 (ja) 半導体接合ウエハ
JPH11145437A (ja) Soiウエーハの製造方法およびsoiウエーハ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12