JP4750065B2 - 貼り合わせ半導体ウェーハの製造方法 - Google Patents

貼り合わせ半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP4750065B2
JP4750065B2 JP2007087340A JP2007087340A JP4750065B2 JP 4750065 B2 JP4750065 B2 JP 4750065B2 JP 2007087340 A JP2007087340 A JP 2007087340A JP 2007087340 A JP2007087340 A JP 2007087340A JP 4750065 B2 JP4750065 B2 JP 4750065B2
Authority
JP
Japan
Prior art keywords
bonding
wafer
minutes
baking
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007087340A
Other languages
English (en)
Other versions
JP2007208288A (ja
Inventor
博昭 山本
裕孝 加藤
弘 古川
和明 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2007087340A priority Critical patent/JP4750065B2/ja
Publication of JP2007208288A publication Critical patent/JP2007208288A/ja
Application granted granted Critical
Publication of JP4750065B2 publication Critical patent/JP4750065B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Description

本発明は、貼り合わせ半導体ウェーハの製造方法に係り、特には、ウェーハの接着に関する。
鏡面に研磨されたシリコン等の基板を洗浄活性化し、その研磨面同士を接着剤等を介在させることなく重ね合わせて接触させると、両者は自らの力で密着することが知られている(特許文献2参照)。
従来は、片面を鏡面研磨したベースウェーハと、片面を鏡面研磨し、それを熱酸化して所定の厚さのSiO膜を形成した活性ウェーハとを洗浄した後、接着治具を用いて接着し、所定時間を経過してから接着熱処理を行っている。接着工程後、接着熱処理工程までの経過時間は、納期の範囲内で炉の都合等を考慮して適宜定めている。
特開昭62−264651号公報 特開平03−097215号公報 特開平04−162630号公報 特開平07−029782号公報
従来方法では、接着工程を終了してから接着熱処理工程開始までの経過時間はロットごとにまちまちであり、図11に示すようにウェーハ周辺部にボイド(未接着部のことで、以降ボイドという)が発生することが多い。接着したウェーハにボイドが1個でも発生すると、そのウェーハは不良品として廃棄しなければならない。前記ウェーハ周辺部のボイドは、接着工程終了から接着熱処理工程開始までに経過した時間とともに増加する。
また従来方法では、接着工程後、そのまま1000℃以上の高温による接着熱処理を行っている。このため、接着の際に接着治具等からウェーハに付着した重金属不純物(Fe,Cr,Ni等)が接着熱処理によってウェーハ内部に拡散し、pn接合のリーク電流の増加、キャリアライフタイムの低下等、半導体デバイスの電気的特性を低下させてしまう。
なお、特許文献2では、実験により必要十分な下限値を求めることなく漠然と300℃で1時間のベークを行うということが開示されているが、300℃という高温かつ長時間の加熱であるため無駄な製造コストがかかり、歩留まりが悪いという問題があった。
本発明は、上記従来の問題点に着目し、ウェーハ周辺部にボイド発生のない貼り合わせ半導体ウェーハの製造方法を提供することを第1の目的とし、接着熱処理時におけるウェーハの重金属汚染を低減することが可能な貼り合わせ半導体ウェーハの製造方法を提供することを第2の目的とする。
上記目的を達成するため、ボイドの発生状況を調べてみると、接着直後はボイドの発生は無いが、時間が経過するに従ってウェーハ周辺部にボイドの発生が多くなることに着目して、本発明はなされている。
貼り合わせ半導体ウェーハの製造方法の第1の発明では、鏡面研磨された2枚の半導体ウェーハを接着する接着工程と、次いで接着熱処理を施して貼り合わせる接着熱処理工程とを有するウェーハの製造方法において、接着工程から接着熱処理工程までの時間を1時間以内にすることを特徴とすることを特徴としている。
また、貼り合わせ半導体ウェーハの製造方法の第2の発明では、鏡面研磨された2枚の半導体ウェーハを接着する接着工程と、次いで接着熱処理を施して貼り合わせる接着熱処理工程とを有するウェーハの製造方法において、接着工程から接着熱処理工程までの間に温度100℃〜200℃のベークを少なくとも所定時間10分間行うことを特徴とする。
次に、貼り合わせ半導体ウェーハの製造方法の第3の発明では、鏡面研磨された2枚の半導体ウェーハを接着する接着工程と、次いで接着熱処理を施して貼り合わせる接着熱処理工程とを有するウェーハの製造工程において、接着工程から接着熱処理工程までの間に温度100℃以上のベークを所定時間5分以上行い、更に、接着後ベーク処理を施した貼り合わせ半導体ウェーハにフッ酸溶液による洗浄を行うことを特徴とする。
本発明によれば、接着後1時間以内に接着熱処理をすることにより、または接着後ベークを行うことにより、ウェーハ周辺部のボイド発生が無くなり、不良率が低減する。また、所定温度で所定時間のベークを行うことにより、接着工程から接着熱処理工程までの間の経過時間を大幅に延長することができ、製造工程の管理が容易になる。更に、接着後ベークを行い、次いで酸系溶液を用いてウェーハ表面を清浄にすれば、ウェーハ表面に付着した重金属不純物のウェーハ内部への拡散が低減するので、高品質のSOI基板が得られる。
本発明は、貼り合わせ半導体ウェーハの製造において、ボイドの発生防止と重金属汚染の低減とを実現するため、接着工程から接着熱処理工程までの間に各種の改良を付加するものである。貼り合わせ半導体ウェーハを接着後1時間以内に接着熱処理をすれば、ウェーハ周辺部のボイド発生が抑えられることが確認された。また、いったん発生したボイドは接着熱処理をしても消滅することはなく、接着熱処理をした後ではボイドの増加は見られないことが確認された。
接着工程から接着熱処理工程までの間に所定の温度および時間のベークを行った場合も、ウェーハ周辺部のボイド発生が抑えられることが確認された。
更に、接着工程から接着熱処理工程までの間に100℃以上のベークを5分以上行えば、ボイド発生が防止されるとともに、酸系溶液による洗浄とこれに続く水洗、乾燥に耐えうる接着強度が付与される。また、前記接着強度は接着をやり直す必要が生じた場合、ベースウェーハと活性ウェーハとを分離することも可能な強度である。そして、ベーク後に酸系溶液で洗浄することにより、ウェーハ表面に付着していた重金属不純物が除去されるため、接着熱処理を施してもウェーハ内部に前記重金属不純物が拡散する度合いが低減される。
次に、本発明に係る貼り合わせ半導体ウェーハの製造方法の実施例について図面を参照して説明する。貼り合わせ半導体ウェーハの製造方法に関して次のような実験を行った。なお、ボイドの確認は超音波探傷計(SAM)評価で行った。
〔実験例1〕
図1に示すように、鏡面研磨された2枚の半導体ウェーハ1,2(ベースウェーハ1、活性ウェーハ2)にそれぞれSC−1洗浄を施し、接着治具を用いて接着した後、接着熱処理工程までの経過時間ごとにボイドの発生を確認した。確認の水準は経過時間20,30,60,90,120分の5水準とし、各経過時間ごとにボイドの発生状況を調べた。その結果は図2の通りで、60分以内ではボイドの発生は見られないが、60分を超えるとウェーハの周辺部にボイドが見られるようになり、更に経過時間が増加するとともにボイドの数が増大している。
実験例1では、接着後1時間以内に接着熱処理を行うことにより、ボイドの無い貼り合わせ半導体ウェーハを作ることができた。この結果から本発明の第1の製造方法は、接着後1時間以内に接着熱処理を行うことを特徴とする。
〔実験例2〕
実験例2では、実験例1と同様に鏡面研磨されたベースウェーハ、活性ウェーハにそれぞれSC−1洗浄を施し、接着治具を用いて接着した。次に、接着したウェーハにベークを行った。ベークによる効果を確認するため、所定の温度と時間とを組み合わせた水準別に各5セットのウェーハを作り、接着後の経過時間ごとにボイドの発生を調べた。なお、接着からベークまでの時間が短いため、図3〜図6において横軸は図2と同様に接着後経過時間で表示している。
(1)水準1
ベーク時間を5分とし、ベーク温度を80℃、100℃、160℃、200℃に変えて各5セットずつ確認した。その結果は図3の通りで、80℃では(☆)印で示すごとく、ほぼ200分経過後にボイドの発生が見られた。また、100℃では(●)印で示すごとく、ほぼ400分経過後にボイドの発生が見られた。これに対し、160℃では(△)印、200℃では(□)印で示すごとく、600分が経過するまでボイドの発生は見られなかった。
(2)水準2
ベーク時間を30分とし、ベーク温度を80℃、100℃に変えて各5セットずつ確認した。その結果は図4の通りで、80℃では(☆)印で示すごとく、ほぼ140分経過後にボイドの発生が見られた。また、100℃では(●)印で示すごとく、600分が経過するまでボイドの発生は見られなかった。
(3)水準3
ベーク温度を100℃とし、ベーク時間を5分、10分、20分、30分に変えて各5セットずつ確認した。その結果は図5の通りで、5分では(●)印で示すごとく、ほぼ400分経過後にボイドの発生が見られた。これに対し、10分では(○)印、20分では(△)印、30分では(□)印で示すごとく、いずれも600分が経過するまでボイドの発生は見られなかった。
(4)水準4
ベーク温度を160℃とし、ベーク時間を5分、10分、20分、30分に変えて各5セットずつ確認した。その結果は図6の通りで、5分では(●)印、10分では(○)印、20分では(△)印、30分では(□)印で示すごとく、いずれも600分が経過するまでボイドの発生は見られなかった。
実験例2では、接着工程後にベークを行うと、ベーク温度が80℃でベーク時間が30分の場合はベーク後ほぼ140分経過後に、また、ベーク温度が100℃でベーク時間が5分の場合はベーク後ほぼ440分経過後にボイドが発生した。しかし、ベークを行わない従来の製造方法では接着後60分を超えるとボイドが発生していることに比べると、接着後接着熱処理までの経過時間を大幅に延長することが可能であることが確認された。従って、本発明の第2の製造方法は図7に示すように、鏡面研磨された2枚の半導体ウェーハ1,2をそれぞれSC−1洗浄し、接着治具を用いて接着する。次に、ベークを実施し、その後接着熱処理を行う。この場合、少なくとも温度80℃以上のベークを所定時間30分以上、あるいは温度100℃以上のベークを所定時間5分以上行うことを特徴とする。更に望ましくは、接着工程から接着熱処理工程までの間に100℃〜200℃のベークを10分以上行う。
〔実験例3〕
実験例3では、実験例1と同様に鏡面研磨されたベースウェーハ、活性ウェーハにそれぞれSC−1洗浄を施し、接着治具を用いて接着した。次に、接着したウェーハに100〜200℃のベークを10分間行い、これに続いてフッ酸溶液による洗浄、水洗、乾燥を行ってウェーハ表面の重金属不純物を除去した。図8は、フッ酸溶液で洗浄した場合のウェーハ表面付着重金属不純物の除去効果の一例を示す図で、CZ法による6インチ半導体単結晶から得られたウェーハ(p型、結晶軸<100>、抵抗率10Ω・cm)を試料として用いた。前記ウェーハを濃度1.5%のフッ酸溶液で5分間洗浄した後、水洗、乾燥させ、ウェーハの表面に付着する重金属不純物の量を評価した。不純物の量は、WSA法(原子吸光分光光度計による)を用いて測定した。その結果、Fe,Cr,Ni各元素について不純物の量が低減し、酸系溶液によるウェーハ表面付着不純物の低減効果が認められた。
接着後ベーク処理を施した貼り合わせ半導体ウェーハをフッ酸溶液で洗浄し、水洗、乾燥させた後、接着熱処理を行った。この実験には、上記フッ酸洗浄の実験と同じくCZ法による6インチ半導体単結晶から得られたウェーハ(p型、結晶軸<100>、抵抗率10Ω・cm)を試料として用いた。実験の手順は下記の通りである。
(1)ベースウェーハ、活性ウェーハをSC−1洗浄し、室温において接着治具を用いて接着した。
(2)接着したウェーハに100℃,15分のベーク処理を施した。
(3)1セットのウェーハに対し、濃度1.5%のフッ酸溶液で5分間洗浄した後、水洗、乾燥させた。他の1セットのウェーハに対してはフッ酸洗浄を行わず、ベーク処理を施したままとした。
(4)前記2セットのウェーハに1100℃,2時間の接着熱処理を行った。
(5)これらの2セットのウェーハについて、活性ウェーハのバルク中のFe−B濃度をSPV法を用いて測定した。
図9は、フッ酸溶液による洗浄の有無とFe−B濃度との相関を示す。洗浄工程の追加により、半導体デバイスの電気的特性に大きな影響を及ぼすFe汚染についてその濃度が洗浄を行わない場合に比べて1桁程度低減していることが分かる。このように、接着熱処理の前に酸系溶液による洗浄を行うことにより、電気的特性に優れ、特にキャリアライフタイムの長い高品質のSOI基板が得られる。
従って、本発明の第3の製造方法は図10に示すように、鏡面研磨された2枚の半導体ウェーハ1,2をそれぞれSC−1洗浄し、接着治具を用いて接着する。次に、ベークを実施し、更に酸系溶液による洗浄を行ってから接着熱処理を実施するものとする。ベーク工程は、ベースウェーハと活性ウェーハとを接着後、時間の経過とともに増加するボイドの発生を防止するために設けられているが、これに加えて酸系溶液による洗浄、水洗、乾燥に耐えうる十分な接着強度が得られる。ベークの条件は温度100℃以上で5分以上とし、特に100〜200℃のベーク処理を10分以上行うことが望ましい。
本発明による貼り合わせ半導体ウェーハの第1実験例を示す製造工程図である。 第1実験例における接着工程後の経過時間と発生したボイドの数との関係を説明する図である。 第2実験例において、水準1のベーク処理後の経過時間と発生したボイドの数との関係を説明する図である。 第2実験例において、水準2のベーク処理後の経過時間と発生したボイドの数との関係を説明する図である。 第2実験例において、水準3のベーク処理後の経過時間と発生したボイドの数との関係を説明する図である。 第2実験例において、水準4のベーク処理後の経過時間と発生したボイドの数との関係を説明する図である。 本発明による貼り合わせ半導体ウェーハの第2実験例を示す製造工程図である。 第3実験例において、フッ酸洗浄後におけるウェーハ表面付着不純物の量を示す図である。 第3実験例において、接着熱処理前に行うフッ酸洗浄の有無とウェーハ中のFe−B濃度との関係を説明する図である。 本発明による貼り合わせ半導体ウェーハの第3実験例を示す製造工程図である。 ボイドの発生を説明する図である。
符号の説明
1 ベースウェーハ
2 活性ウェーハ

Claims (1)

  1. 鏡面研磨された2枚の半導体ウェーハを、接着剤を介在させることなく接着治具を用いて接着する接着工程と、次いで接着熱処理を施して貼り合わせる接着熱処理工程とを有するウェーハの製造工程において、接着工程から接着熱処理工程までの間に温度100℃以上のベークを所定時間5分以上行い、更に、接着後ベーク処理を施した貼り合わせ半導体ウェーハにフッ酸溶液による洗浄を行うことを特徴とする貼り合わせ半導体ウェーハの製造方法。
JP2007087340A 1995-04-06 2007-03-29 貼り合わせ半導体ウェーハの製造方法 Expired - Lifetime JP4750065B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007087340A JP4750065B2 (ja) 1995-04-06 2007-03-29 貼り合わせ半導体ウェーハの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10464995 1995-04-06
JP1995104649 1995-04-06
JP2007087340A JP4750065B2 (ja) 1995-04-06 2007-03-29 貼り合わせ半導体ウェーハの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08598296A Division JP3986581B2 (ja) 1995-04-06 1996-03-15 貼り合わせ半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2007208288A JP2007208288A (ja) 2007-08-16
JP4750065B2 true JP4750065B2 (ja) 2011-08-17

Family

ID=38487417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007087340A Expired - Lifetime JP4750065B2 (ja) 1995-04-06 2007-03-29 貼り合わせ半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4750065B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710429B2 (ja) * 2011-09-02 2015-04-30 信越半導体株式会社 貼り合わせウェーハの製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62205617A (ja) * 1986-03-06 1987-09-10 Toshiba Corp 接着ウエハの焼成方法
JPS62264651A (ja) * 1986-05-12 1987-11-17 Sumitomo Metal Mining Co Ltd 半導体デバイス用基板の接着方法
JPH0256916A (ja) * 1988-08-22 1990-02-26 Sumitomo Metal Mining Co Ltd 半導体基板の接合方法
JPH0397215A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体ウェハの製造方法
JPH04162630A (ja) * 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp 半導体基板
JPH04286310A (ja) * 1991-03-15 1992-10-12 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JPH0555100A (ja) * 1991-08-28 1993-03-05 Nippondenso Co Ltd 半導体基板の製造方法
JPH0729782A (ja) * 1993-06-29 1995-01-31 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法
JPH0855768A (ja) * 1994-08-09 1996-02-27 Mitsubishi Materials Shilicon Corp Copを低減した張り合わせ半導体基板およびその製造方法
JPH08250688A (ja) * 1995-03-13 1996-09-27 Mitsubishi Materials Corp Soi基板及びその製造方法
JP3986581B2 (ja) * 1995-04-06 2007-10-03 Sumco Techxiv株式会社 貼り合わせ半導体ウェーハの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111940B2 (ja) * 1987-09-11 1995-11-29 日産自動車株式会社 半導体基板の接合方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62205617A (ja) * 1986-03-06 1987-09-10 Toshiba Corp 接着ウエハの焼成方法
JPS62264651A (ja) * 1986-05-12 1987-11-17 Sumitomo Metal Mining Co Ltd 半導体デバイス用基板の接着方法
JPH0256916A (ja) * 1988-08-22 1990-02-26 Sumitomo Metal Mining Co Ltd 半導体基板の接合方法
JPH0397215A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体ウェハの製造方法
JPH04162630A (ja) * 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp 半導体基板
JPH04286310A (ja) * 1991-03-15 1992-10-12 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JPH0555100A (ja) * 1991-08-28 1993-03-05 Nippondenso Co Ltd 半導体基板の製造方法
JPH0729782A (ja) * 1993-06-29 1995-01-31 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法
JPH0855768A (ja) * 1994-08-09 1996-02-27 Mitsubishi Materials Shilicon Corp Copを低減した張り合わせ半導体基板およびその製造方法
JPH08250688A (ja) * 1995-03-13 1996-09-27 Mitsubishi Materials Corp Soi基板及びその製造方法
JP3986581B2 (ja) * 1995-04-06 2007-10-03 Sumco Techxiv株式会社 貼り合わせ半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP2007208288A (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
US5932048A (en) Method of fabricating direct-bonded semiconductor wafers
TWI357101B (en) Method for producing bonded wafer
JPH11354760A (ja) Soiウェーハの製造方法及びsoiウェーハ
JPH04119626A (ja) 接合ウェーハの製造方法
JP5280015B2 (ja) Soi基板の製造方法
JP5009124B2 (ja) 半導体基板の製造方法
JP3632531B2 (ja) 半導体基板の製造方法
JP4750065B2 (ja) 貼り合わせ半導体ウェーハの製造方法
JP4370862B2 (ja) 積層基板の洗浄方法および基板の貼り合わせ方法
JP3921823B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JPH1140786A (ja) 半導体基板及びその製造方法
JP3986581B2 (ja) 貼り合わせ半導体ウェーハの製造方法
JPH11354761A (ja) Soi基板及びその製造方法
JP3902321B2 (ja) 張り合わせ基板の製造方法
JPH05275300A (ja) 半導体ウェーハの貼合わせ方法
JPH0964319A (ja) Soi基板およびその製造方法
JP3030545B2 (ja) 接合ウエーハの製造方法
JP4239324B2 (ja) 張り合わせsoiウェーハの製造方法
JP2609198B2 (ja) 半導体基板の製造方法
JP2850502B2 (ja) Soi基板の製造方法
JPH11345954A (ja) 半導体基板及びその製造方法
JP3846657B2 (ja) 貼り合わせ基板およびその製造方法
JP2796666B2 (ja) Copを低減した張り合わせ半導体基板およびその製造方法
JP3604026B2 (ja) 張り合わせシリコン基板の製造方法
JPH10125688A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term