JPH11186120A - 同種あるいは異種材料基板間の密着接合法 - Google Patents
同種あるいは異種材料基板間の密着接合法Info
- Publication number
- JPH11186120A JPH11186120A JP35533997A JP35533997A JPH11186120A JP H11186120 A JPH11186120 A JP H11186120A JP 35533997 A JP35533997 A JP 35533997A JP 35533997 A JP35533997 A JP 35533997A JP H11186120 A JPH11186120 A JP H11186120A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- substrates
- bonded
- regions
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
(57)【要約】
【課題】 常温または比較的低温での接合が可能であ
り、残留応力を低減でき、かつ配線プロセス後や微小領
域の接合が可能な、同種あるいは異種材料基板間の電気
的結合を得るための密着結合法を提供する。 【解決手段】 半導体基板1、2に絶縁膜7、8（Si酸化膜、
Si窒化膜等）等を介して接着素子９、10（Au、Al等）を設
け、接着素子９、10同士を押圧接着し、この接着素子９、
10の接合力により密着結合領域3、4を接合し、基板1、2間
の電気的結合を得る密着結合法。
り、残留応力を低減でき、かつ配線プロセス後や微小領
域の接合が可能な、同種あるいは異種材料基板間の電気
的結合を得るための密着結合法を提供する。 【解決手段】 半導体基板1、2に絶縁膜7、8（Si酸化膜、
Si窒化膜等）等を介して接着素子９、10（Au、Al等）を設
け、接着素子９、10同士を押圧接着し、この接着素子９、
10の接合力により密着結合領域3、4を接合し、基板1、2間
の電気的結合を得る密着結合法。
Description
【０００１】
【発明の属する技術分野】本発明は、同種あるいは異種
材料基板間の電気的結合を得るための密着接合法であっ
て、常温または比較的低温の加熱下で実施できる密着接
合法に関する。
材料基板間の電気的結合を得るための密着接合法であっ
て、常温または比較的低温の加熱下で実施できる密着接
合法に関する。
【０００２】
【従来の技術】従来の異種半導体同士を直接接合させる
方法としては、例えば、応用物理第６３巻第１号（Ｐ．
５３、１９９４年）に記載の方法が挙げれられる。ここ
でのＩｎＰ／ＧａＡｓ及びＩｎＰ／Ｓｉの組合せの接合
は、被接合面を清浄化した後、基板に重りを載せ、水素
雰囲気中７００℃で３０分間熱処理することによって行
われている。
方法としては、例えば、応用物理第６３巻第１号（Ｐ．
５３、１９９４年）に記載の方法が挙げれられる。ここ
でのＩｎＰ／ＧａＡｓ及びＩｎＰ／Ｓｉの組合せの接合
は、被接合面を清浄化した後、基板に重りを載せ、水素
雰囲気中７００℃で３０分間熱処理することによって行
われている。
【０００３】また例えば、Appl. Phys. Lett (Linca
ln Lab. Z.L.Lian, 56(8),19,Feb.1990, P.737）に
記載の方法においては、ＩｎＰ／ＧａＡｓの組合せの接
合は、被接合表面を清浄化し、その後グラファイト／ク
オーツ反応器の中で水素雰囲気中７５０℃で熱処理をす
ることによって行われている。
ln Lab. Z.L.Lian, 56(8),19,Feb.1990, P.737）に
記載の方法においては、ＩｎＰ／ＧａＡｓの組合せの接
合は、被接合表面を清浄化し、その後グラファイト／ク
オーツ反応器の中で水素雰囲気中７５０℃で熱処理をす
ることによって行われている。
【０００４】
【発明が解決しようとする課題】上述した従来技術にお
いては、接合が約７００℃の高温で行なわれるので、以
下のような欠点があった。 １．熱膨張係数の異なる異種半導体同士の接合の場合、
高温で接合後室温までの冷却中に、あるいは冷却後に、
接合基板が反り返る現象が生じ、その結果残留応力が生
じる。 ２．配線プロセス後に、接合プロセスを行うことが困難
である。これは、高温熱拡散により配線が基板と合金化
し、劣化するからである。 ３．基板の全面あるいは大半に渡っての接合は比較的容
易であるが、局所的な微小領域のみの接合は困難であ
る。
いては、接合が約７００℃の高温で行なわれるので、以
下のような欠点があった。 １．熱膨張係数の異なる異種半導体同士の接合の場合、
高温で接合後室温までの冷却中に、あるいは冷却後に、
接合基板が反り返る現象が生じ、その結果残留応力が生
じる。 ２．配線プロセス後に、接合プロセスを行うことが困難
である。これは、高温熱拡散により配線が基板と合金化
し、劣化するからである。 ３．基板の全面あるいは大半に渡っての接合は比較的容
易であるが、局所的な微小領域のみの接合は困難であ
る。
【０００５】本発明は、上述の課題を解決するためにな
されたものであり、常温又は比較的低温の加熱下での接
合が可能であり、これにより接合後の残留応力を低減で
き、かつ配線プロセス後や微小領域の接合を可能とす
る、同種あるいは異種材料基板間の密着接合法を提供す
ることを目的とする。
されたものであり、常温又は比較的低温の加熱下での接
合が可能であり、これにより接合後の残留応力を低減で
き、かつ配線プロセス後や微小領域の接合を可能とす
る、同種あるいは異種材料基板間の密着接合法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明は、同種あるいは
異種材料基板間の電気的結合を得るための密着結合領域
同士を相対向させて、押圧力を印加することにより該密
着結合領域を接合して該基板間の電気的結合を得る密着
接合法において、（１）接合力を与えるための接着素子
を、前記各基板に設ける過程と、（２）前記各基板の該
密着結合領域同士および該接着素子同士をそれぞれ相対
向させて、押圧力を印加することにより該接着素子同士
を接着させ、該接着素子同士の接合力により該密着結合
領域を接合する過程とを含むことを特徴とする密着接合
法である。
異種材料基板間の電気的結合を得るための密着結合領域
同士を相対向させて、押圧力を印加することにより該密
着結合領域を接合して該基板間の電気的結合を得る密着
接合法において、（１）接合力を与えるための接着素子
を、前記各基板に設ける過程と、（２）前記各基板の該
密着結合領域同士および該接着素子同士をそれぞれ相対
向させて、押圧力を印加することにより該接着素子同士
を接着させ、該接着素子同士の接合力により該密着結合
領域を接合する過程とを含むことを特徴とする密着接合
法である。
【０００７】本発明の密着接合法では、電気的結合を得
るための密着結合領域の他に、特に接合強度を与えるた
めの接着素子を設け、この接着素子（接着領域）の接合
力により密着結合領域を接合する。これにより、従来技
術と比較して、密着結合領域の接合を常温あるいは比較
的低温の加熱下で良好に行なうことができる。
るための密着結合領域の他に、特に接合強度を与えるた
めの接着素子を設け、この接着素子（接着領域）の接合
力により密着結合領域を接合する。これにより、従来技
術と比較して、密着結合領域の接合を常温あるいは比較
的低温の加熱下で良好に行なうことができる。
【０００８】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。
ついて説明する。
【０００９】図１は、本発明の第１の実施形態に係る密
着接合法の接合直前の状態を示す断面図であり、図２
は、その接合状態を示す断面図である。図１、２におい
て、１、２は低温領域において塑性変形を生じない半導
体から成る接合用基板、３、４は各接合用基板１、２上
に凸状に形成した電気的結合を得るための密着結合領
域、５、６は接合力を与えるための接着素子を形成する
ために各基板１、２に形成した接着領域、７、８は各接
合領域５、６の上に形成した絶縁膜、９、１０は各絶縁
膜７、８の上に形成した塑性変形能を有する材料から成
る凸状の接着素子である。
着接合法の接合直前の状態を示す断面図であり、図２
は、その接合状態を示す断面図である。図１、２におい
て、１、２は低温領域において塑性変形を生じない半導
体から成る接合用基板、３、４は各接合用基板１、２上
に凸状に形成した電気的結合を得るための密着結合領
域、５、６は接合力を与えるための接着素子を形成する
ために各基板１、２に形成した接着領域、７、８は各接
合領域５、６の上に形成した絶縁膜、９、１０は各絶縁
膜７、８の上に形成した塑性変形能を有する材料から成
る凸状の接着素子である。
【００１０】図１に示すように、接合用基板１、２を、
密着結合領域３及び４、接着素子９及び１０がそれぞれ
相対向する様に位置決めする。次に、まず密着結合領域
３、４同士が接触しない状態で接着素子９、１０同士を
接触させ、図２に示すように、矢印の方向に接合用基板
１、２に荷重（押圧力）を印加する。この荷重印加によ
って、接着素子９、１０同士が接着すると共に塑性変形
する。この接着素子９、１０の塑性変形により、密着結
合領域３、４は互いに近接し、原子間距離のオーダまで
近づく。そして、さらに印加荷重を増加して行なった場
合、低温領域に於いて塑性変形を生じない半導体から成
る接合用基板１、２同士は密着し、この圧縮応力による
塑性変形を生ずることなく、すなわち弾性的な圧縮歪を
受けるのみとなる。塑性変形能を有する材料から成る接
着素子９，１０は、荷重印加中の塑性変形の進行過程に
おいて、図２に示すように互いに接合する。
密着結合領域３及び４、接着素子９及び１０がそれぞれ
相対向する様に位置決めする。次に、まず密着結合領域
３、４同士が接触しない状態で接着素子９、１０同士を
接触させ、図２に示すように、矢印の方向に接合用基板
１、２に荷重（押圧力）を印加する。この荷重印加によ
って、接着素子９、１０同士が接着すると共に塑性変形
する。この接着素子９、１０の塑性変形により、密着結
合領域３、４は互いに近接し、原子間距離のオーダまで
近づく。そして、さらに印加荷重を増加して行なった場
合、低温領域に於いて塑性変形を生じない半導体から成
る接合用基板１、２同士は密着し、この圧縮応力による
塑性変形を生ずることなく、すなわち弾性的な圧縮歪を
受けるのみとなる。塑性変形能を有する材料から成る接
着素子９，１０は、荷重印加中の塑性変形の進行過程に
おいて、図２に示すように互いに接合する。
【００１１】そして、これ以上印加荷重を増加して行っ
ても、この荷重は弾性定数の大きな半導体から成る接合
用基板１、２同士に作用するだけになる。この密着結合
領域３、４の密着時点で接合を完了する。この時点で印
加荷重を除去すれば、接着領域５、６は接着した状態を
維持し、密着結合領域３、４は接合したままの状態を維
持する。すなわち、密着結合領域３、４で圧縮力を、そ
して接着領域５、６で引張力をそれぞれ担う様に構成し
ている。従って、接合用基板１、２同士は互いに接合力
を有する必要がなく、単に密着するだけで良い。
ても、この荷重は弾性定数の大きな半導体から成る接合
用基板１、２同士に作用するだけになる。この密着結合
領域３、４の密着時点で接合を完了する。この時点で印
加荷重を除去すれば、接着領域５、６は接着した状態を
維持し、密着結合領域３、４は接合したままの状態を維
持する。すなわち、密着結合領域３、４で圧縮力を、そ
して接着領域５、６で引張力をそれぞれ担う様に構成し
ている。従って、接合用基板１、２同士は互いに接合力
を有する必要がなく、単に密着するだけで良い。
【００１２】図３は、図１におけるＡ及びＢ矢視図であ
る。この図に示すように、接着領域５、６は、密着結合
領域３、４の周囲を囲むように配置してあり、電気的結
合を得るための密着結合領域３、４を、接着後の接着素
子９、１０によって外部から密閉することが可能とな
る。したがって、両接合用基板１、２の接合後のハンド
リング及びディスコ・カッティングプロセスを経た後に
おいても、塵及び切り粉等の素子に与える影響を取り除
くことが可能である。また、接合過程を真空中で行うこ
とによって、密着結合領域３、４を真空封止することも
可能である。
る。この図に示すように、接着領域５、６は、密着結合
領域３、４の周囲を囲むように配置してあり、電気的結
合を得るための密着結合領域３、４を、接着後の接着素
子９、１０によって外部から密閉することが可能とな
る。したがって、両接合用基板１、２の接合後のハンド
リング及びディスコ・カッティングプロセスを経た後に
おいても、塵及び切り粉等の素子に与える影響を取り除
くことが可能である。また、接合過程を真空中で行うこ
とによって、密着結合領域３、４を真空封止することも
可能である。
【００１３】図４は、本発明の第２の実施形態に係る密
着接合法の接合直前の状態を示す断面図であり、図５
は、その接合状態を示す断面図である。図４、５におい
て、１〜１０は、図１、２と同じ部材を示す。ただし、
接合用基板１側の密着結合領域３は、針状様の台形状に
形成してあり、その領域の面積は接合用基板２側の密着
結合領域４よりも狭く形成してある。また、この実施の
形態においては、接合用基板２側の接着素子１０の上
に、さらに塑性変形能を有する材料から成る中間接着素
子１１を形成してある。
着接合法の接合直前の状態を示す断面図であり、図５
は、その接合状態を示す断面図である。図４、５におい
て、１〜１０は、図１、２と同じ部材を示す。ただし、
接合用基板１側の密着結合領域３は、針状様の台形状に
形成してあり、その領域の面積は接合用基板２側の密着
結合領域４よりも狭く形成してある。また、この実施の
形態においては、接合用基板２側の接着素子１０の上
に、さらに塑性変形能を有する材料から成る中間接着素
子１１を形成してある。
【００１４】本実施形態においても第１の実施形態と同
様に、接合用基板１、２を位置決めし、荷重（押圧力）
を印加する。この密着過程で、塑性変形能を有する材料
から成る接着素子９及び接合中間層１１は互いに圧縮応
力を受けて接合する。さらに接合力を増すために、この
接合状態で比較的低い温度で熱処理する。これにより接
着素子９及び中間接着素子１１は相互拡散を生じ、より
強固な接合となる。
様に、接合用基板１、２を位置決めし、荷重（押圧力）
を印加する。この密着過程で、塑性変形能を有する材料
から成る接着素子９及び接合中間層１１は互いに圧縮応
力を受けて接合する。さらに接合力を増すために、この
接合状態で比較的低い温度で熱処理する。これにより接
着素子９及び中間接着素子１１は相互拡散を生じ、より
強固な接合となる。
【００１５】図６は、図４におけるＤ矢視図である。本
実施形態の基板２は、第１の実施形態と同様の構成（図
３）を有するが、接着素子１０の上にさらに中間接着素
子１１を形成した点が異なる。本実施形態では、密着結
合領域３、４を、接着後の接着素子９、１０及び中間接
着素子１１によって外部から密閉することが可能とな
る。また、接合過程を真空中で行うことによって、密着
結合領域３、４を真空封止することも可能である。
実施形態の基板２は、第１の実施形態と同様の構成（図
３）を有するが、接着素子１０の上にさらに中間接着素
子１１を形成した点が異なる。本実施形態では、密着結
合領域３、４を、接着後の接着素子９、１０及び中間接
着素子１１によって外部から密閉することが可能とな
る。また、接合過程を真空中で行うことによって、密着
結合領域３、４を真空封止することも可能である。
【００１６】接着素子９、１０の材料としては、常温あ
るいは比較的低温の加熱下での接合条件において、密着
結合領域３、４に接合力を与えることが可能な材料であ
ればよい。特に、塑性変形能を有する金属材料が好まし
い。好適な材料の具体例としては、例えば、Ａｕ、Ａ
ｌ、Ｉｎ、Ｇａ、Ｓｎ、Ｃｕ、 Ｔｉ、 Ｚｎ等が挙げ
られる。
るいは比較的低温の加熱下での接合条件において、密着
結合領域３、４に接合力を与えることが可能な材料であ
ればよい。特に、塑性変形能を有する金属材料が好まし
い。好適な材料の具体例としては、例えば、Ａｕ、Ａ
ｌ、Ｉｎ、Ｇａ、Ｓｎ、Ｃｕ、 Ｔｉ、 Ｚｎ等が挙げ
られる。
【００１７】また、中間接着素子１１の材料としては、
上述と同様の材料を好適に用いることができる。この中
間接着素子１１を設けることにより、低温度で接着素子
９と化合物を作ることが可能となる。すなわち、例え
ば、Ａｕ／Ｓｎは約２３０℃及び約２８０℃で共晶合金
を作るので、この温度で押圧力を作用させた場合、極め
て低い押圧力で塑性変形を可能にする。同時に、接着界
面で化合物を生成するので、より強固な接着を可能にす
るという更なる効果を得ることができる。
上述と同様の材料を好適に用いることができる。この中
間接着素子１１を設けることにより、低温度で接着素子
９と化合物を作ることが可能となる。すなわち、例え
ば、Ａｕ／Ｓｎは約２３０℃及び約２８０℃で共晶合金
を作るので、この温度で押圧力を作用させた場合、極め
て低い押圧力で塑性変形を可能にする。同時に、接着界
面で化合物を生成するので、より強固な接着を可能にす
るという更なる効果を得ることができる。
【００１８】上記実施形態において、接着素子９、１０
や中間接着素子１１の形状は凸状としたが、半球状、あ
るいは球状のボールを敷き詰めて荷重印加によって塑性
変形する過程で接合させるようにしてもよい。
や中間接着素子１１の形状は凸状としたが、半球状、あ
るいは球状のボールを敷き詰めて荷重印加によって塑性
変形する過程で接合させるようにしてもよい。
【００１９】絶縁膜７、８の好適な材料としては、例え
ば、Ｓｉ酸化膜、Ｓｉ窒化膜等が挙げられる。
ば、Ｓｉ酸化膜、Ｓｉ窒化膜等が挙げられる。
【００２０】接合用基板１、２のうち、少なくとも一方
は、半導体基板であることが望ましい。その好適なもの
としては、例えば、Ｓｉ、ＩｎＰ、ＧａＡｓ、ＧａＮ、
ＧａＰ、ＺｎＳ、Ｇｅ、ＳｉＣ、ＩｎＡｓ等の半導体、
Ｇａ、Ａｓ、Ａｌ、Ｓｉ、Ｉｎ、Ｐの何れかの元素を用
いた多元系半導体、及び、これらの半導体基板上に化合
物半導体を成膜したものなどが挙げられる。
は、半導体基板であることが望ましい。その好適なもの
としては、例えば、Ｓｉ、ＩｎＰ、ＧａＡｓ、ＧａＮ、
ＧａＰ、ＺｎＳ、Ｇｅ、ＳｉＣ、ＩｎＡｓ等の半導体、
Ｇａ、Ａｓ、Ａｌ、Ｓｉ、Ｉｎ、Ｐの何れかの元素を用
いた多元系半導体、及び、これらの半導体基板上に化合
物半導体を成膜したものなどが挙げられる。
【００２１】接合プロセスや他の処理プロセス等は、４
００℃以下で行なうことが好ましい。具体的には、接着
素子同士が互いに接合中、あるいは接合後それぞれ塑性
変形及び原子拡散を容易に生じさせるために、あるいは
残留応力を除去するために４００℃以下で加熱すること
も好ましい。
００℃以下で行なうことが好ましい。具体的には、接着
素子同士が互いに接合中、あるいは接合後それぞれ塑性
変形及び原子拡散を容易に生じさせるために、あるいは
残留応力を除去するために４００℃以下で加熱すること
も好ましい。
【００２２】また、密着接合させる基板のそれぞれが、
複数の密着結合領域及び複数の接着素子を有するものに
すれば、同時に複数の電気的結合を十分な接合力で得る
ことができる。
複数の密着結合領域及び複数の接着素子を有するものに
すれば、同時に複数の電気的結合を十分な接合力で得る
ことができる。
【００２３】
【実施例】以下、本発明の実施例について説明する。
【００２４】＜実施例１＞図１〜３に示した第１の実施
形態に従い、接合用基板１、２として、それぞれＩｎＰ
（ｎ型）及びＧａＡｓ（ｐ型）の半導体基板を用い、直
径１０μｍの密着結合領域３、４の周囲に、絶縁膜７、
８として厚さ０.２μｍのＳｉ酸化膜を形成し、さらに
接着素子９、１０として幅１０μｍ、厚さ１μｍのＡｕ
膜を形成した。
形態に従い、接合用基板１、２として、それぞれＩｎＰ
（ｎ型）及びＧａＡｓ（ｐ型）の半導体基板を用い、直
径１０μｍの密着結合領域３、４の周囲に、絶縁膜７、
８として厚さ０.２μｍのＳｉ酸化膜を形成し、さらに
接着素子９、１０として幅１０μｍ、厚さ１μｍのＡｕ
膜を形成した。
【００２５】基板清浄化後、密着結合領域３及び４を互
いに密着させながら、温度２５℃、押圧力２０ｋｇｆ／
ｃｍ2の条件で、ＩｎＰ／ＧａＡｓの異種材料間の接合
を行なった。この接合後、ディスコ・カッティングした
サンプルの電気的特性を調べたところ、電気的結合を示
すダイオード特性を得た。
いに密着させながら、温度２５℃、押圧力２０ｋｇｆ／
ｃｍ2の条件で、ＩｎＰ／ＧａＡｓの異種材料間の接合
を行なった。この接合後、ディスコ・カッティングした
サンプルの電気的特性を調べたところ、電気的結合を示
すダイオード特性を得た。
【００２６】＜実施例２＞図４〜６に示した第２の実施
形態に従い、接合用基板１、２として、それぞれそれぞ
れＳｉ（ｐ型）及びＩｎＰ（ｎ型）の半導体基板を用
い、直径１０μｍの密着結合領域３、４の周囲に、絶縁
膜７、８として厚さ０.２μｍのＳｉ酸化膜を形成し、
さらに接着素子９、１０として幅１０μｍ、厚さ１μｍ
のＡｕ膜を形成し、さらに、接着素子１０（Ａｕ膜）の
上に、中間接着素子１１として幅５μｍ、厚さ０.３μ
ｍのＳｎ膜を形成した。
形態に従い、接合用基板１、２として、それぞれそれぞ
れＳｉ（ｐ型）及びＩｎＰ（ｎ型）の半導体基板を用
い、直径１０μｍの密着結合領域３、４の周囲に、絶縁
膜７、８として厚さ０.２μｍのＳｉ酸化膜を形成し、
さらに接着素子９、１０として幅１０μｍ、厚さ１μｍ
のＡｕ膜を形成し、さらに、接着素子１０（Ａｕ膜）の
上に、中間接着素子１１として幅５μｍ、厚さ０.３μ
ｍのＳｎ膜を形成した。
【００２７】基板清浄化後、真空中で、密着結合領域３
及び４を互いに密着させながら、温度２８０℃、押圧力
１ｋｇｆ／ｃｍ2の条件で、２時間熱処理を行った。こ
の接合後、ディスコ・カッティングしたサンプルの電気
的特性を調べたところ、電気的結合を示すダイオード特
性を得た。
及び４を互いに密着させながら、温度２８０℃、押圧力
１ｋｇｆ／ｃｍ2の条件で、２時間熱処理を行った。こ
の接合後、ディスコ・カッティングしたサンプルの電気
的特性を調べたところ、電気的結合を示すダイオード特
性を得た。
【００２８】
【発明の効果】以上説明したように、本発明の密着接合
法によれば、常温あるいは比較的低温で、同種あるいは
異種材料基板間の電気的結合を得ることができ、プロセ
ス及びハンドリングに十分な接合力を得ることが可能で
あることから、以下の効果が得られる。 １．格子定数や結晶構造に依存することなく、熱膨張係
数の異なる異種半導体同士の接合であっても、残留応力
が生じ難く、良好な接合が可能である。 ２．配線プロセス後であっても、良好な接合が可能であ
る。 ３．局所的かつ微小な密着結合領域の電気的結合を、十
分な接合力で接合可能である。
法によれば、常温あるいは比較的低温で、同種あるいは
異種材料基板間の電気的結合を得ることができ、プロセ
ス及びハンドリングに十分な接合力を得ることが可能で
あることから、以下の効果が得られる。 １．格子定数や結晶構造に依存することなく、熱膨張係
数の異なる異種半導体同士の接合であっても、残留応力
が生じ難く、良好な接合が可能である。 ２．配線プロセス後であっても、良好な接合が可能であ
る。 ３．局所的かつ微小な密着結合領域の電気的結合を、十
分な接合力で接合可能である。
【００２９】さらに、本発明の各実施形態によれば、同
時に複数の電気的結合を引き剥がされることなく十分な
接合力で得ることができたり、あるいは、電気的結合領
域を外界から密封することが可能であり、同時に真空封
止することも可能である。
時に複数の電気的結合を引き剥がされることなく十分な
接合力で得ることができたり、あるいは、電気的結合領
域を外界から密封することが可能であり、同時に真空封
止することも可能である。
【図１】本発明の第１の実施形態に係る密着接合法の接
合直前の状態を示す断面図である。
合直前の状態を示す断面図である。
【図２】本発明の第１の実施形態に係る密着接合法の接
合状態を示す断面図である。
合状態を示す断面図である。
【図３】図１におけるＡ及びＢ矢視図である。
【図４】本発明の第２の実施形態に係る密着接合法の接
合直前の状態を示す断面図である。
合直前の状態を示す断面図である。
【図５】本発明の第２の実施形態に係る密着接合法の接
合状態を示す断面図である。
合状態を示す断面図である。
【図６】図４におけるＤ矢視図である。
１、２ 接合用基板 ３、４ 密着結合領域 ５、６ 接着領域 ７、８ 絶縁膜 ９、１０ 接着素子 １１ 中間接着素子
Claims (11)
- 【請求項１】 同種あるいは異種材料基板間の電気的結
合を得るための密着結合領域同士を相対向させて、押圧
力を印加することにより該密着結合領域を接合して、該
基板間の電気的結合を得る密着接合法において、（１）
接合力を与えるための接着素子を、前記各基板に設ける
過程と、（２）前記各基板の該密着結合領域同士および
該接着素子同士をそれぞれ相対向させて、押圧力を印加
することにより該接着素子同士を接着させ、該接着素子
同士の接合力により該密着結合領域を接合する過程とを
含むことを特徴とする密着接合法。 - 【請求項２】 接着素子は、Ａｌ、Ａｕ、Ｉｎ、Ｇａ、
Ｓｎ、Ｃｕ、Ｔｉ及びＺｎからなる群より選ばれた一種
以上の金属から成る請求項１記載の密着接合法。 - 【請求項３】 接着素子は、凸状、球状、又は半球状で
ある請求項１又は２記載の密着接合法。 - 【請求項４】 過程（１）において、接合力を与えるた
めの接着素子を、絶縁膜を介して各基板上に設ける請求
項１〜３の何れか一項記載の密着接合法。 - 【請求項５】 絶縁膜は、Ｓｉ酸化膜又はＳｉ窒化膜で
ある請求項４記載の密着接合法。 - 【請求項６】 過程（２）において、まず密着結合領域
同士が接触しない状態で接着素子同士を接触させ、押圧
力を印加することにより、該接着素子同士を接着させる
と共に塑性変形させ、該塑性変形により、該密着結合領
域同士を接触させ、該密着結合領域同士を接合する請求
項１〜５の何れか一項記載の密着接合法。 - 【請求項７】 過程（２）は、４００℃以下で行なう請
求項１〜６の何れか一項記載の密着接合法。 - 【請求項８】 密着接合させる基板のうち、少なくとも
一方が半導体基板である請求項１〜７の何れか一項記載
の密着接合法。 - 【請求項９】 密着接合させる基板のそれぞれが、複数
の密着結合領域及び複数の接着素子を有する請求項１〜
８の何れか一項記載の密着接合法。 - 【請求項１０】 密着結合領域を囲うようにして接着素
子を各基板に設けることにより、過程（２）後の該密着
結合領域が密封された状態になるようにする請求項１〜
９の何れか一項記載の密着接合法。 - 【請求項１１】 過程（２）を真空中で行うことによ
り、密着結合領域が真空密封された状態になるようにす
る請求項１０記載の密着接合法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35533997A JPH11186120A (ja) | 1997-12-24 | 1997-12-24 | 同種あるいは異種材料基板間の密着接合法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35533997A JPH11186120A (ja) | 1997-12-24 | 1997-12-24 | 同種あるいは異種材料基板間の密着接合法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186120A true JPH11186120A (ja) | 1999-07-09 |
Family
ID=18443371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35533997A Pending JPH11186120A (ja) | 1997-12-24 | 1997-12-24 | 同種あるいは異種材料基板間の密着接合法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186120A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005010957A1 (ja) * | 2003-07-24 | 2005-02-03 | Shin-Etsu Handotai Co.,Ltd. | 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 |
| JP2017112383A (ja) * | 2003-02-07 | 2017-06-22 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| CN112669702A (zh) * | 2020-12-29 | 2021-04-16 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
| US12125784B2 (en) | 2023-08-17 | 2024-10-22 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
-
1997
- 1997-12-24 JP JP35533997A patent/JPH11186120A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017112383A (ja) * | 2003-02-07 | 2017-06-22 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| US10141218B2 (en) | 2003-02-07 | 2018-11-27 | Invensas Bonding Technologies, Inc. | Room temperature metal direct bonding |
| WO2005010957A1 (ja) * | 2003-07-24 | 2005-02-03 | Shin-Etsu Handotai Co.,Ltd. | 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 |
| US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
| CN112669702A (zh) * | 2020-12-29 | 2021-04-16 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
| US12125784B2 (en) | 2023-08-17 | 2024-10-22 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000100679A (ja) | 薄片化による基板間微小領域固相接合法及び素子構造 | |
| JP2002531944A (ja) | 二つの異なった半導体ウエハを接合する方法 | |
| US5262347A (en) | Palladium welding of a semiconductor body | |
| Suga | Feasibility of surface activated bonding for ultra-fine pitch interconnection-A new concept of bump-less direct bonding for system level packaging | |
| CN101106072B (zh) | 直接接合电子学、光学或光电子学使用的两个基板的方法 | |
| JP3139426B2 (ja) | 半導体装置 | |
| JPH11186120A (ja) | 同種あるいは異種材料基板間の密着接合法 | |
| JP2012089828A (ja) | 半導体装置の製造方法 | |
| JP3971456B2 (ja) | 装着ＳｉＣダイ及びＳｉＣ用ダイ装着方法 | |
| Shigetou et al. | Room-temperature direct bonding of CMP-Cu film for bumpless interconnection | |
| JPH02194519A (ja) | 複合半導体基板およびその製造方法 | |
| JP2000277779A (ja) | 半導体間接着方法、この方法を使用して製造した半導体および半導体装置 | |
| JPH0397215A (ja) | 半導体ウェハの製造方法 | |
| JPH11266005A (ja) | 陽圧印加を利用した基板接合法及び素子構造 | |
| JP3030545B2 (ja) | 接合ウエーハの製造方法 | |
| JPH10341042A (ja) | 微小面積での半導体基板間接合法 | |
| JPH0795505B2 (ja) | 接合ウエーハの製造方法 | |
| US8318545B2 (en) | Method of making a mounted gallium nitride device | |
| JPH1140583A (ja) | ろう付け用合金およびろう付け接合方法 | |
| JPS6156422A (ja) | 半導体装置 | |
| JP4750065B2 (ja) | 貼り合わせ半導体ウェーハの製造方法 | |
| JP2000091174A (ja) | 陽圧印加により強化された基板間接合による結合領域での機能的結合形成法及び機能的結合部を有する素子構造 | |
| JP2796666B2 (ja) | Ｃｏｐを低減した張り合わせ半導体基板およびその製造方法 | |
| JPH0810672B2 (ja) | 平板の接着方法 | |
| JP4088438B2 (ja) | シリコン部材の接合方法及びシリコンデバイス |