JPH09232197A - 貼り合わせ半導体ウエーハの製造方法 - Google Patents
貼り合わせ半導体ウエーハの製造方法Info
- Publication number
- JPH09232197A JPH09232197A JP3947796A JP3947796A JPH09232197A JP H09232197 A JPH09232197 A JP H09232197A JP 3947796 A JP3947796 A JP 3947796A JP 3947796 A JP3947796 A JP 3947796A JP H09232197 A JPH09232197 A JP H09232197A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded
- semiconductor wafer
- concave shape
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ボイドフリーの良品を得る率が増大する貼り
合わせ半導体ウエーハの製造方法を提供すること。 【構成】 第１の半導体ウエーハと第２の半導体ウエー
ハを接着することにより形成される貼り合わせ半導体ウ
エーハの製造方法において、前記第１の半導体ウエーハ
及び第２の半導体ウエーハは主面が鏡面研磨されるとと
もに、この研磨された第１の半導体ウエーハ及び第２の
半導体ウエーハの主面上の任意の位置における被測定領
域１ｍｍ□〜５ｍｍ□の範囲において、表面の凹形状
が、Ｐ−Ｖ値で１５ｎｍ以下であるものを用いて貼り合
わせ半導体ウエーハを形成する構成の貼り合わせ半導体
ウエーハの製造方法である。
合わせ半導体ウエーハの製造方法を提供すること。 【構成】 第１の半導体ウエーハと第２の半導体ウエー
ハを接着することにより形成される貼り合わせ半導体ウ
エーハの製造方法において、前記第１の半導体ウエーハ
及び第２の半導体ウエーハは主面が鏡面研磨されるとと
もに、この研磨された第１の半導体ウエーハ及び第２の
半導体ウエーハの主面上の任意の位置における被測定領
域１ｍｍ□〜５ｍｍ□の範囲において、表面の凹形状
が、Ｐ−Ｖ値で１５ｎｍ以下であるものを用いて貼り合
わせ半導体ウエーハを形成する構成の貼り合わせ半導体
ウエーハの製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、第１の半導体ウエ
ーハと第２の半導体ウエーハを鏡面研磨した後に、前記
鏡面研磨した面を直接又は誘電体層を介在させて貼り合
わせ接着する貼り合わせ半導体ウエーハの製造方法に関
する。
ーハと第２の半導体ウエーハを鏡面研磨した後に、前記
鏡面研磨した面を直接又は誘電体層を介在させて貼り合
わせ接着する貼り合わせ半導体ウエーハの製造方法に関
する。
【０００２】
【従来の技術】従来において、第１の半導体ウエーハと
第２の半導体ウエーハを直接又は誘電体層を介在させて
接着する貼り合わせ半導体ウエーハが知られている。
第２の半導体ウエーハを直接又は誘電体層を介在させて
接着する貼り合わせ半導体ウエーハが知られている。
【０００３】これらの半導体ウエーハは、不純物の種類
や濃度が異なるウエーハを貼り合わせて一体化すること
ができるため、急峻な不純物濃度分布を有することがで
き、また、インテリジェントパワーＩＣや次世代ＶＳＬ
Ｉ用基板として注目されているＳＯＩ（Silicon on I
nsulator）構造を形成することができる。
や濃度が異なるウエーハを貼り合わせて一体化すること
ができるため、急峻な不純物濃度分布を有することがで
き、また、インテリジェントパワーＩＣや次世代ＶＳＬ
Ｉ用基板として注目されているＳＯＩ（Silicon on I
nsulator）構造を形成することができる。
【０００４】この種の貼り合わせ半導体ウエーハを製造
する方法としては、例えば、特開昭６１−１４５８９３
号や、特開平２−１２６６２５号等に記載されたものが
知られている。
する方法としては、例えば、特開昭６１−１４５８９３
号や、特開平２−１２６６２５号等に記載されたものが
知られている。
【０００５】前記特開昭６１−１４５８９３号公報に記
載されている貼り合わせ半導体ウエーハは、一方又は双
方のウエーハを凸状球面に変形させて、先ず、ウエーハ
の中央部を接触させ、双方の接触部を接触の開始点とし
て、その後、凸状球面のウエーハを平面状に戻すことに
より、双方の中央部からその他の外周部に亘り、順次、
接触させて２枚のウエーハを貼り合わせて製造されてい
る。
載されている貼り合わせ半導体ウエーハは、一方又は双
方のウエーハを凸状球面に変形させて、先ず、ウエーハ
の中央部を接触させ、双方の接触部を接触の開始点とし
て、その後、凸状球面のウエーハを平面状に戻すことに
より、双方の中央部からその他の外周部に亘り、順次、
接触させて２枚のウエーハを貼り合わせて製造されてい
る。
【０００６】前記特開平２−１２６６２５号公報記載の
貼り合わせ半導体ウエーハは、貼り合わせる２枚のウエ
ーハの表面粗さを、中心線平均粗さで０．５ｎｍ以下に
なるように鏡面研磨し、前記鏡面研磨された２枚の半導
体ウエーハを用いて接合する方法が開示されている。
貼り合わせ半導体ウエーハは、貼り合わせる２枚のウエ
ーハの表面粗さを、中心線平均粗さで０．５ｎｍ以下に
なるように鏡面研磨し、前記鏡面研磨された２枚の半導
体ウエーハを用いて接合する方法が開示されている。
【０００７】このような従来の製造方法によれば、ウエ
ーハの反りやうねり等の形状の影響を受けることがな
く、双方のウエーハの貼り合わせ面にボイド（気泡）の
発生を生じない貼り合わせ半導体ウエーハを提供するこ
とが可能とされている。
ーハの反りやうねり等の形状の影響を受けることがな
く、双方のウエーハの貼り合わせ面にボイド（気泡）の
発生を生じない貼り合わせ半導体ウエーハを提供するこ
とが可能とされている。
【０００８】
【発明が解決しようとする課題】しかしながら、ウエー
ハ表面にはうねり等によって凸凹形状が形成されている
場合が多くあり、２枚のウエーハを接着する際に、ウエ
ーハ表面に存在する前記凹形状部分における接着速度
は、ウエーハ表面の平坦部分よりも接着速度が遅くな
る。このため、ウエーハ表面上で凹形状部分以外の平坦
部分の方が凹形状部分よりも速く接着してしまい、凹形
状部分に残された空気の逃げ道がなくなりボイドが発生
する問題があった。
ハ表面にはうねり等によって凸凹形状が形成されている
場合が多くあり、２枚のウエーハを接着する際に、ウエ
ーハ表面に存在する前記凹形状部分における接着速度
は、ウエーハ表面の平坦部分よりも接着速度が遅くな
る。このため、ウエーハ表面上で凹形状部分以外の平坦
部分の方が凹形状部分よりも速く接着してしまい、凹形
状部分に残された空気の逃げ道がなくなりボイドが発生
する問題があった。
【０００９】このため、双方のウエーハ中央部からその
他の外周部に亘り、順次、接触させて貼り合わせてもボ
イドの発生を低減することができるにすぎず、更に、ウ
エーハ外周部における接着速度は、ウエーハ中央部より
も加速されて速くなるため、特にウエーハ外周部分にお
いてボイドの発生率は増大する傾向にあった。
他の外周部に亘り、順次、接触させて貼り合わせてもボ
イドの発生を低減することができるにすぎず、更に、ウ
エーハ外周部における接着速度は、ウエーハ中央部より
も加速されて速くなるため、特にウエーハ外周部分にお
いてボイドの発生率は増大する傾向にあった。
【００１０】また、表面粗さが中心線平均粗さで０．５
ｎｍ以下のウエーハを用いて貼り合わせ半導体ウエーハ
を形成した場合も、前述した凹形状部分の接着速度と他
の平坦部分の接着速度の違いにより直径０．５ｍｍ〜５
ｍｍの気泡がウエーハ面に発生する問題があった。
ｎｍ以下のウエーハを用いて貼り合わせ半導体ウエーハ
を形成した場合も、前述した凹形状部分の接着速度と他
の平坦部分の接着速度の違いにより直径０．５ｍｍ〜５
ｍｍの気泡がウエーハ面に発生する問題があった。
【００１１】そこで、本発明は、２枚のウエーハを直接
又は絶縁物を介在させて接着する貼り合わせ半導体ウエ
ーハを形成する際に、ボイドの発生がないボイドフリー
の貼り合わせ半導体ウエーハを製造する方法を提供する
ことを目的としている。
又は絶縁物を介在させて接着する貼り合わせ半導体ウエ
ーハを形成する際に、ボイドの発生がないボイドフリー
の貼り合わせ半導体ウエーハを製造する方法を提供する
ことを目的としている。
【００１２】
【課題を解決するための手段】本発明は、第１の半導体
ウエーハと第２の半導体ウエーハを接着することにより
形成される貼り合わせ半導体ウエーハの製造方法におい
て、前記第１の半導体ウエーハ及び第２の半導体ウエー
ハは主面が鏡面研磨されるとともに、この研磨された第
１の半導体ウエーハ及び第２の半導体ウエーハの主面上
の任意の位置における被測定領域が、１ｍｍ□〜５ｍｍ
□の範囲において、表面の凹形状が、Ｐ−Ｖ（山−谷）
値で１５ｎｍ以下であるものを用いて貼り合わせ半導体
ウエーハを形成する構成の貼り合わせ半導体ウエーハの
製造方法である。
ウエーハと第２の半導体ウエーハを接着することにより
形成される貼り合わせ半導体ウエーハの製造方法におい
て、前記第１の半導体ウエーハ及び第２の半導体ウエー
ハは主面が鏡面研磨されるとともに、この研磨された第
１の半導体ウエーハ及び第２の半導体ウエーハの主面上
の任意の位置における被測定領域が、１ｍｍ□〜５ｍｍ
□の範囲において、表面の凹形状が、Ｐ−Ｖ（山−谷）
値で１５ｎｍ以下であるものを用いて貼り合わせ半導体
ウエーハを形成する構成の貼り合わせ半導体ウエーハの
製造方法である。
【００１３】このように、半導体ウエーハの主面に存在
している凹形状の大きさが、ウエーハ主面上の任意位置
における被測定領域１ｍｍ□〜５ｍｍ□の範囲におい
て、Ｐ−Ｖ値で１５ｎｍ以下である半導体ウエーハが選
定されて、前記選定された２枚の半導体ウエーハの主面
同士が接着するため、貼り合わせ面間に空気等の気泡
（ボイド）が残存せずに双方のウエーハを接着すること
を可能とし、ボイドフリーの高品位な貼り合わせ半導体
ウエーハの製造することができる。
している凹形状の大きさが、ウエーハ主面上の任意位置
における被測定領域１ｍｍ□〜５ｍｍ□の範囲におい
て、Ｐ−Ｖ値で１５ｎｍ以下である半導体ウエーハが選
定されて、前記選定された２枚の半導体ウエーハの主面
同士が接着するため、貼り合わせ面間に空気等の気泡
（ボイド）が残存せずに双方のウエーハを接着すること
を可能とし、ボイドフリーの高品位な貼り合わせ半導体
ウエーハの製造することができる。
【００１４】
【発明の実施の形態】以下、本発明を具体例に基づいて
詳細に説明する。
詳細に説明する。
【００１５】先ず最初に、凹形状の大きさと気泡の発生
の相関を調べるために、すでに貼り合わせてある半導体
ウエーハに発生している気泡を超音波探傷法により測定
した。
の相関を調べるために、すでに貼り合わせてある半導体
ウエーハに発生している気泡を超音波探傷法により測定
した。
【００１６】前記貼り合わせ半導体ウエーハに発生して
いる気泡の測定結果から、気泡の発生が顕著な貼り合わ
せウエーハと気泡の発生がない貼り合わせウエーハを選
択し、前記気泡発生が顕著な貼り合わせウエーハと気泡
発生がない貼り合わせウエーハの貼り合わせてあるウエ
ーハ双方を剥がして、前記剥がしたウエーハの貼り合わ
せ面周辺部分に存在している凹形状の大きさを後述する
測定方法により測定した。
いる気泡の測定結果から、気泡の発生が顕著な貼り合わ
せウエーハと気泡の発生がない貼り合わせウエーハを選
択し、前記気泡発生が顕著な貼り合わせウエーハと気泡
発生がない貼り合わせウエーハの貼り合わせてあるウエ
ーハ双方を剥がして、前記剥がしたウエーハの貼り合わ
せ面周辺部分に存在している凹形状の大きさを後述する
測定方法により測定した。
【００１７】前記ウエーハ表面に存在している凹形状の
大きさを測定する方法として、表面高さ方向分解能０．
１ｎｍ以下、水平方向分解能０．１μｍ〜１２．７μｍ
の範囲で、ステップ段差或いは面粗さの測定が可能な、
光学的位相シフト法及びバーチカルスキャン法を用いた
ワイコーコーポレーション（ＷＹＫＯＣＯＲＰＯＲＡＴ
ＩＯＮ）製、型式ＲＳＴ ＰＬＵＳ、対物レンズの倍率
１．５を用いて、ウエーハエッジからウエーハの中央方
向へ測定し、ウエーハエッジからウエーハ中央方向７．
３ｍｍ×円周方向５．４ｍｍを測定範囲として測定を行
った。
大きさを測定する方法として、表面高さ方向分解能０．
１ｎｍ以下、水平方向分解能０．１μｍ〜１２．７μｍ
の範囲で、ステップ段差或いは面粗さの測定が可能な、
光学的位相シフト法及びバーチカルスキャン法を用いた
ワイコーコーポレーション（ＷＹＫＯＣＯＲＰＯＲＡＴ
ＩＯＮ）製、型式ＲＳＴ ＰＬＵＳ、対物レンズの倍率
１．５を用いて、ウエーハエッジからウエーハの中央方
向へ測定し、ウエーハエッジからウエーハ中央方向７．
３ｍｍ×円周方向５．４ｍｍを測定範囲として測定を行
った。
【００１８】前記剥がしたウエーハの貼り合わせ面上に
おけるウエーハエッジからウエーハ中央方向７．３ｍｍ
の範囲を測定した測定値のうち、ウエーハエッジから
２．３ｍｍ程度の位置における測定値を除いたウエーハ
周辺部分からウエーハ中央方向へ測定領域５ｍｍ□の範
囲で仮想平面を想定して、その部分における凹形状の大
きさ（Ｐ−Ｖ値）を求めた。
おけるウエーハエッジからウエーハ中央方向７．３ｍｍ
の範囲を測定した測定値のうち、ウエーハエッジから
２．３ｍｍ程度の位置における測定値を除いたウエーハ
周辺部分からウエーハ中央方向へ測定領域５ｍｍ□の範
囲で仮想平面を想定して、その部分における凹形状の大
きさ（Ｐ−Ｖ値）を求めた。
【００１９】図１及び図２は前記剥がしたウエーハの貼
り合わせ面周辺部分に存在している凹形状の大きさ（Ｐ
−Ｖ値）の測定結果を示す。
り合わせ面周辺部分に存在している凹形状の大きさ（Ｐ
−Ｖ値）の測定結果を示す。
【００２０】図１は気泡発生がない貼り合わせウエーハ
を剥がして測定したウエーハの貼り合わせ面上の測定位
置と前記剥がしたウエーハに存在する凹形状の大きさを
示すＰ−Ｖ値の変化を示し、図２は気泡発生が顕著であ
った貼り合わせウエーハを剥がして測定したウエーハの
貼り合わせ面上の測定位置と前記剥がしたウエーハに存
在する凹形状の大きさを示すＰ−Ｖ値の変化を示す。
を剥がして測定したウエーハの貼り合わせ面上の測定位
置と前記剥がしたウエーハに存在する凹形状の大きさを
示すＰ−Ｖ値の変化を示し、図２は気泡発生が顕著であ
った貼り合わせウエーハを剥がして測定したウエーハの
貼り合わせ面上の測定位置と前記剥がしたウエーハに存
在する凹形状の大きさを示すＰ−Ｖ値の変化を示す。
【００２１】図１に示すように気泡発生がない貼り合せ
ウエーハを剥がして測定したウエーハの貼り合わせ面周
辺部分においては、測定位置に拘らずＰ−Ｖ値１５ｎｍ
以下の大きさの凹形状が測定された。
ウエーハを剥がして測定したウエーハの貼り合わせ面周
辺部分においては、測定位置に拘らずＰ−Ｖ値１５ｎｍ
以下の大きさの凹形状が測定された。
【００２２】図２に示すように、気泡発生が顕著であっ
た貼り合わせウエーハを剥がして測定したウエーハの貼
り合わせ面周辺部分においては、ウエーハエッジからウ
エーハ中央方向５ｍｍ〜６ｍｍの位置でＰ−Ｖ値２０ｎ
ｍ〜９０ｎｍの大きさの凹形状が測定された。
た貼り合わせウエーハを剥がして測定したウエーハの貼
り合わせ面周辺部分においては、ウエーハエッジからウ
エーハ中央方向５ｍｍ〜６ｍｍの位置でＰ−Ｖ値２０ｎ
ｍ〜９０ｎｍの大きさの凹形状が測定された。
【００２３】この結果から、気泡発生がない貼り合わせ
半導体ウエーハの面周辺部分に存在している凹形状の大
きさはＰ−Ｖ値１５ｎｍ以下であり、気泡発生が顕著な
貼り合わせ半導体ウエーハの面周辺部分に存在している
凹形状の大きさはＰ−Ｖ値１５ｎｍ以上であることが確
認された。
半導体ウエーハの面周辺部分に存在している凹形状の大
きさはＰ−Ｖ値１５ｎｍ以下であり、気泡発生が顕著な
貼り合わせ半導体ウエーハの面周辺部分に存在している
凹形状の大きさはＰ−Ｖ値１５ｎｍ以上であることが確
認された。
【００２４】次に、貼り合わせる前のウエーハ主面周辺
部分に存在している凹形状の大きさを前記凹形状の大き
さを測定する方法を用いて測定し、ウエーハエッジから
ウエーハ中央方向５ｍｍ□の範囲におけるウエーハ主面
上に存在している凹形状の大きさがＰ−Ｖ値１５ｎｍ以
上であるウエーハと、ウエーハ主面上に存在している凹
形状の大きさがＰ−Ｖ値１５ｎｍ以下であるウエーハを
それぞれ選定し、同じ大きさ（同Ｐ−Ｖ値）の凹形状が
存在している２枚のウエーハの主面同士を接着して貼り
合わせ半導体ウエーハを製造した。
部分に存在している凹形状の大きさを前記凹形状の大き
さを測定する方法を用いて測定し、ウエーハエッジから
ウエーハ中央方向５ｍｍ□の範囲におけるウエーハ主面
上に存在している凹形状の大きさがＰ−Ｖ値１５ｎｍ以
上であるウエーハと、ウエーハ主面上に存在している凹
形状の大きさがＰ−Ｖ値１５ｎｍ以下であるウエーハを
それぞれ選定し、同じ大きさ（同Ｐ−Ｖ値）の凹形状が
存在している２枚のウエーハの主面同士を接着して貼り
合わせ半導体ウエーハを製造した。
【００２５】前記各大きさ（各Ｐ−Ｖ値）の凹形状が存
在する貼り合わせ半導体ウエーハの周辺部分における気
泡発生率を前記超音波探傷法にて測定した。
在する貼り合わせ半導体ウエーハの周辺部分における気
泡発生率を前記超音波探傷法にて測定した。
【００２６】図３に各貼り合わせウエーハに存在する凹
形状の大きさ（Ｐ−Ｖ値）と気泡の発生率の変化を示
す。
形状の大きさ（Ｐ−Ｖ値）と気泡の発生率の変化を示
す。
【００２７】図３に示すように、ウエーハ周辺部分に存
在する凹形状が大きい（Ｐ−Ｖ値が大きい）貼り合せウ
エーハほど気泡の発生率は高くなり、ウエーハ周辺部分
に存在する凹形状が小さい（Ｐ−Ｖ値が小さい）貼り合
わせウエーハほど気泡の発生率が低くなった。
在する凹形状が大きい（Ｐ−Ｖ値が大きい）貼り合せウ
エーハほど気泡の発生率は高くなり、ウエーハ周辺部分
に存在する凹形状が小さい（Ｐ−Ｖ値が小さい）貼り合
わせウエーハほど気泡の発生率が低くなった。
【００２８】前記測定結果から、ウエーハ主面周辺部分
に存在する凹形状の大きさと気泡の発生率には相関関係
があり、凹形状が大きくなる程、気泡の発生率が高くな
ることが確認された。
に存在する凹形状の大きさと気泡の発生率には相関関係
があり、凹形状が大きくなる程、気泡の発生率が高くな
ることが確認された。
【００２９】次に、前述した凹形状の大きさを測定する
方法により、貼り合わせる前のウエーハ主面周辺部分に
存在する凹形状の大きさを、ウエーハ主面周辺から測定
領域５ｍｍ□で測定し、ウエーハに存在している凹形状
がＰ−Ｖ値１５ｎｍ以上のウエーハと、ウエーハに存在
している凹形状がＰ−Ｖ値１５ｎｍ以下のエーハを各々
９６枚ずつ選定し、同じＰ−Ｖ値を有する凹形状が存在
している２枚のウエーハ同士を接着して、Ｐ−Ｖ値１５
ｎｍ以上の凹形状が存在する貼り合わせ半導体ウエーハ
を４８枚、同じくＰ−Ｖ値１５ｎｍ以下の凹形状が存在
する貼り合わせ半導体ウエーハを４８枚製造した。
方法により、貼り合わせる前のウエーハ主面周辺部分に
存在する凹形状の大きさを、ウエーハ主面周辺から測定
領域５ｍｍ□で測定し、ウエーハに存在している凹形状
がＰ−Ｖ値１５ｎｍ以上のウエーハと、ウエーハに存在
している凹形状がＰ−Ｖ値１５ｎｍ以下のエーハを各々
９６枚ずつ選定し、同じＰ−Ｖ値を有する凹形状が存在
している２枚のウエーハ同士を接着して、Ｐ−Ｖ値１５
ｎｍ以上の凹形状が存在する貼り合わせ半導体ウエーハ
を４８枚、同じくＰ−Ｖ値１５ｎｍ以下の凹形状が存在
する貼り合わせ半導体ウエーハを４８枚製造した。
【００３０】そして、各貼り合わせ半導体ウエーハの周
辺部分における気泡発生率を前記超音波探傷法にて測定
した。
辺部分における気泡発生率を前記超音波探傷法にて測定
した。
【００３１】Ｐ−Ｖ値１５ｎｍ以上の凹形状が存在する
ウエーハ同士を接着した貼り合わせウエーハ４８枚中、
気泡が発生した貼り合わせウエーハは４２枚であり、８
７．５％の確率で気泡が発生したことが測定された。
ウエーハ同士を接着した貼り合わせウエーハ４８枚中、
気泡が発生した貼り合わせウエーハは４２枚であり、８
７．５％の確率で気泡が発生したことが測定された。
【００３２】一方、Ｐ−Ｖ値１５ｎｍ以下の凹形状が存
在するウエーハ同士を接着した貼り合わせウエーハ４８
枚中、気泡が発生した貼り合わせウエーハは僅か５枚で
あり、気泡発生率は約１０．５％に抑えられた。
在するウエーハ同士を接着した貼り合わせウエーハ４８
枚中、気泡が発生した貼り合わせウエーハは僅か５枚で
あり、気泡発生率は約１０．５％に抑えられた。
【００３３】このことから、ウエーハ主面周辺部分に存
在している凹形状の大きさがＰ−Ｖ値で１５ｎｍ以下で
あるウエーハを用いて貼り合わせ半導体ウエーハを形成
すると、気泡発生率の少ない貼り合せ半導体ウエーハが
得られることが確認された。
在している凹形状の大きさがＰ−Ｖ値で１５ｎｍ以下で
あるウエーハを用いて貼り合わせ半導体ウエーハを形成
すると、気泡発生率の少ない貼り合せ半導体ウエーハが
得られることが確認された。
【００３４】次に、前述した凹形状の大きさを測定する
方法を用いて、ウエーハ主面中央部分に存在する凹形状
の大きさを、ウエーハ主面中央部分の測定領域５ｍｍ□
で測定し、ウエーハに存在している凹形状の大きさがＰ
−Ｖ値１５ｎｍ以下であるウエーハと、ウエーハに存在
している凹形状の大きさがＰ−Ｖ値１５ｎｍ以上である
ウエーハをそれぞれ選定し、同じ大きさの凹形状が存在
している２枚のウエーハ同士を接着して貼り合わせ半導
体ウエーハを製造した。
方法を用いて、ウエーハ主面中央部分に存在する凹形状
の大きさを、ウエーハ主面中央部分の測定領域５ｍｍ□
で測定し、ウエーハに存在している凹形状の大きさがＰ
−Ｖ値１５ｎｍ以下であるウエーハと、ウエーハに存在
している凹形状の大きさがＰ−Ｖ値１５ｎｍ以上である
ウエーハをそれぞれ選定し、同じ大きさの凹形状が存在
している２枚のウエーハ同士を接着して貼り合わせ半導
体ウエーハを製造した。
【００３５】そして、各貼り合わせ半導体ウエーハの貼
り合わせ面間中央部分における気泡の発生率を前記超音
波探傷法にて測定した。
り合わせ面間中央部分における気泡の発生率を前記超音
波探傷法にて測定した。
【００３６】その結果、ウエーハ主面中央部分にＰ−Ｖ
値１５ｎｍ以上の凹形状が存在する２枚のウエーハを接
着した貼り合わせウエーハは、凹形状部分に気泡が発生
していることが確認され、一方、ウエーハ主面中央部分
にＰ−Ｖ値１５ｎｍ以下の凹形状が存在する２枚のウエ
ーハを接着した貼り合わせウエーハは、気泡発生が確認
されず、凹形状部分においても気泡の発生は確認されな
かった。
値１５ｎｍ以上の凹形状が存在する２枚のウエーハを接
着した貼り合わせウエーハは、凹形状部分に気泡が発生
していることが確認され、一方、ウエーハ主面中央部分
にＰ−Ｖ値１５ｎｍ以下の凹形状が存在する２枚のウエ
ーハを接着した貼り合わせウエーハは、気泡発生が確認
されず、凹形状部分においても気泡の発生は確認されな
かった。
【００３７】このことから、ウエーハ主面中央部分に存
在している凹形状の大きさが、所定の測定範囲で、Ｐ−
Ｖ値１５ｎｍ以下のウエーハを選定して、前記ウエーハ
２枚を接着して貼り合わせ半導体ウエーハを形成する
と、貼り合わせウエーハ面間中央部分において気泡が発
生しないことが確認された。
在している凹形状の大きさが、所定の測定範囲で、Ｐ−
Ｖ値１５ｎｍ以下のウエーハを選定して、前記ウエーハ
２枚を接着して貼り合わせ半導体ウエーハを形成する
と、貼り合わせウエーハ面間中央部分において気泡が発
生しないことが確認された。
【００３８】図４（ａ）〜（ｃ）は、ウエーハ表面の任
意位置における測定領域１ｍｍ□〜５ｍｍ□の範囲で測
定された凹形状の大きさがＰ−Ｖ値で１５ｎｍ以下であ
るウエーハを用いて、貼り合わせ半導体ウエーハを形成
する貼り合わせ工程を示す断面図である。
意位置における測定領域１ｍｍ□〜５ｍｍ□の範囲で測
定された凹形状の大きさがＰ−Ｖ値で１５ｎｍ以下であ
るウエーハを用いて、貼り合わせ半導体ウエーハを形成
する貼り合わせ工程を示す断面図である。
【００３９】図５（ａ）〜（ｃ）は、図４に示す貼り合
わせ工程における平面図である。図４（ａ）及び図５
（ａ）に示すように、ウエーハ主面に存在する凹形状の
大きさがＰ−Ｖ値１５ｎｍ以下であるウエーハ１，１同
士を選定し、図４（ｂ）及び図５（ｂ）に示すように前
記ウエーハ１，１を接着すると、ウエーハ１，１表面に
存在するＰ−Ｖ値１５ｎｍ以下の凹形状部分において
は、ウエーハ表面の他の平坦部分における接着速度に影
響されずに、ウエーハ面間に空気等の気体が残存するこ
となく双方のウエーハが接着される。このため、図４
（ｃ）及び図５（ｃ）に示すように、ボイドフリーの貼
り合わせ半導体ウエーハ２を得ることができる。
わせ工程における平面図である。図４（ａ）及び図５
（ａ）に示すように、ウエーハ主面に存在する凹形状の
大きさがＰ−Ｖ値１５ｎｍ以下であるウエーハ１，１同
士を選定し、図４（ｂ）及び図５（ｂ）に示すように前
記ウエーハ１，１を接着すると、ウエーハ１，１表面に
存在するＰ−Ｖ値１５ｎｍ以下の凹形状部分において
は、ウエーハ表面の他の平坦部分における接着速度に影
響されずに、ウエーハ面間に空気等の気体が残存するこ
となく双方のウエーハが接着される。このため、図４
（ｃ）及び図５（ｃ）に示すように、ボイドフリーの貼
り合わせ半導体ウエーハ２を得ることができる。
【００４０】図６（ａ）〜（ｃ）は、ウエーハ表面の任
意位置における測定領域１ｍｍ□〜５ｍｍ□の範囲で測
定された凹形状の大きさがＰ−Ｖ値が１５ｎｍ以上であ
るウエーハを用いて、貼り合わせ半導体ウエーハを形成
する貼り合わせ工程を示す断面図である。
意位置における測定領域１ｍｍ□〜５ｍｍ□の範囲で測
定された凹形状の大きさがＰ−Ｖ値が１５ｎｍ以上であ
るウエーハを用いて、貼り合わせ半導体ウエーハを形成
する貼り合わせ工程を示す断面図である。
【００４１】図７（ａ）〜（ｃ）は、図６に示す貼り合
わせ工程における平面図である。
わせ工程における平面図である。
【００４２】図６（ａ）及び図７（ａ）に示すように、
ウエーハ主面に存在する凹形状５の大きさがＰ−Ｖ値１
５ｎｍ以上であるウエーハ３，３を選定し、図６（ｂ）
及び図７（ｂ）に示すように前記ウエーハ３，３を接着
すると、ウエーハ３，３上の凹形状５部分と他の平坦部
分の接着速度が異なることから、前記凹形状５部分に空
気等の気体がとり残されて周囲の平坦部分が先に接着さ
れ、そのため、凹形状５部分に気泡が発生し、特に、ウ
エーハ３，３主面の周辺部分では、ウエーハ主面中央部
分よりもウエーハの接着速度が速くなることにより、凹
形状５部分に空気等が取り残されて気泡が発生する率が
多くなる。図６（ｃ）及び図７（ｃ）に示すように、前
記理由によりＰ−Ｖ値１５ｎｍ以上の凹形状が存在する
２枚のウエーハを接着して形成した貼り合わせウエーハ
には気泡（ボイド）６が発生する。
ウエーハ主面に存在する凹形状５の大きさがＰ−Ｖ値１
５ｎｍ以上であるウエーハ３，３を選定し、図６（ｂ）
及び図７（ｂ）に示すように前記ウエーハ３，３を接着
すると、ウエーハ３，３上の凹形状５部分と他の平坦部
分の接着速度が異なることから、前記凹形状５部分に空
気等の気体がとり残されて周囲の平坦部分が先に接着さ
れ、そのため、凹形状５部分に気泡が発生し、特に、ウ
エーハ３，３主面の周辺部分では、ウエーハ主面中央部
分よりもウエーハの接着速度が速くなることにより、凹
形状５部分に空気等が取り残されて気泡が発生する率が
多くなる。図６（ｃ）及び図７（ｃ）に示すように、前
記理由によりＰ−Ｖ値１５ｎｍ以上の凹形状が存在する
２枚のウエーハを接着して形成した貼り合わせウエーハ
には気泡（ボイド）６が発生する。
【００４３】このように、ウエーハ主面上の任意位置に
おける測定領域１ｍｍ□〜５ｍｍ□の範囲で測定され
た、ウエーハ主面に存在する凹形状の大きさがＰ−Ｖ値
１５ｎｍ以下であるウエーハを選択して、それらのウエ
ーハを用いて貼り合わせ半導体ウエーハを製造すると、
貼り合わせ面間に気泡の発生がない貼り合わせ半導体ウ
エーハを得ることができる。
おける測定領域１ｍｍ□〜５ｍｍ□の範囲で測定され
た、ウエーハ主面に存在する凹形状の大きさがＰ−Ｖ値
１５ｎｍ以下であるウエーハを選択して、それらのウエ
ーハを用いて貼り合わせ半導体ウエーハを製造すると、
貼り合わせ面間に気泡の発生がない貼り合わせ半導体ウ
エーハを得ることができる。
【００４４】図示の具体例は半導体ウエーハを直接接着
して形成する貼り合わせ半導体ウエーハを示したが、誘
電体層を介在させてもウエーハ主面に存在する凹形状が
Ｐ−Ｖ値で１５ｎｍ以下であるウエーハを選択的に用い
ることにより、同様にボイドフリーの貼り合わせ半導体
ウエーハを得ることができる。
して形成する貼り合わせ半導体ウエーハを示したが、誘
電体層を介在させてもウエーハ主面に存在する凹形状が
Ｐ−Ｖ値で１５ｎｍ以下であるウエーハを選択的に用い
ることにより、同様にボイドフリーの貼り合わせ半導体
ウエーハを得ることができる。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
ウエーハ主面上の任意位置における被測定領域が、１ｍ
ｍ□〜５ｍｍ□の範囲において測定される表面の凹形状
の大きさがＰ−Ｖ値で１５ｎｍ以下であるウエーハを選
択的に用いて貼り合わせ半導体ウエーハを製造すること
により、貼り合わせ界面におけるボイドの発生を防止す
ることができ、ボイドフリーの高品位な貼り合わせ半導
体ウエーハを得ることができる。
ウエーハ主面上の任意位置における被測定領域が、１ｍ
ｍ□〜５ｍｍ□の範囲において測定される表面の凹形状
の大きさがＰ−Ｖ値で１５ｎｍ以下であるウエーハを選
択的に用いて貼り合わせ半導体ウエーハを製造すること
により、貼り合わせ界面におけるボイドの発生を防止す
ることができ、ボイドフリーの高品位な貼り合わせ半導
体ウエーハを得ることができる。
【００４６】また、選択的に半導体ウエーハを使用して
貼り合せ半導体ウエーハを製造するため、製造歩留りを
向上させることも可能となる。
貼り合せ半導体ウエーハを製造するため、製造歩留りを
向上させることも可能となる。
【００４７】このように、本発明によれば、信頼性を高
めたボイドフリーの貼り合わせ半導体ウエーハを提供す
ることを可能とする。
めたボイドフリーの貼り合わせ半導体ウエーハを提供す
ることを可能とする。
【図１】気泡発生のない貼り合わせ半導体ウエーハを剥
がして測定したウエーハ貼り合わせ面上の測定位置と前
記ウエーハに存在する凹形状のＰ−Ｖ値の変化を示す図
である。
がして測定したウエーハ貼り合わせ面上の測定位置と前
記ウエーハに存在する凹形状のＰ−Ｖ値の変化を示す図
である。
【図２】気泡が発生した貼り合わせ半導体ウエーハを剥
がして測定したウエーハ貼り合わせ面上の測定位置と前
記ウエーハに存在する凹形状のＰ−Ｖ値の変化を示す図
である。
がして測定したウエーハ貼り合わせ面上の測定位置と前
記ウエーハに存在する凹形状のＰ−Ｖ値の変化を示す図
である。
【図３】貼り合わせ半導体ウエーハに存在する凹形状の
Ｐ−Ｖ値と気泡の発生率の変化を示す図である。
Ｐ−Ｖ値と気泡の発生率の変化を示す図である。
【図４】ウエーハ主面にＰ−Ｖ値１５ｎｍ以下の凹形状
が存在するウエーハを用いて製造する貼り合わせウエー
ハの貼り合わせ工程を示す断面図である。
が存在するウエーハを用いて製造する貼り合わせウエー
ハの貼り合わせ工程を示す断面図である。
【図５】図４に示す貼り合わせ工程における平面図であ
る。
る。
【図６】ウエーハ主面にＰ−Ｖ値１５ｎｍ以上の凹形状
が存在するウエーハを用いて製造する貼り合わせウエー
ハの貼り合わせ工程を示す断面図である。
が存在するウエーハを用いて製造する貼り合わせウエー
ハの貼り合わせ工程を示す断面図である。
【図７】図６に示す貼り合せ工程における平面図であ
る。
る。
１ 半導体ウエーハ ２ 貼り合わせ半導体ウエーハ ３ 半導体ウエーハ ４ 貼り合わせ半導体ウエーハ ５ 凹形状 ６ 気泡（ボイド）
Claims (1)
- 【請求項１】第１の半導体ウエーハと第２の半導体ウエ
ーハを接着することにより形成される貼り合わせ半導体
ウエーハの製造方法において、第１の半導体ウエーハ及
び第２の半導体ウエーハは主面が鏡面研磨されるととも
に、この研磨された第１の半導体ウエーハ及び第２の半
導体ウエーハの主面上にの任意の位置における被測定領
域が１ｍｍ□〜５ｍｍ□の範囲において、表面凹形状
が、Ｐ−Ｖ値で１５ｎｍ以下であるものを用いて貼り合
わせ半導体ウエーハを形成することを特徴とする貼り合
わせ半導体ウエーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3947796A JPH09232197A (ja) | 1996-02-27 | 1996-02-27 | 貼り合わせ半導体ウエーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3947796A JPH09232197A (ja) | 1996-02-27 | 1996-02-27 | 貼り合わせ半導体ウエーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232197A true JPH09232197A (ja) | 1997-09-05 |
Family
ID=12554154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3947796A Pending JPH09232197A (ja) | 1996-02-27 | 1996-02-27 | 貼り合わせ半導体ウエーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232197A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004021433A1 (ja) * | 2002-08-27 | 2004-03-11 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウエーハの製造方法 |
| WO2004055871A1 (ja) * | 2002-12-13 | 2004-07-01 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウエーハの製造方法 |
| JP2004186226A (ja) * | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| WO2006059586A1 (ja) * | 2004-11-30 | 2006-06-08 | Shin-Etsu Handotai Co., Ltd. | 直接接合ウェーハの製造方法及び直接接合ウェーハ |
| WO2010109712A1 (ja) * | 2009-03-25 | 2010-09-30 | シャープ株式会社 | 半導体装置用の絶縁基板、及び、半導体装置 |
| CN104051317B (zh) * | 2013-03-14 | 2017-08-29 | 国际商业机器公司 | 晶片到晶片的熔接结合卡盘 |
-
1996
- 1996-02-27 JP JP3947796A patent/JPH09232197A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004021433A1 (ja) * | 2002-08-27 | 2004-03-11 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウエーハの製造方法 |
| JP2004186226A (ja) * | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| WO2004055871A1 (ja) * | 2002-12-13 | 2004-07-01 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウエーハの製造方法 |
| US7276427B2 (en) | 2002-12-13 | 2007-10-02 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
| WO2006059586A1 (ja) * | 2004-11-30 | 2006-06-08 | Shin-Etsu Handotai Co., Ltd. | 直接接合ウェーハの製造方法及び直接接合ウェーハ |
| JP2006156770A (ja) * | 2004-11-30 | 2006-06-15 | Shin Etsu Handotai Co Ltd | 直接接合ウェーハの製造方法及び直接接合ウェーハ |
| US7521334B2 (en) | 2004-11-30 | 2009-04-21 | Shin-Etsu Handotai Co., Ltd. | Method for producing direct bonded wafer and direct bonded wafer |
| WO2010109712A1 (ja) * | 2009-03-25 | 2010-09-30 | シャープ株式会社 | 半導体装置用の絶縁基板、及び、半導体装置 |
| CN104051317B (zh) * | 2013-03-14 | 2017-08-29 | 国际商业机器公司 | 晶片到晶片的熔接结合卡盘 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US5344524A (en) | SOI substrate fabrication | |
| US5659192A (en) | SOI substrate fabrication | |
| JP3986575B2 (ja) | ３次元集積回路の製造方法 | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US7435662B2 (en) | Method for manufacturing SOI wafer | |
| JPH09232197A (ja) | 貼り合わせ半導体ウエーハの製造方法 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JP3632531B2 (ja) | 半導体基板の製造方法 | |
| EP0968081A1 (en) | Flattening process for bonded semiconductor substrates | |
| KR970012965A (ko) | Soi 웨이퍼 및 그의 제조 방법 | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JPH07183477A (ja) | 半導体基板の製造方法 | |
| JP2959704B2 (ja) | 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ | |
| JP2930194B2 (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JPH02237121A (ja) | 半導体装置の製造方法 | |
| WO2019142700A1 (ja) | 貼り合わせウェーハの製造方法、貼り合わせウェーハ | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| JPH03180070A (ja) | 半導体装置及びその製造方法 | |
| JP3030545B2 (ja) | 接合ウエーハの製造方法 | |
| KR0119275B1 (ko) | 기판접합기술을 이용한 서로 다른 활성층 두께를 갖는 soi구조의 기판 제조방법 | |
| KR100327326B1 (ko) | 에스오아이웨이퍼의제조방법 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Effective date: 20040806 Free format text: JAPANESE INTERMEDIATE CODE: A7425 |
|
| A977 | Report on retrieval |
Effective date: 20050920 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061017 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20070116 Free format text: JAPANESE INTERMEDIATE CODE: A02 |