JP7138218B2 - ボンディングウェハ構造及びその製造方法 - Google Patents

ボンディングウェハ構造及びその製造方法 Download PDF

Info

Publication number
JP7138218B2
JP7138218B2 JP2021116239A JP2021116239A JP7138218B2 JP 7138218 B2 JP7138218 B2 JP 7138218B2 JP 2021116239 A JP2021116239 A JP 2021116239A JP 2021116239 A JP2021116239 A JP 2021116239A JP 7138218 B2 JP7138218 B2 JP 7138218B2
Authority
JP
Japan
Prior art keywords
bonding
silicon carbide
layer
carbide layer
wafer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021116239A
Other languages
English (en)
Other versions
JP2022022124A (ja
Inventor
英汝 施
偉立 ▲ウー▼
宏章 羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2022022124A publication Critical patent/JP2022022124A/ja
Application granted granted Critical
Publication of JP7138218B2 publication Critical patent/JP7138218B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Ceramic Products (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本開示は、半導体ボンディング技術に関し、具体的には、ボンディングウェハ構造及びその製造方法に関する。
エピタキシーは、半導体層を形成するため、ウェハ上に新しい結晶を成長させる技術を指す。エピタキシャル処理によって形成されたフィルムは、高純度及び良好な厚み制御等の利点を有するので、エピタキシーは、無線周波数（ＲＦ）装置又は電源装置の製造において広く用いられている。
しかしながら、普及しているエピタキシャル成長ウェハ又はインゴットにおいて、種結晶に隣接するエピタキシャル構造は、欠陥及び高ストレスのために、通常、廃棄され、比較的良質なエピタキシャル構造のみが維持される。その結果、無駄なコストが増加する。
本開示は、コストを削減でき、ボンディングのための基板において低質な炭化珪素ウェハを使用可能なボンディングウェハ構造を提供する。
本開示は、また、無線周波数装置又は電源装置のエピタキシャル処理のためのボンディングウェハ構造が製造される、ボンディングウェハ構造の製造方法を提供する。
本開示のボンディングウェハ構造は、支持基板と、ボンディング層と、炭化珪素層と、を備える。ボンディング層は、支持基板の表面上に形成され、炭化珪素層は、ボンディング層にボンディングされる。炭化珪素層の炭素面は、ボンディング層に直接接触する。炭化珪素層は、１０００ｅａ／ｃｍ２から２００００ｅａ／ｃｍ２の基底面転位（ＢＰＤ）、支持基板の総厚みばらつき（ＴＴＶ）よりも大きい総厚みばらつき、及び支持基板の直径以下の直径を有する。ボンディングウェハ構造は、１０μｍ未満のＴＴＶ、３０μｍ未満のボウ、及び６０μｍ未満のワープを有する。
本開示の一の実施の形態においては、前記ボンディング層は、５０℃から２００℃の軟化点、１００μｍ未満の厚さ、１０％未満の均一性を有する。
本開示の一つの実施の形態において、支持基板は、３μｍ未満のＴＴＶ、２０μｍ未満のボウ、４０μｍ未満のワープ、及び１６０ＧＰａより大きいヤング率を有する。
本開示の一つの実施の形態において、支持基板は、単層又は多層構造を有し、ボンディング層は、単層又は多層構造を有する。
本開示の一つの実施の形態において、炭化珪素層及び支持基板は、１ｍｍ未満の同心度を有する。
本開示の一つの実施の形態において、ボンディングウェハ構造は、炭化珪素層のシリコン面にボンディングされるエピタキシー炭化珪素基板を更に備える。エピタキシー炭化珪素基板は、炭化珪素層のＢＰＤよりも小さいＢＰＤを有し、炭化珪素層の応力よりも小さい応力を有する。
本開示の一つの実施の形態において、ボンディングウェハ構造は、エピタキシー炭化珪素基板内に形成されるイオン注入領域を更に備える。イオン注入領域は、エピタキシー炭化珪素基板と炭化珪素層とのボンディング面から約１μｍ以内に位置する。
本開示の一つの実施の形態において、炭化珪素層は、５００μｍ未満の厚さを有し、ボンディングウェハ構造は、２０００μｍ未満の厚さを有する。
本開示のボンディングウェハ構造の製造方法は、以下を含む。支持基板の表面にコーティングを行い、ボンディング層を形成する。ボンディング層に炭化珪素層の炭素面をボンディングする。炭化珪素層は、支持基板のＴＴＶより大きいＴＴＶ、支持基板の直径以下の直径、及び１０００ｅａ／ｃｍ２から２００００ｅａ／ｃｍ２のＢＰＤを有する。ボンディング前の炭化珪素層は、７５μｍより大きいボウを有し、１５０μｍより大きいワープを有する。次に、炭化珪素層の厚みを低減するため、炭化珪素層のシリコン面を研削する。ボンディングウェハ構造を得るため、研削の後に炭化珪素層のシリコン面を研磨する。ボンディングウェハ構造は、１０μｍ未満のＴＴＶ、３０μｍ未満のボウ、及び６０μｍ未満のワープを有する。
本開示の別の実施の形態において、ボンディング層上への炭化珪素層の炭素面のボンディングする方法は、以下を含む。支持基板の平面を炭化珪素層の平面と位置合わせする。
本開示の別の実施の形態において、ボンディング層上への炭化珪素層の炭素面のボンディングの負荷は、８ｋｇｆから１０ｋｇｆである。
本開示の別の実施の形態において、ボンディング層上に炭化珪素層の炭素面をボンディングした後、ボンディング層の残留物を除去し、支持基板をクリーニングする、ことを更に含む。
本開示の別の実施の形態において、研削によって低減された炭化珪素層の厚さは、５μｍから１２μｍである。
本開示の別の実施の形態において、ボンディング前の炭化珪素層及び研削後のボンディングウェハ構造は、ボウの変化（Δボウ）が８０μｍより大きく、ワープの変化（Δワープ）が１６０μｍより大きい。
本開示の別の実施の形態において、コーティングを行い、ボンディング層を形成する方法は、以下を含む。１１０℃から１３０℃の温度で、支持基板の表面にワックスをスピンコーティングする。
本開示の別の実施の形態においては、以下を更に含んでよい。炭化珪素層のシリコン面を研削する前に、共にボンディングされる支持基板、ボンディング層、及び炭化珪素層のＴＴＶを測定する。測定したＴＴＶが１０μｍ未満である場合、続くステップを行う。測定したＴＴＶが１０μｍ以上である場合、以下を含んでよい。ボンディング層と炭化珪素層とを除去し、次に、支持基板の表面にコーティングを行い、ボンディング層を再び形成する。
本開示の別の実施の形態において、研磨は、粗い研磨と微細研磨と、を含む。
以上に基づき、本開示のボンディングウェハ構造は、低質（高応力）の炭化珪素層が既存の支持基板の一部を置き換えるように設けられる、３層構造を有する。この炭化珪素層は、エピタキシャル成長の後に除去される廃棄物である。ボンディング構造において炭化珪素層を用いることで、支持基板の材料コスト及び無駄なコストを削減することができるのみならず、炭化珪素層をエピタキシー炭化珪素基板に直接ボンディングできるので、ウェハボンディングの歩留まりを向上させることができる。本開示のボンディングウェハ構造は、電源装置又は無線周波数（ＲＦ）装置の製造プロセスへの適用に好適である。
以上の説明をより具体的なものとするため、以下に実施の形態を添付の図面とともに詳細に説明する。
本開示の第１の実施の形態に係るボンディングウェハ構造の概略的な断面図である。
本開示の第１の実施の形態に係る別のボンディングウェハ構造の概略的な断面図である。
本開示の第２の実施の形態に係るボンディングウェハ構造の製造フローチャートである。
第２の実施の形態のステップＳ３０２についての概略的な立体図である。
本開示の例示的な実施の形態を、図面を参照して以下に包括的に説明するが、本開示は様々な態様で実施可能であり、本明細書に開示する実施の形態に限定されるべきものではない。明確化のため、領域、部分及び層の寸法や厚みは、実際のスケールに基づいて描かれたものではない。本開示に対する理解を容易にするため、同一の構成要素には、以下、同一の参照番号を付す。
図１は、本開示の第１の実施の形態に係るボンディングウェハ構造の概略的な断面図である。
図１を参照すると、第１の実施の形態のボンディングウェハ構造１００は、基本的に、支持基板１０２と、ボンディング層１０４と、炭化珪素層１０６と、を備える。支持基板１０２は、高い剛性を有し、処理中に容易に変形せず、曲げられず、又は破損しない強固な材料から形成された基板である。強固な材料の例は、１６０ＧＰａより大きいヤング率を有する材料、好ましくは、１８０ＧＰａより大きいヤング率を有する材料である。一つの実施の形態において、支持基板１０２は、例えば、３μｍ未満、好ましくは、１μｍ未満の総厚みばらつき（ＴＴＶ）を有する。支持基板１０２は、例えば、２０μｍ未満、好ましくは、１５μｍ未満のボウを有する。支持基板１０２は、例えば、４０μｍ未満、好ましくは、３０μｍ未満のワープを有する。例えば、支持基板１０２は、シリコン基板、サファイヤ基板、セラミック基板又はこれらの組み合わせである。換言すると、支持基板１０２は、単層又は多層構造を有してよい。ボンディング層１０４は、支持基板１０２の表面上に形成される。ボンディング層１０４は、例えば、５０℃から２００℃、好ましくは、８０℃から１５０℃の軟化点を有する。ボンディング層１０４の軟化点を上記の範囲内に設定することで、支持基板１０２及び炭化珪素層１０６を、単に高温方法によってその後に容易に互いに分離することができる。ボンディング層１０４は、例えば、１００μｍ未満、好ましくは、１０μｍから２０μｍの厚さを有する。ボンディング層１０４は、例えば、１０％未満、好ましくは、５％未満の均一性を有する。例えば、ボンディング層１０４の材料は、ワックス又は固定接着剤であってよい。ボンディングにおいて支持基板１０２及び炭化珪素層１０６を調整して位置合わせする必要があるという点を考慮し、好ましくは、比較的高い流動性を有するワックスがボンディング層１０４の材料と用いられる。しかしながら、本開示はこの場合に限定されない。支持基板１０２及び炭化珪素層１０６が正確に位置合わせされた場合、ＵＶ接着剤等の固定接着剤がボンディング層１０４の材料として用いられてよい。また、ボンディング層１０４は、単層又は多層構造を有してよい。
再度図１を参照すると、炭化珪素層１０６は、ボンディング層１０４にボンディングされる、つまり、炭化珪素層１０６は、ボンディング層１０４を介して支持基板１０２上に固定される。炭化珪素層１０６の炭素面１０６ａは、ボンディング層１０４と直接接触する。炭化珪素層１０６のシリコン面１０６ｂは、露出され、他のエピタキシー基板（図示せず）との後のボンディングに用いられてよい。炭化珪素層１０６は、１０００ｅａ／ｃｍ２から２００００ｅａ／ｃｍ２、例えば、４０００ｅａ／ｃｍ２から１００００ｅａ／ｃｍ２の基底面転位（ＢＰＤ）を有する。炭化珪素層１０６は、支持基板１０２の総厚みはらつき（ＴＴＶ）よりも大きなＴＴＶを有する。炭化珪素層１０６は、支持基板１０２の直径以下の直径を有する。例えば、ボンディング前の炭化珪素層１０６は、１０μｍ未満、好ましくは、５μｍ未満のＴＴＶを有する。しかしながら、ボンディング前の炭化珪素層１０６は、例えば、７５μｍより大きい又は１００μｍより大きいボウを有し、１５０μｍより大きい、又は２００μｍより大きいワープを有する。ボンディング前の炭化珪素層１０６が、ボウ及びワープの両方において比較的大きい理由は、種結晶に隣接する高応力高炭化珪素ウェハを採用するからである。しかしながら、ボンディング後のボンディングウェハ構造１００は、１０μｍ未満のＴＴＶ、３０μｍ未満のボウ及び６０μｍ未満のワープを有するので、ボンディングウェハ構造１００は、電源装置線周波数（ＲＦ）装置用のエピタキシャル処理に用いることができる。一つの実施の形態において、ボンディングウェハ構造１００は、３μｍ未満のＴＴＶ、２０μｍ未満のボウ、及び４０μｍ未満のワープを有し得る。本実施の形態においては、炭化珪素層１０６は、例えば、５００μｍ未満、好ましくは、４００μｍ未満の厚さを有する。ボンディングウェハ構造１００は、例えば、２０００μｍ未満、好ましくは、１０００μｍ未満の厚さを有する。また、炭化珪素層１０６及び支持基板１０２の同心度は、例えば、１ｍｍ未満、好ましくは、０.５ｍｍ未満である。
図２は、本開示の第１の実施の形態に係る別のボンディングウェハ構造の概略的な断面図である。図１内の参照番号と同一の参照番号は、同一又は類似の要素を示し、同一又は類似の要素については、図１の説明を参照することで理解可能であり、重複した説明を省略する。
図２において、ボンディングウェハ構造２００は、炭化珪素層１０６のシリコン面１０６ｂにボンディングされたエピタキシー炭化珪素基板２０２を備えてよい。エピタキシー炭化珪素基板２０２は、炭化珪素層１０６のＢＰＤよりも低いＢＰＤ、及び炭化珪素層１０６の応力よりも小さな応力を有する。また、イオン注入領域２０４（つまり、破線によって示された領域）は、エピタキシー炭化珪素基板２０２内に形成されてよい。イオン注入領域２０４は、エピタキシー炭化珪素基板２０２と炭化珪素層１０６との間でボンディング面２０６に近接する。一つの実施の形態において、イオン注入領域２０４とボンディング面２０６との間の距離ｓは、例えば、１μｍ以内である。イオン注入領域２０４がエピタキシー炭化珪素基板２０２内において比較的脆い構造を生じさせるので、エピタキシー炭化珪素基板２０２及び炭化珪素層１０６は、その後に容易にイオン注入領域２０４から互いに分離することができる。
図３は、本開示の第２の実施の形態に係る、ボンディングウェハ構造を製造するフローチャートである。
図３を参照すると、最初に、コーティングを行い、支持基板の表面上にボンディング層を形成するステップＳ３００が行われる。ボンディング層は、例えば、５０℃から２００℃、好ましくは、８０℃から１５０℃の軟化点を有する。ワックスがボンディング層の材料として用いられる場合、液体ワックスが、１１０℃から１３０℃の温度で支持基板の表面にスピンコーティングされてよい。支持基板は、例えば、１６０ＧＰａより大きい、好ましくは、１８０ＧＰａより大きいヤング率、例えば、３μｍ未満、好ましくは、１μｍ未満のＴＴＶ、例えば、２０μｍ未満、好ましくは、１５μｍ未満のボウ、及び例えば、４０μｍ未満、好ましくは、３０μｍ未満のワープを有する。支持基板は、例えば、シリコン基板、サファイヤ基板、セラミック基板、又はそれらの組み合わせである。また、支持基板は、単層又は多層構造を有してよい。ボンディング層は、例えば、１００μｍ未満、好ましくは、１０μｍから２０μｍの厚さと、例えば、１０％未満、好ましくは、５％未満の均一性とを有する。
次に、炭化珪素層の炭素面をボンディング層上にボンディングするステップＳ３０２が行われる。炭化珪素層は、支持基板のＴＴＶよりも大きいＴＴＶを有する。炭化珪素層は、支持基板の直径以下の直径を有する。炭化珪素層は、１０００ｅａ／ｃｍ２から２００００ｅａ／ｃｍ２、例えば、４０００ｅａ／ｃｍ２から１００００ｅａ／ｃｍ２のＢＰＤを有する。炭化珪素層は、例えば、５００μｍ未満、好ましくは、４００μｍ未満の厚さを有する。ボンディング前の炭化珪素層は、１０μｍ未満、好ましくは、５μｍ未満のＴＴＶを有するが、７５μｍより大きい、例えば、１００μｍより大きいボウ、及び１５０μｍより大きい、例えば、２００μｍより大きいワープを有する。本実施の形態において、炭化珪素層をボンディングする方法は、図４に示す通りである。支持基板１０２の平面１０２ａは、炭化珪素層１０６平面１０６ｃと位置合わせされ、それによって続く処理において平面に生じるチッピングを低減する。明確化のため、図４においてボンディング層を省略する。上記のボンディングの負荷は、例えば８ｋｇｆより大きく、好ましくは、８ｋｇｆから１０ｋｇｆである。ステップＳ３０２の後、炭化珪素層と支持基板との同心度は、例えば、１ｍｍ未満であり、好ましくは、０.５ｍｍ未満である。
続いて、炭化珪素層の厚さを低減するため、炭化珪素層のシリコン面を研削するステップＳ３０４が行われる。研削によって低減された炭化珪素層の厚さは、例えば、５μｍから１２μｍであり、好ましくは、８μｍから１２μｍである。従って、シリコン面は、５μｍ未満、好ましくは、１μｍ未満のＴＴＶを有し、研削後のウェハは、全体として、比較的平坦で比較的良好な形状を有する。
次に、ボンディングウェハ構造を得るため、研削後の炭化珪素層のシリコン面を研磨するステップＳ３０６が行われる。研磨は、粗い研磨及び微細研磨を含む。従って、シリコン面は、２μｍ未満、好ましくは、１μｍ未満の幾何学的なＴＴＶを有する。一つの実施の形態において、粗い研磨及び微細研磨後の粗さＲａは、以下のとおりである。
１．粗い研磨の後、４.６７の曇り、及び０.１ｎｍから０.１９ｎｍのＲａが得られる。
２.微細研磨の後、４.１６から４.１９の曇り、及び０.１３ｎｍから０.０６２ｎｍのＲａが得られる。
ステップＳ３０６の後、ボンディングウェハ構造は、１０μｍ未満（例えば、３μｍ未満）のＴＴＶ、３０μｍ未満（例えば、２０μｍ未満）のボウを有し、また、ワープは、６０μｍ未満（例えば、４０μｍ未満）である。換言すると、ボンディングの前の炭化珪素層及び研磨後のボンディングウェハ構造は、ボウについて、４５μｍ、好ましくは、８０μｍより大きい変化（Δボウ）を有する。ボンディングの前の炭化珪素層及び研磨の後のボンディングウェハ構造は、ワープについて、９０μｍ、好ましくは、１６０μｍより大きい変化（Δワープ）を有する。ボンディングウェハ構造は、例えば、２０００μｍ未満、好ましくは１０００μｍ未満の厚さを有する。
また、ステップＳ３０２の後、最初に、ボンディング層の残留物を除去し、支持基板をクリーニングにするステップＳ３０８が行われる。
続くエピタキシャル処理の歩留まりを考慮し、ステップＳ３０４の前に、共にボンディングされる支持基板、ボンディング層及び炭化珪素層のＴＴＶを測定するステップＳ３１０が行われてよい。続いて、ステップＳ３１２において、ＴＴＶが１０μｍ未満である場合、続くステップＳ３０４が行われる。あるいは、ＴＴＶが１０μｍ以上である場合、最初に、ボンディング層と炭化珪素層とが除去されるステップＳ３１４が行われる。次に、処理はステップＳ３００に戻り、コーティングが行われ、別のボンディング層がオリジナルの支持基板の表面上に形成される。ステップＳ３１０は、ステップＳ３０２又はステップＳ３０８の後に行われてよい。
以下は、本開示の効果の検証のためのいくつかの実験についての説明である。しかしながら、本開示は以下の内容に限定されない。
分析方法
１.厚さ：ウェハの厚みを、非接触機器（ＭＸ-２０３／ＦＲＴ／ＡＤＥ７０００）によって測定した。
２.ＴＴＶ：ボウ及びワープ。測定を非接触機器によって行った。
３.ＢＰＤ：測定を自動光学検査（ＡＯＩ）によって行い、密度を計算した。
（実験例１）
ステップ１）ワックスを、室温で炭化珪素層及びシリコン基板の表面上にスピンコートし（厚さは限定されておらず、本処理における固定体に依拠）、得られた結果物を１２０℃の加熱プレートに配置し、６０秒間加熱した。
ステップ２）炭化珪素層とシリコン基板とを、シリコン基板の平面が炭化珪素層の平面と位置合わせされるように互いにボンディングし、８ｋｇｆより大きい負荷を加えつつ、６０秒間放置した。炭化珪素層は、約４０４８ｅａ／ｃｍ２のＢＰＤを有した。
ステップ３）炭化珪素層のシリコン面を約５μｍに研削した。
ステップ４）研削後の炭化珪素層のシリコン面を、３５℃から６０℃で研磨した。温度をこの範囲内に設定することで、ウェハエッジ剥離を防止することができ、十分な除去量が確保できる。研磨による除去量は約１μｍであり、ボンディングウェハ構造が得られた。
シリコン基板及び炭化珪素層単体（ボンディング前）を、平面特性について測定し、結果を以下の表１に示す。次に、各ステップ２、３、及び４の後、全構造を平面特性について測定し、結果を以下の表１に示す。
（実験例２）
炭化珪素層が約４００２ｅａ／ｃｍ２のＢＰＤを有したという点を除き、ボンディングウェハ構造を実験例１と同様の方法で準備した。次に、各ステージでの構造を平面特性について測定し、結果を以下の表１に示す。
（実験例３）
炭化珪素層が約３９５７ｅａ／ｃｍ２のＢＰＤを有したという点を除き、ボンディングウェハ構造を実験例１と同様の方法で準備した。次に、各ステージでの構造を平面特性について測定し、結果を以下の表１に示す。
Figure 0007138218000001
上記表から明らかなように、ボンディング前の炭化珪素層単体は、ボウ及びワープの両方が比較的大きかった（それぞれ、１００より大きい、及び２００より大きい）。実験例１から３において、ステップ２のボンディングの後、ボウ及びワープは、大幅に低減された（それぞれ、約２０未満及び約４０未満）。従って、ボンディングウェハ構造は、電源装置又は無線周波数（ＲＦ）装置のエピタキシャル処理に用いることが可能である。
要約すると、本開示のボンディングウェハ構造では、低質（高応力）な炭化珪素層が、既存の支持基板の一部と置き換えられるために用いられ、エピタキシー炭化珪素基板に直接ボンディングされる。また、上記のボンディング処理の後のボンディングウェハ構造において、支持基板及び低質な炭化珪素層は、単に高温方法によって互いに分離可能であり、これは、支持基板の再利用を可能にする。従って、支持基板の材料コストだけでなく、低質ＳｉＣエピタキシャルウェハを廃棄するコストも削減できる。更に、本開示において、高い平坦度を有するボンディングウェハ構造は、ボンディング処理を行うことを容易にし、ウェハボンディングの歩留まりを向上させ、電源装置又は無線周波数装置のエピタキシャル処理への適用に好適である。
本開示の技術的範囲から逸脱せずに、開示した実施の形態の構造に様々な応用及び変更を行うことが可能な点、当業者にとって明らかである。以上に鑑み、本開示は、特許請求の範囲及びその均等の範囲内の応用及び変更も包含することを意図している。
本発明に係るボンディングウェハ構造及びその製造方法は、電源装置又は無線周波数装置のエピタキシャル処理に適用されてよい。
１００、２００ ボンディングウェハ構造
１０２ 支持基板
１０４ ボンディング層
１０６ 炭化珪素層
１０６ａ 炭素面
１０６ｂ シリコン面
１０６ｃ、１０２ａ 平面
２０２ エピタキシー炭化珪素基板
２０４ イオン注入領域
２０６ ボンディング面
Ｓ 距離
Ｓ３００、Ｓ３０２、Ｓ３０４、Ｓ３０６、Ｓ３０８、Ｓ３１０、Ｓ３１２、Ｓ３１４ ステップ

Claims (17)

  1. 支持基板と、
    前記支持基板の表面上に形成されるボンディング層と、
    前記ボンディング層にボンディングされる炭化珪素層と、
    を備えるボンディングウェハ構造であって、
    前記炭化珪素層の炭素面は、前記ボンディング層に直接接触し、
    前記炭化珪素層は、１０００ｅａ／ｃｍ２から２００００ｅａ／ｃｍ２の基底面転位（ＢＰＤ）を有し、
    前記炭化珪素層は、前記支持基板の総厚みばらつき（ＴＴＶ）よりも大きい総厚みばらつきを有し、
    前記炭化珪素層は、前記支持基板の直径以下の直径を有し、
    前記ボンディングウェハ構造は、１０μｍ未満のＴＴＶを有し、３０μｍ未満のボウを有し、６０μｍ未満のワープを有する、
    ことを特徴とするボンディングウェハ構造。
  2. 前記炭化珪素層は、５００μｍ未満の厚さを有し、
    前記ボンディングウェハ構造は、２０００μｍ未満の厚さを有する、
    ことを特徴とする請求項１に記載のボンディングウェハ構造。
  3. 前記ボンディング層は、５０℃から２００℃の軟化点、１００μｍ未満の厚さ、１０％未満の均一性を有する、ことを特徴とする請求項１に記載のボンディングウェハ構造。
  4. 前記支持基板は、３μｍ未満のＴＴＶ、２０μｍ未満のボウ、４０μｍ未満のワープ、１６０ＧＰａより大きいヤング率を有する、ことを特徴とする請求項１に記載のボンディングウェハ構造。
  5. 前記支持基板は、単層又は多層構造を有し、
    前記ボンディング層は、単層又は多層構造を有する、
    ことを特徴とする請求項１に記載のボンディングウェハ構造。
  6. 前記炭化珪素層及び前記支持基板は、１ｍｍ未満の同心度を有する、ことを特徴とする請求項１に記載のボンディングウェハ構造。
  7. 前記炭化珪素層のシリコン面にボンディングされるエピタキシー炭化珪素基板を更に備え、
    前記エピタキシー炭化珪素基板は、炭化珪素層のＢＰＤよりも小さいＢＰＤを有し、
    前記エピタキシー炭化珪素基板は、前記炭化珪素層の応力よりも小さい応力を有する、
    ことを特徴とする請求項１に記載のボンディングウェハ構造。
  8. 前記エピタキシー炭化珪素基板内に形成されるイオン注入領域を更に備え、
    前記イオン注入領域は、前記エピタキシー炭化珪素基板と前記炭化珪素層とのボンディング面から１μｍ以内に位置する、
    ことを特徴とする請求項７に記載のボンディングウェハ構造。
  9. 支持基板の表面にコーティングを行い、ボンディング層を形成することと、
    前記ボンディング層に炭化珪素層の炭素面をボンディングすることであって、前記炭化珪素層は、前記支持基板のＴＴＶより大きいＴＴＶを有し、前記炭化珪素層は、前記支持基板の直径以下の直径を有し、前記炭化珪素層は、１０００ｅａ／ｃｍ２から２００００ｅａ／ｃｍ２のＢＰＤを有し、ボンディング前の前記炭化珪素層は、７５μｍより大きいボウを有し、１５０μｍより大きいワープを有する、前記ボンディング層に炭化珪素層の炭素面をボンディングすることと、
    前記炭化珪素層の厚みを低減するために、前記炭化珪素層のシリコン面を研削することと、
    ボンディングウェハ構造を得るために、前記研削の後に前記炭化珪素層の前記シリコン面を研磨することであって、前記ボンディングウェハ構造は、１０μｍ未満のＴＴＶを有し、３０μｍ未満のボウを有し、６０μｍ未満のワープを有する、前記研削の後に前記炭化珪素層の前記シリコン面を研磨することと、
    ことを特徴とするボンディングウェハ構造の製造方法。
  10. 前記ボンディング層上に前記炭化珪素層の前記炭素面をボンディングすることは、前記支持基板の平面を前記炭化珪素層の平面と位置合わせする、ことを含む、ことを特徴とする請求項９に記載のボンディングウェハ構造の製造方法。
  11. 前記ボンディング層上に前記炭化珪素層の前記炭素面のボンディングすることの負荷は、８ｋｇｆから１０ｋｇｆである、ことを特徴とする請求項９に記載のボンディングウェハ構造の製造方法。
  12. 前記ボンディング層上に前記炭化珪素層の前記炭素面をボンディングした後、前記ボンディング層の残留物を除去し、前記支持基板をクリーニングする、ことを更に含む、ことを特徴とする請求項９に記載のボンディングウェハ構造の製造方法。
  13. 前記研削によって低減された後の前記炭化珪素層の厚さは、５μｍから１２μｍである、ことを特徴とする請求項９に記載のボンディングウェハ構造の製造方法。
  14. 前記ボンディング前の前記炭化珪素層及び前記研削後の前記ボンディングウェハ構造は、ボウの変化（Δボウ）が８０μｍより大きく）、ワープの変化（Δワープ）が１６０μｍより大きい、ことを特徴とする請求項９に記載のボンディングウェハ構造の製造方法。
  15. 前記コーティングを行い、前記ボンディング層を形成することは、１１０℃から１３０℃の温度で、前記支持基板の表面にワックスをスピンコーティングすることを含む、ことを特徴とする請求項９に記載のボンディングウェハ構造の製造方法。
  16. 前記炭化珪素層の前記シリコン面を研削する前に、
    共にボンディングされる前記支持基板、前記ボンディング層、及び前記炭化珪素層のＴＴＶを測定し、
    前記測定したＴＴＶが１０μｍ未満であることに応じて、続くステップを行う、あるいは前記測定したＴＴＶが１０μｍ以上であることに応じて、前記ボンディング層と前記炭化珪素層とを除去し、次に、前記支持基板の表面にコーティングを行い、ボンディング層を形成することを再度行う、ことを含む、
    ことを特徴とする請求項９に記載のボンディングウェハ構造の製造方法。
  17. 前記研磨は、粗い研磨と微細研磨と、を含む、ことを特徴とする請求項９に記載のボンディングウェハ構造の製造方法。
JP2021116239A 2020-07-24 2021-07-14 ボンディングウェハ構造及びその製造方法 Active JP7138218B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109125054A TWI745001B (zh) 2020-07-24 2020-07-24 接合用晶片結構及其製造方法
TW109125054 2020-07-24

Publications (2)

Publication Number Publication Date
JP2022022124A JP2022022124A (ja) 2022-02-03
JP7138218B2 true JP7138218B2 (ja) 2022-09-15

Family

ID=79586248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021116239A Active JP7138218B2 (ja) 2020-07-24 2021-07-14 ボンディングウェハ構造及びその製造方法

Country Status (5)

Country Link
US (1) US11757003B2 (ja)
JP (1) JP7138218B2 (ja)
CN (1) CN113972134A (ja)
FR (1) FR3112891B1 (ja)
TW (1) TWI745001B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119792A1 (ja) 2009-04-15 2010-10-21 住友電気工業株式会社 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
JP2017034254A (ja) 2015-07-31 2017-02-09 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ ウェハ構造体の形成方法、半導体デバイスの形成方法およびウェハ構造体
JP2017145150A (ja) 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN104876180A (zh) 2015-04-29 2015-09-02 中国科学院半导体研究所 材料扩散互溶实现碳化硅键合的方法
JP6544166B2 (ja) * 2015-09-14 2019-07-17 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
CN105590996A (zh) 2016-02-23 2016-05-18 河源市众拓光电科技有限公司 湿法剥离中防止垂直结构led衬底被腐蚀的方法
CN107464786B (zh) 2017-08-23 2019-10-01 成都海威华芯科技有限公司 一种改善6英寸SiC晶圆翘曲度的方法
TWI660076B (zh) * 2017-10-06 2019-05-21 環球晶圓股份有限公司 碳化矽晶體及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119792A1 (ja) 2009-04-15 2010-10-21 住友電気工業株式会社 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
JP2017034254A (ja) 2015-07-31 2017-02-09 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ ウェハ構造体の形成方法、半導体デバイスの形成方法およびウェハ構造体
JP2017145150A (ja) 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US11757003B2 (en) 2023-09-12
US20220028977A1 (en) 2022-01-27
JP2022022124A (ja) 2022-02-03
CN113972134A (zh) 2022-01-25
TWI745001B (zh) 2021-11-01
FR3112891A1 (fr) 2022-01-28
TW202205456A (zh) 2022-02-01
FR3112891B1 (fr) 2023-06-16

Similar Documents

Publication Publication Date Title
KR100755999B1 (ko) 반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼
EP0355913B1 (en) Method of manufacturing a device
KR100712042B1 (ko) 웨이퍼의 제조 방법
WO2017047508A1 (ja) ＳｉＣ複合基板の製造方法
TWI798236B (zh) 高熱傳導性之元件基板及其製造方法
JP2007284283A (ja) ＧａＮ単結晶基板の加工方法及びＧａＮ単結晶基板
JP2004087690A (ja) 機械研磨を行う方法
JP7138218B2 (ja) ボンディングウェハ構造及びその製造方法
JP4953154B2 (ja) ダイヤモンド基板およびその製造方法
JP7439415B2 (ja) 圧電性基板、圧電性基板の製造方法、及び複合基板
KR20190004754A (ko) 캐리어 기판에의 다이아몬드 웨이퍼의 본딩
JP2604488B2 (ja) 接合ウエハおよびその製造方法
JP2006100406A (ja) Ｓｏｉウェーハの製造方法
JP2512243B2 (ja) 半導体素子形成用基板の製造方法
CN108565333A (zh) 一种双面带电极的超薄晶片及其制备方法
US20230253459A1 (en) SiC EPITAXIAL SUBSTRATE AND METHOD OF MANUFACTURING THE SAME
JP2001110765A (ja) 高精度ウェーハとその製造方法
JP2003103457A (ja) 研磨用ワーク保持盤及びワークの研磨装置及び研磨方法
JP2023064715A (ja) 応力緩和及び損傷回復のために薄いｓｉｃウエハに適用されるｃｍｐ処理
JPH11340443A (ja) Ｓｏｉウエーハの作製方法およびｓｏｉウエーハ
JP2003103455A (ja) ワーク保持盤並びにワークの研磨装置及び研磨方法
CN115497873A (zh) 半导体器件的制作方法以及半导体器件
JP2010272574A (ja) 窒化ガリウム基板の製造方法
JPH0346315A (ja) 半導体基板の製造方法
JP2016222525A (ja) 単結晶基板から層を移動させるための方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7138218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150