JP7138218B2 - Bonding wafer structure and manufacturing method thereof - Google Patents
Bonding wafer structure and manufacturing method thereof Download PDFInfo
- Publication number
- JP7138218B2 JP7138218B2 JP2021116239A JP2021116239A JP7138218B2 JP 7138218 B2 JP7138218 B2 JP 7138218B2 JP 2021116239 A JP2021116239 A JP 2021116239A JP 2021116239 A JP2021116239 A JP 2021116239A JP 7138218 B2 JP7138218 B2 JP 7138218B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- silicon carbide
- layer
- carbide layer
- wafer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 176
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 131
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 131
- 239000000758 substrate Substances 0.000 claims description 95
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 238000005498 polishing Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 51
- 239000000463 material Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Ceramic Products (AREA)
Description
本開示は、半導体ボンディング技術に関し、具体的には、ボンディングウェハ構造及びその製造方法に関する。 FIELD OF THE DISCLOSURE The present disclosure relates to semiconductor bonding technology, and more particularly to a bonded wafer structure and method of manufacturing the same.
エピタキシーは、半導体層を形成するため、ウェハ上に新しい結晶を成長させる技術を指す。エピタキシャル処理によって形成されたフィルムは、高純度及び良好な厚み制御等の利点を有するので、エピタキシーは、無線周波数(RF)装置又は電源装置の製造において広く用いられている。 Epitaxy refers to the technique of growing new crystals on a wafer to form semiconductor layers. Epitaxy is widely used in the manufacture of radio frequency (RF) devices or power supplies because films formed by epitaxial processing have advantages such as high purity and good thickness control.
しかしながら、普及しているエピタキシャル成長ウェハ又はインゴットにおいて、種結晶に隣接するエピタキシャル構造は、欠陥及び高ストレスのために、通常、廃棄され、比較的良質なエピタキシャル構造のみが維持される。その結果、無駄なコストが増加する。 However, in popular epitaxially grown wafers or ingots, epitaxial structures adjacent to the seed crystal are usually discarded due to defects and high stress, and only relatively good epitaxial structures are maintained. As a result, unnecessary costs increase.
本開示は、コストを削減でき、ボンディングのための基板において低質な炭化珪素ウェハを使用可能なボンディングウェハ構造を提供する。 The present disclosure provides a bonding wafer structure that reduces costs and allows the use of low quality silicon carbide wafers in the substrate for bonding.
本開示は、また、無線周波数装置又は電源装置のエピタキシャル処理のためのボンディングウェハ構造が製造される、ボンディングウェハ構造の製造方法を提供する。 The present disclosure also provides a method of manufacturing a bonded wafer structure, wherein the bonded wafer structure is manufactured for epitaxial processing of radio frequency devices or power supplies.
本開示のボンディングウェハ構造は、支持基板と、ボンディング層と、炭化珪素層と、を備える。ボンディング層は、支持基板の表面上に形成され、炭化珪素層は、ボンディング層にボンディングされる。炭化珪素層の炭素面は、ボンディング層に直接接触する。炭化珪素層は、1000ea/cm2から20000ea/cm2の基底面転位(BPD)、支持基板の総厚みばらつき(TTV)よりも大きい総厚みばらつき、及び支持基板の直径以下の直径を有する。ボンディングウェハ構造は、10μm未満のTTV、30μm未満のボウ、及び60μm未満のワープを有する。 A bonded wafer structure of the present disclosure comprises a support substrate, a bonding layer, and a silicon carbide layer. A bonding layer is formed on the surface of the support substrate, and the silicon carbide layer is bonded to the bonding layer. The carbon face of the silicon carbide layer directly contacts the bonding layer. The silicon carbide layer has a basal plane dislocation (BPD) of 1000 ea/cm 2 to 20000 ea/cm 2 , a total thickness variation greater than the support substrate total thickness variation (TTV), and a diameter equal to or less than the support substrate diameter. The bonded wafer structure has a TTV of less than 10 μm, a bow of less than 30 μm, and a warp of less than 60 μm.
本開示の一の実施の形態においては、前記ボンディング層は、50℃から200℃の軟化点、100μm未満の厚さ、10%未満の均一性を有する。 In one embodiment of the present disclosure, the bonding layer has a softening point of 50° C. to 200° C., a thickness of less than 100 μm, and a uniformity of less than 10%.
本開示の一つの実施の形態において、支持基板は、3μm未満のTTV、20μm未満のボウ、40μm未満のワープ、及び160GPaより大きいヤング率を有する。 In one embodiment of the present disclosure, the support substrate has a TTV less than 3 μm, a bow less than 20 μm, a warp less than 40 μm, and a Young's modulus greater than 160 GPa.
本開示の一つの実施の形態において、支持基板は、単層又は多層構造を有し、ボンディング層は、単層又は多層構造を有する。 In one embodiment of the present disclosure, the support substrate has a single-layer or multi-layer structure, and the bonding layer has a single-layer or multi-layer structure.
本開示の一つの実施の形態において、炭化珪素層及び支持基板は、1mm未満の同心度を有する。 In one embodiment of the present disclosure, the silicon carbide layer and supporting substrate have a concentricity of less than 1 mm.
本開示の一つの実施の形態において、ボンディングウェハ構造は、炭化珪素層のシリコン面にボンディングされるエピタキシー炭化珪素基板を更に備える。エピタキシー炭化珪素基板は、炭化珪素層のBPDよりも小さいBPDを有し、炭化珪素層の応力よりも小さい応力を有する。 In one embodiment of the present disclosure, the bonded wafer structure further comprises an epitaxial silicon carbide substrate bonded to the silicon side of the silicon carbide layer. The epitaxial silicon carbide substrate has a BPD that is less than the BPD of the silicon carbide layer and has a stress that is less than the stress of the silicon carbide layer.
本開示の一つの実施の形態において、ボンディングウェハ構造は、エピタキシー炭化珪素基板内に形成されるイオン注入領域を更に備える。イオン注入領域は、エピタキシー炭化珪素基板と炭化珪素層とのボンディング面から約1μm以内に位置する。 In one embodiment of the present disclosure, the bonded wafer structure further comprises an ion implanted region formed within the epitaxial silicon carbide substrate. The ion-implanted region is located within about 1 μm from the bonding surface of the epitaxial silicon carbide substrate and the silicon carbide layer.
本開示の一つの実施の形態において、炭化珪素層は、500μm未満の厚さを有し、ボンディングウェハ構造は、2000μm未満の厚さを有する。 In one embodiment of the present disclosure, the silicon carbide layer has a thickness of less than 500 μm and the bonding wafer structure has a thickness of less than 2000 μm.
本開示のボンディングウェハ構造の製造方法は、以下を含む。支持基板の表面にコーティングを行い、ボンディング層を形成する。ボンディング層に炭化珪素層の炭素面をボンディングする。炭化珪素層は、支持基板のTTVより大きいTTV、支持基板の直径以下の直径、及び1000ea/cm2から20000ea/cm2のBPDを有する。ボンディング前の炭化珪素層は、75μmより大きいボウを有し、150μmより大きいワープを有する。次に、炭化珪素層の厚みを低減するため、炭化珪素層のシリコン面を研削する。ボンディングウェハ構造を得るため、研削の後に炭化珪素層のシリコン面を研磨する。ボンディングウェハ構造は、10μm未満のTTV、30μm未満のボウ、及び60μm未満のワープを有する。 A method of manufacturing a bonded wafer structure of the present disclosure includes the following. A bonding layer is formed by coating the surface of the supporting substrate. Bonding the carbon face of the silicon carbide layer to the bonding layer. The silicon carbide layer has a TTV greater than that of the support substrate, a diameter equal to or less than the diameter of the support substrate, and a BPD of 1000 ea/cm 2 to 20000 ea/cm 2 . The silicon carbide layer before bonding has a bow greater than 75 μm and a warp greater than 150 μm. Next, the silicon surface of the silicon carbide layer is ground to reduce the thickness of the silicon carbide layer. After grinding, the silicon side of the silicon carbide layer is polished to obtain a bonded wafer structure. The bonded wafer structure has a TTV of less than 10 μm, a bow of less than 30 μm, and a warp of less than 60 μm.
本開示の別の実施の形態において、ボンディング層上への炭化珪素層の炭素面のボンディングする方法は、以下を含む。支持基板の平面を炭化珪素層の平面と位置合わせする。 In another embodiment of the present disclosure, a method of bonding a carbon face of a silicon carbide layer onto a bonding layer includes the following. Align the plane of the support substrate with the plane of the silicon carbide layer.
本開示の別の実施の形態において、ボンディング層上への炭化珪素層の炭素面のボンディングの負荷は、8kgfから10kgfである。 In another embodiment of the present disclosure, the load for bonding the carbon side of the silicon carbide layer onto the bonding layer is 8 kgf to 10 kgf.
本開示の別の実施の形態において、ボンディング層上に炭化珪素層の炭素面をボンディングした後、ボンディング層の残留物を除去し、支持基板をクリーニングする、ことを更に含む。 In another embodiment of the present disclosure, after bonding the carbon side of the silicon carbide layer onto the bonding layer, further comprising removing residue of the bonding layer and cleaning the support substrate.
本開示の別の実施の形態において、研削によって低減された炭化珪素層の厚さは、5μmから12μmである。 In another embodiment of the present disclosure, the thickness of the silicon carbide layer reduced by grinding is 5 μm to 12 μm.
本開示の別の実施の形態において、ボンディング前の炭化珪素層及び研削後のボンディングウェハ構造は、ボウの変化(Δボウ)が80μmより大きく、ワープの変化(Δワープ)が160μmより大きい。 In another embodiment of the present disclosure, the silicon carbide layer before bonding and the bonded wafer structure after grinding have a bow change (Δbow) greater than 80 μm and a warp change (Δwarp) greater than 160 μm.
本開示の別の実施の形態において、コーティングを行い、ボンディング層を形成する方法は、以下を含む。110℃から130℃の温度で、支持基板の表面にワックスをスピンコーティングする。 In another embodiment of the present disclosure, a method of applying the coating and forming the bonding layer includes the following. Wax is spin-coated onto the surface of the support substrate at a temperature of 110°C to 130°C.
本開示の別の実施の形態においては、以下を更に含んでよい。炭化珪素層のシリコン面を研削する前に、共にボンディングされる支持基板、ボンディング層、及び炭化珪素層のTTVを測定する。測定したTTVが10μm未満である場合、続くステップを行う。測定したTTVが10μm以上である場合、以下を含んでよい。ボンディング層と炭化珪素層とを除去し、次に、支持基板の表面にコーティングを行い、ボンディング層を再び形成する。 Another embodiment of the present disclosure may further include the following. Before grinding the silicon side of the silicon carbide layer, the TTV of the supporting substrate, the bonding layer and the silicon carbide layer which are bonded together are measured. If the measured TTV is less than 10 μm, perform the following steps. If the measured TTV is greater than or equal to 10 μm, it may include: The bonding layer and the silicon carbide layer are removed, and then the surface of the support substrate is coated to form the bonding layer again.
本開示の別の実施の形態において、研磨は、粗い研磨と微細研磨と、を含む。 In another embodiment of the present disclosure, polishing includes coarse polishing and fine polishing.
以上に基づき、本開示のボンディングウェハ構造は、低質(高応力)の炭化珪素層が既存の支持基板の一部を置き換えるように設けられる、3層構造を有する。この炭化珪素層は、エピタキシャル成長の後に除去される廃棄物である。ボンディング構造において炭化珪素層を用いることで、支持基板の材料コスト及び無駄なコストを削減することができるのみならず、炭化珪素層をエピタキシー炭化珪素基板に直接ボンディングできるので、ウェハボンディングの歩留まりを向上させることができる。本開示のボンディングウェハ構造は、電源装置又は無線周波数(RF)装置の製造プロセスへの適用に好適である。 Based on the above, the bonded wafer structure of the present disclosure has a three-layer structure in which a low quality (high stress) silicon carbide layer is provided to replace a portion of an existing support substrate. This silicon carbide layer is a waste product that is removed after epitaxial growth. The use of the silicon carbide layer in the bonding structure not only reduces the material cost and waste cost of the supporting substrate, but also allows the silicon carbide layer to be directly bonded to the epitaxial silicon carbide substrate, thus improving the yield of wafer bonding. can be made The bonded wafer structure of the present disclosure is suitable for application in power supply or radio frequency (RF) device manufacturing processes.
以上の説明をより具体的なものとするため、以下に実施の形態を添付の図面とともに詳細に説明する。 In order to make the above description more specific, embodiments will be described in detail below together with the accompanying drawings.
本開示の例示的な実施の形態を、図面を参照して以下に包括的に説明するが、本開示は様々な態様で実施可能であり、本明細書に開示する実施の形態に限定されるべきものではない。明確化のため、領域、部分及び層の寸法や厚みは、実際のスケールに基づいて描かれたものではない。本開示に対する理解を容易にするため、同一の構成要素には、以下、同一の参照番号を付す。 Exemplary embodiments of the present disclosure are generally described below with reference to the drawings, but the present disclosure can be embodied in various ways and are limited to the embodiments disclosed herein not what it should be. For clarity, dimensions and thicknesses of regions, portions and layers are not drawn to scale. In order to facilitate understanding of the present disclosure, identical components are given the same reference numerals hereinafter.
図1は、本開示の第1の実施の形態に係るボンディングウェハ構造の概略的な断面図である。 1 is a schematic cross-sectional view of a bonding wafer structure according to a first embodiment of the present disclosure; FIG.
図1を参照すると、第1の実施の形態のボンディングウェハ構造100は、基本的に、支持基板102と、ボンディング層104と、炭化珪素層106と、を備える。支持基板102は、高い剛性を有し、処理中に容易に変形せず、曲げられず、又は破損しない強固な材料から形成された基板である。強固な材料の例は、160GPaより大きいヤング率を有する材料、好ましくは、180GPaより大きいヤング率を有する材料である。一つの実施の形態において、支持基板102は、例えば、3μm未満、好ましくは、1μm未満の総厚みばらつき(TTV)を有する。支持基板102は、例えば、20μm未満、好ましくは、15μm未満のボウを有する。支持基板102は、例えば、40μm未満、好ましくは、30μm未満のワープを有する。例えば、支持基板102は、シリコン基板、サファイヤ基板、セラミック基板又はこれらの組み合わせである。換言すると、支持基板102は、単層又は多層構造を有してよい。ボンディング層104は、支持基板102の表面上に形成される。ボンディング層104は、例えば、50℃から200℃、好ましくは、80℃から150℃の軟化点を有する。ボンディング層104の軟化点を上記の範囲内に設定することで、支持基板102及び炭化珪素層106を、単に高温方法によってその後に容易に互いに分離することができる。ボンディング層104は、例えば、100μm未満、好ましくは、10μmから20μmの厚さを有する。ボンディング層104は、例えば、10%未満、好ましくは、5%未満の均一性を有する。例えば、ボンディング層104の材料は、ワックス又は固定接着剤であってよい。ボンディングにおいて支持基板102及び炭化珪素層106を調整して位置合わせする必要があるという点を考慮し、好ましくは、比較的高い流動性を有するワックスがボンディング層104の材料と用いられる。しかしながら、本開示はこの場合に限定されない。支持基板102及び炭化珪素層106が正確に位置合わせされた場合、UV接着剤等の固定接着剤がボンディング層104の材料として用いられてよい。また、ボンディング層104は、単層又は多層構造を有してよい。
Referring to FIG. 1, the
再度図1を参照すると、炭化珪素層106は、ボンディング層104にボンディングされる、つまり、炭化珪素層106は、ボンディング層104を介して支持基板102上に固定される。炭化珪素層106の炭素面106aは、ボンディング層104と直接接触する。炭化珪素層106のシリコン面106bは、露出され、他のエピタキシー基板(図示せず)との後のボンディングに用いられてよい。炭化珪素層106は、1000ea/cm2から20000ea/cm2、例えば、4000ea/cm2から10000ea/cm2の基底面転位(BPD)を有する。炭化珪素層106は、支持基板102の総厚みはらつき(TTV)よりも大きなTTVを有する。炭化珪素層106は、支持基板102の直径以下の直径を有する。例えば、ボンディング前の炭化珪素層106は、10μm未満、好ましくは、5μm未満のTTVを有する。しかしながら、ボンディング前の炭化珪素層106は、例えば、75μmより大きい又は100μmより大きいボウを有し、150μmより大きい、又は200μmより大きいワープを有する。ボンディング前の炭化珪素層106が、ボウ及びワープの両方において比較的大きい理由は、種結晶に隣接する高応力高炭化珪素ウェハを採用するからである。しかしながら、ボンディング後のボンディングウェハ構造100は、10μm未満のTTV、30μm未満のボウ及び60μm未満のワープを有するので、ボンディングウェハ構造100は、電源装置線周波数(RF)装置用のエピタキシャル処理に用いることができる。一つの実施の形態において、ボンディングウェハ構造100は、3μm未満のTTV、20μm未満のボウ、及び40μm未満のワープを有し得る。本実施の形態においては、炭化珪素層106は、例えば、500μm未満、好ましくは、400μm未満の厚さを有する。ボンディングウェハ構造100は、例えば、2000μm未満、好ましくは、1000μm未満の厚さを有する。また、炭化珪素層106及び支持基板102の同心度は、例えば、1mm未満、好ましくは、0.5mm未満である。
Referring again to FIG. 1 ,
図2は、本開示の第1の実施の形態に係る別のボンディングウェハ構造の概略的な断面図である。図1内の参照番号と同一の参照番号は、同一又は類似の要素を示し、同一又は類似の要素については、図1の説明を参照することで理解可能であり、重複した説明を省略する。 FIG. 2 is a schematic cross-sectional view of another bonding wafer structure according to the first embodiment of the present disclosure; Reference numbers that are the same as those in FIG. 1 indicate the same or similar elements, and the same or similar elements can be understood by referring to the description of FIG. 1, and redundant description is omitted.
図2において、ボンディングウェハ構造200は、炭化珪素層106のシリコン面106bにボンディングされたエピタキシー炭化珪素基板202を備えてよい。エピタキシー炭化珪素基板202は、炭化珪素層106のBPDよりも低いBPD、及び炭化珪素層106の応力よりも小さな応力を有する。また、イオン注入領域204(つまり、破線によって示された領域)は、エピタキシー炭化珪素基板202内に形成されてよい。イオン注入領域204は、エピタキシー炭化珪素基板202と炭化珪素層106との間でボンディング面206に近接する。一つの実施の形態において、イオン注入領域204とボンディング面206との間の距離sは、例えば、1μm以内である。イオン注入領域204がエピタキシー炭化珪素基板202内において比較的脆い構造を生じさせるので、エピタキシー炭化珪素基板202及び炭化珪素層106は、その後に容易にイオン注入領域204から互いに分離することができる。
In FIG. 2, bonded
図3は、本開示の第2の実施の形態に係る、ボンディングウェハ構造を製造するフローチャートである。 FIG. 3 is a flow chart for fabricating a bonded wafer structure according to a second embodiment of the present disclosure.
図3を参照すると、最初に、コーティングを行い、支持基板の表面上にボンディング層を形成するステップS300が行われる。ボンディング層は、例えば、50℃から200℃、好ましくは、80℃から150℃の軟化点を有する。ワックスがボンディング層の材料として用いられる場合、液体ワックスが、110℃から130℃の温度で支持基板の表面にスピンコーティングされてよい。支持基板は、例えば、160GPaより大きい、好ましくは、180GPaより大きいヤング率、例えば、3μm未満、好ましくは、1μm未満のTTV、例えば、20μm未満、好ましくは、15μm未満のボウ、及び例えば、40μm未満、好ましくは、30μm未満のワープを有する。支持基板は、例えば、シリコン基板、サファイヤ基板、セラミック基板、又はそれらの組み合わせである。また、支持基板は、単層又は多層構造を有してよい。ボンディング層は、例えば、100μm未満、好ましくは、10μmから20μmの厚さと、例えば、10%未満、好ましくは、5%未満の均一性とを有する。 Referring to FIG. 3, first, a step S300 of coating and forming a bonding layer on the surface of the supporting substrate is performed. The bonding layer has a softening point of, for example, 50°C to 200°C, preferably 80°C to 150°C. If wax is used as the bonding layer material, the liquid wax may be spin-coated onto the surface of the support substrate at a temperature of 110°C to 130°C. The supporting substrate has a Young's modulus of e.g. greater than 160 GPa, preferably greater than 180 GPa, a TTV of e.g. less than 3 μm, preferably less than 1 μm, a bow of e.g. , preferably with a warp of less than 30 μm. The support substrate is, for example, a silicon substrate, a sapphire substrate, a ceramic substrate, or a combination thereof. Also, the support substrate may have a single-layer or multi-layer structure. The bonding layer has a thickness of, for example, less than 100 μm, preferably 10 μm to 20 μm, and a uniformity of, for example, less than 10%, preferably less than 5%.
次に、炭化珪素層の炭素面をボンディング層上にボンディングするステップS302が行われる。炭化珪素層は、支持基板のTTVよりも大きいTTVを有する。炭化珪素層は、支持基板の直径以下の直径を有する。炭化珪素層は、1000ea/cm2から20000ea/cm2、例えば、4000ea/cm2から10000ea/cm2のBPDを有する。炭化珪素層は、例えば、500μm未満、好ましくは、400μm未満の厚さを有する。ボンディング前の炭化珪素層は、10μm未満、好ましくは、5μm未満のTTVを有するが、75μmより大きい、例えば、100μmより大きいボウ、及び150μmより大きい、例えば、200μmより大きいワープを有する。本実施の形態において、炭化珪素層をボンディングする方法は、図4に示す通りである。支持基板102の平面102aは、炭化珪素層106平面106cと位置合わせされ、それによって続く処理において平面に生じるチッピングを低減する。明確化のため、図4においてボンディング層を省略する。上記のボンディングの負荷は、例えば8kgfより大きく、好ましくは、8kgfから10kgfである。ステップS302の後、炭化珪素層と支持基板との同心度は、例えば、1mm未満であり、好ましくは、0.5mm未満である。
Next, step S302 of bonding the carbon face of the silicon carbide layer onto the bonding layer is performed. The silicon carbide layer has a TTV that is greater than the TTV of the supporting substrate. The silicon carbide layer has a diameter equal to or less than the diameter of the support substrate. The silicon carbide layer has a BPD of 1000 ea/cm 2 to 20000 ea/cm 2 , such as 4000 ea/cm 2 to 10000 ea/cm 2 . The silicon carbide layer has a thickness of, for example, less than 500 μm, preferably less than 400 μm. The silicon carbide layer before bonding has a TTV less than 10 μm, preferably less than 5 μm, but a bow greater than 75 μm, such as greater than 100 μm, and a warp greater than 150 μm, such as greater than 200 μm. In this embodiment, a method of bonding the silicon carbide layer is as shown in FIG. The
続いて、炭化珪素層の厚さを低減するため、炭化珪素層のシリコン面を研削するステップS304が行われる。研削によって低減された炭化珪素層の厚さは、例えば、5μmから12μmであり、好ましくは、8μmから12μmである。従って、シリコン面は、5μm未満、好ましくは、1μm未満のTTVを有し、研削後のウェハは、全体として、比較的平坦で比較的良好な形状を有する。 Subsequently, in order to reduce the thickness of the silicon carbide layer, step S304 of grinding the silicon surface of the silicon carbide layer is performed. The thickness of the silicon carbide layer reduced by grinding is, for example, 5 μm to 12 μm, preferably 8 μm to 12 μm. Therefore, the silicon surface has a TTV of less than 5 μm, preferably less than 1 μm, and the wafer after grinding has a relatively flat and relatively good overall shape.
次に、ボンディングウェハ構造を得るため、研削後の炭化珪素層のシリコン面を研磨するステップS306が行われる。研磨は、粗い研磨及び微細研磨を含む。従って、シリコン面は、2μm未満、好ましくは、1μm未満の幾何学的なTTVを有する。一つの実施の形態において、粗い研磨及び微細研磨後の粗さRaは、以下のとおりである。 Next, in order to obtain a bonding wafer structure, a step S306 of polishing the silicon surface of the ground silicon carbide layer is performed. Polishing includes coarse polishing and fine polishing. The silicon surface therefore has a geometric TTV of less than 2 μm, preferably less than 1 μm. In one embodiment, the roughness Ra after coarse and fine polishing is:
1.粗い研磨の後、4.67の曇り、及び0.1nmから0.19nmのRaが得られる。 1. After rough polishing, a haze of 4.67 and an Ra of 0.1 nm to 0.19 nm are obtained.
2.微細研磨の後、4.16から4.19の曇り、及び0.13nmから0.062nmのRaが得られる。 2. A haze of 4.16 to 4.19 and an Ra of 0.13 nm to 0.062 nm are obtained after fine polishing.
ステップS306の後、ボンディングウェハ構造は、10μm未満(例えば、3μm未満)のTTV、30μm未満(例えば、20μm未満)のボウを有し、また、ワープは、60μm未満(例えば、40μm未満)である。換言すると、ボンディングの前の炭化珪素層及び研磨後のボンディングウェハ構造は、ボウについて、45μm、好ましくは、80μmより大きい変化(Δボウ)を有する。ボンディングの前の炭化珪素層及び研磨の後のボンディングウェハ構造は、ワープについて、90μm、好ましくは、160μmより大きい変化(Δワープ)を有する。ボンディングウェハ構造は、例えば、2000μm未満、好ましくは1000μm未満の厚さを有する。 After step S306, the bonding wafer structure has a TTV of less than 10 μm (eg, less than 3 μm), a bow of less than 30 μm (eg, less than 20 μm), and a warp of less than 60 μm (eg, less than 40 μm). . In other words, the silicon carbide layer before bonding and the bonded wafer structure after polishing have a variation in bow (Δbow) of more than 45 μm, preferably 80 μm. The silicon carbide layer before bonding and the bonded wafer structure after polishing have a change in warp (Δwarp) of more than 90 μm, preferably 160 μm. The bonding wafer structure, for example, has a thickness of less than 2000 μm, preferably less than 1000 μm.
また、ステップS302の後、最初に、ボンディング層の残留物を除去し、支持基板をクリーニングにするステップS308が行われる。 Also after step S302, step S308 is first performed to remove the residue of the bonding layer and clean the support substrate.
続くエピタキシャル処理の歩留まりを考慮し、ステップS304の前に、共にボンディングされる支持基板、ボンディング層及び炭化珪素層のTTVを測定するステップS310が行われてよい。続いて、ステップS312において、TTVが10μm未満である場合、続くステップS304が行われる。あるいは、TTVが10μm以上である場合、最初に、ボンディング層と炭化珪素層とが除去されるステップS314が行われる。次に、処理はステップS300に戻り、コーティングが行われ、別のボンディング層がオリジナルの支持基板の表面上に形成される。ステップS310は、ステップS302又はステップS308の後に行われてよい。 Considering the yield of subsequent epitaxial processing, step S310 of measuring the TTV of the support substrate, bonding layer and silicon carbide layer bonded together may be performed before step S304. Subsequently, in step S312, if the TTV is less than 10 μm, the following step S304 is performed. Alternatively, if the TTV is 10 μm or more, first step S314 is performed in which the bonding layer and the silicon carbide layer are removed. The process then returns to step S300 and coating is performed to form another bonding layer on the surface of the original supporting substrate. Step S310 may be performed after step S302 or step S308.
以下は、本開示の効果の検証のためのいくつかの実験についての説明である。しかしながら、本開示は以下の内容に限定されない。 Below is a description of some experiments for verifying the effects of the present disclosure. However, the present disclosure is not limited to the following.
分析方法 Analysis method
1.厚さ:ウェハの厚みを、非接触機器(MX-203/FRT/ADE7000)によって測定した。 1. Thickness: Wafer thickness was measured by a non-contact instrument (MX-203/FRT/ADE7000).
2.TTV:ボウ及びワープ。測定を非接触機器によって行った。 2. TTV: Bow and Warp. Measurements were made with a non-contact instrument.
3.BPD:測定を自動光学検査(AOI)によって行い、密度を計算した。 3. BPD: Measurements were made by automated optical inspection (AOI) and density was calculated.
(実験例1) (Experimental example 1)
ステップ1)ワックスを、室温で炭化珪素層及びシリコン基板の表面上にスピンコートし(厚さは限定されておらず、本処理における固定体に依拠)、得られた結果物を120℃の加熱プレートに配置し、60秒間加熱した。 Step 1) Spin coat the wax on the surface of the silicon carbide layer and the silicon substrate at room temperature (thickness is not limited, depends on the fixture in this process) and heat the resulting product to 120°C. Placed on plate and heated for 60 seconds.
ステップ2)炭化珪素層とシリコン基板とを、シリコン基板の平面が炭化珪素層の平面と位置合わせされるように互いにボンディングし、8kgfより大きい負荷を加えつつ、60秒間放置した。炭化珪素層は、約4048ea/cm2のBPDを有した。 Step 2) The silicon carbide layer and the silicon substrate were bonded together so that the plane of the silicon substrate was aligned with the plane of the silicon carbide layer, and left for 60 seconds while applying a load greater than 8 kgf. The silicon carbide layer had a BPD of approximately 4048 ea/cm 2 .
ステップ3)炭化珪素層のシリコン面を約5μmに研削した。 Step 3) The silicon surface of the silicon carbide layer was ground to approximately 5 μm.
ステップ4)研削後の炭化珪素層のシリコン面を、35℃から60℃で研磨した。温度をこの範囲内に設定することで、ウェハエッジ剥離を防止することができ、十分な除去量が確保できる。研磨による除去量は約1μmであり、ボンディングウェハ構造が得られた。 Step 4) The silicon surface of the ground silicon carbide layer was polished at 35°C to 60°C. By setting the temperature within this range, wafer edge peeling can be prevented and a sufficient removal amount can be ensured. The amount removed by polishing was about 1 μm, and a bonded wafer structure was obtained.
シリコン基板及び炭化珪素層単体(ボンディング前)を、平面特性について測定し、結果を以下の表1に示す。次に、各ステップ2、3、及び4の後、全構造を平面特性について測定し、結果を以下の表1に示す。
The planar properties of the silicon substrate and the silicon carbide layer alone (before bonding) were measured, and the results are shown in Table 1 below. The entire structure was then measured for planar properties after each of
(実験例2) (Experimental example 2)
炭化珪素層が約4002ea/cm2のBPDを有したという点を除き、ボンディングウェハ構造を実験例1と同様の方法で準備した。次に、各ステージでの構造を平面特性について測定し、結果を以下の表1に示す。 A bonded wafer structure was prepared in a manner similar to Example 1, except that the silicon carbide layer had a BPD of about 4002 ea/cm 2 . The structure at each stage was then measured for planar properties and the results are shown in Table 1 below.
(実験例3) (Experimental example 3)
炭化珪素層が約3957ea/cm2のBPDを有したという点を除き、ボンディングウェハ構造を実験例1と同様の方法で準備した。次に、各ステージでの構造を平面特性について測定し、結果を以下の表1に示す。 A bonded wafer structure was prepared in a manner similar to Example 1, except that the silicon carbide layer had a BPD of about 3957 ea/cm 2 . The structure at each stage was then measured for planar properties and the results are shown in Table 1 below.
上記表から明らかなように、ボンディング前の炭化珪素層単体は、ボウ及びワープの両方が比較的大きかった(それぞれ、100より大きい、及び200より大きい)。実験例1から3において、ステップ2のボンディングの後、ボウ及びワープは、大幅に低減された(それぞれ、約20未満及び約40未満)。従って、ボンディングウェハ構造は、電源装置又は無線周波数(RF)装置のエピタキシャル処理に用いることが可能である。 As can be seen from the above table, the silicon carbide layer alone before bonding had relatively large both bow and warp (greater than 100 and greater than 200, respectively). In Examples 1-3, bow and warp were significantly reduced (less than about 20 and about 40, respectively) after step 2 bonding. Therefore, the bonded wafer structure can be used for epitaxial processing of power devices or radio frequency (RF) devices.
要約すると、本開示のボンディングウェハ構造では、低質(高応力)な炭化珪素層が、既存の支持基板の一部と置き換えられるために用いられ、エピタキシー炭化珪素基板に直接ボンディングされる。また、上記のボンディング処理の後のボンディングウェハ構造において、支持基板及び低質な炭化珪素層は、単に高温方法によって互いに分離可能であり、これは、支持基板の再利用を可能にする。従って、支持基板の材料コストだけでなく、低質SiCエピタキシャルウェハを廃棄するコストも削減できる。更に、本開示において、高い平坦度を有するボンディングウェハ構造は、ボンディング処理を行うことを容易にし、ウェハボンディングの歩留まりを向上させ、電源装置又は無線周波数装置のエピタキシャル処理への適用に好適である。 In summary, in the bonded wafer structure of the present disclosure, a low quality (high stress) silicon carbide layer is used to replace a portion of an existing support substrate and is directly bonded to an epitaxial silicon carbide substrate. Also, in the bonded wafer structure after the above bonding process, the support substrate and the poor silicon carbide layer can be separated from each other simply by a high temperature method, which allows reuse of the support substrate. Therefore, not only the material cost of the support substrate but also the cost of discarding the low-quality SiC epitaxial wafer can be reduced. Furthermore, in the present disclosure, the bonded wafer structure with high flatness facilitates the bonding process, improves the yield of wafer bonding, and is suitable for epitaxial processing applications in power supply devices or radio frequency devices.
本開示の技術的範囲から逸脱せずに、開示した実施の形態の構造に様々な応用及び変更を行うことが可能な点、当業者にとって明らかである。以上に鑑み、本開示は、特許請求の範囲及びその均等の範囲内の応用及び変更も包含することを意図している。 It will be apparent to those skilled in the art that various adaptations and modifications can be made to the structures of the disclosed embodiments without departing from the scope of this disclosure. In view of the above, the present disclosure is intended to cover applications and modifications that come within the scope of the claims and their equivalents.
本発明に係るボンディングウェハ構造及びその製造方法は、電源装置又は無線周波数装置のエピタキシャル処理に適用されてよい。 The bonded wafer structure and manufacturing method thereof according to the present invention may be applied to epitaxial processing of power supply devices or radio frequency devices.
100、200 ボンディングウェハ構造
102 支持基板
104 ボンディング層
106 炭化珪素層
106a 炭素面
106b シリコン面
106c、102a 平面
202 エピタキシー炭化珪素基板
204 イオン注入領域
206 ボンディング面
S 距離
S300、S302、S304、S306、S308、S310、S312、S314 ステップ
100, 200
Claims (17)
前記支持基板の表面上に形成されるボンディング層と、
前記ボンディング層にボンディングされる炭化珪素層と、
を備えるボンディングウェハ構造であって、
前記炭化珪素層の炭素面は、前記ボンディング層に直接接触し、
前記炭化珪素層は、1000ea/cm2から20000ea/cm2の基底面転位(BPD)を有し、
前記炭化珪素層は、前記支持基板の総厚みばらつき(TTV)よりも大きい総厚みばらつきを有し、
前記炭化珪素層は、前記支持基板の直径以下の直径を有し、
前記ボンディングウェハ構造は、10μm未満のTTVを有し、30μm未満のボウを有し、60μm未満のワープを有する、
ことを特徴とするボンディングウェハ構造。 a support substrate;
a bonding layer formed on the surface of the support substrate;
a silicon carbide layer bonded to the bonding layer;
A bonding wafer structure comprising:
the carbon surface of the silicon carbide layer is in direct contact with the bonding layer;
the silicon carbide layer has basal plane dislocations (BPD) of 1000 ea/cm 2 to 20000 ea/cm 2 ;
The silicon carbide layer has a total thickness variation larger than a total thickness variation (TTV) of the support substrate,
The silicon carbide layer has a diameter equal to or smaller than the diameter of the support substrate,
The bonding wafer structure has a TTV of less than 10 μm, a bow of less than 30 μm, and a warp of less than 60 μm.
A bonding wafer structure characterized by:
前記ボンディングウェハ構造は、2000μm未満の厚さを有する、
ことを特徴とする請求項1に記載のボンディングウェハ構造。 the silicon carbide layer has a thickness of less than 500 μm,
the bonding wafer structure has a thickness of less than 2000 μm;
2. The bonding wafer structure of claim 1, wherein:
前記ボンディング層は、単層又は多層構造を有する、
ことを特徴とする請求項1に記載のボンディングウェハ構造。 The support substrate has a single-layer or multi-layer structure,
The bonding layer has a single-layer or multi-layer structure,
2. The bonding wafer structure of claim 1, wherein:
前記エピタキシー炭化珪素基板は、炭化珪素層のBPDよりも小さいBPDを有し、
前記エピタキシー炭化珪素基板は、前記炭化珪素層の応力よりも小さい応力を有する、
ことを特徴とする請求項1に記載のボンディングウェハ構造。 further comprising an epitaxial silicon carbide substrate bonded to the silicon side of the silicon carbide layer;
the epitaxy silicon carbide substrate has a BPD that is smaller than the BPD of the silicon carbide layer;
wherein the epitaxy silicon carbide substrate has a stress less than that of the silicon carbide layer;
2. The bonding wafer structure of claim 1, wherein:
前記イオン注入領域は、前記エピタキシー炭化珪素基板と前記炭化珪素層とのボンディング面から1μm以内に位置する、
ことを特徴とする請求項7に記載のボンディングウェハ構造。 further comprising an ion-implanted region formed within the epitaxial silicon carbide substrate;
The ion-implanted region is located within 1 μm from a bonding surface between the epitaxial silicon carbide substrate and the silicon carbide layer,
8. The bonding wafer structure of claim 7, wherein:
前記ボンディング層に炭化珪素層の炭素面をボンディングすることであって、前記炭化珪素層は、前記支持基板のTTVより大きいTTVを有し、前記炭化珪素層は、前記支持基板の直径以下の直径を有し、前記炭化珪素層は、1000ea/cm2から20000ea/cm2のBPDを有し、ボンディング前の前記炭化珪素層は、75μmより大きいボウを有し、150μmより大きいワープを有する、前記ボンディング層に炭化珪素層の炭素面をボンディングすることと、
前記炭化珪素層の厚みを低減するために、前記炭化珪素層のシリコン面を研削することと、
ボンディングウェハ構造を得るために、前記研削の後に前記炭化珪素層の前記シリコン面を研磨することであって、前記ボンディングウェハ構造は、10μm未満のTTVを有し、30μm未満のボウを有し、60μm未満のワープを有する、前記研削の後に前記炭化珪素層の前記シリコン面を研磨することと、
ことを特徴とするボンディングウェハ構造の製造方法。 Coating the surface of the support substrate to form a bonding layer;
bonding a carbon face of a silicon carbide layer to the bonding layer, wherein the silicon carbide layer has a TTV greater than the TTV of the support substrate, and the silicon carbide layer has a diameter less than or equal to the diameter of the support substrate; wherein said silicon carbide layer has a BPD of 1000 ea/cm 2 to 20000 ea/cm 2 , said silicon carbide layer prior to bonding has a bow greater than 75 μm and a warp greater than 150 μm, said bonding the carbon face of the silicon carbide layer to the bonding layer;
grinding the silicon surface of the silicon carbide layer to reduce the thickness of the silicon carbide layer;
polishing the silicon side of the silicon carbide layer after the grinding to obtain a bonding wafer structure, the bonding wafer structure having a TTV of less than 10 μm and a bow of less than 30 μm; polishing the silicon side of the silicon carbide layer after the grinding having a warp of less than 60 μm;
A method of manufacturing a bonding wafer structure, characterized by:
共にボンディングされる前記支持基板、前記ボンディング層、及び前記炭化珪素層のTTVを測定し、
前記測定したTTVが10μm未満であることに応じて、続くステップを行う、あるいは前記測定したTTVが10μm以上であることに応じて、前記ボンディング層と前記炭化珪素層とを除去し、次に、前記支持基板の表面にコーティングを行い、ボンディング層を形成することを再度行う、ことを含む、
ことを特徴とする請求項9に記載のボンディングウェハ構造の製造方法。 Before grinding the silicon surface of the silicon carbide layer,
measuring the TTV of the support substrate, the bonding layer, and the silicon carbide layer bonded together;
responsive to the measured TTV being less than 10 μm, performing subsequent steps, or responsive to the measured TTV being greater than or equal to 10 μm, removing the bonding layer and the silicon carbide layer; Coating the surface of the support substrate and forming a bonding layer again.
10. The method of manufacturing a bonding wafer structure as claimed in claim 9, wherein:
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109125054A TWI745001B (en) | 2020-07-24 | 2020-07-24 | Bonding wafer structure and method of manufacturing the same |
TW109125054 | 2020-07-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022022124A JP2022022124A (en) | 2022-02-03 |
JP7138218B2 true JP7138218B2 (en) | 2022-09-15 |
Family
ID=79586248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021116239A Active JP7138218B2 (en) | 2020-07-24 | 2021-07-14 | Bonding wafer structure and manufacturing method thereof |
Country Status (5)
Country | Link |
---|---|
US (1) | US11757003B2 (en) |
JP (1) | JP7138218B2 (en) |
CN (1) | CN113972134A (en) |
FR (1) | FR3112891B1 (en) |
TW (1) | TWI745001B (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010119792A1 (en) | 2009-04-15 | 2010-10-21 | 住友電気工業株式会社 | Substrate, substrate provided with thin film, semiconductor device, and method for manufacturing semiconductor device |
JP2017034254A (en) | 2015-07-31 | 2017-02-09 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | Method for forming wafer structure, method for forming semiconductor device, and wafer structure |
JP2017145150A (en) | 2016-02-15 | 2017-08-24 | 住友電気工業株式会社 | Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7422634B2 (en) * | 2005-04-07 | 2008-09-09 | Cree, Inc. | Three inch silicon carbide wafer with low warp, bow, and TTV |
US9279192B2 (en) * | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
CN104876180A (en) | 2015-04-29 | 2015-09-02 | 中国科学院半导体研究所 | Method for realizing silicon carbide bonding by virtue of material diffusion and mutual dissolution |
JP6544166B2 (en) * | 2015-09-14 | 2019-07-17 | 信越化学工業株式会社 | Method of manufacturing SiC composite substrate |
CN105590996A (en) | 2016-02-23 | 2016-05-18 | 河源市众拓光电科技有限公司 | Method of preventing corrosion of vertical structure LED substrate during wet stripping process |
CN107464786B (en) | 2017-08-23 | 2019-10-01 | 成都海威华芯科技有限公司 | A method of improving 6 inches of SiC silicon wafer warpage degree |
TWI660076B (en) * | 2017-10-06 | 2019-05-21 | 環球晶圓股份有限公司 | Silicon carbide crystal and manufacturing method for same |
-
2020
- 2020-07-24 TW TW109125054A patent/TWI745001B/en active
-
2021
- 2021-07-07 US US17/368,845 patent/US11757003B2/en active Active
- 2021-07-09 CN CN202110780745.4A patent/CN113972134A/en active Pending
- 2021-07-14 JP JP2021116239A patent/JP7138218B2/en active Active
- 2021-07-23 FR FR2107974A patent/FR3112891B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010119792A1 (en) | 2009-04-15 | 2010-10-21 | 住友電気工業株式会社 | Substrate, substrate provided with thin film, semiconductor device, and method for manufacturing semiconductor device |
JP2017034254A (en) | 2015-07-31 | 2017-02-09 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | Method for forming wafer structure, method for forming semiconductor device, and wafer structure |
JP2017145150A (en) | 2016-02-15 | 2017-08-24 | 住友電気工業株式会社 | Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
CN113972134A (en) | 2022-01-25 |
JP2022022124A (en) | 2022-02-03 |
TW202205456A (en) | 2022-02-01 |
FR3112891B1 (en) | 2023-06-16 |
US11757003B2 (en) | 2023-09-12 |
US20220028977A1 (en) | 2022-01-27 |
FR3112891A1 (en) | 2022-01-28 |
TWI745001B (en) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100755999B1 (en) | Semiconductor wafer thining method, and thin semiconductor wafer | |
EP0355913B1 (en) | Method of manufacturing a device | |
KR100712042B1 (en) | A method of manufacturing a wafer | |
WO2017047508A1 (en) | METHOD FOR PRODUCING SiC COMPOSITE SUBSTRATE | |
TWI798236B (en) | Element substrate with high thermal conductivity and manufacturing method thereof | |
JP2007284283A (en) | PROCESSING METHOD FOR GaN SINGLE CRYSTAL SUBSTRATE AND GaN SINGLE CRYSTAL SUBSTRATE | |
JP2004087690A (en) | Mechanical polishing method | |
JP7138218B2 (en) | Bonding wafer structure and manufacturing method thereof | |
JP4953154B2 (en) | Diamond substrate and manufacturing method thereof | |
JP7439415B2 (en) | Piezoelectric substrate, piezoelectric substrate manufacturing method, and composite substrate | |
KR20190004754A (en) | Bonding of a diamond wafer to a carrier substrate | |
JP2604488B2 (en) | Bonded wafer and manufacturing method thereof | |
JP2006100406A (en) | Manufacturing method of soi wafer | |
JP2512243B2 (en) | Manufacturing method of semiconductor element forming substrate | |
CN108565333A (en) | Two-sided electroded ultra thin wafer of one kind and preparation method thereof | |
US20230253459A1 (en) | SiC EPITAXIAL SUBSTRATE AND METHOD OF MANUFACTURING THE SAME | |
JP2001110765A (en) | Highly accurate wafer, and its manufacturing method | |
JP2003103457A (en) | Work holding board for polishing and polishing device and polishing method for work | |
JP2023064715A (en) | Cmp process applied to thin sic wafer for stress relief and damage recovery | |
JPH11340443A (en) | Soi wafer and method for creating the sane | |
JP2003103455A (en) | Work holding board and polishing device and polishing method for work | |
CN115497873A (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2010272574A (en) | Method of manufacturing gallium nitride substrate | |
JPH0346315A (en) | Manufacture of semiconductor substrate | |
JP2016222525A (en) | Method of moving layer from single crystal substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7138218 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |