KR20190004754A - 캐리어 기판에의 다이아몬드 웨이퍼의 본딩 - Google Patents

캐리어 기판에의 다이아몬드 웨이퍼의 본딩 Download PDF

Info

Publication number
KR20190004754A
KR20190004754A KR1020187034837A KR20187034837A KR20190004754A KR 20190004754 A KR20190004754 A KR 20190004754A KR 1020187034837 A KR1020187034837 A KR 1020187034837A KR 20187034837 A KR20187034837 A KR 20187034837A KR 20190004754 A KR20190004754 A KR 20190004754A
Authority
KR
South Korea
Prior art keywords
diamond
wafer
carrier substrate
diamond wafer
wafers
Prior art date
Application number
KR1020187034837A
Other languages
English (en)
Other versions
KR102244559B1 (ko
Inventor
다니엘 프란시스
Original Assignee
엘리먼트 씩스 테크놀로지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리먼트 씩스 테크놀로지스 리미티드 filed Critical 엘리먼트 씩스 테크놀로지스 리미티드
Publication of KR20190004754A publication Critical patent/KR20190004754A/ko
Application granted granted Critical
Publication of KR102244559B1 publication Critical patent/KR102244559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B32B9/007—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile comprising carbon, e.g. graphite, composite carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/021—Treatment by energy or chemical effects using electrical effects
    • B32B2310/025—Electrostatic charges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2313/00—Elements other than metals
    • B32B2313/04—Carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

다이아몬드 웨이퍼를 캐리어 기판에 본딩하는 방법. 다이아몬드 웨이퍼는 캐리어 기판 상에 배치되고, 다이아몬드 웨이퍼는 적어도 50 ㎜의 직경을 갖는다. 다이아몬드 웨이퍼를 캐리어 기판에 본딩하는 정전력을 유도하는 전압이 캐리어 기판에 인가된다. 캐리어 기판에 인가된 전압을 제거해서, 다이아몬드 웨이퍼를 잔류 정전력을 통해 캐리어 기판에 본딩된 상태로 유지한다. 장착된 다이아몬드 웨이퍼는 적어도 50 ㎜의 직경을 갖는 다이아몬드 웨이퍼 및 캐리어 기판을 포함하고, 다이아몬드 웨이퍼는 잔류 정전력을 통해 캐리어 기판에 본딩된다.

Description

캐리어 기판에의 다이아몬드 웨이퍼의 본딩
본 발명은 후속 웨이퍼 처리 및/또는 디바이스 적용을 위해 다이아몬드 웨이퍼를 캐리어 기판에 본딩하는 기술에 관한 것이다.
특정 공정 및 적용을 위해 다이아몬드 웨이퍼를 캐리어 기판에 장착할 필요가 있는 것으로 알려져 있다. 이는, 특히 다이아몬드 웨이퍼가 박형(thin)일 경우, 다이아몬드 웨이퍼의 기계적 견고성을 증가시키기 위해 필요해질 수 있다. 또한, 장착은 후속 처리 단계 또는 디바이스 적용을 위해 다이아몬드 웨이퍼를 평탄화하는 데 필요해지곤 한다. 예를 들어, 평평한, 성장 원상태(as-grown)의, 자립형 다결정 CVD 다이아몬드 웨이퍼는 성장 도중에 발생한 내부 응력으로 인해 휘어진다. 다이아몬드 웨이퍼를 래핑(lap) 및/또는 연마(polish)하기 위해, 연마 이전에, 휘어진 다이아몬드 웨이퍼를 캐리어 웨이퍼에 장착해서 웨이퍼를 평탄화하는 것이 유리하다. 또한, 평탄화된 웨이퍼는 반도체 응용(예컨대, 열 확산기), 포토리소그래피 처리, 및 광학 응용(예컨대, 미러)과 같은 용례에 대하여 필요해질 수도 있다.
또한, 다이아몬드 웨이퍼를 평탄한 구성으로 장착하는 것은 후속 반도체 디바이스 제조를 위해 반도체-온-다이아몬드 웨이퍼(semiconductor-on-diamond wafer)(예컨대, 다이아몬드 웨이퍼 상의 질화갈륨(GaN))에 대하여 필요해진다. 이와 관련하여, 본 기술분야에 알려져 있는 한 가지 접근법은, GaN-온-실리콘 웨이퍼(또는 대안으로서 GaN-온-실리콘 카바이드 웨이퍼)로 시작해서, 캐리어 기판을 부착하고, 원래의(native) 실리콘 기판 및 유리하게는 원래의 스트레인 매칭층을 제거하고, 결정핵생성층(nucleation layer)을 증착하고, 다결정 CVD 다이아몬드를 결정핵생성층 위에 성장시키고 나서, 캐리어 기판을 제거하여 반도체 디바이스 제조를 위한 복합 GaN-온-다이아몬드 웨이퍼를 형성하는 것이다. 이러한 공정은, 예를 들어 WO2006/113539 및 WO2014/066740에서 설명된다.
한 가지 문제점은, 다이아몬드 성장 공정 중에 생성된 내부 응력이, 휘어지는 GaN-온-다이아몬드 웨이퍼를 초래하여, 고도로 평탄한 웨이퍼 사양을 요구하는 표준 반도체 디바이스 제조 공정에는 적합하지 않다는 점이다. 다이아몬드층의 두께에 따라, GaN-온-다이아몬드 웨이퍼는 표준 반도체 디바이스 제조 공정에 대해서는 지나치게 박형으로 될 수도 있다. 따라서, GaN-온-다이아몬드 웨이퍼를 캐리어 기판에 장착할 필요가 있다. 그러나, 이는, 장착된 GaN-온-다이아몬드 웨이퍼가 평탄하게 유지되어야만 하고, 또한 다양한 반도체 디바이스 제조 공정에의 노출시에 화학적 및 기계적 견고성도 유지해야 하기 때문에, 쉬운 일이 아니다. 한 가지 가능한 해법은, 높은 평탄성 사양으로 래핑 및 연마된 자립형 다결정 CVD 다이아몬드 웨이퍼와 같이 자체로 다이아몬드 재료로 형성될 수 있는 낮은 열팽창계수의 캐리어 기판에 GaN-온-다이아몬드 웨이퍼의 다이아몬드 측면을 본딩하는 것이다. 또한, 웨이퍼의 평탄성 사양 및 기계적 및 화학적 견고성이 캐리어 기판에의 본딩 이후에 및 다양한 반도체 디바이스 제조 공정 도중에 유지되도록, 접착제가 주의깊게 선택되어야만 한다. 이러한 접근법은 WO2014/006562에서 설명된다. 그러나, 이러한 접근법은 고비용의 다이아몬드 캐리어 기판 및 해당 캐리어 기판을 본딩 및 분리하는 데 필요한 시간과 연관되는 상당한 비용을 초래한다.
최근에는, 접착제를 사용해서 GaN-온-다이아몬드 웨이퍼의 다이아몬드 측면에 본딩된 비-다이아몬드 캐리어 기판을 사용하는 대안적인 접근법이 개발되었다. 이 대안적인 접근법의 일 양태에 따르면, 캐리어 기판은 다이아몬드보다 낮은 열팽창계수(coefficient of thermal expansion (CTE))를 갖는 층(예컨대, 석영)에 더하여, 다이아몬드보다 높은 열팽창계수(CTE)를 갖는 층(예컨대, 실리콘)을 포함한다. 캐리어 기판의 해당 층들의 열팽창계수 및 층 두께는 반도체-온-다이아몬드-온-캐리어 기판 웨이퍼의 영(zero)에 가까운 휨(bow)을 보장하도록 조정될 수 있다. 따라서, 이러한 장착된 반도체-온-다이아몬드는 표준 제조 설비에서의 디바이스 제조에 적합하다. 디바이스 제조 이후에, 캐리어 기판은 분리되어 재사용될 수 있다.
이 대안적인 접근법은, 보다 저렴한 비-다이아몬드 캐리어 기판을 사용하면서도, 본딩 공정 동안, 그리고 다양한 반도체 디바이스 제조 공정 동안 열팽창 불일치를 관리한다는 장점을 갖는다. 그러나, 필요한 평탄성 사양을 달성하기 위한 접착 공정은 여전히 어려운 것일 수 있으며, 접착제 자체는 반도체 디바이스 제조 도중의 후속 화학 처리 공정에서의 취약점일 수 있다.
상기의 관점에서, 대안적인 본딩 해법이 연구되었다. 이와 관련하여, 본 발명자들은 다이아몬드 웨이퍼를 캐리어 기판에 본딩하기 위해 정전 본딩 기술을 이용하는 가능성을 검토해왔다.
정전 클램핑은 반도체 디바이스 제조 공정에서 반도체 웨이퍼를 취급하는 공지된 기술이다. 기본적인 기술은, 반도체 웨이퍼를 정전 척 상에 배치하고, 정전 척에 전압을 인가해서 반도체 웨이퍼를 척에 클램핑하는 반도체 웨이퍼와 척 사이의 정전력을 유도하고, 해당 웨이퍼를 디바이스 제조 공정을 거치게 하고 나서, 반도체 웨이퍼를 척으로부터 해제하는 것을 수반한다. 이러한 기술을 개시하는 다수의 종래 기술 문서를 아래에서 간략히 언급한다.
US5426558은 실리콘 웨이퍼와 같은 반도체 웨이퍼를 해제 가능하게 유지하기 위한 정전 척을 개시한다. 정전 척은, 반도체 웨이퍼가 척 상에 배치되고 척에 전압이 인가될 때, 정전력이 반도체 웨이퍼를 척 상에 유지하도록 구성된다. 정전력을 제거하면, 반도체 웨이퍼가 해제되어 척으로부터 제거될 수 있다. 척은 유전체 기판 및 전압을 인가하기 위한 전극을 포함한다. 유전체 기판은 전압의 제거 이후에 잔류하는 정전력이 없도록 극성 분자를 갖지 않는 재료로 제조되고, 그에 따라 전압이 제거된 후에는 반도체 웨이퍼가 척으로부터 용이하게 제거될 수 있다. 화학 기상 증착(chemical vapour deposition (CVD))에 의해 성장된 다결정 다이아몬드를 포함하는, 유전체 기판에 적합한 재료가 개시된다. 이러한 방식에서는, 다결정 CVD 다이아몬드 재료는 정전 척의 일체로 된 부분이며, 인가된 전압의 제거 이후에는 다이아몬드 재료가 반도체 웨이퍼에 정전식으로 본딩되지 않게 하기 위한 구성으로 제공된다.
US5560780은 유전체층을 포함하는 US5426558에서 설명된 것과 유사한 정전 척 구성을 개시한다. 해당 구성은, 중합성 유전체 재료(예컨대, 폴리이미드)가 이용되고 박형의 보호층(예컨대, 산화 알루미늄 또는 질화 알루미늄)이 중합성 유전체 재료 위에 제공된다는 점에서 상이하다. 이후, 반도체 웨이퍼가 정전식으로 척에 클램핑되어 웨이퍼 처리 단계를 거칠 수 있다. 보호층은 이러한 웨이퍼 처리 단계 동안 정전 척 내의 중합성 유전체 재료의 손상을 방지한다.
또한, US5166856도 유전체층을 포함하는 US5426558에서 설명된 것과 유사한 정전 척 구성을 개시한다. 설명된 구성에 있어서, 유전체 재료는 내화성 금속 기판 위에 코팅되는 다결정 CVD 다이아몬드 재료로 형성된다. US5426558과 마찬가지로, 다결정 CVD 다이아몬드 재료는 정전 척의 일체로 된 부분이며, 인가된 전압의 제거 이후에는 다이아몬드 재료가 반도체 웨이퍼에 정전식으로 본딩되지 않게 하기 위한 구성으로 제공된다.
D. R. Wright 등의, Journal of Vacuum Science & Technology B 13, 1910, 1995는 클램핑력, 클램핑 및 디클램핑 시간, 및 웨이퍼 온도 제어의 이슈를 포함하여, 정전 척 제조상의 다양한 이슈를 다룬다.
S. Kanno 등의, Journal of Vacuum Science & Technology B 21, 2371, 2003은 이극성 정전 척에서의 잔류 클램핑력의 생성 메커니즘을 다룬다.
S. Kanno 등의, Journal of Vacuum Science & Technology B 23, 113, 2005는 비-휘발성 재료의 에칭에 사용하기 위한 고온 정전 척을 개시한다.
S. Kanno 등의, Journal of Vacuum Science & Technology B 24, 216, 2006은 웨이퍼와 정전 척 사이의 클램핑 압력을 예측하기 위한 모델을 개시한다.
M. R. Sogard 등의, Journal of Vacuum Science & Technology B 25, 2155, 2007은 극 자외선 리소그래피(extreme ultraviolet lithography)에 대한 쿨롱(Coulomb) 및 존슨-라벡(Johnsen-Rahbek) 정전 척의 분석을 개시한다.
A. Mikkelson 등의, Journal of Vacuum Science & Technology B 22, 3043, 2004는 정전 척 작업에 대한 웨이퍼 두께 편차와 연관된 효과를 개시한다.
M. Nakasuji 등의, Journal of Vacuum Science & Technology A 10, 3573, 1992는 저전압 및 고속 동작 정전 웨이퍼 척을 개시한다.
M. Nakasuji 등의, Journal of Vacuum Science & Technology A 12, 2834, 1994는 스퍼터링된 산화 탄탈 멤브레인을 사용하는 저전압 및 고속 동작 정전 웨이퍼 척을 개시한다.
전술한 종래 기술 문서들에 개시된 모든 방법은, 반도체 웨이퍼를 정전 척 상에 배치하고, 정전 척에 전압을 인가해서 반도체 웨이퍼를 척에 클램핑하는 반도체 웨이퍼와 척 사이의 정전력을 유도하고, 해당 웨이퍼를 디바이스 제조 공정을 거치게 하고 나서, 반도체 웨이퍼를 척으로부터 해제하는 것을 수반한다. 본 발명의 목적은, 본 발명자들이 다이아몬드 웨이퍼를 정전 척에 장착하는 것이 아닌 후속 처리를 위해 다이아몬드 웨이퍼를 캐리어 기판에 장착하는 것에 관심을 두었다는 점에서, 이들 종래 기술의 인용문헌에서 설명된 접근법과는 다소 상이하다. 또한, 일반적으로 전기 절연 기판에 대해서는 정전 본딩이 가능하지 않다. 예를 들어, 사파이어 웨이퍼들을 이런 방식으로 정전식으로 본딩하는 것은 불가능하다. 전술한 종래 기술에서는 정전 클램핑 기술에서 다이아몬드를 사용하는 것을 설명했지만, 다이아몬드 재료는 정전 척에 결합되고, 인가된 전압의 제거 이후에는 다이아몬드 재료가 반도체 웨이퍼에 정전식으로 본딩되지 않게 하기 위한 구성으로 제공된다. 즉, 종래 기술은 다이아몬드 및 캐리어 웨이퍼를 정전 척으로부터 제거한 후에는 다이아몬드가 잔류 정전력을 통해 캐리어 웨이퍼에 본딩될 수 있게 하는 잔류 정전하(electrostatic charge)를 유지하지 않음을 제시한다.
이러한 접근법이 다이아몬드 웨이퍼에 대해서는 가능하지 않을 것이라는 분명한 시사에도 불구하고, 이러한 접근법이 다이아몬드 웨이퍼에 적용될 수 있을지를 판정하기 위한 연구가 이루어지고 있다. 놀랍게도, 본 발명자들은 실제로 잔류 정전력을 사용해서 다이아몬드 웨이퍼를 캐리어 기판에 본딩하는 것이 가능하다는 점을 발견했다. 순수 유전체는 잔류 정전력을 통해 캐리어 기판에 부착되지 않아야 하며, 그렇게 되지도 않을 것이다. 그러나, 다이아몬드 표면 종단기(termination groups)에 기인하는 다이아몬드 웨이퍼 상의 표면 전도(conduction)로 인해, 또는 다이아몬드 상에 도전성 코팅을 사용하는 것에 의해, 다이아몬드 웨이퍼를 잔류 정전력을 통해 캐리어 기판에 정전식으로 장착하는 것이 가능하다는 점이 발견되었다. 또한, GaN-온-다이아몬드와 같은 반도체-온-다이아몬드 웨이퍼의 경우, 다이아몬드 웨이퍼 상의 반도체의 존재는 캐리어 기판에의 반도체-온-다이아몬드 웨이퍼의 정전 본딩을 가능하게 하는 것으로서의 역할을 할 수도 있다.
상기의 관점에서, 본 발명의 일 양태에 따르면, 다이아몬드 웨이퍼를 캐리어 기판에 본딩하는 방법이 제공되고, 해당 방법은:
다이아몬드 웨이퍼를 캐리어 기판 상에 배치하는 단계－ 다이아몬드 웨이퍼는 적어도 50 ㎜의 직경을 가짐 －;
다이아몬드 웨이퍼를 캐리어 기판에 본딩하는 정전력을 유도하는 전압을 캐리어 기판에 인가하는 단계;
캐리어 기판에 인가된 전압을 제거해서, 다이아몬드 웨이퍼를 잔류 정전력을 통해 캐리어 기판에 본딩된 상태로 유지하는 단계를 포함한다.
본 발명의 다른 양태에 따르면, 장착형 다이아몬드 웨이퍼가 제공되고, 해당 장착형 다이아몬드 웨이퍼는:
적어도 50 ㎜의 직경을 갖는 다이아몬드 웨이퍼; 및
캐리어 기판을 포함하고,
다이아몬드 웨이퍼는 잔류 정전력을 통해 캐리어 기판에 본딩된다.
본 발명의 보다 양호한 이해를 위해, 또한 본 발명이 어떻게 실시될 수 있는지를 보여주기 위해, 이제 첨부 도면을 참조하여 본 발명의 실시형태들을 단지 실시예로서 설명할 것이다:
도 1은 평평한 자립형 다이아몬드 웨이퍼를 캐리어 기판에 본딩함에 있어서 수반되는 단계들의 개략도를 도시하고;
도 2는 다이아몬드 웨이퍼를 캐리어 기판에 본딩함에 있어서 수반되는 단계들의 개략도로서, 캐리어 웨이퍼에 본딩되는 다이아몬드 웨이퍼의 측면 상에 제공되는 도전층을 다이아몬드 웨이퍼가 포함하는 것을 도시하고;
도 3은 반도체-온-다이아몬드 웨이퍼를 캐리어 기판에 본딩함에 있어서 수반되는 기본적인 단계들의 개략도를 도시한다.
발명의 내용 섹션에서 설명한 바와 같이, 본 발명은, 다이아몬드 웨이퍼를 정전 본딩을 사용해서 캐리어 기판에 본딩하는 것이 가능하고, 또한 정전 본딩이 캐리어 기판에의 본딩 이후에 다이아몬드 웨이퍼의 처리를 허용할 만큼 충분히 강하다는 놀라운 발견에 기초한다.
다이아몬드 웨이퍼는 평평한 자립형 다이아몬드 웨이퍼, 코팅된 다이아몬드 웨이퍼(예컨대, 금속 코팅된 다이아몬드 웨이퍼 또는 반사방지 코팅과 같은 광학 코팅을 갖는 다이아몬드 웨이퍼), 또는 반도체-온-다이아몬드 웨이퍼(예컨대, GaN-온-다이아몬드)와 같은 복합 웨이퍼일 수 있다. 특정 실시형태에 있어서, 다이아몬드 재료는 화학 기상 증착을 통해 증착된 다결정 다이아몬드 재료의 형태이다(즉, 다결정 CVD 다이아몬드 웨이퍼). 그러나, 본 발명은 소결된, 고압, 고온(HPHT) 합성 다결정 다이아몬드 재료(PCD) 또는 CVD 합성, HPHT 합성 및 천연 단결정 다이아몬드 재료를 포함하는 단결정 다이아몬드 재료를 포함하여, 다른 형태의 다이아몬드 재료에도 적용될 수 있다.
다이아몬드 웨이퍼는 정전 본딩 이전에 휘어질 수 있으며, 정전 본딩은 다이아몬드 웨이퍼를 평탄하게 잡아당긴다.
캐리어 기판은 통상적으로, 쿨롱의(columbic), 존슨-라벡(Johansen-Rahbek), 또는 임의의 다른 일반적인 정전 본딩 디자인을 갖는 박형(예컨대, 100 ㎛ 내지 2 ㎜ 두께)의 독립형 기판이다. 일 실시예에 있어서, 캐리어 기판의 벌크는 공급처의 특정한 설계에 따라 패턴화, 금속화, 및 유전체로 코팅될 수 있는 실리콘 웨이퍼로 구성된다. 부가적으로, 독립형 정전 캐리어 기판은 취급, 부착, 장착, 탈착 등이 가능하도록 천공된 캐리어로서 또는 상이한 변형으로서 설계될 수 있다. Beam Services, Inc.로부터 적절한 캐리어 기판을 입수할 수 있다.
도 1은 기본적인 방법 단계들을 예시한다. 먼저, 캐리어 기판(2)이 정전 척(4) 상에 배치된다. 이후, 다이아몬드 웨이퍼(6)가 캐리어 기판(2) 상에 배치된다. 다이아몬드 웨이퍼(6)를 평탄하게 잡아당기고, 다이아몬드 웨이퍼(6)를 캐리어 기판(2)에 본딩하는 정전력(electostatic force; EF)을 유도하는 전압이 정전 척(4)에 인가된다. 이 단계는, 전압의 인가 이전에, 및/또는 전압의 인가 도중에, 다이아몬드 웨이퍼(6)를 평탄하게 잡아당기기 위해 진공 배치구성을 사용함으로써 도움을 받을 수 있다. 마지막으로, 다이아몬드 웨이퍼(6) 및 캐리어 기판(2)은, 다이아몬드 웨이퍼(6)가 잔류 정전력을 통해 캐리어 기판(2)에 본딩되어 평탄하게 유지된 상태로, 정전 척(4)으로부터 제거된다.
도 2는 도 1에 도시된 것과 유사한 방법을 도시하지만, 이 경우에는 캐리어 기판(2)에 본딩되는 다이아몬드 웨이퍼(6)의 측면 상에 도전층(8)(예컨대, 금속 또는 그래파이트의 층과 같이 전도성 재료로 이루어진 층, 또는 수소 종단 처리된 다이아몬드 표면)이 제공된다. 전술한 것과 마찬가지로, 먼저, 캐리어 기판(2)이 정전 척(4) 상에 배치된다. 이후, 도전층(8)이 캐리어 기판(2)의 근위에 있는 상태로, 다이아몬드 웨이퍼(6)가 캐리어 기판(2) 상에 배치된다. 다이아몬드 웨이퍼(6)를 평탄하게 잡아당기고, 다이아몬드 웨이퍼(6)를 도전층(8)을 통해 캐리어 기판(2)에 본딩하는 정전력(EF)을 유도하는 전압이 정전 척(4)에 인가된다. 마지막으로, 다이아몬드 웨이퍼(6) 및 캐리어 기판(2)은, 다이아몬드 웨이퍼(6)가 잔류 정전력을 통해 캐리어 기판(2)에 본딩되어 평탄하게 유지된 상태로, 정전 척(4)으로부터 제거된다. 이 구성에 있어서, 도전층(8)은 캐리어 기판(2)에의 다이아몬드 웨이퍼(6)의 정전 본딩을 돕는다.
도 3은 도 1 및 도 2에 도시된 것과 유사한 방법을 도시하지만, 이 경우에는 다이아몬드 웨이퍼(6)는 층상 반도체 구조(12), 예컨대 GaN 에피층(epilayer) 구조에 본딩된 다이아몬드층(10)을 포함하는 반도체-온-다이아몬드 웨이퍼이다. 전술한 것과 마찬가지로, 먼저, 캐리어 기판(2)이 정전 척(4) 상에 배치된다. 이후, 다이아몬드층(10)이 캐리어 기판(2)의 근위에 있고 반도체층(12)이 캐리어 기판(2)의 원위에 있는 상태로, 다이아몬드 웨이퍼(6)가 캐리어 기판(2) 상에 배치된다. 다이아몬드 웨이퍼(6)를 평탄하게 잡아당기고, 다이아몬드 웨이퍼(6)를 다이아몬드층(10)을 통해 캐리어 기판(2)에 본딩하는 정전력을 유도하는 전압이 정전 척(4)에 인가된다. 마지막으로, 다이아몬드 웨이퍼(6) 및 캐리어 기판(2)은, 다이아몬드 웨이퍼(6)가 잔류 정전력을 통해 캐리어 기판(2)에 본딩되어 평탄하게 유지된 상태로, 정전 척(4)으로부터 제거된다. 이 구성에 있어서, 반도체층 구조(12)는 디바이스 제조를 위해 노출된다. 선택적으로, 도 2를 참조하여 이전에 설명한 바와 같이, 캐리어 기판(2)에의 반도체-온-다이아몬드 웨이퍼(6)의 정전 본딩을 돕기 위해 정전 본딩 이전에 도전층이 다이아몬드 상에 제공될 수도 있다.
도 1 내지 도 3은 캐리어 기판을 정전 척 상에 배치함으로써 캐리어 기판에 전압을 인가하는 것을 예시하고 있지만, 캐리어 기판에 대한 핀 또는 그 밖의 전기 접속부와 같은 다른 수단을 통해 전압이 캐리어 기판에 인가될 수 있다. 이 경우에는, 캐리어 기판 자체가 자립형 정전 척으로서 기능할 수 있다. 전술한 모든 실시형태에 있어서는, 캐리어 기판에 본딩되어야 하는 다이아몬드 웨이퍼의 후면측을 면밀하게 준비하는 것에 의해 정전 본딩이 향상된다. 이와 관련하여, 다이아몬드 웨이퍼는 정전 본딩 이전에 캐리어 기판에 본딩되는 다이아몬드 웨이퍼의 측면이 7 ㎛, 5 ㎛, 3 ㎛, 1 ㎛, 0.5 ㎛, 0.4 ㎛, 0.3 ㎛, 0.2 ㎛, 0.1 ㎛, 또는 0.05 ㎛ 이하의 표면 거칠기(Ra)를 갖도록 연마될 수 있다. 보다 미세한 표면 마감은 50 ㎚, 30 ㎚, 20 ㎚, 10 ㎚, 또는 5 ㎚ 이하의 훨씬 더 낮은 표면 거칠기를 달성할 수 있다. 많은 용례에 있어서, 다이아몬드 웨이퍼를 두께 편차가 거의 없는(예컨대, 25 ㎛ 미만의 변화, 다만 바람직하게는 웨이퍼를 횡단하는 직선 및 반경 길이 2 ㎝ 당 2 ㎛ 미만) 정확한 두께로 처리하는 것이 중요하다. 이는 다이아몬드 웨이퍼를 캐리어 기판에 정전 본딩한 후에 높은 수준의 평탄성이 요구되는 경우에 특히 중요하다. 예를 들어, 후속 반도체 디바이스 제조를 위해 반도체-온-다이아몬드 웨이퍼를 캐리어 기판 상에 장착하는 경우, 장착된 웨이퍼는 엄격한 평탄성 요건을 충족해야만 한다. 이렇게, 다이아몬드 웨이퍼는 50 ㎛ 내지 500 ㎛, 바람직하게는 50 ㎛ 내지 200 ㎛ 범위의 두께를 가질 수 있다. 다이아몬드 웨이퍼는 40 ㎛ 이하의 두께 편차를 가질 수도 있다. 다이아몬드 웨이퍼가 적어도 50 ㎜, 75 ㎜, 100 ㎜, 또는 150 ㎜의 직경을 가질 수 있기 때문에, 웨이퍼는 비교적 넓은 면적에 걸쳐 이러한 요건을 충족하도록 처리되어야 한다.
평탄성, 거칠기, 두께, 및 두께 편차 요건을 충족시키기 위한 다이아몬드 웨이퍼의 후면의 처리와 같이 정전 본딩 공정 및 요건의 한 가지 문제는 넓은 면적의 다결정 CVD 다이아몬드 웨이퍼와 같은 성장 원상태의 다이아몬드 웨이퍼가 통상적으로 휘어진다는 점이다. 이렇게, 정전 본딩 이전에 다이아몬드 웨이퍼가 휘어지는 경우, 정전 본딩은 다이아몬드 웨이퍼가 캐리어 기판에 대하여 평탄하게 잡아당겨질 것을 필요로 한다. 초기 웨이퍼의 휨이 지나치게 크면, 특히 다이아몬드 재료의 단단한 성질을 고려해 볼 때, 그리고 특히 다이아몬드 웨이퍼가 상대적으로 두꺼울 경우에는 이것을 달성하기 어려울 수 있다. 따라서, 양호한 정전 본딩을 보장하기 위해서는 초기 다이아몬드 웨이퍼의 상태가 중요하다. 예를 들어, 정전 본딩 이전의 다이아몬드 웨이퍼의 휨은 50 ㎛ 내지 300 ㎛ 범위 내일 수 있다. 박형의 다이아몬드 웨이퍼는 이 범위의 상한에 가깝게 상당히 휘어질 수 있는 반면, 다이어몬드 웨이퍼가 두꺼워질수록, 이 범위의 하한에 가깝게 보다 낮은 초기 휨이 요구되어서 양호한 정전 본딩을 달성할 수 있다. 다이아몬드 웨이퍼가 지나치게 두꺼우면서 휘어지면, 정전 본딩은 불가능할 수 있다. 궁극적으로, 웨이퍼의 평탄도(flattenability)가 결정적인 인자이다. 평탄도는 다이아몬드 두께, 자립형 휨/뒤틀림(warp) 및 결정입도의 함수이다. 따라서, 다이어몬드 성장 조건은 정전 본딩을 통해 캐리어 기판 상에 장착하기에 적합한 물질을 생성하는 데 있어서 중요한 역할을 한다. 특정 실시예에 따르면, 다이아몬드 재료의 적절한 두께는 50 ㎛ 내지 150 ㎛ 정도이고, 자립형 휨/뒤틀림은 1 ㎜ 미만이다.
휨 이슈를 처리하기 위해, 정전 척 및/또는 캐리어 기판은 다이아몬드 웨이퍼를 평탄하게 잡아당기기 위해 진공 시스템을 포함할 수도 있다. 이와 관련하여, 다이아몬드 웨이퍼가 캐리어 기판 상에 배치될 때 정전 본딩 이전에 다이아몬드 웨이퍼를 캐리어 기판에 대하여 평탄하게 잡아당기는 데 진공 시스템이 이용될 수 있도록 하나 이상의 구멍이 캐리어 기판에 제공될 수 있다.
정전 본딩 공정의 일부로서 다이아몬드 웨이퍼를 평탄하게 잡아당기는 요건과 관련되는 휨의 영향 외에도, 휨은 정전 본딩 이전의 다이아몬드 웨이퍼의 후면측의 표면 처리를 더욱 문제가 되게 만들 수도 있다. 다이아몬드 웨이퍼는, 휨이 지나치게 커서 처리가 어려울 수 있거나 및/또는 균일한 두께를 갖는 요건이 휘어진 후면이 평탄해질 때까지 표면 처리되는 접근법을 막을 수 있기 때문에, 본딩 이전에 평탄한 구성을 갖도록 후면이 반드시 표면 처리될 수 있는 것이 아니다. 이렇게, 원하는 수준의 표면 거칠기 및 두께 편차를 달성하기 위한 후면의 처리는 다이아몬드 웨이퍼의 휨을 고려해야만 한다. 예를 들어, 다이아몬드 웨이퍼의 휘어진 후면에 대하여 상보적인 휘어진 연마용 휠이 이용될 수 있거나, 그렇지 않으면 휘어진 다이아몬드 웨이퍼가 표면 처리를 위해 평탄한 구성으로 밀어붙여질 수 있다. 이상적으로는, 표면 거칠기 및 두께 균일성에 대하여 원하는 값을 달성하는 것에 더하여, 준비된 표면은 일단 정전 본딩이 적용되면 표면적의 상당 부분이 평탄해져야 한다. 예를 들어, GaN-온-다이아몬드 웨이퍼의 한 가지 접근법은 자립형 GaN-온-다이아몬드 웨이퍼를 웨이퍼의 GaN 측면을 통해 옵티컬 플랫(optical flat) 상에 장착하고 다이아몬드의 거친 측면을 직접 연마하는 것이다. 이러한 방식으로 연마된 다이아몬드의 총 면적이 15% 이하인 이렇게 처리된 GaN-온-다이아몬드 웨이퍼를 정전 본딩을 통해 캐리어 기판에 성공적으로 장착하는 것이 가능하다. 그러나, 성공 또는 실패를 좌우하는 두 가지의 중요한 인자가 있다. 하나는 GaN-온-다이아몬드 웨이퍼의 총 두께 편차이고, 다른 하나는 평균 다이아몬드 두께이다. 다이아몬드 웨이퍼가 두꺼울수록, 웨이퍼를 평탄화해서 정전식으로 본딩하기가 어렵다.
제 2 접근법은 휘어진 연마 휠을 사용해서 다이아몬드-온-GaN-온-실리콘 웨이퍼의 사전-실리콘 취급 에칭 연마를 수행하는 것이다.
정전 본딩을 달성하기 위해 인가되는 인가 전압은, 캐리어 기판의 성질, 강성, 다이아몬드 웨이퍼의 두께, 휨, 직경, 및 표면 마무리, 적용에 필요한 정전 본딩의 강도, 및 원하는 사용이 완료된 후에 특정 적용에 있어서 캐리어 기판으로부터 다이아몬드 웨이퍼를 분리하는 요건을 포함하여, 다수의 인자에 의존할 것이다. 통상적으로, 전술한 변수들에 따라 500 V 내지 8000 V 범위의 전압이 인가되어서 캐리어 기판에 대한 다이아몬드 웨이퍼의 정전 본딩을 달성할 수 있다. 특정 용례의 경우, 인가 전압은 적어도 1000, 2000, 3000, 4000, 5000, 또는 6000 V로 될 것이다.
본 명세서에서 설명한 바와 같은 방법론을 사용하면, 다이아몬드 웨이퍼, 및 캐리어 기판을 포함하고, 다이아몬드 웨이퍼가 잔류 정전력을 통해 캐리어 기판에 본딩되는 장착된 다이아몬드 웨이퍼를 제조하는 것이 가능하다. 유리하게는, 반도체-온-다이아몬드 용례와 같은 특정 용례의 경우, 장착된 다이아몬드 웨이퍼는 하기의 특징, 즉 40 ㎛ 이하의 총 두께 편차, 100 ㎛ 이하의 웨이퍼 휨, 및 40 ㎛ 이하의 웨이퍼 뒤틀림을 갖는다. 또한, 많은 용례의 경우, 장착된 다이아몬드 웨이퍼는 적어도 50 ㎜, 75 ㎜, 100 ㎜, 또는 150 ㎜의 직경에 걸쳐 총 두께 편차, 웨이퍼 휨, 및 웨이퍼 뒤틀림에 대한 요건을 충족한다.
상기에 관련하여, XYZ 자동화 광학 비교기를 사용해서 다양한 X 및 Y 위치에 대하여 주어진 다이아몬드 웨이퍼 상의 300 내지 500 지점의 Z-방향 높이를 달성할 수 있다는 점에 유의한다. 결과적으로, 장착 전후에 다양한 정전 장착 방법론에 대하여 각각의 다이아몬드 웨이퍼의 표면 윤곽 맵(surface contour map)을 구축하는 것이 가능하다.
특정 실시예에 따르면, 다이아몬드 웨이퍼는 130 미크론 이하의 두께를 갖고 다이아몬드 웨이퍼의 후면의 적어도 30%가 정전 본딩을 위해 연마된다. 이후, 6000 V의 전압을 인가해서 다이아몬드 웨이퍼를 코팅된 실리콘 캐리어 기판에 정전식으로 본딩하고 리소그래피 적용을 위한 충분히 평탄한 장착된 다이아몬드 웨이퍼를 달성한다.
본 발명이 실시형태들을 참조하여 구체적으로 도시 및 설명되었지만, 당업자라면, 첨부된 청구범위에 의해 규정되는 바와 같은 본 발명의 범위로부터 일탈함이 없이 형태 및 세부사항의 다양한 변화가 이루어질 수 있음을 이해할 것이다.

Claims (17)

  1. 다이아몬드 웨이퍼를 캐리어 기판에 본딩하는 방법에 있어서,
    다이아몬드 웨이퍼를 캐리어 기판 상에 배치하는 단계－ 상기 다이아몬드 웨이퍼는 적어도 50 ㎜의 직경을 가짐 －;
    상기 다이아몬드 웨이퍼를 상기 캐리어 기판에 본딩하는 정전력을 유도하는 전압을 상기 캐리어 기판에 인가하는 단계;
    상기 캐리어 기판에 인가된 전압을 제거해서, 상기 다이아몬드 웨이퍼를 잔류 정전력을 통해 상기 캐리어 기판에 본딩된 상태로 유지하는 단계를 포함하는
    다이아몬드 웨이퍼 본딩 방법.
  2. 제 1 항에 있어서,
    상기 다이아몬드 웨이퍼는,
    평평한 자립형 다이아몬드 웨이퍼;
    코팅된 다이아몬드 웨이퍼; 및
    반도체-온-다이아몬드(semiconductor-on-diamond) 웨이퍼
    로 구성되는 그룹으로부터 선택되는
    다이아몬드 웨이퍼 본딩 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 다이아몬드 웨이퍼는,
    다결정 CVD 다이아몬드 재료;
    다결정 HPHT 다이아몬드 재료;
    단결정 CVD 다이아몬드 재료;
    단결정 HPHT 다이아몬드 재료; 및
    천연 단결정 다이아몬드 재료
    로 구성되는 그룹으로부터 선택되는 다이아몬드 재료로 형성되는
    다이아몬드 웨이퍼 본딩 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 캐리어 기판에 본딩되는 상기 다이아몬드 웨이퍼의 측면 상에 도전층이 제공되는
    다이아몬드 웨이퍼 본딩 방법.
  5. 제 5 항에 있어서,
    상기 도전층은,
    금속층;
    그래파이트층; 또는
    수소 종단 처리된 다이아몬드 표면
    으로 구성되는 그룹으로부터 선택되는
    다이아몬드 웨이퍼 본딩 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 다이아몬드 웨이퍼는 정전 본딩 이전에 상기 캐리어 기판에 본딩되는 상기 다이아몬드 웨이퍼의 측면이 0.5 ㎛, 0.4 ㎛, 0.3 ㎛, 0.2 ㎛, 0.1 ㎛, 또는 0.05 ㎛ 이하의 표면 거칠기를 갖도록 연마되는
    다이아몬드 웨이퍼 본딩 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 다이아몬드 웨이퍼는 50 ㎛ 내지 200 ㎛ 범위의 두께를 갖는
    다이아몬드 웨이퍼 본딩 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 다이아몬드 웨이퍼는 적어도 75 ㎜, 100 ㎜, 또는 150 ㎜의 직경을 갖는
    다이아몬드 웨이퍼 본딩 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 다이아몬드 웨이퍼는 40 ㎛ 이하의 두께 편차를 갖는
    다이아몬드 웨이퍼 본딩 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 다이아몬드 웨이퍼는 정전 본딩 이전에 휘어지고, 상기 정전 본딩은 상기 다이아몬드 웨이퍼를 평탄하게 잡아당기고, 정전 본딩 이전의 상기 다이아몬드 웨이퍼의 휨은 50 ㎛ 내지 300 ㎛ 범위인
    다이아몬드 웨이퍼 본딩 방법.
  11. 장착형 다이아몬드 웨이퍼에 있어서,
    적어도 50 ㎜의 직경을 갖는 다이아몬드 웨이퍼; 및
    캐리어 기판을 포함하고,
    상기 다이아몬드 웨이퍼는 잔류 정전력을 통해 상기 캐리어 기판에 본딩되는
    장착형 다이아몬드 웨이퍼.
  12. 제 11 항에 있어서,
    상기 장착형 다이아몬드 웨이퍼는
    40 ㎛ 이하의 총 두께 편차;
    100 ㎛ 이하의 웨이퍼 휨; 및
    40 ㎛ 이하의 웨이퍼 뒤틀림을 갖는
    장착형 다이아몬드 웨이퍼.
  13. 제 12 항에 있어서,
    상기 장착형 다이아몬드 웨이퍼는 적어도 75 ㎜, 100 ㎜, 또는 150 ㎜의 직경에 걸쳐 총 두께 편차, 웨이퍼 휨, 및 웨이퍼 뒤틀림에 대한 요건을 충족하는
    장착형 다이아몬드 웨이퍼.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 다이아몬드 웨이퍼는,
    평평한 자립형 다이아몬드 웨이퍼;
    코팅된 다이아몬드 웨이퍼; 및
    반도체-온-다이아몬드 웨이퍼
    로 구성되는 그룹으로부터 선택되는
    장착형 다이아몬드 웨이퍼.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 다이아몬드 웨이퍼는,
    다결정 CVD 다이아몬드 재료;
    다결정 HPHT 다이아몬드 재료;
    단결정 CVD 다이아몬드 재료;
    단결정 HPHT 다이아몬드 재료; 및
    천연 단결정 다이아몬드 재료
    로 구성되는 그룹으로부터 선택되는 다이아몬드 재료로 형성되는
    장착형 다이아몬드 웨이퍼.
  16. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 캐리어 기판에 본딩되는 상기 다이아몬드 웨이퍼의 측면 상에 도전층이 제공되는
    장착형 다이아몬드 웨이퍼.
  17. 제 16 항에 있어서,
    상기 도전층은,
    금속층;
    그래파이트층; 또는
    수소 종단 처리된 다이아몬드 표면
    으로 구성되는 그룹으로부터 선택되는
    장착형 다이아몬드 웨이퍼.
KR1020187034837A 2016-06-03 2017-06-02 캐리어 기판에의 다이아몬드 웨이퍼의 본딩 KR102244559B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662345376P 2016-06-03 2016-06-03
US62/345,376 2016-06-03
GB1610886.2 2016-06-22
GBGB1610886.2A GB201610886D0 (en) 2016-06-22 2016-06-22 Bonding of diamond wafers to carrier substrates
PCT/EP2017/063436 WO2017207750A1 (en) 2016-06-03 2017-06-02 Bonding of diamond wafers to carrier substrates

Publications (2)

Publication Number Publication Date
KR20190004754A true KR20190004754A (ko) 2019-01-14
KR102244559B1 KR102244559B1 (ko) 2021-04-26

Family

ID=56895073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187034837A KR102244559B1 (ko) 2016-06-03 2017-06-02 캐리어 기판에의 다이아몬드 웨이퍼의 본딩

Country Status (4)

Country Link
US (1) US20190214260A1 (ko)
KR (1) KR102244559B1 (ko)
GB (2) GB201610886D0 (ko)
WO (1) WO2017207750A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143344A1 (ja) * 2017-02-02 2018-08-09 三菱電機株式会社 半導体製造方法および半導体製造装置
GB202018616D0 (en) * 2020-11-26 2021-01-13 Element Six Tech Ltd A diamond assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160560A (en) * 1988-06-02 1992-11-03 Hughes Aircraft Company Method of producing optically flat surfaces on processed silicon wafers
US20080081423A1 (en) * 2006-09-29 2008-04-03 Sadwick Laurence P Processes and packaging for high voltage integrated circuits, electronic devices, and circuits
KR20150023540A (ko) * 2012-07-03 2015-03-05 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 반도체-온-다이아몬드 웨이퍼용 핸들 및 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632871A (en) * 1984-02-16 1986-12-30 Varian Associates, Inc. Anodic bonding method and apparatus for X-ray masks
US4862490A (en) * 1986-10-23 1989-08-29 Hewlett-Packard Company Vacuum windows for soft x-ray machines
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
US5414276A (en) * 1993-10-18 1995-05-09 The Regents Of The University Of California Transistors using crystalline silicon devices on glass
US6517736B1 (en) * 1998-10-14 2003-02-11 The Board Of Trustees Of The Leland Stanford Junior University Thin film gasket process
JP4060972B2 (ja) * 1999-01-29 2008-03-12 セイコーインスツル株式会社 圧電振動子及びその製造方法
JP3961182B2 (ja) * 1999-01-29 2007-08-22 セイコーインスツル株式会社 陽極接合方法
WO2013128496A1 (ja) * 2012-03-02 2013-09-06 富士通株式会社 水晶振動子及びその製造方法
KR101331566B1 (ko) * 2012-03-28 2013-11-21 한국과학기술연구원 나노결정다이아몬드 박막 및 그 제조방법
JP5912920B2 (ja) * 2012-06-29 2016-04-27 Ｊｘエネルギー株式会社 繊維強化複合材料
US9754809B2 (en) * 2013-11-11 2017-09-05 Western Alliance Bank Tri-modal carrier for a semiconductive wafer
US9761340B2 (en) * 2015-10-18 2017-09-12 Qing Qian Method of preparing strain released strip-bent x-ray crystal analyzers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160560A (en) * 1988-06-02 1992-11-03 Hughes Aircraft Company Method of producing optically flat surfaces on processed silicon wafers
US20080081423A1 (en) * 2006-09-29 2008-04-03 Sadwick Laurence P Processes and packaging for high voltage integrated circuits, electronic devices, and circuits
KR20150023540A (ko) * 2012-07-03 2015-03-05 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 반도체-온-다이아몬드 웨이퍼용 핸들 및 제조 방법

Also Published As

Publication number Publication date
KR102244559B1 (ko) 2021-04-26
US20190214260A1 (en) 2019-07-11
GB201610886D0 (en) 2016-08-03
WO2017207750A1 (en) 2017-12-07
GB2551052B (en) 2018-12-05
GB201708794D0 (en) 2017-07-19
GB2551052A (en) 2017-12-06

Similar Documents

Publication Publication Date Title
US6756285B1 (en) Multilayer structure with controlled internal stresses and making same
EP3349237B1 (en) Method for manufacturing sic composite substrate, and method for manufacturing semiconductor substrate
US20230353115A1 (en) Process for transferring a thin layer to a support substrate that have different thermal expansion coefficients
US5160560A (en) Method of producing optically flat surfaces on processed silicon wafers
TWI584505B (zh) Composite substrate, its preparation method and elastic wave device
CN108140541B (zh) SiC复合基板的制造方法
KR102244559B1 (ko) 캐리어 기판에의 다이아몬드 웨이퍼의 본딩
SG186554A1 (en) Process for fabricating a semiconductor structure employing a temporary bond
JP4450847B2 (ja) 半導体基板の製造方法
JPH05253835A (ja) 半導体本体の製造方法
JP2004087690A (ja) 機械研磨を行う方法
JP2019528570A (ja) 成長基板上にエピタキシャル層を生成する方法
TWI811258B (zh) 用來製造可撓性片材上之膜的方法
CN110234800B (zh) 制造六方晶体结构的二维膜的方法
JP7138218B2 (ja) ボンディングウェハ構造及びその製造方法
EP4085478B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince monocristalline sur un substrat support
US20230110410A1 (en) Method for manufacturing components on both faces of a substrate
JP2001110765A (ja) 高精度ウェーハとその製造方法
JPH06262523A (ja) 研削砥石及びその製造方法
JP2023064715A (ja) 応力緩和及び損傷回復のために薄いｓｉｃウエハに適用されるｃｍｐ処理
TW202301554A (zh) 用於製作碳化矽基半導體結構及中間複合結構之方法
JP2001139318A (ja) 多結晶ダイヤモンドの平滑化方法
TW202323603A (zh) 用於製作多晶碳化矽支撐底材之方法
TW202301555A (zh) 用於製作碳化矽基半導性結構及中間複合結構之方法
JP2023528784A (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant