JPH05253835A - 半導体本体の製造方法 - Google Patents

半導体本体の製造方法

Info

Publication number
JPH05253835A
JPH05253835A JP4334505A JP33450592A JPH05253835A JP H05253835 A JPH05253835 A JP H05253835A JP 4334505 A JP4334505 A JP 4334505A JP 33450592 A JP33450592 A JP 33450592A JP H05253835 A JPH05253835 A JP H05253835A
Authority
JP
Japan
Prior art keywords
wafer
carrier wafer
polishing
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4334505A
Other languages
English (en)
Other versions
JPH0714590B2 (ja
Inventor
Jan Haisma
ハイスマ ヤン
Der Kruis Franciscus J H M Van
ヨセフス ヘンリ マリア ファン デル クルイス フランシスカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH05253835A publication Critical patent/JPH05253835A/ja
Publication of JPH0714590B2 publication Critical patent/JPH0714590B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/012Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

(57)【要約】 【目的】 研磨処理中の大量生産に一層適するとともに
一層小さな厚さ変動を有する層を製造することができる
方法を提供すること。 【構成】 光学的に平滑な主表面を有するキャリヤウエ
ファ(2) の主表面を単結晶半導体ウエファ(6) の光学的
に平滑な主表面と接触させて永久結合を形成させ、キャ
リヤウエファに半導体の頂部層を設け、しかる後半導体
ウエファを研削処理および研磨処理の順で薄くする半導
体本体(1) の製造方法において、キャリヤウエファの露
出した主表面(9) を耐磨耗性にし、次いで半導体ウエフ
ァに結合したキャリヤウエファを研磨液を塗布した 2つ
の平坦な研磨ディスク(10)および(11)間に配置し、この
際これらの研磨ディスクおよび露出した主表面(8,9) を
相互に関連して移動させる研磨処理で半導体ウエファを
薄くすることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は光学的に平滑な主表面を
有するキャリヤウエファに、この主表面を単結晶半導体
ウエファの光学的に平滑な主表面と接触させ永久結合を
形成させて半導体の頂部層を設け、その後半導体ウエフ
ァを研削処理次いで研磨処理により薄くする半導体本体
の製造方法に関する。
【0002】かかる方法は、例えば、キャリヤウエファ
および異なるドーピング形式または異なる濃度のドーピ
ング原子の頂部層を有する半導体本体を製造するために
用いることができる。また、頂部層とキャリヤウエファ
の間に絶縁性または良導電性中間層を有する半導体本体
はキャリヤウエファまたは半導体のウエファが結合を形
成する前に絶縁性または良導電性の層を設ける方法によ
り作製することができる。また、半導体素子を頂部層に
設けることができる。キャリヤウエファをウエファの光
学的に平滑な主表面と相互に接触させて密着させること
により半導体ウエファに連結し、しかる後補強した永久
連結を加熱処理 (「ウエファ結合」) により作製する。
その後、まず半導体スライスを研削処理で薄くし、これ
により多くの材料を迅速に除去して、約 500μm の厚さ
から約50μm の厚さにし、しかる後約 5μm の最終層厚
さが徐々にではあるが、極めて正確にこの研磨処理中に
達成される。
【0003】
【従来の技術】欧州特許出願第337556号にはキャリヤウ
エファをキャリヤの結合後支持体本体に蝋 (接着剤) を
用いて固定し、この際半導体ウエファを研削または研磨
のための液体の供給の下に研削および研磨する序文に記
載した方法が開示されている。
【0004】研磨処理する間、頂部層の厚さを約50μm
から約 5μm に減少させる場合、極めて高い幾何学的精
度を有する支持体本体が要求される。またウエファを支
持体本体に固定することは極めて高い正確さで実施する
必要がある。記載されている既知の方法は 2つの結合し
たウエファを固定しなければならない支持体本体の使用
が大量生産においてウエファを研磨する間不便であると
いう欠点を有する。
【0005】
【発明が解決しようとする課題】本発明の目的は特に、
研磨処理中の大量生産に一層適するとともに一層小さな
厚さ変動を有する層を製造する方法を提供することにあ
る。
【0006】
【課題を解決するための手段】本発明の方法は、この目
的のために半導体ウエファを、キャリヤウエファの露出
した主表面を耐磨耗性にし、次いで半導体ウエファに結
合するキャリヤウエファを研磨液を塗布した 2つの平坦
研磨ディスク間に配置し、その際これらの研磨ディスク
および露出した主表面を相互に関連させて移動させる研
磨処理で薄くすることを特徴とする。
【0007】これによりキャリヤウエファおよび頂部層
を有する半導体本体を大量生産に適した簡単な方法で製
造することができる。さらに、層厚さの変動が小さい頂
部層を製造することができることも見出される。
【0008】本発明は既知の方法および本発明の方法の
どちらにおいても、半導体本体の厚さが半導体のスライ
スの露出した主表面を基準表面に平行にするような方法
で処理することで嵩の減少中にどこでも均一にされるこ
とを認知したことに基づく。本発明の方法においては、
キャリヤウエファの耐磨耗性主表面が基準表面として機
能する。既知の方法では、キャリヤウエファの露出した
主表面を固定する支持体本体の平滑で平坦な主表面が基
準表面として用いられる。次いで、実際に支持体本体が
完全に平滑かつ平坦でなく支持体本体にキャリヤウエフ
ァを固定するために用いた蝋がウエファおよび支持体本
体間でどこでも均一な厚さでないために嵩を減少させる
処理中に不正確が発生する。
【0009】キャリヤウエファの露出した主表面を耐磨
耗性にするために種々の処置をとりうる。このようにし
てキャリヤウエファおよび研磨ディスク間の潤滑剤フィ
ルムを維持するための処置をとることができる。しか
し、キャリヤウエファの主表面を耐磨耗性材料をキャリ
ヤウエファのための材料として用いて耐磨耗性にするの
が好ましい。
【0010】多くの耐磨耗性材料、例えばキャリヤウエ
ファの材料として用いることができる金属が知られてい
る。セラミック材料を材料として用いるのが好ましい。
これらの顕著な硬度および化学的不活性のため、セラミ
ック材料は高い耐磨耗性を有するとともに、セラミック
キャリヤウエファを高精度に製造することができる。窒
化物または炭化物よりなる群から選ばれた材料は、例え
ば窒化アルミニウム、炭化ホウ素、または立方晶系窒化
ホウ素のようなセラミック材料として用いるのが好まし
い。特にこれらのセラミック材料はそれらの容易な入手
性および良好な加工品質のために著しく適する。
【0011】キャリヤウエファの材料を例えば電気的特
性のために、自由に選択することができない場合、キャ
リヤウエファの露出した主表面をこの主表面に耐磨耗層
を設けることで耐磨耗性にすることが好ましい。かかる
層は、例えば、硬質金属から製造することができる。し
かし、窒化物、炭化物、またはダイヤモンドの層を耐磨
耗性層として用いるのが好ましい。かかる層は顕著な硬
度を有し、例えば、厚さについて高い精度で気相からの
分解処理 (化学蒸着、CVD)を通して簡単な方法で蒸着さ
せることができる。
【0012】キャリヤウエファおよび半導体ウエファが
シリコンウエファである場合、特別の利点が得られる。
かかるウエファはウエファの厚さが若干の異なるものと
して入手でき、その結果所望の厚さ許容量を有するキャ
リヤウエファを比較的ほとんど困難を伴わずに獲得また
は製造することができる。その後キャリヤウエファの露
出した主表面はこの主表面にセラミック層、好ましくは
窒化アルミニウム層を設けることで耐磨耗性にする。こ
の層は高い耐磨耗性だけでなく、実際にケイ素と同様な
膨張係数を有する。
【0013】通常キャリヤウエファに設けた耐磨耗層は
内部の機械的応力を有する。これにより半導体本体は撓
むことになる。従って、キャリヤウエファの下に延在す
る条溝を耐磨耗層に設けるのが好ましい。かかる条溝は
半導体本体が撓むのを防ぐ。
【0014】研磨処理はキャリヤウエファの露出した主
表面に面する研磨ディスクが半導体ウエファの露出した
主表面に面する研磨ディスクより小さな研磨作用を有す
るような研磨ディスクを用いるのが好ましい。これは例
えば、異なる研磨液の量または吸着比を有する研磨ディ
スクを利用するか、またはキャリヤウエファの露出した
主表面に面する研磨ディスクにテフロンのような永久潤
滑剤を塗布する簡単な方法で達成することができる。
【0015】
【実施例】次に図面を参照して本発明を実施例により説
明する。なお、図面は単に線図的に示しただけであり、
実寸図示したものではなく、図中の対応する部分は同一
の参照符号を付して示してある。
【0016】図 1は光学的に平滑な主表面 3を有するキ
ャリヤウエファ 2に半導体の頂部層4を次の方法で設け
て製造した半導体本体を示す。即ち、主表面 3を単結晶
半導体ウエファ 6の光学的に平滑な主表面 5に接触させ
て、これにより永久結合させて、その後半導体ウエファ
6を研削および研磨処理で所定の厚さに薄くする。
【0017】かかる方法は、例えば、異なるドーピング
形式または異なる濃度のドーピング原子のキャリヤウエ
ファ 2および頂部層 4を有する半導体本体 1を製造する
ことができる。あるいはまた、頂部層 4およびキャリヤ
ウエファ 2の間に絶縁性または良導電性中間層 7を有す
る半導体本体 1はキャリヤウエファ 2または半導体のウ
エファ 6に、結合させる前に絶縁性または良導電性層 7
を設ける方法、例えば、キャリヤウエファ 2を酸化する
かまたは金属層を蒸着することにより作製することがで
きる。トランジスター、ダイオード、およびIC (図示せ
ず)のような半導体素子を頂部層 4に設ける場合があ
る。単結晶ケイ素の頂部層 4を絶縁中間層7、または絶
縁キャリヤウエファ 2上に有しSOI(絶縁体上のケイ素)
と称されるものは、好ましい特性を有する半導体デバイ
スを得るのに極めて適している。例えば、 SIO構造を有
する半導体デバイスは通常の半導体デバイスよりも放射
に対する感度が低い。キャリヤウエファ 2はウエファ 2
および 6の光学的に平滑な主表面 3および 5を相互に接
触させて密着させることにより半導体ウエファ 6に接続
し、しかる後補強した永久連結を、例えば1200℃で10分
の加熱処理により形成する (ウエファ結合補強) 。実際
に半導体ウエファ 6は約 500μm の厚さを有する。この
ウエファ 6はウエファの結合後研削および研磨処理で約
5μm の厚さにする。この目的のため、ウエファ 6をま
ず50μm の厚さにまで、例えば、いわゆるバックラッピ
ング処理(back lapping process)で機械的に研削する。
かかる処理はウエファの不活性下面(non-active lower
side) から半導体ウエファの嵩の減少のために半導体工
業において大規模に利用されている。この方法で、多数
のウエファを減圧により平坦プレートに支持し、しかる
後これらのウエファをダイヤモンドで被覆した研削ディ
スクにより約50μm の厚さにする。最終的な厚さから、
この処理の精度に極端な要求は賦課されない。研削作用
は表面 8の下に損傷を招く。その後の操作中、この損傷
は除去する必要があり極めて高い幾何学的精度を達成す
る必要がある。従って、実際に半導体本体 1を支持本体
2に蝋で極めて高い幾何学的精度に固定し、半導体ウエ
ファを、例えば、シトン:10〜11のpH値のKOH 溶液中30
μm の平均粒子寸法を有するSiO2粒子のような摩擦化学
的研磨剤(tribochemical polishing agent) で研磨す
る。研磨圧力は、例えば、 300〜500g/cm2 でよい。次
いでウエファ 6を、例えば、 5μm の厚さにする。
【0018】しかし、大量生産において、極めて高い幾
何学的精度を有する支持体の使用は好ましくない:支持
体上のウエファの固定は極めて正確に実施する必要があ
り、支持体それ自体が高価で製造するのが困難である。
従って、本発明の方法においては、半導体ウエファ 6
を、キャリヤウエファ 2の露出した主表面 9を耐磨耗性
にし、次いでキャリヤウエファ 2および半導体ウエファ
6を研磨液を塗布した 2つの平坦研磨ディスク10および
11間に配置し、しかる後これらのディスク10および11な
らびに露出した主表面 8および 9を相互に関連させて移
動させる研磨処理で薄くする (図2参照) 。この場合、
「耐磨耗性」とは主表面 9の幾何学的精度が研磨処理中
に維持されることを意味する。図 2は半導体ウエファ 6
の厚さを減少させる一例の装置の側面図および平面図を
示す。半導体ウエファ 6に結合したキャリヤウエファ 2
からなる半導体本体 1は、このデバイスにおいては 2つ
の固定した研磨ディスク10および11間に存在する。半導
体本体 1は円形ガイドディスク13において偏心的に位置
する開口12に存在する。ガイドディスク13の厚さは半導
体本体 1の厚さより薄い。ガイドディスク13は歯状物14
によりその外周で駆動する。これらの歯状物14は中心軸
16上の歯状物15および外側リング18上に設けた歯状物17
と掛合する。外側リング18および中心軸16が回転する
際、半導体本体 1を研磨ディスク10および11に対して駆
動する。中心軸16および外側リング18の回転速度は半導
体本体の正確な運動を決定する。
【0019】キャリヤウエファおよび頂部層からなる半
導体本体は大量生産にとって適した簡単な方法で製造す
ることができる。
【0020】嵩の減少中、半導体本体の厚さは半導体ス
ライス 6の露出した主表面 8をこの主表面 8がキャリヤ
ウエファ 2の耐磨耗性主表面 9に平行になるように加工
する本発明の方法によりどこでも同一になる。研磨ディ
スク10および11に対して半導体本体 1の主表面を動かす
ことにより、研磨ディスク10および11の表面上のいかな
るむらも局部的に集中しないが、むらの影響は全主表面
8および 9にわたり平均され、このようにして補償され
る。
【0021】キャリヤウエファ 2の露出した主表面 9を
耐磨耗性にする種々の方法が可能である。従って例え
ば、静水圧を用いてキャリヤウエファ 2および研磨ディ
スク11間の潤滑剤フィルムを維持する方法を用いること
ができる。しかし、耐磨耗性材料をキャリヤウエファ 2
のための材料として用いてキャリヤウエファ 2の主表面
9を耐磨耗性にするのが好ましい。多くの耐磨耗性材
料、例えば、キャリヤウエファの材料として用いること
ができる硬質金属が知られている。このためにセラミッ
ク材料を用いるのが好ましい。これらの顕著な硬度およ
び化学的不活性のために、硬質粒子を用いた磨耗を介し
た機械的磨耗に関しておよび化学的に作用する研磨剤に
よる化学的攻撃の点でも、セラミック材料は高い耐磨耗
性を有する。さらに、セラミックキャリヤウエファは高
精度に製造することができる。窒化物または炭化物より
なる群から選ばれた材料、例えば窒化アルミニウム、炭
化ホウ素、または立方晶系窒化ホウ素がセラミック材料
として用いられる。特にこれらのセラミック材料はそれ
らの容易なる入手性および良好な加工品質のために極め
て適している。
【0022】キャリヤウエファ 2の材料は、例えば、半
導体本体 1をキャリヤウエファ 2および異なるドーピン
グ形式または異なる濃度のドーピング原子の頂部層 4か
ら製造する場合、自由に選択することができない。かか
る場合キャリヤウエファ 2の露出した主表面 9をこの主
表面 9に耐磨耗層20を設けて耐磨耗性にするのが好まし
い。かかる層は、例えば、クロムまたはニッケルのよう
な硬質金属から製造するのがよい。しかし、窒化物、炭
化物、またはダイヤモンドの層を耐磨耗層として用いる
のが好ましい。かかる層は顕著な硬度を有し顕著な厚さ
精度で、例えば、気相からの分解処理 (化学蒸着、CVD)
を介して既知の技術による簡単な方法で堆積させること
ができる。このようにして窒化ケイ素のような窒化物を
既知の方法により約 800℃でアンモニアとシランの化学
反応から得る。
【0023】キャリヤウエファ 2および半導体ウエファ
6のためにシリコンウエファを用いる場合、特別の利点
が得られる。かかるウエファはウエファの厚さの若干の
変動、例えば 500μm の厚さに対し約 0.3μm の変動を
伴い有用であり、その結果所望の厚さ許容量を有するキ
ャリヤウエファを比較的ほとんど困難を伴わずに獲得ま
たは製造することができる。次いでキャリヤウエファ 2
の露出した主表面 9を、この主表面 9にセラミック層2
0、好ましくは窒化アルミニウム層を設けて耐磨耗性に
する。この層は高い耐磨耗性だけでなく、ケイ素の膨張
係数 (約 3.0×10-6-1) と実際に同様な膨張係数 (約
4.0×10-6-1) を有する。窒化アルミニウム層を室温
の反応性マグネトロンスパッタリングを介して設けるこ
とができる。
【0024】耐磨耗層20をキャリヤスライス 2上に設け
る際、かかる層は普通例えば、窒化チタンの場合の約60
00MPa の内部機械応力を有する。これは半導体本体 1に
撓みを生じさせる。図3はこの理由のため条溝21をキャ
リヤウエファ 2の下に延在させて、耐磨耗層20に設ける
のが好ましいことを示している。かかる条溝21によって
層20内に大きな力が発生しなくなるため、半導体本体 1
が撓まなくなる。
【0025】研磨処理中に使用した研磨ディスク10およ
び11はキャリヤウエファ 2の露出した主表面 9に面する
研磨ディスク11が半導体ウエファ 6の露出した主表面 8
に面する研磨ディスク10より小さな研磨作用を有するよ
うにするのが好ましい。異なる研磨作用を有する研磨デ
ィスクは既知であり入手される。研磨作用は例えば、幾
分多孔性である研磨化学繊維(chemotextile)または発泡
合成樹脂で作られた研磨ディスクからの研磨剤の量の多
少により、強くまたは弱くすることができる。あるいは
またキャリヤウエファ 2の露出した主表面 9に面する研
磨ディスク11の表面でテフロンのような固形潤滑剤の層
22を設けることが可能である。
【0026】実施例1 出発物質は 500μm の厚さを有し 0.2μm の厚さ変動を
有するケイ素のキャリヤウエファ 2である。キャリヤウ
エファ 2は 1nm以下の粗さを有する 2つの光学的に平滑
な主表面 3および 9を有した。キャリヤウエファ 2の主
表面 3近くに 0.1μm の厚さの熱酸化物の層 7が存在し
た。キャリヤウエファの主表面 3を第 2シリコンウエフ
ァ 6の 1nm以下の粗さを有する主表面 5と接触させて、
半導体本体 1を作製した。この連結を補強するために、
半導体本体を1200℃で10分間処理した。次いでキャリヤ
ウエファの露出した主表面 9に「低圧化学蒸着」(LPCV
D)処理により窒化ケイ素の層20を設けた。この目的のた
めに、半導体ウエファ 6の露出した主表面 8を被覆し半
導体本体 1を反応室に配置し、しかる後 1μm の厚さを
有する窒化ケイ素の層20を大気圧でシランとアンモニア
の反応によりキャリヤウエファの主表面 9上に堆積させ
た。窒化ケイ素の層が約1000MPa の内部応力を有するの
で、キャリヤウエファ 2の下に延在し、 0.5cm離間し、
さらに 0.1mmの直径を有する平行な条溝の網21を、耐磨
耗性窒化ケイ素層20に設けた (図3参照) 。条溝は、例
えば、プラズマエッチング処理による通常の方法で形成
することができた。次いで半導体ウエファをバックラッ
ピング処理により50μm の厚さにした。その後半導体ウ
エファ 6を半導体本体が図 2の装置の、研磨液を塗布し
た2つの平坦な研磨ディスク間に配置する研磨処理で均
一により薄くした。メークローデル番号(make Rodel n
o.)ID40の研磨ディスクを用いるとともに、シトンを研
磨液として、すなわち10および11の間のpH値を有する K
OH溶液中で30nmの平均粒子寸法を有するSiO2を用いた。
研磨圧は 300g/cm2 であった。この場合中心軸16と外側
リング18を25%だけ異なる速度で回転させた。研磨を半
導体ウエファの厚さが10μm になるまで継続した。一層
高い精度で半導体ウエファの厚さを薄くするため、この
際研磨液のpH値をより中性に近い値、すなわち 8近くに
合わせた。次いで研磨処理を一層緩徐であるが、一層高
い精度で実施した。このようにして半導体ウエファ 6を
5μm の厚さに薄くした。次いで半導体本体 1をこの装
置から取り出すことができた。この場合 5μm の頂部層
厚さおよびこの厚さで 0.1μm の変動を有する半導体本
体 1が得られた。
【0027】実際に、本発明の方法により達成し得る頂
部層 4の厚さの変動は用いるキャリヤウエファに著しく
依存した。キャリヤウエファ 2の厚さが正確なほど、達
成し得る層厚さが一層正確になった。約20nmの厚さ変動
を有するキャリヤウエファ 2を用いる場合、本発明の方
法はSIMOX 酸素の注入による分離(Separation by IMpla
nted OXygen) 半導体本体に代わる一層安価で一層好ま
しい方法として著しく適した。 SIMOX半導体本体の製造
において半導体ウエファに酸素を注入し、しかる後ウエ
ファに加熱処理を施した。次いで酸化物層上に薄い(0.2
〜 1μm)半導体の頂部層を有する半導体ウエファを作製
した。しかし、半導体の頂部層および酸化物層の品質は
頂部層が実際上注入中に衝撃を与えられ無定形状態にな
るため理想的でなく、酸化物層は熱酸化物の密集した構
造を有しない。一方、本発明の方法の場合には、全く薄
い単結晶頂部層を熱酸化物層の上に作製することができ
た。
【0028】この例と同様の方法で、正確に決定された
厚さの頂部層 4を有する半導体本体1は通常の方法で設
けられた異なる耐磨耗層20を有するキャリヤウエファ 2
を用いて製造することができた。全キャリヤウエファ 2
が耐磨耗性材料からなる場合、キャリヤウエファ 2は通
常の技術により正しい寸法で所望の幾何学的精度に製造
することができた。次いでウエファ結合によりキャリヤ
ウエファ 2を半導体ウエファ 6に結合した。その後上述
したものと同様の方法で研磨処理を実施した。
【0029】条溝を結合前に既知の方法で半導体ウエフ
ァ 6の主表面 5に設けることができ、この条溝を例え
ば、窒化物で満たした。厚さ減少の間、半導体ウエファ
6中の窒化物は研磨停止部として機能することができ、
層厚が良好に規定された頂部層4を作製した。
【0030】本発明は上記の例のみに制限されないが、
例えば、他の研磨剤、研磨ディスク、または異なる研磨
装置を用いる同様の場合に適用することができる。耐磨
耗層が研磨処理の前にあるかぎりこの耐磨耗層を設ける
瞬時は、臨界的でない。
【図面の簡単な説明】
【図1】(a) はキャリヤウエファおよび半導体ウエフ
ァをキャリヤウエファの上に固定する前の半導体ウエフ
ァの立面図であり、(b) はキャリヤウエファおよび頂
部層として機能する薄い半導体ウエファからなる半導体
本体の立面図である。
【図2】(a) は半導体本体を研磨するための装置の側
面図であり、(b) は半導体本体を研磨するための装置
の平面図である。
【図3】(a) は条溝を有する耐磨耗層を備えたキャリ
ヤウエファの側面図であり、(b) は条溝を有する耐磨
耗層を備えたキャリヤウエファの底面図である。
【符号の説明】
1 半導体本体 2 キャリヤウエファ (キャリヤスライス) 3 キャリヤウエファの主表面 4 半導体の頂部層 5 半導体ウエファの主表面 6 半導体ウエファ 7 絶縁またはよく伝導する層 (熱酸化物の層) 8 半導体ウエファの露出した主表面 9 キャリヤウエファの露出した主表面 10 主表面 8に面する研磨ディスク 11 主表面 9に面する研磨ディスク 12 開口 13 円形ガイドディスク 14、15、17 歯状物 16 中心軸 18 外側リング 20 耐磨耗層 (セラミック層、窒化ケイ素の層) 21 条溝 (平行な条溝の網状構造) 22 固形潤滑剤の層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランシスカス ヨセフス ヘンリ マリ ア ファン デル クルイス オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ 1

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 光学的に平滑な主表面を有するキャリヤ
    ウエファの主表面を単結晶半導体ウエファの光学的に平
    滑な主表面と接触させて永久結合を形成させ、キャリヤ
    ウエファに半導体の頂部層を設け、しかる後半導体ウエ
    ファを研削処理次いで研磨処理により薄くする半導体本
    体の製造方法において、キャリヤウエファの露出した主
    表面を耐磨耗性にし、次いで半導体ウエファに結合した
    キャリヤウエファを研磨液を塗布した 2つの平坦な研磨
    ディスク間に配置し、この際これらの研磨ディスクおよ
    び露出した主表面を相互に関連させて移動させる研磨処
    理で半導体ウエファを薄くすることを特徴とする半導体
    本体の製造方法。
  2. 【請求項2】 キャリヤウエファのための材料として耐
    磨耗性材料を用いキャリヤウエファの主表面を耐磨耗性
    にすることを特徴とする請求項1記載の方法。
  3. 【請求項3】 耐磨耗性材料としてセラミック材料を用
    いることを特徴とする請求項2記載の方法。
  4. 【請求項4】 窒化物および炭化物よりなる群から選ば
    れた材料をセラミック材料として用いることを特徴とす
    る請求項3記載の方法。
  5. 【請求項5】 耐磨耗層をキャリヤウエファの露出した
    主表面に設けてこの主表面を耐磨耗性にすることを特徴
    とする請求項1記載の方法。
  6. 【請求項6】 耐磨耗層として窒化物、炭化物またはダ
    イヤモンドの層を用いることを特徴とする請求項5記載
    の方法。
  7. 【請求項7】 キャリヤウエファおよび半導体ウエファ
    がシリコンウエファからなり、セラミック層の材料とし
    て窒化アルミニウムを用いることを特徴とする請求項5
    記載の方法。
  8. 【請求項8】 キャリヤウエファの下に延在する条溝を
    耐磨耗層に設けることを特徴とする請求項5記載の方
    法。
  9. 【請求項9】 キャリヤウエファの露出した主表面に面
    する研磨ディスクが半導体ウエファの露出した主表面に
    面する研磨ディスクより一層小さな研磨作用を有するこ
    とを特徴とする請求項1記載の方法。
JP4334505A 1991-12-18 1992-12-15 半導体本体の製造方法 Expired - Lifetime JPH0714590B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL91203344:6 1991-12-18
EP91203344 1991-12-18

Publications (2)

Publication Number Publication Date
JPH05253835A true JPH05253835A (ja) 1993-10-05
JPH0714590B2 JPH0714590B2 (ja) 1995-02-22

Family

ID=8208083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4334505A Expired - Lifetime JPH0714590B2 (ja) 1991-12-18 1992-12-15 半導体本体の製造方法

Country Status (4)

Country Link
US (1) US5284803A (ja)
EP (1) EP0547684A3 (ja)
JP (1) JPH0714590B2 (ja)
KR (1) KR100280557B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016165015A (ja) * 2009-05-07 2016-09-08 クアルコム,インコーポレイテッド 不連続な薄い半導体ウェハ表面のフィーチャ

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
US5389579A (en) * 1993-04-05 1995-02-14 Motorola, Inc. Method for single sided polishing of a semiconductor wafer
JP3806151B2 (ja) * 1993-07-13 2006-08-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 第1物体の第2物体への結合方法
US6484585B1 (en) 1995-02-28 2002-11-26 Rosemount Inc. Pressure sensor for a pressure transmitter
KR970030225A (ko) * 1995-11-08 1997-06-26 김광호 자외선 테이프를 사용하여 웨이퍼의 후면을 연마하는 반도체 소장 제조방법
WO1997033716A1 (en) 1996-03-13 1997-09-18 Trustees Of The Stevens Institute Of Technology Tribochemical polishing of ceramics and metals
JP3441382B2 (ja) * 1998-10-14 2003-09-02 日本電信電話株式会社 半導体装置の製造方法
US6520020B1 (en) 2000-01-06 2003-02-18 Rosemount Inc. Method and apparatus for a direct bonded isolated pressure sensor
US6505516B1 (en) 2000-01-06 2003-01-14 Rosemount Inc. Capacitive pressure sensing with moving dielectric
CN1151367C (zh) 2000-01-06 2004-05-26 罗斯蒙德公司 微机电系统(mems)用的电互联的晶粒生长
US6561038B2 (en) 2000-01-06 2003-05-13 Rosemount Inc. Sensor with fluid isolation barrier
US6508129B1 (en) 2000-01-06 2003-01-21 Rosemount Inc. Pressure sensor capsule with improved isolation
JP2001244240A (ja) * 2000-02-25 2001-09-07 Speedfam Co Ltd 半導体ウエハの製造方法
US6743697B2 (en) * 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
US20080138504A1 (en) * 2006-12-08 2008-06-12 Coorstek, Inc. Coatings for components of semiconductor wafer fabrication equipment
US9468273B1 (en) * 2013-07-26 2016-10-18 Henry J. Hasselbach Retractable umbrella
US9640514B1 (en) 2016-03-29 2017-05-02 Globalfoundries Inc. Wafer bonding using boron and nitrogen based bonding stack
CN109346403A (zh) * 2018-09-26 2019-02-15 广西桂芯半导体科技有限公司 一种晶圆的减薄方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039835A (ja) * 1983-08-12 1985-03-01 Hitachi Ltd 基板表面の平坦化方法
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JP2502429B2 (ja) * 1992-02-14 1996-05-29 株式会社カワタ 粉粒体の計量供給装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016165015A (ja) * 2009-05-07 2016-09-08 クアルコム,インコーポレイテッド 不連続な薄い半導体ウェハ表面のフィーチャ

Also Published As

Publication number Publication date
US5284803A (en) 1994-02-08
EP0547684A2 (en) 1993-06-23
KR100280557B1 (ko) 2001-03-02
JPH0714590B2 (ja) 1995-02-22
EP0547684A3 (en) 1996-11-06

Similar Documents

Publication Publication Date Title
JPH05253835A (ja) 半導体本体の製造方法
KR20030031403A (ko) 연마가공판
JPH1192934A (ja) 硬質炭素厚膜及びその製造方法
WO2021235067A1 (ja) 基板ウェーハの製造方法、及び基板ウェーハ
TWI738420B (zh) 化學機械拋光墊調節器及其製造方法
EP4131343A1 (en) Polishing method, and production method for semiconductor substrate
WO2000078504A1 (en) Method and apparatus for increasing the lifetime of a workpiece retaining structure and conditioning a polishing surface
KR20190004754A (ko) 캐리어 기판에의 다이아몬드 웨이퍼의 본딩
US5934981A (en) Method for polishing thin plate and apparatus for polishing
JPH09139368A (ja) 化学的機械研磨方法
US7291055B2 (en) Wafer polishing method and apparatus
JP2002373873A (ja) ウェハ保持用真空チャック
JP5581118B2 (ja) 半導体ウェハの部分研磨方法
TWI264869B (en) Diamond substrate for surface acoustic wave device, and surface acoustic wave device
JPH09260471A (ja) 焼結炭化硅素基体上に化学蒸着炭化硅素膜をコーティングした半導体ウエハ用真空チャック
US4876224A (en) Silicon wafer for a semiconductor substrate and the method for making the same
WO2002009165A1 (fr) Procede de polissage d'une plaquette
JPH09167745A (ja) 化学的・機械的な研磨方法及びその装置並びに半導体基板の製造方法
JP2001150351A (ja) ドレッシング用電着砥石
JPH05160087A (ja) 半導体基板の製造方法
JP2001271166A (ja) 真空ピンセット
JP4202703B2 (ja) 研磨装置
JPH04331075A (ja) ダイヤモンド砥石およびその製造法
JP2000150433A (ja) 半導体シリコンウェーハの製造方法
JP2003285263A (ja) ウェーハ研磨治具とその製造方法及びこれを用いたウェーハ研磨装置