CN117999633A - 多晶碳化硅支撑衬底的制造方法 - Google Patents

多晶碳化硅支撑衬底的制造方法 Download PDF

Info

Publication number
CN117999633A
CN117999633A CN202280063331.2A CN202280063331A CN117999633A CN 117999633 A CN117999633 A CN 117999633A CN 202280063331 A CN202280063331 A CN 202280063331A CN 117999633 A CN117999633 A CN 117999633A
Authority
CN
China
Prior art keywords
substrate
manufacturing
silicon carbide
initial substrate
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280063331.2A
Other languages
English (en)
Inventor
H·比亚尔
M·拉格兰格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN117999633A publication Critical patent/CN117999633A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种用于制造多晶碳化硅支撑衬底的方法，该方法包括以下步骤：a)在石墨或碳化硅晶种上生长初始多晶碳化硅衬底；在步骤a)结束时，所述初始衬底具有自由正面和与所述晶种接触的背面，b)在所述初始衬底的正面上形成加强碳膜，所述初始衬底在其正面的平面中并且刚好在形成所述加强膜之前具有第一平均碳化硅晶粒尺寸，c)去除所述晶种，以释放所述初始衬底的背面，所述初始衬底在其背面的平面中并且刚好在去除所述晶种之后具有小于所述第一平均尺寸的第二平均碳化硅晶粒尺寸，d)将所述初始衬底的所述背面减薄到所述初始衬底在其减薄的背面的平面中具有的第三平均晶粒尺寸等于所述第一平均晶粒尺寸±30％的厚度，减薄的初始衬底形成所述支撑衬底。

Description

多晶碳化硅支撑衬底的制造方法
技术领域
本发明涉及用于微电子部件的半导体材料领域。本发明特别涉及多晶碳化硅支撑衬底的制造方法，其特别适合于制造包括布置在所述支撑衬底上的单晶碳化硅薄层的复合结构。
背景技术
SiC越来越广泛地用于制造创新的功率器件，以满足日益增长的电子(特别是诸如电动车辆)领域的需求。具体地，基于单晶碳化硅的功率器件和集成电源系统能够处理比它们的常规硅等同物高得多的功率密度，并且能够用更小尺寸的有源区域来处理。
然而，用于微电子工业的高质量单晶SiC衬底(c-SiC)仍然昂贵且难以以大尺寸供应。因此，利用层转移解决方案来制备复合结构是有利的，所述复合结构典型地包括在例如由多晶SiC(p-SiC)制成的较低成本支撑衬底上的单晶SiC(从高质量c-SiC衬底获得)的薄层。一种公知的薄层转移解决方案是Smart CutTM工艺，其基于注入轻离子并通过在键合界面处的直接键合而接合。
US2019153616提供了一种制造p-SiC支撑衬底的方法，c-SiC薄层可以转移到该衬底上。该支撑衬底包括平均尺寸为10μm量级的晶粒并且其正面与背面之间的晶粒尺寸相对于其厚度的变化程度小于或等于0.43％；后一特征使得可以限制支撑衬底中的残余应力并因此限制其曲率。
该制造方法包括第一碳基础衬底，其上通过化学气相沉积产生p-SiC的厚层(通常为2mm)。通过去除第一碳基础衬底并机械地减薄p-SiC的厚层的两面，从p-SiC的厚层提取约350μm厚的第二p-SiC基础衬底。第二基础衬底在其正面和背面之间相对于其厚度的晶粒尺寸变化程度小于或等于0.43％。然后通过化学气相沉积在第二基础衬底上形成新的p-SiC层(通常为400μm的量级)：与第二基础衬底分离，例如通过激光照射，该新的p-SiC层形成旨在用于复合结构的p-SiC支撑衬底。然后可以再次使用第二衬底。
实际上，形成第二基础衬底的步骤可以证明是复杂的，因为第一碳基础衬底的去除通常在厚p-SiC层中引起非常大的曲率，这可以导致所述厚层破裂，或者至少是非常复杂的，或者妨碍实现第二基础衬底的厚度所需的减薄步骤。此外，就p-SiC材料以及沉积和减薄步骤而言，这种减薄是非常显著的(大约1.5mm)并且是昂贵的。
发明主题
本发明提出了一种解决上述问题的制造方法。本发明涉及一种制造多晶碳化硅支撑衬底的方法，该方法经济且简化。所述支撑衬底还特别适合于制造包括设置在所述p-SiC支撑衬底上的薄c-SiC层的复合结构。
发明内容
本发明涉及一种多晶碳化硅支撑衬底的制造方法，该方法包括以下步骤：
a)在石墨或碳化硅晶种上生长初始多晶碳化硅衬底；在步骤a)结束时，所述初始衬底具有自由正面和背与所述晶种接触的面，
b)在所述初始衬底的正面上形成加强碳膜，所述初始衬底在其正面的平面中并且刚好在形成所述加强膜之前具有第一平均碳化硅晶粒尺寸，
c)去除所述晶种，以释放所述初始衬底的背面，所述初始衬底在其背面的平面中并且刚好在去除所述晶种之后具有小于所述第一平均尺寸的第二平均碳化硅晶粒尺寸，
d)将所述初始衬底的所述背面减薄到所述初始衬底在其减薄的背面(1b')的平面中具有的第三平均晶粒尺寸等于所述第一平均晶粒尺寸±30％的厚度，减薄的初始衬底形成所述支撑衬底。
根据本发明的其他有利和非限制性特征，单独或以任何技术上可行的组合：
·所述加强膜的厚度为100nm至数毫米，例如10mm；
·所述加强膜的厚度为100nm至10μm；
·所述加强碳膜具有类金刚石或类玻璃碳的晶体结构；
·步骤b)通过如下进行：将具有在三维上预先形成的碳-碳键的聚合物树脂作为粘性层铺展在所述初始衬底的正面上，并在500℃至2000℃的温度下退火以形成所述加强碳膜；
·所述聚合物树脂基于煤焦油、酚醛树脂、聚糠醇、聚乙烯醇、聚丙烯腈、聚偏二氯乙烯和/或聚苯乙烯；
·步骤b)通过等离子体沉积、离子轰击沉积或蒸发沉积进行；
·所述制造方法在步骤a)和步骤b)之间包括步骤a')：研磨所述初始衬底的正面和/或周边，以减小所述面的表面粗糙度和/或减小所述衬底的厚度变化，和/或使其周边规则化；
·步骤a’)包括机械或机械化学减薄；
·所述制造方法包括：
-在步骤d)之后去除所述加强膜的步骤e)，和/或
-在步骤d)之后或在步骤e)之后，在大于或等于1500℃的温度下热处理的步骤。
本发明还涉及一种复合结构的制造方法，所述方法包括上述方法，并且还包括步骤f)：将单晶碳化硅的薄层直接或经由中间层转移到所述支撑衬底的第一面或第二面上，以形成复合结构。
根据本发明的其他有利和非限制性特征，单独或以任何技术上可行的组合：
··所述中间层由保持在所述支撑衬底的第一面上的所述加强碳膜形成；
··在所述支撑衬底的面之一上进行所述薄层的转移，并且在所述转移之前在所述支撑衬底的另一自由面上设置附加碳膜；
·去除所述附加膜，其优选地在所述复合结构于1400℃以上的温度下经历任何热处理之后进行，所述1400℃以上的温度是制造所述复合结构或在所述结构上和/或在所述结构中制造部件所需的。
附图说明
从以下参照附图给出的本发明的详细描述中，本发明的其他特征和优点将变得显而易见，其中：
[图1a]
[图1b]
[图1c]
[图1d]
[图1e]
[图1f]图1a至图1f示出了根据本发明的制造方法的步骤；
[图2a]
[图2b]
[图2c]
[图2d]图2a至图2d示出了根据本发明的制造方法的其他步骤；
[图3a]
[图3b]
[图3c]
[图3d]
[图3e]图3a至3e示出了根据本发明的制造方法的步骤的变体。
图中相同的附图标记可以用于相同类型的元件。附图是示意性表示，为了清晰起见，没有按比例绘制。特别地，沿z轴的层的厚度相对于沿x轴和y轴的横向尺寸不成比例；这些层相对于彼此的相对厚度不一定在附图中加以考虑。
具体实施方式
本发明涉及一种多晶碳化硅(p-SiC)支撑衬底10的制造方法。
该方法首先包括在石墨或低质量单晶或多晶碳化硅的晶种2上生长初始多晶碳化硅衬底1的步骤a)(图1a)。晶种2优选为晶片的形式，其直径基本上是支撑衬底10的目标直径，例如100mm、150mm、200mm或甚至300mm。
初始p-SiC衬底1的生长通过已知的化学气相沉积(CVD)技术在通常1100℃至1500℃的温度下进行。前体可以选自甲基硅烷、二甲基二氯硅烷或二氯硅烷和异丁烷，优选具有接近或大于1的C/Si比。
可选地，可以在CVD沉积期间引入掺杂物质(例如氮或磷)，以便将初始衬底1(将从其得到支撑衬底10)的电阻率调整到最终产品的规格，特别是目标复合结构的规格。目标掺杂水平通常大于1E18/cm3或甚至大于1E20/cm3。
在步骤a)结束时，初始衬底1具有自由正面1a和与晶种2接触的背面1b。初始衬底1的厚度小于1mm，优选地小于550μm。应当注意，用于生产复合结构的支撑衬底10通常期望的厚度范围是100μm至500μm。
初始衬底1可以包括4H、6H和/或3C型碳化硅晶粒，这取决于CVD沉积条件。
初始衬底1的背面1b上的晶粒的平均尺寸相对较小，通常小于或等于1μm，或甚至小于或等于100nm；所述晶粒对应于在石墨晶种2上CVD沉积(成核阶段)开始时产生的p-SiC材料。
应当记住，由晶界界定的晶粒的尺寸对应于所述晶粒在所考虑的衬底表面的平面中的最大尺寸。平均晶粒尺寸定义为所述平面中单个晶粒尺寸的平均值。晶粒尺寸或晶界距离可以基于通过常规扫描电子显微镜(SEM)或涉及电子背散射衍射(EBSD)获得的图像来测量。还可以设想使用X射线晶体学。当所考虑的面主要包括微米尺寸的晶粒(典型地从几微米到几十微米)时，非常小的晶粒(典型地小于50nm)优先地从测量中排除，以便限制测量不确定性。
随着CVD沉积的进行，p-SiC晶粒的尺寸增加，直到它们达到相对稳定的平均尺寸，沉积厚度可以在几微米和几十微米之间变化，这取决于沉积条件。
因此，取决于沉积以生长初始衬底1的p-SiC的厚度，所述衬底1的正面上的平均晶粒尺寸通常可以在1和10μm之间变化。
在下文中，将初始衬底1的正面1a上的p-SiC晶粒的平均尺寸称为第一平均尺寸，将初始衬底1的背面1b上的p-SiC晶粒的平均尺寸称为第二平均尺寸。
第一平均p-SiC晶粒尺寸(正面侧1a)大于第二平均晶粒尺寸(背面侧1b)，后者对应于成核阶段。
然后，制造方法包括在初始衬底1的正面1a上形成加强碳膜3的步骤b)(图1b)。加强膜3的厚度范围从100nm到几毫米，例如10mm。优选地，其厚度在100nm和10μm之间。
有利地，加强碳膜3具有金刚石型晶体结构，即包括sp3碳-碳原子键，或玻璃碳型结构，包括sp2碳-碳原子键。
加强膜3可以通过各种常规沉积技术形成，特别是例如等离子体沉积、离子轰击沉积或蒸发沉积。
或者，步骤b)可以通过将包括在三维上预先形成的碳-碳键的聚合物树脂作为粘性层铺展在初始衬底1的正面1a上来进行。这种铺展可以通过离心进行。接下来，在氮气下在500℃和2000℃之间，典型地在600℃和1100℃之间的温度下施加退火，以通过树脂的化学分解(热解)形成加强碳膜3。所选择的温度斜坡(temperature ramps)通常为约10℃/min，退火时间为约1小时。控制温度升高使得有效温度保持低于树脂/碳玻璃化转变温度。
聚合物树脂可以由煤焦油、酚醛树脂、聚糠醇、聚乙烯醇、聚丙烯腈、聚偏二氯乙烯和/或聚苯乙烯等形成。
举例而言，可以使用已知的光敏树脂，例如商业产品AZ-4330、AZ-P4620(注册商标)(基于1-甲氧基-2-丙醇乙酸酯、二偶氮萘醌磺酸酯、2-甲氧基-1-丙醇乙酸酯、甲酚酚醛清漆树脂)、OCG-825(基于3-乙氧基丙酸乙酯)，SU-8 2000(基于环戊酮、三芳基锍/六氟锑酸盐、碳酸亚丙酯、环氧树脂)，其通常用于微电子领域中的光刻步骤。
在根据本发明的方法的步骤b)中还可以使用环氧树脂，例如环氧酚醛清漆EPON产品(注册商标)，其被提议用于涂覆和保护各种领域(航空、船舶、汽车、建筑等)中的各种表面。
当使用树脂时，重要的是考虑粘性树脂层在退火期间将经历的收缩，以便限定其足以获得加强膜3的目标厚度的初始厚度。厚度收缩通常可以在70％和95％之间。碳比率，即热解后的聚合物树脂层的质量(对应于加强膜3)与铺展的聚合物树脂层的初始质量之间的比率必须为至少5％，优选大于50％。
可选地，在步骤a)和步骤b)之间，制造方法可以包括步骤a')：研磨初始衬底1的正面1a和/或周边1c，以减小所述面1a的表面粗糙度和/或减小所述衬底1的厚度变化，和/或使周边1c规则化。
步骤a’)可以包括机械或机械化学减薄(抛光)，去除几微米到几十微米量级的材料。
然后，根据本发明的制造方法包括步骤c)：去除晶种2，以释放初始衬底1的背面1b(图1c)。
当晶种2由石墨制成时，可以通过在高于400℃，优选高于550℃的温度下在富氧气氛(例如空气)中通过施加热处理燃烧石墨来进行去除。
也可以例如通过在晶种2和初始衬底1之间的界面处或附近局部施加机械应力来机械地分离晶种2，不管晶种2是由石墨还是碳化硅制成。
如果在去除晶种2之后在初始衬底1的背面1b上残留任何残余物，则可以将它们烧掉(当它们由石墨制成时)或者通过抛光或蚀刻(当它们由石墨或碳化硅制成时)机械地或化学地去除。
这种去除通常导致初始衬底1的强曲率，对于150mm的直径，其可以高达500μm。该曲率主要是由于与第二面1b(成核晶粒，小的平均尺寸)和第一面1a之间的晶粒尺寸差相关的应力导致的。
在本发明的上下文中，加强碳膜3使得有可能通过将初始衬底1由其正面1a机械地保持而在去除晶种2期间极大地限制曲率的增加。对于150mm的基底直径，配备有加强碳膜3的初始基底1的曲率不超过200μm；实际上，曲率甚至保持低于100μm。在这些曲率范围内，可以在标准线和设备中没有任何问题地处理初始衬底1，而没有任何断裂或设备故障的风险；这些问题主要在曲率大于300μm(直径150mm)时遇到。
最后，制造方法包括减薄初始衬底1的背面1b的步骤d)。减薄的初始衬底1形成支撑衬底10(图1d)。
步骤d)中的减薄通过背面1b的机械研磨、机械抛光和/或机械化学抛光来执行。根据步骤d)开始时的初始衬底1的厚度，并且当然根据支撑衬底10的目标厚度，材料去除通常在几十微米到200μm之间。
执行减薄直到初始衬底1在其减薄的背面1b'的平面中的第三平均晶粒尺寸等于第一平均晶粒尺寸的厚度±30％的厚度。换言之，如果第一平均尺寸是例如5μm，则第三平均尺寸预期是在4μm与6μm之间。
可以出现的是，在正面1a的平面中或在背面1b的平面中的晶粒尺寸以双倍群体分布，其中每个峰遵循基本上高斯分布。根据第一选择，通过取包括两个群体的总平均值来计算平均晶粒尺寸，并且第一平均尺寸和第三平均尺寸的差异不应超过30％。根据第二选择，考虑前两个平均尺寸(对应于正面侧1a上的双倍群体)和第三个两个(third two)平均尺寸(对应于背面侧1b上的双倍群体)，这两个平均尺寸必须分别相差不超过30％。
在步骤d)中减薄之后，初始衬底1的减薄的背面1b'具有与正面1a的平均晶粒尺寸相差小于30％的平均p-SiC晶粒尺寸。然后，减薄的初始衬底1(其形成支撑衬底10)中的残余应力与小曲率兼容，并且至少在生产线上是可管理的。
然后，制造方法可以包括例如通过干法或湿法化学蚀刻去除加强膜3的步骤e)(图1e)。在该去除之后，支撑衬底10具有小于200μm，或甚至小于100μm(对于150mm的直径)的曲率，这归因于其体积中的减小的残余应力。
在此阶段，支撑衬底10具有第一面10a、第二面10b和边缘10c，分别对应于步骤d)之后的初始衬底1的正面1a、减薄的背面1b'和边缘1c。
例如，为了形成350μm厚和150mm直径的支撑衬底，可以在晶种2上产生500μm的初始衬底1，初始衬底1在其正面1a上具有约4μm的第一平均p-SiC晶粒尺寸。可以例如通过去除50μm来执行用于校正初始衬底1的厚度均匀性的步骤。在该正面1a上形成4μm的加强碳膜3。去除石墨晶种2后，初始衬底1的背面1b的第二平均晶粒尺寸小于100nm；但是由于加强膜3的存在，初始衬底1的曲率保持在150μm以下。在其背面1b上进行100μm的去除，并且在减薄的背面1b'上的3μm量级的p-SiC的第三平均晶粒尺寸满足等于第一平均晶粒尺寸的30％以内。因此，在去除加强膜3之后，支撑衬底10的曲率小于200μm并且与用于制造复合结构100的后续步骤兼容。
任选地，在步骤e)之后，可以在该方法的后续步骤f)中对支撑衬底10的第一面10a施加表面处理，特别是如果该面10a旨在接收复合结构100的薄层20。根据第一面10a的表面粗糙度，该表面处理可以包括机械研磨、机械化学抛光或其它化学清洗操作。
如果支撑衬底10的第二面10b旨在接收薄层20，并且步骤d)没有达到足够低的粗糙度水平(典型地<1nm RMS，通过原子力显微镜在20μm×20μm扫描上测量)，则还可以对其施加额外的表面处理。
旨在形成复合结构100的背面的支撑衬底10的面可以具有较高的表面粗糙度，例如大约10nm RMS。
在步骤d)之后或在步骤e)之后，制造方法还可以包括在大于或等于1500℃，典型地在1500℃和1900℃之间的温度下的热处理，以便稳定支撑衬底10的多晶结构。实际上，这些温度范围易于稍后应用于该方法中，特别是用于制造复合结构。
借助于根据本发明的制造方法，可以以简单的方式获得具有与用于微电子应用的复合结构的规格兼容的机械特性的支撑衬底10，而不需要沉积非常厚的初始p-SiC衬底，如在现有技术的方法中执行的，该衬底被去除大于80％，以便选择p-SiC的非常小的有用部分。在根据本发明的制造方法中，所形成的初始衬底1的厚度小于或等于1mm，并且在其正面1a和/或其背面1b处的材料去除小于初始厚度的70％，或甚至小于50％，这提供了材料和技术步骤的节省。
在开发复合结构100的上下文中，根据本发明的制造方法可以通过步骤f)继续，该步骤f)基于分子粘合剂键合将由单晶碳化硅制成的工作层20转移到支撑衬底10上(图1f)。
在现有技术中已知的用于执行层转移的各种选择，这里将不对其进行详细描述。
根据优选模式，该方法的步骤f)包括根据Smart方法的原理注入轻物质。
在第一阶段f1)中，提供单晶碳化硅供体衬底21(图2a)，工作层20将从该供体衬底21导出。供体衬底1优选为晶片的形式，其直径为100mm，150mm，200mm或甚至300mm(与支撑衬底10相同或非常类似)，且厚度通常在300μm与800μm之间。它具有正面21a和背面21b。为正面1a选择的表面粗糙度有利地小于1nm RMS，或甚至小于0.5nm RMS，通过原子力显微镜(AFM)在20μm×20μm扫描上测量。供体衬底21可以是多型体4H或6H，并且可以具有n型或p型掺杂，这取决于要在复合结构100的工作层20上和/或中开发的部件的要求。
第二阶段f2)对应于将轻物质引入到供体衬底21中以形成掩埋脆化平面22，该掩埋脆化平面22与供体衬底21的正面21a一起限定待转移的工作层20(图2b)。
轻物质优选为氢、氦或这两种物质的共注入，并注入供体衬底21至给定深度，与工作层20的目标厚度一致。这些轻物质将在给定深度周围形成微腔，其分布为平行于供体衬底21的自由表面21a，即平行于图中的平面(x，y)的薄层。为了简单起见，该薄层被称为掩埋脆化平面22。
选择光物质的注入能量以达到给定深度。例如，将以10keV至250keV之间的能量和5E16/cm2至1E17/cm2之间的剂量注入氢离子，以限定具有100nm至1500nm量级的厚度的工作层20。应当注意，在离子注入步骤之前，可以在供体衬底21的正面21a上沉积保护层。该保护层可以由例如氧化硅或氮化硅等材料构成。在下一阶段之前将其去除。
任选地，可以在引入轻物质的第二阶段之前或之后，在供体衬底21的正面21a上形成中间层4(图3b，3c，3d，3e)。该中间层4可以由半导体材料制成，例如硅或碳化硅，或者由金属材料制成，例如钨，钛等。中间层4的厚度有利地被限制在几纳米和几十纳米之间。
当中间层4在阶段f2)之前形成时，光物质的注入能量(以及可能的剂量)将被调节以穿过该附加层。当在阶段f2)之后形成中间层4时，将注意通过施加低于起泡热预算的热预算来形成该层，所述起泡热预算对应于由于掩埋脆化平面22中的微腔的过度生长和加压而在供体衬底21的表面上出现气泡。
然后，转移步骤f)包括第三阶段f3)：通过分子粘合剂键合，沿键合界面30将供体衬底21在其正面侧21a上与支撑衬底10在其第一面侧10a或其第二面侧10b上组装在一起(图2c)。
任选地，在组装阶段f3)之前，还可以在支撑衬底10的待组装面上沉积中间层4'(图3d，3e)；它可以选择为具有与对于供体衬底21所提及的中间层4相同的性质或不同的性质。中间层4，4'可以任选地仅沉积在待组装的两个基板21，10中的一个或另一个上。
中间层的目的基本上是提高键合能(特别是在低于1100℃的温度范围内)，这是由于在比两个直接组装的碳化硅表面的情况更低的温度下形成共价键；这种(这些)中间层的另一个优点是可以改善键合界面30的垂直导电性。
根据可想到的变体，中间层可以由保持在支撑衬底10的第一面10a上的加强碳膜3形成(图3a，3c)。在这种情况下，不执行根据本发明的制造方法的步骤e)，并且待组装的支撑衬底10的面是其配备有膜3的第一面10a。为了促进通过加强膜3的垂直导电，在最终的复合结构100中，具有金刚石型晶体结构的碳膜将是有利的。
任选地，仍在组装阶段f3)之前，将另外的碳膜5放置在支撑衬底10的与待组装的面相对的面上(图3e)。其特性可以例如选自先前在本说明书中针对加强膜3提出的那些。
即使该附加膜5的存在已经在图3e中与分别在供体衬底21和支撑衬底10的待组装面上的中间层4，4'结合示出，该附加膜5也可以以所提及的任何可能的配置来实现，特别是图3a至3c中示出的那些。
附加膜5可在稍后的时间去除，优选地在复合结构100已在其制造或所述结构100上和/或所述结构100中的组件的制造所需的1400℃以上的温度下经历任何热处理之后去除。
回到组装阶段f3)的描述，并且如本身公知的，直接分子粘合剂键合不需要粘合剂材料，因为在组装表面之间的原子水平上建立键合。存在几种类型的分子粘合剂键合，它们在使表面接触之前的温度、压力或气氛条件或处理方面显著不同。可提及的是在有或没有待组装表面的预先等离子体活化的情况下在室温下键合，原子扩散键合(ADB)、表面活化键合(SAB)等。
在使面21a，10a接触之前，组装阶段f3)可以包括化学清洁(例如，RCA清洁)和表面活化(例如，借助于氧或氮等离子体)或其它表面准备(例如擦洗)的常规顺序，其可能促进键合界面30的质量(低缺陷密度、高粘合能)。
最后，第四阶段f4)包括沿掩埋脆化平面22的分离，导致工作层20转移到支撑衬底上(图2d)。
通常通过在800℃和1200℃之间的温度下施加热处理来执行沿着掩埋脆化平面22的分离。这样的热处理导致空腔和微裂纹在掩埋脆化平面22中形成，并且导致它们被以气体形式存在的轻物质加压，直到裂缝沿着所述脆化平面22传播。可替代地，或共同地，机械应力可以施加到所键合的组件，特别是施加到掩埋脆化平面22，以便传播或帮助机械地传播导致分离的断裂。在该分离结束时，获得半导体结构100，该半导体结构100一方面包括由单晶SiC制成的支撑衬底10和转移的工作层20，另一方面包括供体衬底的剩余部分21'。工作层20的掺杂水平和类型由供体衬底21的特性的选择来限定，或者可以随后通过用于掺杂半导体层的已知技术来调节。
工作层20的自由表面20a在分离后通常是粗糙的：例如，其粗糙度在5nm和100nmRMS之间(AFM，20μm×20μm扫描)。可应用清洁和/或平滑阶段，以恢复良好的表面光洁度(通常，在20μm×20μm AFM扫描上，粗糙度小于几埃RMS)。特别地，这些阶段可以包括对工作层20的自由表面进行机械化学平滑处理。在50nm和300nm之间的去除使得可以有效地恢复所述层20的表面光洁度。所述阶段还可以包括至少在1300℃和1800℃之间的温度下的热处理。应用这种热处理以从工作层20清除残余的轻物质并促进工作层20的晶格的重排。它还可以增强键合界面30。
热处理还可以包括或对应于薄层20上的碳化硅外延。
最后，应当注意的是，转移步骤f)可以包括对供体衬底的剩余部分21'进行再调理(reconditioning)以重新用作新的复合结构100的供体衬底21的步骤。类似于施加到复合结构100的那些，机械和/或化学处理可以施加到剩余衬底21'的正面21'a。
所获得的复合结构100相对于可用于改善工作层20的质量或在所述层20上和/或在所述层20中制造部件的非常高温的热处理是非常鲁棒的。
根据本发明的复合结构100特别适合于生产一个(或多个)高压微电子部件，例如肖特基二极管、MOSFET晶体管等。更一般地，它适合于功率微电子应用，允许优异的垂直电传导、良好的导热性并提供高质量的c-SiC工作层。
不用说，本发明不限于所描述的实施方式和实例，并且在不脱离由权利要求限定的本发明的范围的情况下，可以对其应用实现变型。

Claims (14)

1.一种多晶碳化硅支撑衬底(10)的制造方法，所述方法包括以下步骤：
a)在石墨或碳化硅的晶种(2)上生长初始多晶碳化硅衬底(1)；在步骤a)结束时，所述初始衬底(1)具有自由正面(1a)和与晶种(2)接触的背面(1b)，
b)在所述初始衬底(1)的正面(1a)上形成加强碳膜(3)，所述初始衬底(1)在其正面(1a)的平面中并且刚好在形成所述加强膜(3)之前具有第一平均碳化硅晶粒尺寸，
c)去除所述晶种(2)，以释放所述初始衬底(1)的背面(1b)，所述初始衬底(1)在其背面(1b)的平面中并且刚好在去除所述晶种(2)之后具有小于所述第一平均尺寸的第二平均碳化硅晶粒尺寸，
d)将所述初始衬底(1)的所述背面(1b)减薄到所述初始衬底(1)在其减薄的背面(1b')的平面中具有的第三平均晶粒尺寸等于所述第一平均晶粒尺寸±30％的厚度，减薄的初始衬底(1)形成所述支撑衬底(10)。
2.根据前一项权利要求所述的制造方法，其中所述加强膜(3)的厚度为100nm至数毫米，例如10mm。
3.根据前一项权利要求所述的制造方法，其中所述加强膜(3)的厚度为100nm至10μm。
4.根据前述权利要求中任一项所述的制造方法，其中所述加强碳膜(3)具有类金刚石或类玻璃碳的晶体结构。
5.根据前述权利要求中任一项所述的制造方法，其中步骤b)通过将具有在三维上预先形成的三维碳-碳键的聚合物树脂作为粘性层铺展在所述初始衬底(1)的正面上并在500℃至2000℃的温度下退火以形成所述加强碳膜(3)来进行。
6.根据前一项权利要求所述的制造方法，其中所述聚合物树脂基于煤焦油、酚醛树脂、聚糠醇、聚乙烯醇、聚丙烯腈、聚偏二氯乙烯和/或聚苯乙烯。
7.根据权利要求1至4中任一项所述的制造方法，其中步骤b)通过等离子体沉积、离子轰击沉积或蒸发沉积进行。
8.根据前述权利要求中任一项所述的制造方法，所述方法在步骤a)和步骤b)之间包括步骤a’)：研磨所述初始衬底(1)的正面(1a)和/或周边，以减小所述面(1a)的表面粗糙度和/或减小所述衬底(1)的厚度变化，和/或使其周边规则化。
9.根据前一项权利要求所述的制造方法，其中步骤a’)包括机械或机械化学减薄。
10.根据前述权利要求中任一项所述的制造方法，所述方法包括：
-在步骤d)之后去除所述加强膜的步骤e)，和/或
-在步骤d)之后或在步骤e)之后，在大于或等于1500℃的温度下热处理的步骤。
11.一种复合结构(100)的制造方法，所述方法包括根据前述权利要求中任一项所述的方法，并且还包括步骤f)：将单晶碳化硅薄层(20)直接或经由中间层转移到所述支撑衬底(10)的第一面(10a)或第二面(10b)上，以形成复合结构(100)。
12.根据前一项权利要求所述的制造方法，其中所述中间层由保持在所述支撑衬底(10)的第一面(10a)上的所述加强碳膜(3)形成。
13.根据权利要求11所述的制造方法，其中在所述支撑衬底(10)的面(10a；10b)之一上进行所述薄层(20)的转移，并且在所述转移之前在所述支撑衬底(10)的另一自由面(10b；10a)上设置附加碳膜(5)。
14.根据前一项权利要求所述的制造方法，其中，去除所述附加膜(5)，其优选地在所述复合结构(100)于1400℃以上的温度下经历任何热处理之后进行，所述1400℃以上的温度是制造所述复合结构(100)或在所述结构(100)上和/或在所述结构(100)中制造部件所需的。
CN202280063331.2A 2021-09-22 2022-09-06 多晶碳化硅支撑衬底的制造方法 Pending CN117999633A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR2109961 2021-09-22
FR2109961A FR3127330B1 (fr) 2021-09-22 2021-09-22 Procede de fabrication d’un substrat support en carbure de silicium poly-cristallin
PCT/FR2022/051682 WO2023047035A1 (fr) 2021-09-22 2022-09-06 Procede de fabrication d'un substrat support en carbure de silicium poly-cristallin

Publications (1)

Publication Number Publication Date
CN117999633A true CN117999633A (zh) 2024-05-07

Family

ID=78770758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280063331.2A Pending CN117999633A (zh) 2021-09-22 2022-09-06 多晶碳化硅支撑衬底的制造方法

Country Status (7)

Country Link
EP (1) EP4406004A1 (zh)
JP (1) JP2024535267A (zh)
KR (1) KR20240056832A (zh)
CN (1) CN117999633A (zh)
FR (1) FR3127330B1 (zh)
TW (1) TW202323603A (zh)
WO (1) WO2023047035A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690780B (zh) * 2023-12-08 2024-06-14 松山湖材料实验室 氮化铝单晶复合衬底的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08188408A (ja) * 1994-12-29 1996-07-23 Toyo Tanso Kk 化学蒸着法による炭化ケイ素成形体及びその製造方法
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
WO2017175799A1 (ja) 2016-04-05 2017-10-12 株式会社サイコックス 多結晶ＳｉＣ基板およびその製造方法
WO2018159754A1 (ja) * 2017-03-02 2018-09-07 信越化学工業株式会社 炭化珪素基板の製造方法及び炭化珪素基板

Also Published As

Publication number Publication date
TW202323603A (zh) 2023-06-16
FR3127330A1 (fr) 2023-03-24
WO2023047035A1 (fr) 2023-03-30
JP2024535267A (ja) 2024-09-30
EP4406004A1 (fr) 2024-07-31
FR3127330B1 (fr) 2023-09-22
KR20240056832A (ko) 2024-04-30

Similar Documents

Publication Publication Date Title
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
TW202139261A (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
CN117999633A (zh) 多晶碳化硅支撑衬底的制造方法
TWI844701B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
TW202301555A (zh) 用於製作碳化矽基半導性結構及中間複合結構之方法
JP2023502571A (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
CN115715425A (zh) 与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法
TWI850519B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
US12087631B2 (en) Method for producing a composite structure comprising a thin monocristalline layer on a carrier substrate
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
US20240271321A1 (en) Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
CN118696397A (zh) 复合结构及其制造方法
KR20240154013A (ko) 복합 구조체 및 관련 제조 공정
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
TW202320128A (zh) 在多晶碳化矽製載體底材上包含單晶碳化矽製工作層之複合結構及其製作方法
JP2024537777A (ja) 多結晶ＳｉＣでできた担体基板上に単結晶ＳｉＣでできた薄層を含む複合構造を製作するための方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination