JP2675691B2 - 半導体素子形成用基板の製造方法 - Google Patents

半導体素子形成用基板の製造方法

Info

Publication number
JP2675691B2
JP2675691B2 JP14695291A JP14695291A JP2675691B2 JP 2675691 B2 JP2675691 B2 JP 2675691B2 JP 14695291 A JP14695291 A JP 14695291A JP 14695291 A JP14695291 A JP 14695291A JP 2675691 B2 JP2675691 B2 JP 2675691B2
Authority
JP
Japan
Prior art keywords
wafer
particles
bonded
mirror
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14695291A
Other languages
English (en)
Other versions
JPH0590116A (ja
Inventor
辰夫 伊藤
敦雄 内山
正雄 深美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP14695291A priority Critical patent/JP2675691B2/ja
Publication of JPH0590116A publication Critical patent/JPH0590116A/ja
Application granted granted Critical
Publication of JP2675691B2 publication Critical patent/JP2675691B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、Si単結晶からなる2
枚の鏡面ウェーハの鏡面同士を直接、あるいは酸化膜を
介して間接的に接合することにより、両鏡面ウェーハを
一体化して半導体素子形成用基板を製造する方法に関
し、更に詳しくは、両鏡面ウェーハを一体化して得られ
る半導体素子形成用基板のボイド(接合が不完全な不良
部分)の発生を未然に防止するための方法に関する。
【0002】
【従来の技術】半導体素子形成用基板とは、集積回路の
ような半導体素子の製造用に供される、半導体単結晶か
らなる基板を指し、著名な半導体材料であるSiを例に
とると、Si単結晶棒の加工により製造される鏡面ウェ
ーハがその代表的なものである。
【0003】本発明はこの鏡面ウェーハを更に加工し
た、新しい半導体素子形成用基板の製造方法を提供する
もので、その1つは高密度に素子を形成した集積回路装
置の素子間分離を容易にしたり、CMOS回路素子のラ
ッチアップ現象を解消するために、前記鏡面ウェーハ表
面に酸化膜を形成後、その膜を介し2枚の鏡面ウェーハ
同士を接合し、次いで片側鏡面ウェーハの背面を研磨し
て製造する、いわゆる「SOI構造の接合ウェーハ」で
ある。
【0004】またパワートランジスタを主要な用途とす
るエピタキシャルウェーハは、通常鏡面ウェーハをベー
スとし、CVD法(気相成長法)により製造されるが、
同方法は薄膜の成長に多大の時間を要し生産効率が悪い
ので、その解決手段として、前記鏡面ウェーハの鏡面同
士を直接的に接合後、その片側の鏡面ウェーハ背面を研
磨して製造する「エピタキシャルウェーハ相当の接合ウ
ェーハ」も本発明の対象となる半導体素子形成用基板に
相当する。
【0005】ところで従来、SOI構造のウェーハは、
Si単結晶の鏡面ウェーハ上に酸化膜(絶縁膜)を形成
して後、更にその上にCVD法等によりSiの多結晶層
を形成せしめ、その多結晶層にレーザー光を照射して単
結晶化させたり、あるいはサファイヤ基板の上にCVD
法によりSiの単結晶薄層を直接的に形成する方法が採
られてきた。
【0006】しかしながら、これらの方法によって形成
された絶縁層上のSi単結晶薄層の結晶性は、満足すべ
きものではなかった。そこで別の方法として、前述のよ
うにSi単結晶ウェーハを絶縁薄層を介して接合し、そ
の片側背面を研磨および/またはエッチングによって所
望厚さの薄膜にする方法が注目されつつある。
【0007】この方法によるウェーハ同士の接着には、
2枚の鏡面ウェーハを単なる加重により加圧接合する方
法、あるいは、接合時に静電圧力を作用させる方法等が
あるが、前者の例として特開昭48−40372号公報
記載の方法がある。同公報には、Si単結晶ウェーハを
酸化膜を介して重ね合せ、約1100℃以上の温度と約
100kg/cm2以上の加重圧力で接合する方法が紹介さ
れている。また、後者の例は、昭和63年3月1日に日
経マグロウヒル社によって発行された「日経マイクロデ
バイス」第92〜98頁に述べられている。
【0008】以下、このSOI構造の半導体素子形成用
基板の場合について説明する。
【0009】図3には、かかるSOI構造を持つ半導体
素子形成用基板の一例が示されている。
【0010】すなわち図1に示すように、鏡面研磨され
たままのベースウェーハ1a、および全面を熱酸化によ
り酸化膜1c(例えば0.8μm厚さ)で覆ったボンド
ウェーハ1bとを、図2に示すように重ね合せて1次接
合(初期接合)させる。引続きこのウェーハ1次接合体
を炉に入れて、N2雰囲気中500℃以上に加熱するこ
とにより2次接合(本接合)させる。この2次接合後の
ウェーハ接合体の結合力は強いので、そのまま次工程の
サーフェイスグラインドおよびエッチング工程に廻さ
れ、ボンドウェーハ1b表面に被着された酸化膜1cを
除去後更に同ボンドウェーハ1bを所定の均一厚さとな
るように研磨除去し、鏡面ポリッシングで仕上げするこ
とにより、図3のSOI構造の半導体素子形成用基板は
完成される。
【0011】
【発明が解決しようとする課題】ところで、本発明の半
導体素子形成用基板の品質上の最も重要な条件は、鏡面
ウェーハ同士の接合が強固であると同時に、その接合強
度は全面に亘って均質であり、ボイドが一つも存在しな
いことである。
【0012】その理由は半導体素子が、通常直径100
〜200mmの接合ウェーハの素子形成面上に、数mm
〜10数mmの辺長を有する方形を単位として多数形成
させて後、各単位素子に裁断(ダイス)され、更に次の
半導体素子製造工程に入る訳であるが、前述のような不
良が1箇所でも存在すると、その部分に形成された半導
体素子は所定の特性が完全に失われるか、半導体素子の
信頼性に不安を生じるからである。またその対策のた
め、半導体素子製造工程における特別の品質管理も必要
となってくる。
【0013】このボイドの形状は、ほぼ円形状の直径1
〜20mm位の大きさのものであり、接合ウェーハ1枚
の接合面内に1箇所から、多い場合には10箇所以上発
生し、その不良が1箇所でも存在する接合ウェーハは、
不合格品として処理される。従ってボイド発生の無い接
合ウェーハの、製造方法を確立することは重要な課題で
あった。
【0014】発明者等はその対策を、様々な角度から検
討した検討した結果、ボイド発生の原因は単純なもので
はなく、接合面における表面状態や、機械的な初期にお
ける接合条件の外、とりわけ鏡面上に存在するパーティ
クル(微小粉塵)の影響の大きいことを発見し、その影
響の度合と対策を色々と検討した結果、本発明に到達し
たものである。
【0015】
【課題を解決するための手段】本発明は、上記目的を達
成するため、少なくとも主面の一方を鏡面化した2枚の
Si単結晶ウェーハを使用して、前記2枚のSi単結晶
ウェーハの接合部分を構成するそれぞれの一鏡面主面を
直接、またはそれらの一方若しくは双方を予め熱酸化に
より、Si酸化物の薄層を形成させた当該2枚のSi単
結晶ウェーハ同士を接合させるにあたり、接合面におけ
るパーティクルの粒子径およびその個数を測定し、その
粒子径が0.5μm以上で10μm以下のパーティクル
の総数が、直径150mm(6インチ)ウェーハ面積に
換算して、3個以下となるような条件を満たす2枚の接
合すべきSi単結晶ウェーハを選択し、同ウェーハを接
合することである。
【0016】ここで接合されるべき各2枚のウェーハ
の、被接合面上に存在するパーティクルの粒子径が0.
5μm以上で10μm以下としたのは、10μm以上の
パーティクルが存在する場合のボイド不良品の発生率は
100%であるが、同パーティクルの粒子径を10μm
以下に抑えることにより、ボイド不良品の発生率は実質
的に30%以下に減少し、更に前記パーティクルの総数
を、直径150mmウェーハ面積に換算し3個以下とな
るよう管理することにより、ボイド不良品の発生率はほ
ぼ0となることが確かめられたからである。しかしこの
条件外では殆んどの場合、なにがしかの不良品を発生す
る。また、粒子径0.5μm以上としたのは、それ以下
の場合パーティクルの個数如何を問わずボイド不良の発
生は0であったからである。その理由として粒子径0.
5μm以下のパーティクルの場合、鏡面ウェーハの接合
部界面に存在する酸化膜乃至その接合面内に容易に取り
込まれ、ボイド発生の素因となる機会が極めて少ない
か、あるいは2次接合のための高温熱処理に際し、前記
界面内における取り込みが可能となったか、または焼盡
揮散したためと推定されるがその理由は定かではない。
【0017】このようなパーティクルの発生源は、前工
程の仕上洗浄から乾燥工程において除去し得なかった
か、或いは同工程で新たに汚染付着したもの、若しくは
それ以後の保管時における雰囲気中のパーティクルであ
ると推定される。雰囲気中に存在のパーティクルは、作
業者やその衣服から発生する有機または無機性の物質や
繊維質のもの、室内の機械装置から発生する塵埃、エア
フィルタ装置の管理不良が原因の大気中に存在のエアロ
ゾール物質や或る種の微生物であると推定される。しか
しいずれの場合も、使用薬液の選択や機械装置の改良と
その保守管理を厳重にすること、また場合により自動無
人化にする等の対策で解決が可能である。またウェーハ
接合に伴う前記諸工程を、すべてクラス10〜1の高清
浄度のクリーンルーム乃至はクリーンベンチ内で行なう
ことによって、前記雰囲気が原因とみられるパーティク
ル汚染は防止され、本発明の効果を上げることができ
る。
【0018】先に述べたように、パーティクルの発生源
は様々であり、化学物質として特定することは困難であ
る。またその形状も様々であって、必ずしも球状とは限
らず切片または針状、繊維状のものの存在も推定され
る。この鏡面ウェーハ表面状に付着しているパーティク
ルの観測はサブミクロンオーダーの微粒子の場合、走査
型電子顕微鏡による観測も可能であるが、同方法は多大
の労力と時間を要して非能率であるため、現在では光散
乱法を利用した自動測定装置(たとえばTENCOR社
のSURF SCAN4500や日立DECO社のLS
−6000がある)により、見掛上の粒子径として0.
1μm位のレベルまで観測が可能であり、本発明の粒子
の存在状態はこのような測定器により観測することがで
きる。
【0019】
【作用】上記したパーティクルの規定範囲において、2
枚のSi単結晶ウェーハ同士を接合した場合、ある種の
有機質のパーティクルは熱処理の過程で燃焼し、また不
燃性のパーティクルであっても、この程度に微細で低濃
度で存在する場合は、ウェーハ接合面内に取り込まれ、
ボイド不良の発生には至らないものと推定される。
【0020】
【実施例】以下、本発明に係るウェーハの製造方法の実
施例を述べる。
【0021】(試験1)先ず、鏡面ウェーハに付着する
測定が可能な0.1μm以上のパーティクルを対象にし
て、パーティクルの付着とボイドの発生との間に相関が
あるかどうかを調べてみた。
【0022】(1)条件 ベースウェーハおよびボンドウェーハ共にそれぞれ直径
150mm(6インチ)、引上軸方向<100>、抵抗
率10Ωcm程度のP型ウェーハを使用し、ボンドウェ
ーハの全面に厚さ約0.8μmの熱酸化膜を形成させ
た。
【0023】(2)方法 常温下、空気清浄度クラス10のクリーンベンチ内に保
管されている接合すべき2枚のウェーハ(ベースウェー
ハおよびボンドウェーハ)各々について、接合すべき鏡
面に付着する0.1μm以上のパーティクルの付着位置
をLS−6000により観測した。
【0024】次に、ベースウェーハとボンドウェーハ
を、そのオリエンテーションフラット部が整合されるよ
うにして重ね合わせて、その状態で炉に入れ、1200
℃で2時間の熱処理を行なった。
【0025】この熱処理によって完全に一体化したウェ
ーハ接合体が得られる。その後、超音波探傷計によって
ウェーハ接合体のボイド発生位置を観測した。
【0026】(3)結果 パーティクル付着位置とりわけ0.5μm以上のパーテ
ィクルが存在していた位置にボイドの発生が見られるこ
とから、パーティクルの付着とボイド発生との間には、
強い相関があることが確認された。特に10μm以上の
パーティクル存在箇所では全てボイドが発生した。
【0027】なお、パーティクル付着位置以外にもボイ
ドの発生が見られたが、それらのボイドは例えば鏡面ウ
ェーハの表面粗さや、2枚の鏡面ウェーハを重ね合わせ
て初期接合させる際に空気がその界面に留まったりして
発生したものと推測される。
【0028】(試験2)ところで、10μm以上のパー
ティクルについては、接合作業の自動化、クリーンルー
ムや材料の管理など、また機械の保守や改良によって相
当な程度まで抑制が可能である。したがって次の試験
は、0.1〜10μmのパーティクルを検討の対象とし
た。
【0029】(1)条件 (試験1)と同一条件のベースウェーハとボンドウェー
ハを準備し、ボンドウェーハ側には、その全面に厚さ約
0.8μmの熱酸化膜を形成させた。
【0030】(2)方法 (試験1)の場合と同じ場所と条件で接合すべき2組の
ウェーハ(ベースウェーハおよびボンドウェーハ)各々
10枚について、接合すべき鏡面に付着する0.1μm
以上のパーティクルの寸法、付着位置を測定しておい
た。
【0031】以下(試験1)のときと同じ方法で双方の
ウェーハの鏡面同士を重ね合わせて一体化し、これを炉
に入れ1200℃で2時間熱処理し、計10枚のウェー
ハ接合体を製造した。
【0032】その後、超音波探傷計によってウェーハ接
合体のボイド発生位置を調べ、パーティクル付着位置と
ボイド発生位置とが合致するものだけを拾いだし、0.
1〜0.5μm未満、0.5〜1μm未満、1〜5μm
未満、5〜10μmに寸法範囲を区分し、パーティクル
の寸法範囲とボイド発生との相関を調べた。
【0033】(3)結果 寸法が0.1〜0.5μm未満のパーティクルが付着し
ている部分についてのボイド発生率は0%であるが、
0.5〜1μm未満のパーティクルが付着している部分
についてのボイド発生率は7%であった。1〜5μm未
満のパーティクルが付着している部分についてのボイド
発生率は18%であった。5〜10μm未満のパーティ
クルが付着している部分についてのボイド発生率は27
%であった。
【0034】なお本試験と同一の条件と方法により、2
枚の鏡面ウェーハを酸化膜を介することなく直接的に接
合し、パーティクルとボイド発生率を調べた。その結果
は、酸化膜を介して接合したものとパーティクルによる
ボイド発生の傾向に有意的な差は認められなかった。
【0035】また、以上の実験およびその後の実験によ
って、0.5μm以上の寸法範囲にあるパーティクルで
あっても、ボイドに転換するものと、ボイドに転換しな
いもののあることが判った。
【0036】(試験3)本発明者は、ボイドの発生はパ
ーティクルの質にも依存することを推測した。つまり、
0.5μm以上のパーティクルについても色々なものが
あり、あるものは酸化膜内に取り込まれ、別のものは接
合の際の熱処理時に消滅し、また他のものは熱酸化膜の
存在がなくともSi単結晶中に取り込まれて、ボイドに
はならないものと推測した。
【0037】このような推測を前提にすれば、パーティ
クルの質を問わずして(実際問題としていちいちパーテ
ィクルの質を調べるのは困難である。)、0.5〜10
μmの寸法範囲について更に細かく分けてパーティクル
粒子径とボイド発生率の関係を調べても、意味がないも
のと考え、次の試験では、2枚の鏡面ウェーハの接合す
べき鏡面における0.5〜10μmの寸法範囲にあるパ
ーティクルの総個数と、接合した結果得られたウェーハ
接合体におけるボイド不良品の発生率との関係を調べ
た。
【0038】(1)条件 (試験1)、(試験2)の場合と同一条件のベースウェ
ーハとボンドウェーハを各々200枚ずつ準備し、ボン
ドウェーハ側には、その全面に厚さ約0.8μmの熱酸
化膜を形成させた。
【0039】(2)方法 (試験2)の場合と同様の方法で、接合すべき2枚のウ
ェーハ(ベースウェーハおよびボンドウェーハ)各々に
ついて、接合すべき鏡面に付着する0.5〜10μmの
パーティクルの寸法、付着位置を測定し、それぞれのベ
ースウェーハとボンドウェーハを、そのオリエンテーシ
ョンフラット部が整合されるようにして重ね合わせて一
体化し、これを炉に入れ、1200℃で2時間熱処理
し、ウェーハ接合体を計200枚製造した。
【0040】その後、超音波探傷計によってウェーハ接
合体のボイド発生位置を調べ、0.5〜10μmのパー
ティクルの付着位置とボイド発生位置とが合致したもの
だけを当該パーティクルに起因するボイド不良として拾
いだし、パーティクルの個数とボイド不良品の発生率と
の相関を調べた。このウェーハ接合体で、ボイドを1個
でも発生したものはボイド不良品と判定した。
【0041】(3)結果 200枚のウェーハ接合体において、ボイド不良品と判
定されたウェーハ接合体は計66枚あり、同不良品の発
生率と0.5〜10μmのパーティクルの総個数との関
係を示せば、表1の通りである。この表のパーティクル
の総個数は、接合されたベースウェーハとボンドウェー
ハそれぞれについて検出されたパーティクル数の和であ
る。
【表1】
【0042】この結果から、0.5〜10μmのパーテ
ィクルの総個数を3個以内に制御すれば、ボイド不良品
発生率が著しく低減できることが判る。
【0043】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【発明の効果】本文において詳述した通り、本発明方法
の実施により、2枚の鏡面ウェーハを接合して製造され
る半導体素子形成用基板は、ウェーハ接合時におけるボ
イドの発生は大幅に防止され、結果として、その品質や
製造の歩留が改善されると共に、それを利用して製造さ
れる半導体素子の信頼性も向上する効果が得られる。
【図面の簡単な説明】
【図1】ベースウェーハとボンドウェーハとの接合前の
状態を表わす縦断面図である。
【図2】ベースウェーハとボンドウェーハとの接合後の
状態を表わす縦断面図である。
【図3】SOI構造の半導体素子形成用基板の縦断面図
である。
【符号の説明】
1a ベースウェーハ(鏡面ウェーハ) 1b ボンドウェーハ(鏡面ウェーハ) 1c 酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深美 正雄 長野県更埴市大字屋代1393 長野電子工 業株式会社内

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも主面の一方を鏡面化した2枚
    のSi単結晶ウェーハを使用して、前記2枚のSi単結
    晶ウェーハの接合部分を構成するそれぞれの一鏡面主面
    を直接、またはそれらの一方若しくは双方を予め熱酸化
    により、Si酸化物の薄層を形成させた当該2枚のSi
    単結晶ウェーハ同士を接合させるにあたり、接合面にお
    けるパーティクルの粒子径およびその個数を測定し、そ
    の粒子径が0.5μm以上で10μm以下のパーティク
    ルの総数が、直径150mm(6インチ)ウェーハ面積
    に換算して、3個以下となるような条件を満たす2枚の
    接合すべきSi単結晶ウェーハを選択し、同ウェーハを
    接合することを特徴とする半導体素子形成用基板の製造
    方法。
JP14695291A 1991-05-22 1991-05-22 半導体素子形成用基板の製造方法 Expired - Lifetime JP2675691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14695291A JP2675691B2 (ja) 1991-05-22 1991-05-22 半導体素子形成用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14695291A JP2675691B2 (ja) 1991-05-22 1991-05-22 半導体素子形成用基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0590116A JPH0590116A (ja) 1993-04-09
JP2675691B2 true JP2675691B2 (ja) 1997-11-12

Family

ID=15419289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14695291A Expired - Lifetime JP2675691B2 (ja) 1991-05-22 1991-05-22 半導体素子形成用基板の製造方法

Country Status (1)

Country Link
JP (1) JP2675691B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1302985A1 (en) 2000-05-30 2003-04-16 Shin-Etsu Handotai Co., Ltd Method for producing bonded wafer and bonded wafer
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法

Also Published As

Publication number Publication date
JPH0590116A (ja) 1993-04-09

Similar Documents

Publication Publication Date Title
JP5461593B2 (ja) 基板製造方法及び該方法によって得られた基板
CN101106072B (zh) 直接接合电子学、光学或光电子学使用的两个基板的方法
JPH0719737B2 (ja) S01基板の製造方法
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
WO1995001650A1 (en) Soi substrate fabrication
JPH04286310A (ja) 半導体基板の製造方法
EP1635389A1 (en) SOI wafer and its manufacturing method
JP2002134375A (ja) 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
US7276427B2 (en) Method for manufacturing SOI wafer
JP2007214256A (ja) Soiウェーハ
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
TWI313483B (ja)
KR101486779B1 (ko) Soi 기판의 제조 방법 및 soi기판
TW201735124A (zh) 用於決定供體基材中適當佈植能量的方法及半導體覆絕緣體型結構的製造方法
US5953620A (en) Method for fabricating a bonded SOI wafer
JP2675691B2 (ja) 半導体素子形成用基板の製造方法
JPH0691147B2 (ja) 接合ウエーハ検査方法
JPS60121715A (ja) 半導体ウエハの接合方法
JP4016701B2 (ja) 貼り合せ基板の製造方法
JPH11354761A (ja) Soi基板及びその製造方法
JP2512243B2 (ja) 半導体素子形成用基板の製造方法
JPH05275300A (ja) 半導体ウェーハの貼合わせ方法
JPH07130590A (ja) 半導体基板の製造方法
KR0180622B1 (ko) 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼
JP2565440B2 (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080718

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090718

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090718

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100718

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20110718

EXPY Cancellation because of completion of term