KR101217682B1 - 반지름 방향 오정렬을 보상하는 분자 접합 결합 방법 - Google Patents

반지름 방향 오정렬을 보상하는 분자 접합 결합 방법 Download PDF

Info

Publication number
KR101217682B1
KR101217682B1 KR1020110043179A KR20110043179A KR101217682B1 KR 101217682 B1 KR101217682 B1 KR 101217682B1 KR 1020110043179 A KR1020110043179 A KR 1020110043179A KR 20110043179 A KR20110043179 A KR 20110043179A KR 101217682 B1 KR101217682 B1 KR 101217682B1
Authority
KR
South Korea
Prior art keywords
wafer
curvature
wafers
bond
predetermined
Prior art date
Application number
KR1020110043179A
Other languages
English (en)
Other versions
KR20120004917A (ko
Inventor
그웰타즈 고댕
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20120004917A publication Critical patent/KR20120004917A/ko
Application granted granted Critical
Publication of KR101217682B1 publication Critical patent/KR101217682B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/144—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers using layers with different mechanical or chemical conditions or properties, e.g. layers with different thermal shrinkage, layers under tension during bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1808—Handling of layers or the laminate characterised by the laying up of the layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1866—Handling of layers or the laminate conforming the layers or laminate to a convex or concave profile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • B32B2041/04—Detecting wrong registration, misalignment, deviation, failure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/70—Automated, e.g. using a computer or microcomputer
    • B32B2309/72—For measuring or regulating, e.g. systems with feedback loops
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

제2 웨이퍼(200) 상에 분자 접합에 의해 제1 웨이퍼(100)를 결합하는 방법으로, 웨이퍼들은 웨이퍼들 사이에 초기 반지름 방향 오정렬을 갖는다. 상기 방법은 두 개의 웨이퍼들 사이에 결합파의 전달이 시작되도록 두 개의 웨이퍼들(100, 200)을 접촉시키는 적어도 하나의 단계를 포함한다. 본 발명에 따르면, 소정 결합 곡률(KB)이, 접촉시키는 단계 중에 초기 반지름 방향 오정렬의 함수로서 두 개의 웨이퍼들 중 적어도 하나에 부과된다.

Description

반지름 방향 오정렬을 보상하는 분자 접합 결합 방법{Method for molecular adhesion bonding with compensation for radial misalignment}
본 발명은 3-차원 집적(3D 집적) 기술에 따라 제조된 다층 반도체 웨이퍼들 또는 구조물들의 분야에 관한 것이다. 상기 3-차원 집적 기술은 최종 기판으로 지칭되는 제1 웨이퍼 상으로 제2 웨이퍼로부터 형성되는 적어도 하나의 층을 전달하는 것을 수반하며, 상기 층은 소자(element)들, 예컨대 복수의 마이크로부품들이 형성된 제2 웨이퍼의 일부에 해당하며, 다른 상응하는 소자들이 상기 제1 웨이퍼 내에도 형성된다.
특히 주어진 층 상에 존재하는 마이크로부품(microcomponent)들의 매우 작은 크기 및 많은 수로 인하여, 각각의 전달된 층, 즉 상기 층들을 포함하는 각각의 웨이퍼는 아래의 층과 매우 엄격한 정렬을 이루기 위하여 상당한 정확성을 가지고 상기 최종 기판(상기 제1 웨이퍼 단독 또는 이미 다른 전달된 층들을 포함함) 상에 배치되어야 한다. 또한 전달 후에 예를 들어 다른 마이크로부품들을 형성하기 위해서, 상기 표면 상에 마이크로부품들을 노출하기 위해서, 배선들을 형성하기 위해서, 등으로, 상기 층에 대한 처리들을 수행하는 것이 필요할 수 있으며, 상기 처리 동작들도 상기 층 내에 제공된 상기 부품들에 대하여 매우 정확하게 수행되어야한다.
상기 최종 기판 상으로의 층의 전달은 상술한 형태의 제1 웨이퍼와 제2 웨이퍼 사이의 분자 접합 결합을 수반하며, 상기 제2 웨이퍼는 일반적으로 후속에서 박막화된다. 상기 결합 중에, 상기 웨이퍼들은 기계적으로 정렬된다. 세 가지 유형들의 정렬 결함들, 즉, “오프셋(offset)” 또는 “시프트(shift)”형, 회전형 및 방사형(“런-아웃(run-out)”, 확대(magnification) 오류 또는 변형 오류로도 알려짐)의 정렬 결함들이 상기 두 개의 웨이퍼들 사이에서 관찰될 수 있다.
단일 웨이퍼에 대해 일련의 리소그래피 단계들이 수행되는 경우, 각 단계 사이의 완벽한 정렬을 유지하기 위하여 일반적으로 상기 유형들의 결함들은 리소그래피 장비 내의 보상 알고리즘을 사용하여 교정된다.
결합을 위한 두 개의 웨이퍼들 사이의 정렬 중에, 결합 장치 내에서 서로에 대하여 상기 웨이퍼들의 상대적인 위치를 변경함으로써 시프트형 및 회전형의 정렬 결함들이 기계적으로 보상될 수 있다. 그러나, 방사형의 정렬 결함들은 그러한 웨이퍼들의 재배치에 의해 보상될 수 없다.
반지름 방향 오정렬(radial misalignment)은 두 개의 웨이퍼들이 다른 반지름 방향 팽창도(expansion)들을 가지고 정렬될 때 발생한다; 반지름 방향 팽창도들은 각각의 웨이퍼들이 마이크로부품들을 제조하는 서로 다른 공정을 겪는다는 사실 및/또는 예컨대 웨이퍼에 대한 인장 변형들을 유도하는 층 증착 또는 산화의 경우와 같이 하나 또는 다른 웨이퍼들에 적용되는 공정들이 웨이퍼들이 변형되도록 하고 웨이퍼들의 치수들을 미세한 스케일에서 변화시킬 수 있다는 사실에 기인한다.
도 1a는 분자 접합에 의해 결합하기 위한 제1 웨이퍼(10)와 제2 웨이퍼(20) 사이의 정렬을 도시한다. 제1 마이크로부품들 시리즈(11)는 제1 웨이퍼(10) 결합면 상에 미리 형성되고, 제2 마이크로부품들 시리즈(21)는 제1 웨이퍼와 결합될 제2 웨이퍼(20)의 상부면 상에 미리 형성된다. 마이크로부품들(11)은 상기 웨이퍼들의 결합 후에 마이크로부품들(21)과 정렬될 것으로 예정된다.
그러나, 본 예에서 상기 제1 및 제2 웨이퍼들은 다른 반지름 방향 팽창도들을 가지므로, 상기 웨이퍼들 사이에 반지름 방향 오정렬을 발생시키고, 결합 후에 대부분의 마이크로부품들 사이에 도 1b에 나타낸 Δ11, Δ22, Δ33, Δ55, Δ66 또는 Δ77 오프셋들(마이크로부품들의 쌍들(111/211, 112/212, 113/213, 115/215, 116/216 및 117/217) 사이에서 관찰되는 오프셋들에 각각 해당함)과 같은 오프셋들을 발생시킨다.
두 개의 웨이퍼들 사이의 반지름 방향 오정렬의 원인이 되는 반지름 방향 팽창도들은 일반적으로 웨이퍼들 상에서 균일하므로, 웨이퍼의 중심부와 주변부 사이의 준-선형(quasi-linear)적으로 나타나는(즉, 증가함) 반지름 방향 오정렬을 발생시킨다.
반지름 방향 오정렬은 특히 포토리소그래피에 의해 부품들을 형성하는 통상의 단계들 중에, 웨이퍼에 대해 수행되는 오정렬 측정들의 함수로서 교정 알고리즘에 의해 교정될 수 있다.
그러나, 반지름 방향 오정렬의 교정은 웨이퍼 자체에 대해서만 수행될 수 있다. 또한, 3-차원 구조물들을 제조하는 경우에서와 같이 마이크로부품들의 제조가 두 개의 웨이퍼들 사이의 결합 단계를 수반하는 경우, 반지름 방향 오정렬에 관한 교정들을 수행하기가 불가능하다.
또한, 마이크로부품들의 층이 제1 마이크로부품들 층을 가지는 최종 기판 상으로 전달되는 경우, 서로 연결될 때 각각의 층들의 상기 마이크로부품들 사이의 반지름 방향 오정렬을 최소화할 수 있는 것이 매우 중요하다. 이 경우에 두 개의 층들의 마이크로부품들 사이에 존재하는 오정렬들에 대해 리소그래피에 의해 보상하는 것은 사실상 불가능하다.
본 발명의 목적은 서로 결합되는 두 개의 웨이퍼들 사이에 존재하는 초기 반지름 방향 정렬을 보상하는 것을 가능하게 하는 해결법을 제공하는 것이다.
상기 목적을 위하여, 본 발명은 제1 웨이퍼를 제2 웨이퍼 상에 분자 접합에 의해 결합하는 방법을 제공하며, 상기 웨이퍼들은 상기 웨이퍼들의 사이에 초기 반지름 방향 오정렬을 가지며, 상기 방법은 상기 두 개의 웨이퍼들 사이에 결합파의 전달이 시작되도록 상기 두 개의 웨이퍼들을 접촉시키는 적어도 하나의 단계를 포함하고, 소정 결합 곡률이 상기 초기 반지름 방향 오정렬의 함수로서 상기 접촉 단계 중에 상기 두 개의 웨이퍼들 중 적어도 하나에 부과되는 것을 특징으로 한다.
하기에 상세히 설명하는 바와 같이, 결합 중에 상기 웨이퍼들의 곡률을 모니터링함으로써, 초기에 존재하는 상기 반지름 방향 오정렬을 보상할 추가의 반지름 방향 오정렬을 유도하는 것이 가능하다.
본 발명의 일 실시예에 따르면, 상기 제2 웨이퍼는 상기 결합파의 전달 중에 상기 제1 웨이퍼에 부과된 상기 소정 결합 곡률에 자유롭게 순응한다.
본 발명의 다른 실시예에 따르면, 상기 웨이퍼들은 마이크로부품들을 각각 포함하는, 300 mm의 지름을 가지는 원형의 실리콘 웨이퍼들이다.
본 발명의 일 실시예에 따르면, 상기 방법은, 상기 웨이퍼들의 결합 전에, 보상될 상기 두 개의 웨이퍼들 사이의 상기 초기 반지름 방향 오정렬을 측정하는 단계; 상기 결합 전에 상기 웨이퍼들 각각의 곡률을 측정하는 단계; 상기 두 개의 웨이퍼들 사이의 상기 초기 반지름 방향 오정렬에 대한 보상 반지름 방향 오정렬을 결정하는 단계; 상기 두 개의 웨이퍼들 사이의 상기 보상 반지름 방향 오정렬을 발생시킬 수 있는 결합-후 곡률을 계산하는 단계; 및 계산된 상기 결합-후 곡률의 함수로서 상기 소정 결합 곡률을 계산하는 단계를 포함한다.
본 발명의 특정 실시예에 따르면, 상기 방법은, 상기 제1 웨이퍼 및 상기 제2 웨이퍼를 상기 제1 웨이퍼에 상기 소정 곡률 반경을 부과하는 제1 홀딩 지지부 및 제2 홀딩 지지부 각각을 이용하여 서로 마주보도록 홀딩하는 단계; 상기 웨이퍼들 사이에 결합파의 전달이 시작되도록 상기 웨이퍼들을 접촉시키는 단계; 상기 제2 웨이퍼가 상기 결합파의 전달 중에 상기 제1 웨이퍼에 부과된 상기 결합 곡률에 순응되도록, 상기 제2 웨이퍼를 상기 제1 웨이퍼와 접촉시키는 동안 또는 그 전에 상기 제2 홀딩 지지부로부터 릴리스하는 단계를 포함한다.
본 발명의 일 특징에 따르면, 상기 소정 결합 곡률이 상기 제1 홀딩 지지부 상에 마운팅된 잭을 동작시킴으로써 상기 제1 웨이퍼에 부과된다.
본 발명의 다른 특징에 따르면, 상기 소정 결합 곡률은, 상기 제1 웨이퍼와 상기 제1 홀딩 지지부 사이에 개재되며, 상기 소정 결합 곡률에 해당하는 곡률을 갖는 멤브레인에 의해 상기 제1 웨이퍼에 부과된다.
본 발명의 또 다른 특징에 따르면, 상기 소정 결합 곡률은, 상기 소정 곡률 반경에 해당하는 곡률을 갖는 상기 제1 홀딩 지지부에 의해 상기 제1 웨이퍼에 부과된다.
본 발명의 특정 실시예에 따르면, 상기 웨이퍼들 각각의 본딩면 상에 마이크로부품들을 각각 포함하고, 상기 웨이퍼들 중 하나의 적어도 일부의 상기 마이크로부품들은 다른 상기 웨이퍼의 상기 마이크로부품들의 적어도 일부와 정렬되도록 의도된다.
본 발명은 분자 접합에 의해 제1 웨이퍼와 제2 웨이퍼를 결합하기 위한 장치에도 관련되며, 상기 웨이퍼들은 그들 사이에 초기 반지름 방향 오정렬을 가지며, 상기 장치는 상기 제1 웨이퍼 및 제2 웨이퍼 각각을 홀딩하기 위한 제1 및 제2 홀딩 지지부를 포함하고, 상기 제1 홀딩 지지부는 상기 초기 반지름 방향 오정렬의 함수로서 소정 결합 곡률을 상기 제1 웨이퍼에 부과하기 위한 수단을 포함하며, 상기 장치는 상기 제1 웨이퍼와 접촉시키는 동안 또는 그 전에 상기 제2 웨이퍼를 상기 제2 지지부로부터 릴리스하여, 상기 제2 웨이퍼가 결합파의 전달 중에 상기 제1 웨이퍼에 부과된 상기 결합 곡률에 순응되도록 하기 위해 상기 제2 홀딩 지지부를 제어한다.
본 발명의 일 특징에 따르면, 상기 결합 장치는 상기 초기 반지름 방향 오정렬의 함수로서 상기 소정 결합 곡률을 계산하거나, 또는 상기 초기 반지름 방향 오정렬의 함수로서 상기 소정 결합 곡률에 해당하는 곡률 반경을 계산하기 위한 프로세싱 수단을 포함한다.
본 발명의 일 특징에 따르면, 상기 제1 홀딩 지지부는 상기 제1 웨이퍼에 상기 소정 결합 곡률을 부과할 수 있는 잭을 더 포함하고, 상기 잭은 상기 소정 결합 곡률에 해당하는 곡률 반경에 따라 구동되며, 상기 장치는 상기 제2 웨이퍼가 결합파의 전달 중에 상기 제1 웨이퍼에 부과된 상기 결합 곡률에 순응되도록, 상기 제1 웨이퍼와 접촉시킨 후 상기 제2 웨이퍼를 상기 제2 지지부로부터 릴리스하기 위해 상기 제2 홀딩 지지부를 제어한다.
본 발명의 다른 특징에 따르면, 상기 장치는 상기 제1 웨이퍼와 상기 제1 홀딩 지지부 사이에 개재되고, 상기 소정 결합 곡률에 해당하는 곡률을 갖는 멤브레인을 더 포함한다.
본 발명의 또 다른 특징에 따르면, 상기 제1 홀딩 지지부는 상기 소정 결합 곡률에 해당하는 곡률을 갖는다.
본 발명의 일 실시예에 따르면, 상기 제1 및 제2 홀딩 지지부들은 흡입 또는 정전기력에 의해 상기 웨이퍼들을 홀딩하기 위한 수단을 포함한다.
본 발명의 다른 실시예에 따르면, 상기 제1 및 제2 홀딩 지지부들은 100 mm, 150 mm, 200 mm 또는 300 mm의 지름을 갖는 원형의 기판들을 수용하도록 조정된다.
본 발명에 따르면 서로 결합되는 두 개의 웨이퍼들 사이에 존재하는 초기 반지름 방향 정렬을 보상할 수 있다.
도 1a 및 도 1b는 종래 기술에 따른 3-차원 구조물의 제조를 도시하는 개략도들이다.
도 2 및 도 3은 "휨(bow)"형의 변형들을 가지는 웨이퍼들을 도시한다.
도 4a 내지 도 4c는 분자 접합에 의해 두 개의 웨이퍼들을 결합하기 전, 결합하는 중 및 결합한 후에 발생하는 다양한 곡률(curvature)들을 도시한다.
도 5a 내지 도 5g는 본 발명의 분자 접합 결합을 이용한 3-차원 구조물의 제조를 도시하는 개략도들이다.
도 6은 도 5a 내지 도 5g에 도시된 3-차원 구조물의 제조 중에 이용되는 단계들의 흐름도이다.
도 7은 최종 반지름 방향 오정렬의 변화를 분자 접합에 의한 결합 중에 두 개의 웨이퍼들에 부과되는 곡률의 함수로서 도시하는 그래프이다.
본 발명은, 결합 후에 웨이퍼들 사이의 반지름 방향 오정렬을 발생시키는 서로 다른 반지름 방향 팽창도들을 갖는 두 개의 웨이퍼들 사이의 분자 접합에 의한 결합에 일반적으로 적용된다.
본 발명은 특히, 그러나 배타적이지 않게, 부품들을 각각 포함하는 적어도 두 개의 웨이퍼들 사이의 분자 접합에 의한 결합에 적용되며, 각각의 웨이퍼들의 부품들의 적어도 일부는 결합 후에 정렬된다.
결합 후의 웨이퍼들의 반지름 방향 오정렬 현상을 보상하기 위하여, 본 발명은 결합 중에 웨이퍼들 상에, 초기 반지름 방향 오정렬의 함수로서 사전에 정의되는 결합 곡률을 부과하는 것을 제안한다.
보다 정확하게는, 결합 전에, 두 개의 웨이퍼들 각각은 고유의 곡률을 가지며, 이는 도 2의 웨이퍼(30)의 경우와 같이 오목하거나 도 3의 웨이퍼(40)의 경우와 같이 볼록할 수 있다. 이러한 곡률은 웨이퍼들의 곡률 변형을 결정하며, 반도체 기술에서 “휨(bow)”이라는 용어로 지칭된다. 도 2 및 도 3에 도시된 바와 같이, 웨이퍼의 휨(Δz)은 거리(화살표)에 해당하며, 웨이퍼가 자유롭게 놓여지는 기준면(P)(통상적으로 완전히 평면인)과 웨이퍼 자체 사이에서, 웨이퍼의 중심부에서의 레벨로 일반적으로 측정된다. 반도체들의 분야에서 통상적으로 사용되는 웨이퍼의 지름들의 크기, 즉 수십 밀리미터 내지 300 밀리미터 사이에서, 휨은 마이크로미터로 측정되는데 비해, 곡률은 일반적으로 m-1 또는 km-1로 측정되는데, 이는 반도체들의 분야에서 사용되는 웨이퍼들의 곡률이 매우 작아서, 해당하는 곡률 반경이 매우 크기 때문이다.
도 4a 내지 도 4c는 각각 초기 곡률(K1, K2)(도 4a 참조)을 갖는 지지 기판(60)(베이스) 상의 제1 웨이퍼(50)(상부)의 결합 전후의 곡률들의 변화를 도시한다. 분자 접합 결합 중에, 결합 곡률로 지칭되는 곡률(KB)이 두 개의 웨이퍼들(50, 60)(도 4b 참조) 중 어느 하나에 부과되고, 하기에 상세히 설명되는 것과 같이, 결합파(bonding wave)의 전달 중에 다른 하나의 웨이퍼는 상기 제1 웨이퍼에 부과되는 곡률에 순응된다. 하기에 상세히 설명되는 것과 같이, 곡률(KB)은 결합 장비의 특정 홀딩 지지부들에 의해 부과될 수 있으며, 곡률(KB)은 두 개의 웨이퍼들 중 하나에만 해당하며, 전달 중에 다른 웨이퍼에 부과된 곡률에 순응하기 위하여, 다른 웨이퍼는 결합파의 전달이 시작되는 순간에 변형에 자유롭다.
일단 결합이 수행되고 웨이퍼들이 각각의 홀딩 지지부들로부터 릴리스(release)되면, 결합된 웨이퍼들(50, 60)의 조합에 의해 구성된 구조물은 결합-후 곡률(post-bonding curvature)로 지칭되는 곡률(KF)을 갖는다.
결합-후 곡률(KF)은 아래의 식으로 계산될 수 있다:
KF= (2(K1+K2)+12KB)/16 (1)
상기 식은 T. Turner 외의 "Mechanics of wafer bonding: Effect of clamping"라는 제목의 Journal of Applied Physics, Vol. 95, N°1(2004년 1월 1일) 문헌의 식(12)에 기초하여 결정되었다.
상기 식에 기초하여, 결합-후 곡률(KF)에 대한 결합 곡률(KB)의 영향은 웨이퍼들(50, 60) 각각의 초기 곡률들(K1, K2)의 영향보다 우세함(6배)을 알 수 있다.
또한, 결합 후에 두 개의 웨이퍼들 사이에 발생하는 반지름 방향 오정렬(DR)은 아래의 식에 의해 결정될 수 있다:
DR= -2(εR) (2)
여기에서, R은 반지름 방향 오정렬의 측정점에서 웨이퍼의 중심 사이의 거리이고, ε는 제1 웨이퍼(50)(상부)의 표면 상에 가해지는 변형(strain)이다.
제1 웨이퍼의 표면 상에 가해지는 변형과 결합-후 곡률(KF) 사이에도 아래의 식으로 주어지는 관계가 있다:
ε= KF(h/2) (3)
여기에서, h는 상기 제1 웨이퍼의 두께이다.
변형 ε에 해당하는 식(3)의 성분들을 식(2)에 대입함으로써, 결합 후에 발생하는 반지름 방향 오정렬(DR)과 결합-후 곡률(KF) 사이의 관계가 아래의 식에 의해 정립된다:
DR= - KF·h·R (4)
반지름 방향 오정렬(DR)이 결합-후 곡률(Kf)의 함수임을 알 수 있다.
따라서, 초기 반지름 방향 오정렬(DRi)을 알게 되면, 보상 반지름 방향 오정렬(DRc)이 다음과 같이 결정된다: DRc = -DRi, 식(4)에 의해, DRc= KF h R.
초기 반지름 방향 정렬은, 동일한 배치(batch)의 웨이퍼들 중 두 개의 웨이퍼들 사이의 결합을 수행하고, 초기 반지름 방향 성분을 유도하기 위하여 상기 두 개의 웨이퍼들의 오정렬을 측정함으로써 측정될 수 있다. 상기 두 개의 웨이퍼들은 단순한 십자표들과 같은 정렬 마크들을 가지며(Vernier 또는 Moire 구조물들의 수단에 의한 측정 방법들), 이는 적외선 현미경 또는 공초점 현미경(confocal infrared microscopy)에 의해 미크론 단위로 오정렬이 측정되는 것을 가능하게 하고, 일반적으로 중심부 및 주변부에 존재하는 웨이퍼 상의 복수의 위치들에서 측정이 이루어지는 것을 가능하게 한다. 다양한 오정렬 성분들, 및 특히 반지름 방향 오정렬이 상기 측정들로부터 얻어질 수 있다. 상기 측정들은 일반적으로 웨이퍼의 중심부 및 주변부, 예컨대 300 mm 웨이퍼의 중심으로부터 147 mm 지점에 배열된 정렬 마크들로 레벨링하여 수행될 수 있다. 주변부에서, 반지름 방향 오정렬이 최대이고 도 7에 도시된 것과 같이 일 미크론을 초과할 수 있으며, 이는 상술한 현미경 측정으로 측정할 수 있다.
이러한 방식으로 초기 반지름 방향 정렬을 전체 배치의 웨이퍼들에 대해 알 수 있으며, 본 발명의 결합 방법을 적용하고 초기 반지름 방향 오정렬을 보상하는 것이 가능할 수 있다. 초기 반지름 방향 오정렬을 측정하기 위해 사용되는 한 쌍의 웨이퍼들은, 본 발명에 따라 예정된 결합 곡률로 웨이퍼들을 재-결합하기 위해 배치로부터 빼내어지거나 분리될 수 있다.
초기 반지름 방향 오정렬은 구분되어 선택된 두 개의 웨이퍼들 각각의 두 개의 마이크로부품들 사이의 거리(0.33 ppm 이내)를 정확하게 측정하고, 두 차이값들을 비교함으로써 결정될 수도 있다.
마지막 식(4)를 기초로, 발생되는 반지름 방향 오정렬을 보상하게 하는 목표 결합-후 곡률(KFc)이 다음 식에 의해 계산된다:
KFc = DRc/(h·R) (5)
식(1)은 두 개의 웨이퍼들의 초기 곡률(K1, K2)의 함수로 결정되는 결합-후 곡률(KF)을 나타낸다. 상기 곡률(K1, K2)은 두 개의 웨이퍼들의 고유의 곡률들에 해당하기 때문에, 곡률(KB)만이 결합-후 곡률(KF)의 값을 조정하는 것을 가능하게 하는 변수임을 나타낸다.
따라서, 보상 반지름 방향 오정렬을 얻는 것을 가능하게 하는 결합-후 곡률(KFc)의 목표값은 식(5)를 기초로 계산되고, 곡률(K1, K2)은 예컨대 KLA-Tencor 회사의 KLA-Tencor Flexus와 같은 광학 측정 도구들에 의해(또는 휨을 결정할 수 있게 하는 용량성 측정기(gauge), 광학 형상 측정기(profilometry) 또는 기계적 형상 측정기에 의한 임의의 측정에 의해) 미리 측정되며, 결합 곡률(KB)은 다음과 같이 계산되는 목표 결합-후 곡률(KFc)을 얻기 위해 결합 중에 웨이퍼들에 부과된다:
KB= (8KF - (K1+K2))/6 (6)
제1 웨이퍼(100) 상에 형성되는 마이크로부품들의 층을 제2 웨이퍼(200) 상으로 전달하는 것에 의한 예시적인 3-차원 구조물 제조는, 본 발명의 실시예에 따른 반지름 방향 오정렬에 대한 보상을 갖는 결합 방법을 사용하며, 도 5a 내지 도 5g 및 도 6을 참조로 설명될 것이다. 웨이퍼들은 특히 150 mm, 200 mm 및 300 mm의 지름들을 가질 수 있다.
3-차원 구조물의 제조는 제1 웨이퍼(100)의 표면 상에 제1 마이크로부품들 시리즈(110)를 형성(도 5a, S1 단계)하고 제2 웨이퍼(200)의 표면 상에 제2 마이크로부품들 시리즈(210)를 형성(도 5b, S2 단계)하는 것으로 시작한다. 마이크로부품들(110, 210)은 전체 부품들 및/또는 그의 일부일 수 있다. 본 실시예에서, 제1 웨이퍼(100)는 SOI(Silicon on Insulator) 형의 300 mm 지름을 갖는 웨이퍼이며, 실리콘으로 형성된 지지부(101) 상의 실리콘층(103), 및 상기 층과 상기 실리콘 지지부 사이에 배열된 예컨대 SiO2의 매립 산화막(102)을 포함한다. 웨이퍼(100)는 다른 형태의 다층 구조물 또는 단층 구조물로 이루어질 수도 있다.
제2 웨이퍼(200)는 300 mm 지름을 갖는 실리콘 웨이퍼이다.
마이크로부품들(110, 210)은, 형성되는 마이크로부품들에 대응하는 패턴들을 형성하기 위한 영역들을 정의할 수 있게 하는 마스크에 의한 포토리소그래피에 의해 형성된다
마이크로부품들(110, 210)은, 예를 들어 제조될 부품의 일부를 각각 구성하는 마이크로부품들(110, 210)을 쌍들로 연결하여 최종 부품들을 형성하기 위하여, 또는 상응하는 마이크로부품들(110, 210)을 위한 배선 회로들을 형성하기 위하여, 서로 상호 작용하도록 예정된다. 따라서 웨이퍼들의 결합 후에 마이크로부품들(110, 210) 사이의 우수한 정렬을 보장할 수 있도록 하는 것이 중요하다.
본 발명에 따르면, 결합 장치가 결합 중에 사용되며, 상기 결합 장치는 웨이퍼들 중 하나에 결합 곡률(KB)을 부과하고, 두 개의 웨이퍼들 사이의 결합파의 전달에 의해 다른 웨이퍼가 상기 부과된 곡률에 순응되도록 한다. 상기 동작은 두 개의 웨이퍼들 사이에 보상 반지름 방향 오정렬(DRc)을 도입하여 목표 결합-후 곡률(KFc)을 얻는 것을 가능하게 하며, 상기 보상 반지름 방향 오정렬(DRc)은 두 개의 웨이퍼들 사이에 존재하고 결합 전에 상기 웨이퍼들 각각에 대해 미리 수행된 다양한 처리 단계들(리소그래피, 막 증착, 열처리 등) 중에 유도된(웨이퍼들 사이의 반지름 방향 팽창도들의 차이) 초기 반지름 방향 오정렬(DRi)을 보상할 것이다.
도 5c에 도시된 것과 같이, 결합 동작은, 장치(300)의 제2 지지판(320)의 홀딩면(321) 상에 홀딩되는 제2 웨이퍼(200)와 면하는 제1 웨이퍼(100)를 홀딩하기 위한 홀딩면(311)을 가지는 제1 지지판(310)을 포함하는 결합 장치 또는 기구(300)로 수행된다. 지지판들(310, 320)은 모두 정전기 또는 흡입(suction) 홀딩 수단들과 같은 홀딩 수단들(도 5c에 미도시)을 갖춘다. 제1 및 제2 지지판들(310, 320)은 변위 방향들(dpx, dpy)을 따라 이동성이 있으며, 이는 한편으로는 회전 및 이동에서의 오정렬 에러들을 보상하며 웨이퍼들을 서로 마주하게 배치하고, 다른 한편으로는 제1 및 제2 지지판들(310, 320)의 홀딩면들(311, 321) 각각을 서로를 향하게하거나 멀어지게 한다. 이를 위하여, 각각의 지지판은 상기 방향(dp)을 따라 두 개의 지지부들 사이의 거리를 조정하기 위하여 예컨대 상기 결합 장치에 의해 제어되는 액츄에이터(actuator)(도 5c에 미도시) 상에 마운팅된다.
결합이 시작될 때, 두 개의 웨이퍼들(100, 200)은 각각의 지지판의 상기 홀딩면들 상에 각각 압착 홀딩된다(도 5c, S3 단계).
다음으로, 본 발명에 따라, 상술한 보상 반지름 방향 오정렬(DRc)을 유도하기 위하여, 상기에 주어진 식(6)에 의해 계산되고 미리 결정된 목표 결합-후 곡률(KFc)을 얻는 것을 가능하게 하는 결합 곡률(KB)에 해당하는 곡률이 제1 웨이퍼(100)(또는 대안적으로 제2 웨이퍼)에 부과된다(도 5d, S4 단계).
이를 위하여, 제1 지지판(310)은 로드(rod)(313)를 제공하는 잭(jack) 또는 선형 액츄에이터(312)를 포함하며, 로드(313)는 상기 잭이 작동할 때 제1 웨이퍼(100)가 압착되는 판(310)의 홀딩면(311) 아래로 연장된다. 도 5d에 도시된 것과 같이, 이 경우 로드(313)의 자유단(313a)이 상기 제1 웨이퍼를 밀고, 이는 소정 결합 곡률이 부여되는 것을 가능하게 한다. 잭(312)의 작동 중에, 지지판(310)의 홀딩 수단들의 인력, 즉 흡입력 또는 정전기력은, 로드(313)에 의한 곡률 부여 중에 상기 웨이퍼에 대한 변형들을 감소시키기 위해, 판(310)의 홀딩면(311) 상에 정해진 중심의 동심 영역의 레벨에서 감소되거나 심지어 효력이 없어지도록, 상기 결합 장치에 의해 제어될 수 있다.
결합 장치(300)는 로드(313)가 홀딩면(311) 아래로 돌출되는 거리(dt)를 제어하고, 상기 거리(dt)는 상기 웨이퍼들에 부과되는 결합 곡률(KB)의 함수로서 결정된다. 보다 정확하게는, 잭(312)은 로드(313)의 선형적 위치를 결합 장치(300)에 의해 정의되는 조정점(setpoint) 위치의 함수로서 제어하는 서보제어부(servocontrol)(미도시)가 장착된다.
결합 장치(300)는, 본 실시예에서 기술하는 장치(300)에서와 같이 잭을 사용하는 경우에, 프로그램가능한 마이크로프로세서와 같은 프로세싱 수단들이 장착되며, 이는 결합 곡률(KB) 또는 결합 곡률(KB)과 등가의 곡률 반경을 계산할 수 있다. 보다 정확하게는, 웨이퍼들(100, 200) 각각의 초기 곡률들(K1, K2)에 더하여 목표 결합-후 곡률(KFc)도 상기 결합 장치에 입력되고, 상기 결합 장치의 상기 프로세싱 수단들은 위에 주어진 식(6)을 사용하여 부과될 결합 곡률(KB)을 계산하며, 상응하는 목표 곡률 반경(Rcb)(Rcb=1/KB)을 얻기 위해 상기 값의 역을 취한다.
잭(312)의 서보제어부에 전송되어야 하는, 정의될 최종 파라미터는 곡률 반경(Rcb)에 상응하는 휨(Δz)이며, 이는 상술한 바와 같이 웨이퍼의 휨은, 기준면인 본 실시예의 홀딩면(311)과 홀딩면(311)에 마주하는 상기 웨이퍼의 표면인 웨이퍼의 표면 사이의, 웨이퍼의 중심에서 취해진 거리에 해당하기 때문이다. 휨(Δz)은 결합 곡률이 부과될 때 로드(313)가 연장되어야하는 거리(dt)에 해당한다.
목표 곡률 반경(Rcb)의 함수로서 목표 휨(Δzc)은 다음의 식으로 계산될 수 있다:
Δzc= Rcb-√(Rcb 2-(D/2)2) (7)
여기에서, D는 휘어지는 웨이퍼의 지름이다.
계산된 다음, 목표 휨(Δzc)의 숫자 값은 등가의 거리(dt)(dt=Δzc)로 배치하기 위하여 상기 로드를 동작시키는 잭(312)의 서보제어부로 전송된다.
결합 곡률(KB)이 제1 웨이퍼(100)에 가해질 때, 결합파의 전달이 시작되도록 하기 위하여 웨이퍼(100)의 가장 앞부분(100a)(정점)이 제2 웨이퍼(200)의 노출된 면과 접촉되도록 정교하게 배치되도록, 지지판들(310, 320)은 서로를 향하여 이동된다(도 5d, S5 단계). 제2 웨이퍼(200)를 지지판(320) 상에 홀딩하기 위한 수단들은, 결합 중에 제2 웨이퍼(200)가 제1 웨이퍼(100)에 부과되는 변형(곡률(KB))에 순응되도록, 상기 두 개의 웨이퍼들을 접촉되도록 하는 동안 또는 그 전에 비활성화된다.
대안적으로, 상기 두 개의 웨이퍼들은 서로 거리(Δzc)로 배치될 수 있으며, 상기 두 개의 웨이퍼들 중 하나는 뒤이어 표면들이 밀접하게 접촉될 때까지 거리(dt=Δzc)에 대해 로드(313)를 동작시킴으로서 변형될 수 있다. 따라서 결합 곡률(KB)의 부과 및 상기 결합파의 전달의 시작은 동시에 수행된다. 이 경우에도, 소정 결합 곡률에 대해 변형되지 않는 웨이퍼는 결합파의 전달 중에 다른 웨이퍼에 부과된 결합 곡률에 순응하기 위해 자유로워야 한다.
분자 접합 결합은 그 자체로 잘 알려진 기술이다. 상기하자면, 분자 접합 결합의 원리는 두 개의 표면들을 직접 접촉하도록 하는 것에 기초하며, 즉 특별한 물질(접착제, 왁스, 납땜(braze) 등)을 사용하지 않는다. 이러한 동작은 결합되는 표면들이 충분히 부드럽고, 파티클들 또는 오염으로부터 자유로울 것을 요구하며, 통상적으로 수 나노미터보다 작은 거리에서 밀접하게 접촉하는 것이 가능하도록 충분히 서로 가까워질 것을 요구한다. 이 경우, 두 개의 표면들 사이의 인력들은 분자 접합(결합되는 두 개의 표면들의 원자들 또는 분자들 사이의 전자적 상호작용의 모든 인력들(반데르발스(Van Der Waals) 힘들)에 의해 유도되는 결합)을 가져오는 결합파의 전달을 발생시키기에 충분할 만큼 크다.
결합파의 전달이 시작되면, 지지판(320)으로부터 릴리스된 제2 웨이퍼(200)는 상기 결합파의 전달 중에 제1 웨이퍼(100)에 부과된 곡률에 순응된다(도 5e, S6 단계).
상기 두 개의 웨이퍼들이 완전하게 결합되는 경우, 제1 웨이퍼(100)는 상기 지지부로부터 완전하게 자유롭게 된다(도 5f, S7 단계). 3-차원 구조물(400)이 얻어지며, 이는 정해진 목표 곡률(KFc)을 갖는다.
따라서, 정해진 결합 곡률을 적용함으로써 두 개의 웨이퍼들(100, 200) 사이에 존재하는 반지름 방향 오정렬을 보상하는 것이 가능해진다. 결합 후에, 결합 전 처음에 존재하는 반지름 방향 오정렬에도 불구하고 마이크로부품들(110)은 마이크로부품들(210)과 정확히 배열되어 있다.
도 7의 커브는 300 mm의 지름과 775 ㎛의 두께를 갖는 두 개의 웨이퍼들에 수행된 측정들에 해당하며, 각각의 웨이퍼들은 두 개의 레벨들의 금속들 및 TEOS 타입의 증착 산화물로 이루어지며 준비된 결합층을 갖는다. 도 7은 반지름 방향 오정렬의 변화를 상기 웨이퍼들의 결합-후 곡률(KF)의 함수로서 도시한다. 약 55 ㎛의 휨에 상응하는, 약 0.005 m-1의 결합-후 곡률(KF)에 대해, 초기 반지름 방향 오정렬이 완전히 보상됨을 알 수 있다. 상기 커브는, 결합-후 곡률을 조정함으로써, 웨이퍼들 사이에 존재하는 초기 반지름 방향 오정렬을 보상하는 것을 가능하게 하는 추가의 반지름 방향 오정렬 성분을 생성하는 것이 가능하다는 것을 분명하게 보여준다.
결합 후에, 상기 두 개의 웨이퍼들 사이의 결합 에너지를 증가시키고 상기 웨이퍼들 중 하나를 후속에서 박막화(thinning)할 수 있도록 하기 위하여, 구조물(400)에 중간 정도의(moderate) 열처리(500 ℃보다 낮음)가 수행될 수 있다.
도 5g에 도시된 것과 같이, 제1 웨이퍼(100)는 마이크로부품들(110)의 층 위에 존재하는 물질의 일부를 제거하기 위해 박막화된다(S8 단계). 웨이퍼(100)는 특히 화학적-기계적 연마(chemical-mechanical polishing, CMP), 화학적 식각, 또는 예컨대 원자 주입에 의해 상기 기판에 미리 형성된 취약화된 면을 따라 쪼갬(cleavage) 또는 파괴(fracture)에 의해 박막화될 수 있다. 본 실시예의 경우와 같이 상기 제1 웨이퍼가 SOI 타입의 기판인 경우, 잔존하는 층(100a)의 두께를 한정하기 위해 매립 절연층은 화학적 식각 저지층으로서 유익하게 사용될 수 있다. 대안으로서, 초기 기판이 벌크 물질로 형성된 경우, 물질 표면상에 일정 간격으로 형성된 금속 물질의 존들인 딥 존(deep zone)들이 기계적인 박막화(연마)를 저지하기 위해 부품들의 형성 중에 미리 형성될 수 있다.
다음으로 제2 웨이퍼(200), 및 제1 웨이퍼(100)의 잔존 부분에 해당하는 층(100a)으로 형성된, 3-차원 구조물(500)이 얻어진다.
대안적인 실시예에 따르면, 상기 마이크로부품들의 형성 후에, 결합을 준비하기 위해서 산화막, 예컨대 SiO2가 제1 및/또는 하부 웨이퍼의 표면 상에 증착될 수 있다. 상기 산화막 또는 산화막들은, 하나의 웨이퍼의 마이크로부품들을 다른 웨이퍼의 마이크로부품들과 접촉될 수 있도록 하기 위하여, 상기 마이크로부품들의 전부 또는 일부와 접촉하여 예를 들어 구리의, 금속 존들을 내부에 형성함으로써 준비될 수 있다.
상기 웨이퍼들의 결합 표면들은 추가적으로 처리될 수 있다. 표면 준비를 위해 사용되는 상기 처리들은 얻어질 결합 에너지에 따라 변화될 수 있다. 표준 결합 에너지 즉, 상대적으로 낮은 에너지를 얻으려는 의도라면, 상기 표면은 화학적-기계적 연마와 후속의 세정을 수행함으로써 준비될 수 있다. 그밖에는, 두 개의 기판들 사이에 높은 결합 에너지를 얻으려는 의도라면, 표면의 준비는 RCA 타입의 세정(즉, 파티클들을 제거하기 위해 조정된 SC1 배스(NH4OH, H2O2, H2O)와 탄화 수소들 및 금속 오염들을 제거하기 위해 조정된 SC2 배스(HCl, H2O2, H2O)의 조합), 플라즈마에 의한 표면 활성화, 및 추가의 세정과 후속의 브러싱(brushing)을 포함한다.
결합은, 바람직하게는 두 개의 웨이퍼들 사이의 온도 차이를 감소시키기 위하여, 제어된 온도에서 수행된다.
결합 곡률의 부과는, 상기 제1 웨이퍼와 홀딩을 위한 지지부 사이에 개재되고, 상기 정해진 결합 곡률에 해당하는 곡률을 가지는, 멤브레인(membrane)을 포함하는 결합 장치로 수행되거나, 상기 정해진 결합 곡률에 해당하는 곡률을 가지는, 제1 웨이퍼를 위한 홀딩 지지부를 포함하는 결합 장치로 수행될 수도 있으며, 이 경우 상기 홀딩 지지부는 미리 계산된 결합 곡률에 순응되도록 하기 위해 특히 변형가능하며 상기 장치에 의해 구동될 수 있다. 상기 제2 웨이퍼와 상기 제1 웨이퍼의 접촉 및 결합파의 전달의 시작 전의 상기 제2 웨이퍼의 릴리스는 상술한 것과 같이 수행될 것이다.
반지름 방향 오정렬을 보상하는 본 발명의 결합 방법의 효과에 의해, 제1 웨이퍼(100)(상부)를 제2 웨이퍼(200)(베이스) 상으로 마이크로부품들(110, 210) 사이의 큰 오프셋들 없이 결합하는 것이 가능하였다. 따라서 반지름 방향 오정렬들이 웨이퍼들의 전체 표면에 대해 균일하게 무시해도 될 정도의 값들로 한정되도록 하는 것이 가능하다. 마이크로부품들(110, 210)은, 심지어 매우 작은 크기(예를 들어 < 1 ㎛)인 경우에도, 쉽게 서로 정렬되어 형성될 수 있다. 이는, 예를 들어, 불량 배선의 위험들을 최소화하며, 금속의 배선들에 의해 상기 마이크로부품들을 서로 연결하는 것을 가능하게 한다.

Claims (15)

  1. 제1 웨이퍼(100)를 제2 웨이퍼(200) 상에 분자 접합에 의해 결합하는 방법으로서, 상기 웨이퍼들은 상기 웨이퍼들의 사이에 초기 반지름 방향 오정렬(radial misalignment)(DR)을 가지며, 상기 방법은 상기 두 개의 웨이퍼들 사이에 결합파(bonding wave)의 전달이 시작되도록 상기 두 개의 웨이퍼들(100, 200)을 접촉시키는 적어도 하나의 단계를 포함하고,
    소정 결합 곡률(bonding curvature)(KB)이 상기 초기 반지름 방향 오정렬(DR)의 함수로서 상기 접촉 단계 중에 상기 두 개의 웨이퍼들 중 적어도 하나에 부과되는 것을 특징으로 하는 결합 방법.
  2. 제1 항에 있어서,
    상기 제2 웨이퍼(200)는 상기 결합파의 전달 중에 상기 제1 웨이퍼(100)에 부과된 상기 소정 결합 곡률(KB)에 자유롭게 순응하는 것을 특징으로 하는 결합 방법.
  3. 제1 항에 있어서,
    상기 웨이퍼들(100, 200)은 마이크로부품들을 각각 포함하며, 300 mm의 지름을 갖는 원형의 실리콘 웨이퍼들인 것을 특징으로 하는 결합 방법.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 웨이퍼들(100, 200)의 결합 전에,
    보상될 상기 두 개의 웨이퍼들 사이의 상기 초기 반지름 방향 오정렬(DR)을 측정하는 단계;
    결합 전에 상기 웨이퍼들(100, 200) 각각의 곡률(K1, K2)을 측정하는 단계;
    상기 두 개의 웨이퍼들(100, 200) 사이의 상기 초기 반지름 방향 오정렬(DR)에 대한 보상 반지름 방향 오정렬(DRc)을 결정하는 단계;
    상기 두 개의 웨이퍼들 사이의 상기 보상 반지름 방향 오정렬(DRc)을 발생시킬 수 있는 결합-후(post-bonding) 곡률(KFc)을 계산하는 단계; 및
    계산된 상기 결합-후 곡률(KFc)의 함수로서 상기 소정 결합 곡률(KB)을 계산하는 단계를 포함하는 것을 특징으로 하는 결합 방법.
  5. 제4 항에 있어서,
    상기 결합-후 곡률은 다음 식에 의해 계산되고,
    KFc = DRc/(h·R)
    KFc는 상기 결합-후 곡률, DRc는 상기 보상 반지름 방향 오정렬, h는 상기 제1 웨이퍼의 두께이고, R은 상기 웨이퍼의 중심으로부터 상기 반지름 방향 오정렬의 측정점까지의 거리인 것을 특징으로 하는 결합 방법.
  6. 제4 항에 있어서,
    상기 소정 결합 곡률은 아래의 식으로 계산되고,
    KB= (8KFc - (K1+K2))/6
    KB는 상기 소정 결합 곡률, K1은 상기 제1 웨이퍼의 초기 곡률, K2는 상기 제2 웨이퍼의 초기 곡률이고, KFc는 결합-후 곡률인 것을 특징으로 하는 결합 방법.
  7. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제1 웨이퍼(100) 및 상기 제2 웨이퍼(200)를 상기 제1 웨이퍼에 상기 소정 곡률 반경을 부과하는 제1 홀딩 지지부(310), 및 제2 홀딩 지지부(320) 각각을 이용하여 서로 마주보도록 홀딩하는 단계;
    상기 웨이퍼들 사이에 결합파의 전달이 시작되도록 상기 웨이퍼들(100, 200)을 접촉시키는 단계;
    상기 제2 웨이퍼가 상기 결합파의 전달 중에 상기 제1 웨이퍼에 부과된 상기 결합 곡률에 순응되도록, 상기 제2 웨이퍼(200)를 상기 제1 웨이퍼(100)와 접촉시키는 동안 또는 그 전에 상기 제2 홀딩 지지부(320)로부터 릴리스하는 단계를 포함하는 것을 특징으로 하는 결합 방법.
  8. 제7 항에 있어서,
    상기 소정 결합 곡률(KB)이 상기 제1 홀딩 지지부 상에 마운팅된 잭(jack)(312)을 동작시킴으로써 상기 제1 웨이퍼(100)에 부과되는 것을 특징으로 하는 결합 방법.
  9. 제7 항에 있어서,
    상기 소정 결합 곡률은, 상기 제1 웨이퍼(100)와 상기 제1 홀딩 지지부(310) 사이에 개재되며, 상기 소정 결합 곡률에 해당하는 곡률을 갖는 멤브레인에 의해 상기 제1 웨이퍼(100)에 부과되는 것을 특징으로 하는 결합 방법.
  10. 제7 항에 있어서,
    상기 소정 결합 곡률은, 상기 소정 곡률 반경에 해당하는 곡률을 갖는 상기 제1 홀딩 지지부(310)에 의해 상기 제1 웨이퍼(100)에 부과되는 것을 특징으로 하는 결합 방법.
  11. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 웨이퍼들(100, 200) 각각의 결합면 상에 마이크로부품들(110, 210)을 각각 포함하고, 상기 웨이퍼들 중 하나(100)의 적어도 일부의 상기 마이크로부품들(110)은 다른 상기 웨이퍼(200)의 상기 마이크로부품들(210)의 적어도 일부와 정렬되도록 의도되는 것을 특징으로 하는 결합 방법.
  12. 분자 접합에 의한 제1 웨이퍼(100)와 제2 웨이퍼(200)의 결합 장치(300)로서, 상기 웨이퍼들은 상기 웨이퍼들 사이에 초기 반지름 방향 오정렬(DR)을 가지며, 상기 장치는 상기 제1 웨이퍼(100) 및 제2 웨이퍼(200) 각각을 홀딩하기 위한 제1 및 제2 홀딩 지지부(310, 320)를 포함하고,
    상기 제1 홀딩 지지부는 상기 초기 반지름 방향 오정렬의 함수로서 소정 결합 곡률(KB)을 상기 제1 웨이퍼에 부과하기 위한 수단을 포함하고, 상기 장치는 상기 제2 웨이퍼(200)가 결합파의 전달 중에 상기 제1 웨이퍼(100)에 부과된 상기 결합 곡률에 순응되도록, 상기 제1 웨이퍼(100)와 접촉시키는 동안 또는 그 전에 상기 제2 웨이퍼(200)를 상기 제2 지지부로부터 릴리스하기 위해 상기 제2 홀딩 지지부(320)를 제어하는 것을 특징으로 하는 결합 장치.
  13. 제12 항에 있어서,
    상기 초기 반지름 방향 오정렬의 함수로서 상기 소정 결합 곡률(KB)을 계산하거나, 또는 상기 초기 반지름 방향 오정렬(DR)의 함수로서 상기 소정 결합 곡률에 해당하는 곡률 반경을 계산하기 위한 프로세싱 수단을 포함하는 것을 특징으로 하는 결합 장치.
  14. 제13 항에 있어서,
    상기 제1 홀딩 지지부(310)는 상기 제1 웨이퍼(100)에 상기 소정 결합 곡률(KB)을 부과할 수 있는 잭(312)을 더 포함하고,
    상기 잭은 상기 소정 결합 곡률(KB)에 해당하는 곡률 반경에 따라 구동되며, 상기 장치는 상기 제2 웨이퍼(200)가 결합파의 전달 중에 상기 제1 웨이퍼에 부과된 상기 결합 곡률에 순응되도록, 상기 제1 웨이퍼(100)와 접촉시킨 후 상기 제2 웨이퍼(200)를 상기 제2 지지부로부터 릴리스하기 위해 상기 제2 홀딩 지지부(320)를 제어하는 것을 특징으로 하는 결합 장치.
  15. 제12 항에 있어서,
    상기 제1 홀딩 지지부는 상기 소정 결합 곡률에 해당하는 곡률을 가지거나, 또는 상기 장치는 상기 제1 웨이퍼(100)와 상기 제1 홀딩 지지부 사이에 개재되고, 상기 소정 결합 곡률(KB)에 해당하는 곡률을 갖는 멤브레인을 더 포함하는 결합 장치.
KR1020110043179A 2010-07-07 2011-05-06 반지름 방향 오정렬을 보상하는 분자 접합 결합 방법 KR101217682B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1055508A FR2962594B1 (fr) 2010-07-07 2010-07-07 Procede de collage par adhesion moleculaire avec compensation de desalignement radial
FR1055508 2010-07-07

Publications (2)

Publication Number Publication Date
KR20120004917A KR20120004917A (ko) 2012-01-13
KR101217682B1 true KR101217682B1 (ko) 2012-12-31

Family

ID=43417040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110043179A KR101217682B1 (ko) 2010-07-07 2011-05-06 반지름 방향 오정렬을 보상하는 분자 접합 결합 방법

Country Status (8)

Country Link
US (3) US8475612B2 (ko)
EP (1) EP2405465A1 (ko)
JP (1) JP5346063B2 (ko)
KR (1) KR101217682B1 (ko)
CN (1) CN102315149B (ko)
FR (1) FR2962594B1 (ko)
SG (1) SG177811A1 (ko)
TW (1) TWI426555B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
CN106887399B (zh) * 2010-12-20 2020-02-21 Ev 集团 E·索尔纳有限责任公司 用于保持晶片的容纳装置
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
CN103367374B (zh) 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
WO2013161906A1 (ja) * 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
FR2992772B1 (fr) * 2012-06-28 2014-07-04 Soitec Silicon On Insulator Procede de realisation de structure composite avec collage de type metal/metal
KR102580501B1 (ko) * 2013-05-29 2023-09-19 에베 그룹 에. 탈너 게엠베하 기판을 결합하기 위한 방법 및 장치
US9058974B2 (en) * 2013-06-03 2015-06-16 International Business Machines Corporation Distorting donor wafer to corresponding distortion of host wafer
WO2015050852A1 (en) 2013-10-01 2015-04-09 President And Fellows Of Harvard College Manufacturing soft devices out of sheet materials
KR102189046B1 (ko) * 2013-12-18 2020-12-09 인텔 코포레이션 부분적 층 전사 시스템 및 방법
US9837291B2 (en) * 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
DE102014106231A1 (de) * 2014-05-05 2015-11-05 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zum permanenten Bonden
US9576827B2 (en) 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
JP6617718B2 (ja) 2014-12-10 2019-12-11 株式会社ニコン 基板重ね合わせ装置および基板処理方法
US9490158B2 (en) 2015-01-08 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond chuck, methods of bonding, and tool including bond chuck
FR3039699B1 (fr) * 2015-07-31 2017-07-28 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
DE102015114521B4 (de) * 2015-08-31 2018-07-26 Infineon Technologies Ag Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
KR20230133405A (ko) * 2016-02-16 2023-09-19 에베 그룹 에. 탈너 게엠베하 기판 결합 방법
JP6745886B2 (ja) 2016-02-16 2020-08-26 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングするための方法および装置
WO2018012300A1 (ja) 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
CN105957817A (zh) * 2016-07-12 2016-09-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法
KR102395194B1 (ko) 2017-06-21 2022-05-06 삼성전자주식회사 웨이퍼 본딩 장치 및 그 장치를 포함한 웨이퍼 본딩 시스템
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
US10707186B1 (en) * 2017-09-15 2020-07-07 Intel Corporation Compliant layer for wafer to wafer bonding
CN110168711B (zh) 2017-09-21 2024-02-13 Ev 集团 E·索尔纳有限责任公司 接合基板的装置和方法
JP6552570B2 (ja) * 2017-09-26 2019-07-31 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
US10497667B2 (en) * 2017-09-26 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for bond wave propagation control
US10872873B2 (en) * 2017-11-14 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for bonding wafers and bonding tool
KR102468794B1 (ko) 2018-07-06 2022-11-18 삼성전자주식회사 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
KR20200015264A (ko) 2018-08-03 2020-02-12 삼성전자주식회사 웨이퍼 접합 방법 및 웨이퍼 접합 시스템
KR102648711B1 (ko) 2018-09-20 2024-03-20 삼성전자주식회사 기판 본딩 장치 및 그를 이용한 기판 본딩 방법
CN113302727A (zh) 2019-01-18 2021-08-24 Ev 集团 E·索尔纳有限责任公司 确定结合波的走向的测量装置及方法
JP7186632B2 (ja) * 2019-02-13 2022-12-09 三菱電機株式会社 測定装置および測定方法
CN111862799A (zh) * 2019-04-26 2020-10-30 华为技术有限公司 贴合设备及其承载膜
JP7264983B2 (ja) * 2019-07-02 2023-04-25 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
JP7002500B2 (ja) * 2019-07-02 2022-01-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
DE102019127867A1 (de) * 2019-10-16 2021-04-22 HELLA GmbH & Co. KGaA Verfahren zum Rüsten einer Fügevorrichtung zum Fügen einer Lichtscheibe mit einem Gehäuse einer Kraftfahrzeugbeleuchtungseinrichtung
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
JP7109489B2 (ja) * 2020-02-06 2022-07-29 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハの装着用受け取り手段
DE102020126211A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
CN112967965B (zh) * 2021-03-12 2023-11-07 长江存储科技有限责任公司 对准方法、对准装置、对准设备及计算机存储介质
US11594431B2 (en) * 2021-04-21 2023-02-28 Tokyo Electron Limited Wafer bonding apparatus and methods to reduce post-bond wafer distortion
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752180A (en) 1985-02-14 1988-06-21 Kabushiki Kaisha Toshiba Method and apparatus for handling semiconductor wafers
WO2007047536A2 (en) 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
US20090280595A1 (en) 2008-05-06 2009-11-12 S.O.I. Tec Silicon On Insulator Technologies Process for assembling wafers by means of molecular adhesion

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751261B2 (ja) * 1988-11-16 1998-05-18 ソニー株式会社 半導体基体の張り合わせ方法
US5273553A (en) * 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JP3160936B2 (ja) * 1991-04-24 2001-04-25 ソニー株式会社 ウエハの貼り合わせ方法
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
JP3371145B2 (ja) * 1992-05-27 2003-01-27 ソニー株式会社 基板はり合わせ方法
JP3171366B2 (ja) * 1994-09-05 2001-05-28 三菱マテリアル株式会社 シリコン半導体ウェーハ及びその製造方法
JP4243499B2 (ja) * 2002-06-11 2009-03-25 富士通株式会社 貼合せ基板製造装置及び貼合せ基板製造方法
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
FR2863405B1 (fr) * 2003-12-08 2006-02-03 Commissariat Energie Atomique Collage moleculaire de composants microelectroniques sur un film polymere
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
EP1815500A2 (en) * 2004-10-09 2007-08-08 Applied Microengineering Limited Equipment for wafer bonding
JP4624836B2 (ja) * 2005-03-30 2011-02-02 信越半導体株式会社 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具
JP2009529785A (ja) 2006-03-09 2009-08-20 ウルトラテック インク 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法
US7682933B1 (en) 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
KR101650971B1 (ko) 2008-11-16 2016-08-24 수스 마이크로텍 리소그라피 게엠바하 웨이퍼 메이팅이 개선된 웨이퍼 본딩 방법 및 그 장치
FR2962594B1 (fr) * 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752180A (en) 1985-02-14 1988-06-21 Kabushiki Kaisha Toshiba Method and apparatus for handling semiconductor wafers
WO2007047536A2 (en) 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
US20090280595A1 (en) 2008-05-06 2009-11-12 S.O.I. Tec Silicon On Insulator Technologies Process for assembling wafers by means of molecular adhesion

Also Published As

Publication number Publication date
US20120006463A1 (en) 2012-01-12
FR2962594A1 (fr) 2012-01-13
US9123631B2 (en) 2015-09-01
TWI426555B (zh) 2014-02-11
US9818614B2 (en) 2017-11-14
KR20120004917A (ko) 2012-01-13
CN102315149B (zh) 2015-11-25
TW201207914A (en) 2012-02-16
US20150348933A1 (en) 2015-12-03
US8475612B2 (en) 2013-07-02
JP2012019209A (ja) 2012-01-26
US20130210171A1 (en) 2013-08-15
JP5346063B2 (ja) 2013-11-20
FR2962594B1 (fr) 2012-08-31
CN102315149A (zh) 2012-01-11
EP2405465A1 (fr) 2012-01-11
SG177811A1 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
KR101217682B1 (ko) 반지름 방향 오정렬을 보상하는 분자 접합 결합 방법
KR101236219B1 (ko) 오버레이 오정렬이 감소된 직접 본딩 방법
US20110287604A1 (en) Methods of forming semiconductor structures comprising direct bonding of substrates
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
JP5448117B2 (ja) 分子結合による結合方法
TW201241955A (en) Apparatus and a method for direct wafer bonding
JP7147778B2 (ja) 積層基板の製造方法、および製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 6