CN113097163A - 一种半导体hemt器件及其制造方法 - Google Patents

一种半导体hemt器件及其制造方法 Download PDF

Info

Publication number
CN113097163A
CN113097163A CN202110351290.4A CN202110351290A CN113097163A CN 113097163 A CN113097163 A CN 113097163A CN 202110351290 A CN202110351290 A CN 202110351290A CN 113097163 A CN113097163 A CN 113097163A
Authority
CN
China
Prior art keywords
base plate
substrate
substrate base
heat conducting
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110351290.4A
Other languages
English (en)
Other versions
CN113097163B (zh
Inventor
刘新科
林峰
陈勇
利健
黎晓华
贺威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Red And Blue Enterprise Management Center LP
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202110351290.4A priority Critical patent/CN113097163B/zh
Publication of CN113097163A publication Critical patent/CN113097163A/zh
Application granted granted Critical
Publication of CN113097163B publication Critical patent/CN113097163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本发明提供一种半导体HEMT器件及其制造方法。半导体HEMT器件包括：衬底基板；导热层，导热层位于衬底基板一侧的表面；导热层包括：间隔设置的多个支持结构和导热结构，支持结构位于衬底基板的一侧表面；导热结构位于衬底基板上与支持结构同侧的表面，导热结构填充多个支持结构之间的空隙；绝缘层，绝缘层覆盖导热结构背向衬底基板一侧的表面，绝缘层还覆盖多个支持结构背向衬底基板一侧的表面；导热结构为碳薄膜。本发明的半导体HEMT器件通过导热层的设置可以减少器件因热失配导致应力集中，减少器件开裂的可能性。

Description

一种半导体HEMT器件及其制造方法
技术领域
本发明涉及半导体器件热稳定技术领域，具体涉及一种半导体HEMT器件及其制造方法。
背景技术
HEMT(High Electron Mobility Transistor)，高电子迁移率晶体管，是一种异质结场效应晶体管，又称为调制掺杂场效应晶体管(MODFET)、二维电子气场效应晶体管(2-DEGFET)、选择掺杂异质结晶体管(SDHT)等。HEMT器件及其集成电路能够工作于超高频(毫米波)、超高速领域。现有技术的HEMT器件的衬底都是基于硅，蓝宝石，碳化硅材料制备的，但是这些材料在作为衬底基板时会与绝缘层出现很大的晶格失配与热失配，很容易因为应力集中导致器件开裂。
发明内容
因此，本发明提供一种半导体HEMT器件，包括：衬底基板；导热层，导热层位于衬底基板一侧的表面；导热层包括：间隔设置的多个支持结构和导热结构，支持结构位于衬底基板的一侧表面；导热结构位于衬底基板上与支持结构同侧的表面，导热结构填充多个支持结构之间的空隙；绝缘层，绝缘层覆盖导热结构背向衬底基板一侧的表面，绝缘层还覆盖多个支持结构背向衬底基板一侧的表面；导热结构为碳薄膜。
可选的，支持结构在平行于衬底基板表面的截面上呈六边形、圆形、方形或三角形。
可选的，支持结构在平行于衬底基板表面的截面上呈正六边形。
可选的，支持结构的材料为二氧化硅纳米线。
可选的，支持结构的高度高于导热结构的高度。
可选的，支持结构的高度为100nm-1μm；导热结构的高度为50nm-500nm。
可选的，导热结构在衬底基板的表面上占比为30％-70％，支持结构在衬底基板的表面上占比为70％-30％。
可选的，碳薄膜为碳纳米管或石墨烯。
可选的，绝缘层的材料为旋涂玻璃。
可选的，绝缘层的厚度为5nm～25nm。
本发明还提供一种半导体HEMT器件的制造方法，包括以下步骤：提供衬底基板；形成导热层，形成导热层的步骤包括：在衬底基板的一侧表面间隔的形成多个支持结构；之后在衬底基板上形成有支持结构的一侧表面形成导热结构，导热结构填充多个支持结构之间的空隙；形成绝缘层，绝缘层覆盖导热结构背向衬底基板一侧的表面，绝缘层还覆盖多个支持结构背向衬底基板一侧的表面；导热结构为碳薄膜构成。
可选的，在衬底基板的一侧表面间隔的形成多个支持结构的步骤为：在衬底基板的一侧表面进行光刻图形化，再进行感应耦合等离子体刻蚀形成多个支持结构。
可选的，衬底基板为硅基板或碳化硅基板；在感应耦合等离子体刻蚀形成多个支撑结构的步骤后，对多个支持结构进行热生长，形成二氧化硅纳米线构成的多个支持结构。
可选的，在衬底基板上形成有支持结构的一侧表面形成导热结构的步骤为：采用化学气相沉积或生长转移的方法在多个支持结构之间的空隙形成碳薄膜。
可选的，半导体HEMT器件的制造方法还包括以下步骤：形成绝缘层，在支持结构背向衬底基板一侧的表面和导热结构背向衬底基板一侧的表面形成绝缘层。
可选的，形成绝缘层的步骤为：在支持结构背向衬底基板一侧的表面和导热结构背向衬底基板一侧的表面旋涂旋涂玻璃，之后烘干。
可选的，烘干步骤为：在氮气氛围保护下，加热到400℃之后保温。
本发明的技术方案，具有如下优点：
1.本发明的半导体HEMT器件，通过在衬底基板上设置包括多个支持结构和导热结构的导热层，导热结构为碳薄膜，衬底基板与绝缘层之间增加导热层进行热力缓冲和应力缓冲，衬底基板和绝缘层之间的应力集中和热失配可以得到缓解，从而减少器件因热失配导致应力集中，减少器件开裂的可能性。此外，碳薄膜的导热结构，如在衬底基板上整面形成则结合效果不好，容易脱落。但是在本发明中导热层设置有支持结构，可以给碳薄膜提供除与衬底基板的接触面之外的支持附着点，使得碳薄膜的导热结构结合更加紧密，不易发生脱落。
2.本发明的半导体HEMT器件，通过将支持结构设置成在平行于衬底基板表面的截面上呈六边形、圆形、方形或三角形的形式，可以根据导热结构的材料选择选择支持结构的截面形状，可以缓解导热结构和支持结构之间的晶格失配，从而减少器件因应力集中造成器件开裂的可能性。进一步的，支持结构在平行于衬底基板表面的截面上可以呈正六边形。因导热结构的碳薄膜的晶格为正六边形，因此可以有效减少导热结构与支持结构之间的晶格失配，从而减少器件因应力集中造成器件开裂的可能性。进一步的，支持结构可以选择为二氧化硅纳米线，二氧化硅纳米线较通常的衬底基板材料相对碳薄膜具有更好的结合性能，可以给碳薄膜提供更好的支持附着点，增强碳薄膜的附着。
3.本发明的半导体HEMT器件，支持结构的高度高于导热结构的高度，使得支持结构突出于导热结构表面，形成众多的齿状结构，与绝缘层的接触面积增加，结合更加紧密，可减少器件因应力集中造成器件开裂的可能性。并且，支持结构与绝缘层的接触面积增加，支持结构与绝缘层之间的热通道也随之增加，有利于绝缘层向导热层的热传导，进而有利于降低器件开裂的可能性。进一步的，支持结构的高度为100nm-1μm，导热结构的高度为50nm-500nm，支持结构的高度和导热结构的高度设置在这样的范围内，可以在较好的缓解应力集中及热失配和保持较小的器件尺寸之间取得平衡。进一步的，导热结构在衬底基板的表面上占比为30％-70％，支持结构在衬底基板的表面上占比为70％-30％。导热结构在缓解热失配上占据主导作用，支持结构在缓解应力集中上占据主导作用，两者的占比范围在30％-70％和70％-30％之内可在缓解热失配和缓解应力集中之间取得较好的平衡。
4.本发明的半导体HEMT器件，碳薄膜为碳纳米管或石墨烯。碳纳米管或石墨烯的热导率均较高，均具有较好的导热性能，可较好的实现缓解绝缘层与衬底基板之间的热失配的目的。
5.本发明的半导体HEMT器件，绝缘层的材料选择为旋涂玻璃，旋涂玻璃除了提供将HEMT上层部分与下层基板绝缘的作用之外，还可以提供较好的粘附力，使得上下结构之间结合紧密，器件稳定性好。
6.本发明提供的HEMT器件的制造方法制造的HEMT器件，通过在衬底基板上形成包括多个支持结构和导热结构的导热层，导热结构为碳薄膜，衬底基板与绝缘层之间通过导热层进行热力缓冲和应力缓冲，衬底基板和绝缘层之间的热失配可以得到缓解，从而缓解应力集中的问题，进而减少器件因应力集中造成器件开裂的可能性。此外，碳薄膜的导热结构，如在衬底基层上整面形成则结合效果不好，容易脱落。本发明的HEMT器件中，导热层设置有形成于衬底基层的支持结构，可以给碳薄膜提供除与衬底基层的接触面之外的支持附着点，使得碳薄膜的导热结构与衬底基层结合更加紧密，不易发生脱落。
7.本发明的HEMT器件的制造方法，还包括形成绝缘层，进一步的，绝缘层可以通过旋涂旋涂玻璃后烘干的形式形成，使得旋涂玻璃形成的绝缘层除了提供将HEMT上层部分与下层衬底基层绝缘的目的之外，还可以提供较好的粘附力，使得上下结构之间结合紧密，器件稳定性好。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种HEMT器件的结构示意图；
图2-图9为本发明的一个实施例的半导体HEMT器件在制造过程中的各个阶段状态示意图示意图。
具体实施方式
参考图1，一种HEMT器件，包括：层叠设置的衬底基板1'，导热层3'，绝缘层4'，缓冲层5'，沟道层6'和势垒层层7'，还包括势垒层7'背向衬底基板1'一侧表面上的源极8'，漏极9'和栅介质层10'，以及栅介质层背向衬底基板1'一侧表面的栅极11'。导热层3'为覆盖衬底基板1'表面的整面结构。这样的导热层3'的设置，尽管可以一定程度缓解衬底基板1'和绝缘层4'之间的热失配，但是当导热层3'的材料选择为碳薄膜时，整面形成的碳薄膜容易在衬底基板1'表面脱落，造成器件损坏。
因此，本发明提供一种半导体HEMT器件，包括：衬底基板；导热层，导热层位于衬底基板一侧的表面；导热层包括：间隔设置的多个支持结构和导热结构，支持结构位于衬底基板的一侧表面；导热结构位于衬底基板上与支持结构同侧的表面，导热结构填充多个支持结构之间的空隙；绝缘层，绝缘层覆盖导热结构背向衬底基板一侧的表面，绝缘层还覆盖多个支持结构背向衬底基板一侧的表面；导热结构为碳薄膜。以解决衬底基板与绝缘层之间因晶格失配与热失配，导致因为应力集中造成器件开裂的问题；同时解决碳薄膜易发生脱落的问题。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
参考图9，本实施例提供一种半导体HEMT器件，包括：
衬底基板1。
导热层，导热层位于衬底基板1一侧的表面。
导热层包括：间隔设置的多个支持结构2和导热结构3，支持结构2位于衬底基板1的一侧表面；导热结构3位于衬底基板1上与支持结构2同侧的表面，导热结构3填充多个支持结构2之间的空隙。
绝缘层4，绝缘层4覆盖导热结构3背向衬底基板1一侧的表面，绝缘层4还覆盖多个支持结构2背向衬底基板1一侧的表面。
其中，导热结构3为碳薄膜。衬底基板1为硅基板或碳化硅基板或蓝宝石基板。
本实施例的半导体HEMT器件，通过在衬底基板1上设置包括多个支持结构2和导热结构3的导热层，导热结构3为碳薄膜，衬底基板1与绝缘层4之间增加导热层进行热力缓冲和应力缓冲，衬底基板1和绝缘层4之间的应力集中和热失配可以得到缓解，从而减少器件因热失配造成应力集中，减少器件开裂的可能性。此外，在本实施例中导热层设置有连接衬底基板1的支持结构2，可以给碳薄膜的导热结构3提供除与衬底基板1的接触面之外的支持附着点，使得碳薄膜的导热结构2与衬底基板1结合更加紧密，不易发生脱落。
进一步的，支持结构2在平行于衬底基板1表面的截面上可以呈六边形、圆形、方形或三角形。特别的，支持结构2在平行于衬底基板1表面的截面上可以呈正六边形。通过将支持结构2设置成在平行于衬底基板1表面的截面上呈六边形、圆形、方形或三角形的形式，可以根据导热结构3的材料选择选择支持结构2的截面形状，可以缓解导热结构3和支持结构2之间的晶格失配，从而减少器件因应力集中造成器件开裂的可能性。特别的，当支持结构在平行于衬底基板表面的截面上呈正六边形时，因导热结构3的碳薄膜的晶格为正六边形，因此可以有效减少导热结构3与支持结构2之间的晶格失配，从而减少器件因应力集中造成器件开裂的可能性。
进一步的，支持结构的材料为二氧化硅纳米线。二氧化硅纳米线较通常的衬底基板的材料相对碳薄膜具有更好的结合性能，可以给碳薄膜提供更好的支持附着点，增强碳薄膜的附着。
进一步的，支持结构2的高度高于导热结构2的高度。如此，可使得支持结构突出于导热结构表面，形成众多的齿状结构，与绝缘层的接触面积增加，结合更加紧密，可减少器件因应力集中造成器件开裂的可能性。并且，支持结构与绝缘层的接触面积增加，支持结构与绝缘层之间的热通道也随之增加，有利于绝缘层向导热层的热传导，进而有利于降低器件开裂的可能性。
具体的，支持结构2的高度为100nm-1μm，例如可以为100nm、250nm、500nm、750nm、1μm；导热结构3的高度为50nm-500nm，例如可以为50nm、100nm、200nm、350nm、500nm。支持结构2与导热结构3的高度过高，则影响器件整体的大小，不利于器件的小型化；支持结构2与导热结构3的高度过低，则不利于与绝缘层4和衬底基板1之间的热传导。支持结构2的高度和导热结构3的高度设置在这样的范围内，可以在较好的缓解应力集中及热失配和保持较小的器件尺寸之间取得平衡。
具体的，导热结构3在衬底基板的表面上占比为30％-70％，支持结构2在衬底基板的表面上占比为70％-30％。例如可以为导热结构3占比为30％，支持结构2占比为70％；导热结构3占比为40％，支持结构2占比为60％；导热结构3占比为50％，支持结构占比为50％；导热结构3占比为60％，支持结构2占比为40％；导热结构3占比为70％，支持结构2占比为30％。导热结构3在缓解热失配上占据主导作用，支持结构2在缓解应力集中上占据主导作用，两者的占比范围在30％-70％和70％-30％之内可在缓解热失配和缓解应力集中之间取得较好的平衡。
具体的，碳薄膜可以选择为碳纳米管或石墨烯。碳纳米管或石墨烯的热导率均较高，均具有较好的导热性能，可较好的实现缓解绝缘层4与衬底基板1之间的热失配的目的。
本实施例的半导体HEMT器件，绝缘层的材料为旋涂玻璃。旋涂玻璃除了提供将HEMT上层部分与下层基板绝缘的作用之外，还可以提供较好的粘附力，使得上下结构之间结合紧密，器件稳定性好。
具体的，绝缘层的厚度为5nm～25nm，例如可以为5nm、10nm、15nm、20nm、25nm。
进一步的，本实施例提供的HEMT器件还包括：
设置在绝缘层4背向衬底基层1一侧的表面的缓冲层5。
设置在缓冲层5背向衬底基层1一侧的表面形成沟道层6；具体的，沟道层6的材料可以为n-GaN。
设置在沟道层6背向衬底基层1一侧的表面形成势垒层7。
设置在势垒层7背向衬底基板1一侧表面上的源极8、漏极9和栅介质层10，以及在栅介质层10背向衬底基板1一侧表面的栅极11。
实施例2
参考图2-图9，本实施例提供一种半导体HEMT器件的制造方法，包括以下步骤：
提供衬底基板1；
参考图2-图5，形成导热层，形成导热层的步骤包括：在衬底基板1的一侧表面间隔的形成多个支持结构2；之后在衬底基板1上形成有支持结构2的一侧表面形成导热结构3，导热结构3填充多个支持结构2之间的空隙。
形成绝缘层4，绝缘层4覆盖导热结构3背向衬底基板1一侧的表面，绝缘层4还覆盖多个支持结构2背向衬底基板1一侧的表面。
导热结构3为碳薄膜构成。
本实施例提供的HEMT器件的制造方法制造的HEMT器件，通过在衬底基板1上形成包括多个支持结构2和导热结构3的导热层，导热结构3为碳薄膜，衬底基板1与绝缘层4之间通过导热层进行热力缓冲和应力缓冲，衬底基板1和绝缘层4之间的热失配可以得到缓解，从而缓解应力集中的问题，进而减少器件因应力集中造成器件开裂的可能性。此外，在本实施例中，导热层设置有形成于衬底基层1的支持结构3，可以给碳薄膜提供除与衬底基层1的接触面之外的支持附着点，使得碳薄膜的导热结构3与衬底基层1结合更加紧密，不易发生脱落。
进一步的，在衬底基板1的一侧表面间隔的形成多个支持结构2的步骤为：
在衬底基板1的一侧表面进行光刻图形化，再进行感应耦合等离子体刻蚀形成多个支持结构2。
进一步的，衬底基板1为硅基板或碳化硅基板。在感应耦合等离子体刻蚀形成多个支撑结构2的步骤后，对多个支持结构2进行热生长，形成二氧化硅纳米线构成的多个支持结构2。
进一步的，在衬底基板1上形成有支持结构2的一侧表面形成导热结构3的步骤为：采用化学气相沉积或生长转移的方法在多个支持结构2之间的空隙形成碳薄膜。
本实施例的半导体HEMT器件的制造方法，还包括以下步骤：
参考图6，形成绝缘层4，在支持结构2背向衬底基板1一侧的表面和导热结构3背向衬底基板1一侧的表面形成绝缘层4。
具体的，形成绝缘层4的步骤为：在支持结构2背向衬底基板1一侧的表面和导热结构3背向衬底基板1一侧的表面旋涂旋涂玻璃，之后烘干。
具体的，烘干步骤为：在氮气氛围保护下，加热到400℃之后保温。
绝缘层4通过旋涂旋涂玻璃后烘干的形式形成，使得旋涂玻璃形成的绝缘层4除了提供将HEMT上层部分与下层衬底基层1绝缘的目的之外，还可以提供较好的粘附力，使得上下结构之间结合紧密，器件稳定性好。
进一步的，本实施例提供的HEMT器件的制造方法还包括以下步骤：
参考图7，在绝缘层4背向衬底基层1一侧的表面形成缓冲层5。
参考图8，在缓冲层5背向衬底基层1一侧的表面形成沟道层6，之后在沟道层6背向衬底基层1一侧的表面形成势垒层7。
参考图9，在势垒层7背向衬底基板1一侧表面上形成源极8、漏极9，再形成部分覆盖源极8、部分覆盖源极9，且覆盖源极8和漏极9之间的势垒层层7表面的栅介质层10，之后在栅介质层10背向衬底基板1一侧表面形成栅极11。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种半导体HEMT器件，其特征在于，包括：
衬底基板；
导热层，所述导热层位于所述衬底基板一侧的表面；
所述导热层包括：间隔设置的多个支持结构和导热结构，所述支持结构位于所述衬底基板的一侧表面；所述导热结构位于所述衬底基板上与所述支持结构同侧的表面，所述导热结构填充所述多个支持结构之间的空隙；
绝缘层，所述绝缘层覆盖所述导热结构背向所述衬底基板一侧的表面，所述绝缘层还覆盖所述多个支持结构背向所述衬底基板一侧的表面；
所述导热结构为碳薄膜。
2.根据权利要求1所述的半导体HEMT器件，其特征在于，
所述支持结构在平行于所述衬底基板表面的截面上呈六边形、圆形、方形或三角形；
优选的，所述支持结构在平行于所述衬底基板表面的截面上呈正六边形；
优选的，所述支持结构的材料为二氧化硅纳米线。
3.根据权利要求1或2所述的半导体HEMT器件，其特征在于，
所述支持结构的高度高于所述导热结构的高度；
优选的，所述支持结构的高度为100nm-1μm；所述导热结构的高度为50nm-500nm；
优选的，所述导热结构在所述衬底基板的表面上占比为30％-70％，所述支持结构在所述衬底基板的表面上占比为70％-30％。
4.根据权利要求1所述的半导体HEMT器件，其特征在于，
所述碳薄膜为碳纳米管或石墨烯。
5.根据权利要求1所述的半导体HEMT器件，其特征在于，
所述绝缘层的材料为旋涂玻璃；
优选的，所述绝缘层的厚度为5nm～25nm。
6.一种半导体HEMT器件的制造方法，其特征在于，包括以下步骤：
提供衬底基板；
形成导热层，所述形成导热层的步骤包括：在所述衬底基板的一侧表面间隔的形成多个支持结构；之后在所述衬底基板上形成有所述支持结构的一侧表面形成导热结构，所述导热结构填充所述多个支持结构之间的空隙；
形成绝缘层，所述绝缘层覆盖所述导热结构背向所述衬底基板一侧的表面，所述绝缘层还覆盖所述多个支持结构背向所述衬底基板一侧的表面；
所述导热结构为碳薄膜构成。
7.根据权利要求6所述的半导体HEMT器件的制造方法，其特征在于：
所述在所述衬底基板的一侧表面间隔的形成多个支持结构的步骤为：
在所述衬底基板的一侧表面进行光刻图形化，再进行感应耦合等离子体刻蚀形成所述多个支持结构。
8.根据权利要求7所述的半导体HEMT器件的制造方法，其特征在于：
所述衬底基板为硅基板或碳化硅基板；在所述感应耦合等离子体刻蚀形成所述多个支撑结构的步骤后，对所述多个支持结构进行热生长，形成二氧化硅纳米线构成的多个支持结构。
9.根据权利要求6所述的半导体HEMT器件的制造方法，其特征在于：
所述在所述衬底基板上形成有所述支持结构的一侧表面形成导热结构的步骤为：采用化学气相沉积或生长转移的方法在所述多个支持结构之间的空隙形成碳薄膜。
10.根据权利要求6所述的半导体HEMT器件的制造方法，其特征在于：还包括以下步骤：
形成绝缘层，在所述支持结构背向所述衬底基板一侧的表面和所述导热结构背向所述衬底基板一侧的表面形成绝缘层；
优选的，形成绝缘层的步骤为：在所述支持结构背向所述衬底基板一侧的表面和所述导热结构背向所述衬底基板一侧的表面旋涂旋涂玻璃，之后烘干；
优选的，所述烘干步骤为：在氮气氛围保护下，加热到400℃之后保温。
CN202110351290.4A 2021-03-31 2021-03-31 一种半导体hemt器件及其制造方法 Active CN113097163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110351290.4A CN113097163B (zh) 2021-03-31 2021-03-31 一种半导体hemt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110351290.4A CN113097163B (zh) 2021-03-31 2021-03-31 一种半导体hemt器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113097163A true CN113097163A (zh) 2021-07-09
CN113097163B CN113097163B (zh) 2022-12-06

Family

ID=76672319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110351290.4A Active CN113097163B (zh) 2021-03-31 2021-03-31 一种半导体hemt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113097163B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101779280A (zh) * 2007-08-09 2010-07-14 国际商业机器公司 多层互连的波纹界面
CN103367569A (zh) * 2012-03-28 2013-10-23 清华大学 外延结构体
CN105765695A (zh) * 2013-12-24 2016-07-13 英特尔公司 异质半导体材料集成技术
CN108476562A (zh) * 2015-12-10 2018-08-31 王子控股株式会社 基板、光学元件、模具、有机发光元件、有机薄膜太阳能电池、以及基板的制造方法
CN108682661A (zh) * 2018-04-17 2018-10-19 中芯集成电路（宁波）有限公司 一种soi基底及soi基底的形成方法
CN109192710A (zh) * 2018-05-22 2019-01-11 中国科学院微电子研究所 石墨烯降低GaN基HEMT热阻的散热结构及制备方法
CN110223918A (zh) * 2019-04-23 2019-09-10 西安电子科技大学 一种孔径式复合衬底氮化镓器件及其制备方法
US20200052076A1 (en) * 2018-10-31 2020-02-13 Suzhou Han Hua Semiconductor Co.,Ltd Method for Forming III-Nitride Semiconductor Device and the III-Nitride Semiconductor Device
CN111785610A (zh) * 2020-05-26 2020-10-16 西安电子科技大学 一种散热增强的金刚石基氮化镓材料结构及其制备方法
CN112164976A (zh) * 2020-09-29 2021-01-01 北京大学东莞光电研究院 高散热的GaN单晶衬底及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101779280A (zh) * 2007-08-09 2010-07-14 国际商业机器公司 多层互连的波纹界面
CN103367569A (zh) * 2012-03-28 2013-10-23 清华大学 外延结构体
CN105765695A (zh) * 2013-12-24 2016-07-13 英特尔公司 异质半导体材料集成技术
CN108476562A (zh) * 2015-12-10 2018-08-31 王子控股株式会社 基板、光学元件、模具、有机发光元件、有机薄膜太阳能电池、以及基板的制造方法
CN108682661A (zh) * 2018-04-17 2018-10-19 中芯集成电路（宁波）有限公司 一种soi基底及soi基底的形成方法
CN109192710A (zh) * 2018-05-22 2019-01-11 中国科学院微电子研究所 石墨烯降低GaN基HEMT热阻的散热结构及制备方法
US20200052076A1 (en) * 2018-10-31 2020-02-13 Suzhou Han Hua Semiconductor Co.,Ltd Method for Forming III-Nitride Semiconductor Device and the III-Nitride Semiconductor Device
CN110223918A (zh) * 2019-04-23 2019-09-10 西安电子科技大学 一种孔径式复合衬底氮化镓器件及其制备方法
CN111785610A (zh) * 2020-05-26 2020-10-16 西安电子科技大学 一种散热增强的金刚石基氮化镓材料结构及其制备方法
CN112164976A (zh) * 2020-09-29 2021-01-01 北京大学东莞光电研究院 高散热的GaN单晶衬底及其制备方法

Also Published As

Publication number Publication date
CN113097163B (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
JP5985393B2 (ja) アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
KR101890749B1 (ko) 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
JP5084262B2 (ja) 半導体装置
US7745848B1 (en) Gallium nitride material devices and thermal designs thereof
US8026596B2 (en) Thermal designs of packaged gallium nitride material devices and methods of packaging
TW201133825A (en) Semiconductor device
JP4210823B2 (ja) シヨットキバリアダイオード及びその製造方法
TWI641133B (zh) 半導體單元
CN106098757B (zh) 场效应晶体管
TWI762467B (zh) 氮化物半導體磊晶疊層結構及其功率元件
KR102037469B1 (ko) 그래핀 전자 소자 및 그 제조 방법
CN111785610A (zh) 一种散热增强的金刚石基氮化镓材料结构及其制备方法
CN108615756A (zh) 半导体器件
US9627523B2 (en) High electron mobility transistor
TW201635522A (zh) 半導體單元
JP2005183943A (ja) 半導体素子
US8921890B2 (en) Substrate structure, semiconductor device fabricated from the same, and method of fabricating the semiconductor device
US20220310796A1 (en) Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof
CN112382665A (zh) 一种氧化镓基mosfet器件及其制作方法
CN112382664A (zh) 一种倒装mosfet器件及其制作方法
CN113097163B (zh) 一种半导体hemt器件及其制造方法
CN111969046A (zh) 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
JP5486166B2 (ja) 半導体装置とその製造方法
TWI662700B (zh) 半導體單元
CN208368511U (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221102

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Red and blue Microelectronics (Shanghai) Co.,Ltd.

Address before: 518000 No. 3688 Nanhai Road, Shenzhen, Guangdong, Nanshan District

Applicant before: SHENZHEN University

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221122

Address after: Room 303, Building 1, Nanke Chuangyuangu, Taoyuan Community, Dalang Street, Longhua District, Shenzhen, Guangdong 518109

Applicant after: Shenzhen Red and Blue Enterprise Management Center (L.P.)

Address before: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant before: Red and blue Microelectronics (Shanghai) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant