CN101779280A - 多层互连的波纹界面 - Google Patents

多层互连的波纹界面 Download PDF

Info

Publication number
CN101779280A
CN101779280A CN200880102570A CN200880102570A CN101779280A CN 101779280 A CN101779280 A CN 101779280A CN 200880102570 A CN200880102570 A CN 200880102570A CN 200880102570 A CN200880102570 A CN 200880102570A CN 101779280 A CN101779280 A CN 101779280A
Authority
CN
China
Prior art keywords
dielectric layer
dielectric
layer
adhesion promoter
ripple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880102570A
Other languages
English (en)
Other versions
CN101779280B (zh
Inventor
劳伦斯·A·克莱文格
蒂莫西·J·达尔顿
埃尔伯特·E·黄
萨姆帕斯·普鲁肖萨曼
卡尔·J·拉登斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101779280A publication Critical patent/CN101779280A/zh
Application granted granted Critical
Publication of CN101779280B publication Critical patent/CN101779280B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H01B17/66—Joining insulating bodies together, e.g. by bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1039—Surface deformation only of sandwich or lamina [e.g., embossed panels]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y10T428/24529—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface and conforming component on an opposite nonplanar surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y10T428/24537—Parallel ribs and/or grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628—Nonplanar uniform thickness material
    • Y10T428/24669—Aligned or parallel nonplanarities
    • Y10T428/24694—Parallel corrugations
    • Y10T428/24711—Plural corrugated components

Abstract

电介质复合结构包括在互连堆叠中拥有纳米级波纹界面的界面，该电介质复合结构提供粘合强度和界面断裂韧性的提高。还描述了进而包括波纹附着力促进剂层(114)从而进一步增加固有界面附着的复合结构。还描述了使用自组装聚合物系统和图案转移工艺形成允许这些结构的纳米级波纹界面的方法。

Description

多层互连的波纹界面
技术领域
本发明涉及互连结构，并且更具体地涉及其中包括波纹结构的层间界面的多层互连结构。该波纹结构尤其提供改善了的附着力和断裂韧性。
背景技术
先进的微电子互连可以包括电介质膜的多个堆叠层。由于电介质层之间的界面的大的数量，界面附着力对于保证可以在各种制造工艺和用于制造希望的装置的条件生存的可靠和坚固的结构是至关重要的。随着在这些先进的应用中当前被使用或者被探究的机械易碎的低k和超低k电介质的出现，保持多层堆叠的合适的界面附着力以及整体断裂韧性变得更为重要。
图1提供了包括多层堆叠电介质层的通常由参考标号10所指称的现有技术装置结构。该装置结构是示例性的并且被提供以便示出电介质层之间的界面，它们是在先进微电子装置的制造期间通常形成的类型。结构10通常包括衬底12，设置于衬底上的第一电介质膜14，和设置于第一电介质层上的至少一附加电介质层16。如所示出的，形成于第一和第二电介质膜之间的界面18基本是平滑的，这可以导致在附加层被添加并且图案形成于其上的装置的制造期间的机械故障。例如，可以出现一或更多层的附着故障和断裂。
在本领域中已知通过合适的化学和/或等离子处理的界面的调整从而提供改善的层的润湿。例如，Mori等人的美国专利No.6,214,479、Selvamanickam等人的美国专利No，7,025,826，并且Deusthmann等人的美国专利申请公开No.2005/0167261A1描述了采用基本平滑界面表面的惰性或者反应气体离子曝光和轰击以便提供物理表面形貌，使得设置于其上的附加层具有互补的形貌，由此提供改善的附着力和断裂韧性。但是由这些处理所提供的形貌通常是随机的。此外，在横向和垂直方向中的形态难于控制和复制。更进一步，这些工艺通常随衬底而定。
例如上面所介绍的各种已知的表面处理，还可以导致取决于所采用的等离子体气体的衬底的不期望的化学改性。例如，通常这些工艺难于仅对于顶表面(界面)局部化由衬底的等离子体曝光所引起的化学改性。在关注的芯片应用的低k电介质膜的情形，互连电特性(例如电介质常数(k)和击穿场)可以由于等离子体暴露的结果而显著和不希望地被降低。此好的示例已经使用温和氧化等离子体处理被观察以便在多孔有机硅化物电介质膜上提供改善的附着力。尽管等离子体处理使有机硅化物表面变得更为亲水和可润湿，但是显著的损坏出现于整个有机硅化物低k电介质的深度，使得该类型的工艺不合适。损坏的表明自身的形式是较高电介质常数(较高的k)，并降低电介质的击穿强度。因而，使用上述化学手段以提高这些结构中的附着力和断裂韧性在实用性中受到限制。
使用例如滚花辊子的机械压型工具在聚合物板中实现了粗纹理。但是机械压型工具的使用对于具有薄电介质层的互连结构的使用通常是不实用的，因为微电子器件和衬底的脆弱性，许多微电子器件和衬底在脆弱的硅晶片上被处理并且包括薄电介质和金属膜。
还知道层间的机械互锁可以被用于提高宏观结构中的附着力，例如纤维和分层复合系统。然而，与可以是直径几至十微米的纤维/环氧复合物中的碳纤维相比，超低k电介质互连堆叠的典型层厚可以仅是100至200纳米(nm)。因而，在这些膜中必须实现的表面波纹的尺寸必须在深度几个纳米的量级。此外，由于在这些结构中所嵌入的金属特征尺寸在横向范围上为50至100nm的量级，所以平面中这些波纹的波长也必须在该量级。高波纹密度(即短波长)对于给定的层间的投影界面面积最大化总接触界面面积也是所希望的。
因而，清楚的是，在衬底中和在微电子中的关注的薄膜涂层中实现良好控制的、无损伤的、可重复的、纳米级波纹的合适的方法是被期望的，且其不易通过在当前现有技术中已知的方法而实现。这样的表面形貌将大大地提高衬底或下面的膜和上面的膜之间的有效接触表面面积。对于给定的每单位面积的界面附着强度，分离上层的膜和下层的膜所需要的力将正比于接触表面面积对应地增加。此外，附加的益处将被实现，归因于任何界面裂纹扩展将被纳米级波纹阻挡并且可能被偏离，导致曲折的裂纹前缘，这通常导致增加断裂韧性。
因而，本领域中存在对于以受控和可重复的方式对于互连堆叠的界面区提供表面形貌以便提供增加的附着力和断裂韧性的方法的需求。希望地，该方法应当对于其它器件的特性提供最小的影响。
发明内容
通过具有互连堆叠内电介质层之间的纳米级波纹界面的工艺和装置结构的提供，现有技术的缺点被克服并且附加的优点被提供。提供纳米级波纹的工艺被良好地控制并且是可重复的，即不是随机的。
在一实施例中，装置结构包括具有波纹顶表面的第一电介质层，其中波纹表面包括多个具有基本等节距的波谷和波脊；和设置于第一层上的第二电介质层，第二电介质层具有互补波纹表面。
在另一实施例中，装置结构包括具有平坦顶表面的第一电介质层；设置于第一电介质层中的附着力促进剂层，附着力促进剂层具有包括基本等节距的多个波谷和波脊的波纹图案；和设置于附着力促进剂层上、对于附着力促进剂层具有互补波纹表面的第二电介质层。
形成装置结构的工艺包括：形成第一电介质膜层；形成自组装膜图案于第一电介质膜层上；将自组装膜图案转移到第一电介质膜层中；并且沉积第二电介质膜层于第一电介质膜上并且形成波纹界面。
在另一实施例中，形成装置结构的工艺包括：形成具有平坦表面的第一电介质膜层；形成自组装附着力促进图案于第一电介质膜层图案的平坦表面上，其中自组装附着力促进图案具有小于100纳米的波纹的间距；并且沉积第二电介质膜层于自组装附着力促进图案上以提供其间的波纹界面。
在又一实施例中，形成装置结构的工艺包括形成第一电介质膜层；形成自组装膜图案于第一电介质膜层上；将自组装膜图案转移到第一电介质膜层中，以小于100纳米的间距在第一电介质膜中形成波纹；沉积共形的附着力促进剂层于第一电介质层上；并且沉积第二电介质膜层于第一电介质膜上并且形成其间的波纹界面。
通过本发明的技术实现了附加的特征和优点。本发明的其它实施例和方面在此被详细描述并且考虑为主张的本发明的一部分。为了更好地理解本发明的优点和特征，请参考说明书和附图。
在此所公开的是包含一或更多互连堆叠的装置结构和所述装置结构的自组装调整的制造方法，一或更多互连堆叠由在所选择的界面具有设计的纳米级波纹的电介质层形成。术语“纳米级波纹”在此被界定为具有基本等节距的多个波脊和波谷。被界定的波脊和波谷各自具有在大约100纳米量级的宽度并且在一实施例中小于大约100纳米，在另一实施例中小于大约50纳米并且在又一实施例中从大约10至大约50纳米。对于实际应用，另外还希望限制波纹的深度不大于结构中单独的电介质层的厚度的20％但是优选10％。具体的高度/深度将通常取决于具体的应用和装置设计。纳米级波纹有利地允许通过高比表面互锁界面的形成而增加居间层附着力，和归因于增加的裂纹前缘弯曲度的增强的抗裂纹/断裂性。利用法线深度h单位和节距p单位的波纹可以以2h/p的因子获得每单位投影区附加的界面面积。因而对于给定的波纹深度，它通常由膜厚度所规定，如果节距可以被制造得更小，则界面面积可以被显著地提高。如下面所更为详细地描述的，形成纳米级波纹的工艺被良好地界定和控制。
在一实施例中，形成具有波纹膜的装置结构的工艺采用相分离聚合物自组装。自组装膜可以从被选择的聚合物制备以便形成交替的聚合物相，例如交替的亲水和疏水区。一旦被形成，则部分之一用合适的溶剂，反应离子蚀刻工艺，曝光于紫外线或者电子束辐照等及其组合而被选择性地去除。
根据本发明的概述，在技术上我们已经实现了可以改善多层互连膜堆叠的居间层之间的界面的附着力和抗断裂性的解决方案和装置结构。
附图说明
被认为是本发明的主题在说明书的结论处的权利要求中被具体地指出和确切地被主张。结合附图从下列详细的描述中显见本发明的前述和其它目标、特征和优点，其中：
图1示出了现有技术多层互连结构的界面的截面图；
图2示出了在两个电介质层之间形成的纳米级波纹结构的一示例；
图3示出了在通过多个堆叠的电介质层所界定的界面形成的多个纳米级波纹结构的一示例；
图4示出了使用自组装附着力促进剂形成的纳米级波纹结构的一示例；
图5示出了根据一实施例的形成纳米级波纹结构的工艺流程；
图6示出了根据另一实施例的形成纳米级波纹结构的工艺流程；并且
图7示出了根据又一实施例的形成纳米级波纹结构的工艺流程。
与优点和特征一起，通过参考附图的示例的方式，详细的描述解释了本发明的优选实施例。
具体实施方式
在整个膜上横向相隔离为具有独特的成份的区的自组装膜理想地适于作为波纹模板，相隔离出现的长度大小可以在大约5至100nm的范围中。存在可以用于这些用途的自组装膜的许多示例并且它们包括聚合物混合物、嵌段共聚物、均聚合物和嵌段共聚物的混合物、不同嵌段共聚物的混合物，均聚物和纳米颗粒的混合物，嵌段共聚物和纳米颗粒的混合物，包含表面活性剂的溶胶-凝胶系统，或其任意组合。本发明不试图限制自组装膜的任何具体类型。通过示例的方式，聚合物可以包含嵌段结构，嵌段结构包含空间上分离的亲水和疏水嵌段，即两性分子聚合物。
现在参考图2，示出了装置100，该装置100包括在电介质层之间的界面(未按比例绘制)的受控的、纳米尺寸的波纹。装置100包括衬底102、设置于衬底102上的第一电介质层104、和设置于第一电介质层104上的第二层106。应当注意第一和第二电介质层104，106分别不旨在被限制为如所示出的直接沉积于衬底102上，并且在装置的制造期间可以被形成于多堆叠电介质层所希望的任何位置。形成于第一和第二电介质层104、106之间的界面108包括纳米级波纹。如下面详细地多地描述的，纳米级波纹首先形成于第一电介质层104的顶表面上，在第一电介质层104的顶表面上设置第二电介质层。波纹界面108是周期性地，具有界定的节距并且被设计以便具有在2至200nm范围并且更加优选在2至20nm的范围的垂直和横向尺寸。衬底102和第一电介质104之间的界面也可以以相同的方式被波纹化。即在图2中存在的任一或者两个界面可以被波纹化。希望波纹高度在小于所使用的电介质层的厚度的20％的量级。在其它实施例中，波纹高度小于所使用的电介质层的10％。
如早先所描述的，与具有平滑界面的现有技术的结构或者不可复制的不规则形貌的那些结构相比，纳米级波纹的存在提供在本发明的结构中提高的界面附着力强度和断裂韧性。
选择性地，如在图3中所示出的，装置100可以包括附加电介质层110。第二电介质层106和附加层110之间形成的界面112可以是纳米级波纹的。该结构包括衬底102，该衬底102上设置有第一电介质膜104。原则上，不旨在限制附加电介质层的数量和其间的波纹界面的数量。
与具有平滑界面的现有技术多层结构相比，这样的结构将具有增加了的界面附着力强度和断裂韧性。
在图4中，该装置100可以包括设置于电介质层之间的界面，例如，如所示出的第一和第二电介质层104，106之间的界面的选择性的附着力促进剂114。选择性的附着力促进剂114可以被设置于下面的电介质层(例如层104)的顶波纹表面上，或者如下面更为详细地讨论的被用于形成波纹。例如，包含附着力促进剂作为嵌段的嵌段共聚物可以被恰当地用于形成这样的结构。聚合物被涂覆于电介质层104的平滑的表面上并且随后通过使用相分离自组装和后续的显影工艺而被纳米波纹化。该附着力促进剂成份的可能的候选者可以包括有机或者无机材料。无机附着力促进剂成份的具体示例可以选自由SixLyRz组成的组，其中L选自由羟基、含甲氧基、含乙氧基、醋酸基、烷氧基、羧基、胺、卤族组成的组，并且R选自由氢化基(hydrido)、甲基、乙烷基、乙烯基、和苯基(任何烷基或者芳基)组成的组，其中y可以等于1并且y+z＝4。一些具有这样的成份的附着力促进剂的示例包括：乙烯基三醋酸基硅烷(vinyltriacetoxysilane)、氨基丙基三甲氧基硅烷、乙烯基三甲氧基硅烷、例如HOSP(Honeywell)的市贩材料。有机附着力促进剂的示例可以包括FF-02或者AD-00(来自日本合成橡胶，JSR)。将这些功能性与其它聚合物相结合的合适的配方可以被用于使得实现相分离纳米波纹附着力促进剂区。
除了来自纳米级波纹的加强效应之外，选择性的附着力促进剂的使用导致归因于由于通过附着力促进剂的构成的调整的化学成份而提供的改善了的界面化学结合的附着强度的进一步提高。此外，由于波纹附着力促进剂的使用不要求附加的工艺以便转移相分离自组装膜的图案，所以可以实现附加工艺和成本收益。
通过扩展，也可以制造相似于图3中的电介质堆叠的多层电介质堆叠，除去在电介质层之间的界面的波纹附着力促进剂层之外。
图5示出了形成根据一实施例的电介质层之间的纳米级波纹界面的工艺流程120。工艺流程的第一步骤122包括沉积电介质层于衬底上或者交替地，在装置的制造期间所使用的材料的层。衬底可以是硅晶片或者其它相似的具有或没有附加图案、晶体管装置、互连布线的半导体衬底晶片；多层陶瓷芯片载体衬底，印刷布线板等。电介质膜可以通过本领域中许多已知方法之一被施加，例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、旋涂，固化等。电介质膜可以由有机聚合物，无机膜或者例如包括硅、碳、氧和氢的SiCOH的有机硅化物形成。它可以是无孔的或者包含通过本领域中普通技术人员通常所知的调整的工艺方法而引入的可控制水平的孔隙率。
在步骤124中，自组装掩模层形成于电介质层的顶上。在整个膜上横向相分离为具有独特的成份的区的自组装膜理想地适于作为波纹模板，相分离出现的长度尺度可以在大约2至大约100纳米的范围。存在可以用于这些用途的自组装膜的许多示例并且它们包括：聚合物混合物、嵌段共聚合物、均聚物和嵌段共聚物的混合物、不同嵌段共聚物的混合物、均聚物和纳米颗粒的混合物、嵌段共聚物和纳米颗粒的混合物、包含表面活性剂的溶胶-凝胶系统，或者其任意组合。
选择性地，可以进行电介质膜的表面的预处理或者预涂覆，以便提高自组装膜的合适的形态和/或取向。例如，增加电介质表面的可润湿性可以是希望的。自组装膜可以通过溶剂调整的工艺(例如旋涂)而被沉积于顶上。该膜在从75-350℃的温度范围但是优选在100至200℃的范围被选择性地退火，以便提高横向相分离。这导致两相结构优选包括由初始系统中这两种成份的交替条纹制成的晶畴。自组装膜的成份之一随后通过可以包括溶剂显影，反应离子蚀刻工艺等的选择性工艺而被剥离或者去除。这导致具有可以被用作波纹模板的形貌的膜。作为示例，聚甲基丙烯酸甲酯(PMMA)和聚苯乙烯(PS)的嵌段共聚物可以被用于形成具有交替的PMMA和PS区的相分离条纹结构，通过在180℃的沉积后退火工艺。条纹的宽度可以通过合适地选择初始共聚物中PMMA和PS段的分子量而被调整。采用该系统可以实现10至50nm中的宽度。当相分离结构沉浸于乙酸溶液中时，PMMA区优选被溶解，留下形成自组装掩模的图案。自组装膜的图案可以随后通过后续的转移工艺(例如反应离子蚀刻，湿法蚀刻等)被转移到下面的电介质中，以便产生具有希望深度的合意的波纹。自组装膜(即掩模)的任何残留物被溶解或者剥离以便在电介质膜中形成波脊和波谷。
其它自组装系统可以被用于调节在从2至200纳米的较宽的范围的图案的大小尺度，并且可实现优选2至20nm的范围。
在步骤128中，附加的电介质膜被施加于下面的电介质膜的顶上，由此形成电介质层之间的波纹界面。各电介质膜可以是相同的或者是不同的并且可以根据被沉积的材料的类型以相同或者不同的沉积方法被施加。所得的装置结构在图2中被示出。
在另一实施例中，在图6中示出的工艺流程130包括以先前描述的方式沉积电介质膜的第一步骤132。在下一步骤134中，自组装附着力促进剂被沉积于电介质膜上。这可以通过非常相似于关联图2所描述的工艺的自组装工艺而被实现，除去使用其中残留成份可以形成附着力促进剂层的共聚物或混合物系统之外。例如，自组装附着力促进剂可以被调整以便具有侧功能基团，例如氨基、羟基、羧基、氢化物、羰基和烷氧基团，当如在步骤136中其被涂覆于自组装附着力促进剂层上时促进对于附加的电介质膜的附着力。该粘接剂成份的合适的候选者可以包括有机或者无机材料。粘接剂成份可以包括小分子重量分子，寡聚或聚合物分子。无机附着力促进剂功能性的具体示例可以选自由SixLyRz组成的组，其中L选自由羟基、含甲氧基、含乙氧基、醋酸基、烷氧基、羧基、胺、卤族组成的组，并且R选自由氢化基(hydrido)、甲基、乙烷基、乙烯基、和苯基(任何烷基或者芳基)组成的组，其中y可以等于1并且y+z＝4。包含可以用于混合物系统中的功能性的这样的附着力促进剂的一些示例包括：乙烯基三醋酸基硅烷，氨基丙基三甲氧基硅烷，乙烯基三甲氧基硅烷，HOSP(Honeywell)。有机附着力促进剂的示例可以包括FF-02或者AD-00(来自日本合成橡胶，JSR)。附加电介质被施加之后的所得的结构在图4中被示出，其中附着力促进剂层的波纹现在被填充，导致最终的结构。在这样的情形中，相分离自组装材料将具有至少一起粘接剂层作用的成份和另一可以被去除的成份。该去除工艺可以是选择性的并且可以包括溶剂显影或者反应离子蚀刻，其导致保持具有由自组装工艺所界定的波纹的起粘接剂层作用的成份。起粘接剂层作用的成份对于下面的衬底和沉积于该粘接剂层顶上的层具有良好的粘接特性。
在又一实施例中，在图7中示出的工艺流程包括如在步骤142中所表示的在电介质膜中形成纳米级波纹结构，跟随着步骤144中的附着力促进剂的沉积。纳米级波纹结构的形成可以以与在图5中所描述的功率流程相关所描述的方式进行。步骤144包括施加附着力促进剂的单层涂层(例如氨基硅烷)于波纹表面(例如，如在图4中所示出的)上。这样的附着力促进剂层已知非常薄并且对于许多类型的有机和无机电介质是共形的。例如，六甲基二硅氮烷(hexamthyldisilazine HMDS)是通常用于半导体制造工艺中的化合物。HMDS典型地用作增加光刻胶层对于衬底的附着力的底层涂料。HMDS与存在于衬底表面上的脱水任意硅烷醇组反应，导致在其位置中的三甲基甲硅烷终止并且产生作为副产品的氨。以这种方式，HMDS增加了表面的疏水性。附加的电介质膜随后如同在步骤146中所示出的被施加于附着力促进剂和波纹表面上，从而形成具有设置于两个电介质之间的具有共形附着力促进剂的波纹界面。应当清楚的是，在图6中所描述的工艺流程不同于图7中的工艺流程，在图6结构中的装置在第一电介质中不具有波纹而是具有波纹的附着力促进剂层。相反，图7提供了具有紧密地涂覆以单层薄附着力促进剂的波纹上表面的第一电介质。
在上述实施例中，被使用的波纹自组装附着力促进剂层被永久地保留在互连堆叠中，并且无需转移到第一电介质中的图案转移工艺。
在所得的结构和工艺中，电介质层由于所提供的波纹在机械的意义上将被互锁。如果波纹包括结合附着力促进剂的手段(涂层或作为自组装层)，则波纹表面还将通过第二电介质而更为可润湿。这可以保证第二电介质与下层的互相贯通和互锁被提高。通过附着力促进剂也将提高两层之间固有的化学附着力。
该工艺可以根据需要被重复以便形成具有多个这样的纳米级波纹界面的多层电介质堆叠。
在界面裂纹在电介质堆叠中发起的情形中，其传播将显著地减慢，归因于界面必须传播通过的界面的锯齿形性质，这归因于纳米级波纹。因而，对于两个电介质之间的平滑界面的情形中给定界面断裂韧性，波纹界面形态将展示较高的表观韧性，由于与平滑和平坦界面相比，在裂纹沿波纹界面传播中，必须产生较大的界面面积。
在非界面(平面外)裂纹在电介质堆叠中发起的情形中，其在垂直于纳米级波纹的取向的方向的传播将被显著地抑制，由于高密度的界面锁定位置和在传播方向的材料的不连续性。当这样的裂纹与纳米波纹界面交叉时，在裂纹尖端分支的裂纹可以沿法线平行于初始裂纹生长方向的波纹面出现。这将导致在裂纹尖端处的应力集中的降低。
总的说来，在两个电介质之间的平滑界面的情形中对于给定的断裂韧性，波纹界面形态将展示较高的表观韧度，由于与平滑和平坦界面相比，在裂纹沿波纹界面传播中较大的界面面积必须被产生。因而，与具有平滑界面的结构相比，净效应是在具有纳米波纹界面的结构中增加了抗断裂性的效应。
尽管上述本发明的结构和工艺流程提供了具体的细节，这些意味着是示意性的并且不限制其范围。例如，在各种结构中所描述的衬底可以选自各种微电子衬底(例如具有嵌入的装置区和互连布线的硅或者砷化镓)、多层陶瓷衬底、具有嵌入的互连布线等的印刷布线板衬底。在本发明的结构中所描述的电介质层可以是如在示意性的示例所示出的单片膜或者可以包含嵌入的互连布线，如本领域中已知的线后端金属镶嵌互连。在后者的情形中，纳米级波纹可以根据需要仅形成于电介质表面上或者形成于电介质和金属互连表面两者上。
尽管已经描述了本发明的优选实施例，但是应当理解本领域的技术人员，现在和将来，都可以进行落在下面的权利要求的范围内的各种改进和提高。这些权利要求应当被解释为对于首次被描述的本发明保持恰当的保护。工业适用性
本发明在半导体装置领域，并且更具体地对于具有波纹表面的互连结构是有用的。

Claims (11)

1.一种装置，包括：
具有波纹顶表面的第一电介质层(104)，其中所述波纹表面包括具有基本等节距的多个波谷和波脊；和
具有互补波纹表面的第二电介质层(106)，所述第二电介质层(106)设置于所述第一层上。
2.根据权利要求1的装置，其中所述第二电介质(106)包括波纹顶表面。
3.根据权利要求1的装置，其中所述多个波谷和波脊各自具有小于或者等于100纳米的宽度。
4.根据权利要求1的装置，其中所述波纹是在小于或者等于第一或第二电介质层厚度的10％的高度。
5.根据权利要求1的装置，还包括在所述第一电介质层(104)和第二电介质层(106)之间的附着力促进剂层。
6.根据权利要求1的装置，还包括设置于所述第二电介质层上的至少一附加电介质层(110)。
7.根据权利要求6的装置，其中所述至少一电介质层的每一个形成波纹界面。
8.根据权利要求1的装置，其中所述第一(104)和第二电介质层(106)界定互连堆叠并且所述装置包括至少二个互连堆叠。
9.一种装置结构，包括：
具有平坦顶表面的第一电介质层(104)；
设置于所述第一电介质层中的附着力促进剂层(114)，附着力促进剂层(114)具有包括基本等节距的多个波谷和波脊的波纹图案；和
设置于所述附着力促进剂层上的第二电介质层(106)，第二电介质层(106)具有对于所述附着力促进剂层的互补波纹表面。
10.根据权利要求9的装置，其中所述多个波谷和波脊各自具有小于或者等于100纳米的宽度。
11.根据权利要求9的装置，还包括设置于所述第二电介质层上的附加电介质层，其中具有波纹图案的附加附着力促进剂层(114)形成于由所述附加电介质层所界定的界面。
CN2008801025704A 2007-08-09 2008-08-07 多层互连的波纹界面 Expired - Fee Related CN101779280B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/836,253 US8512849B2 (en) 2007-08-09 2007-08-09 Corrugated interfaces for multilayered interconnects
US11/836,253 2007-08-09
PCT/US2008/072420 WO2009021091A1 (en) 2007-08-09 2008-08-07 Corrugated interfaces for multilayered interconnects

Publications (2)

Publication Number Publication Date
CN101779280A true CN101779280A (zh) 2010-07-14
CN101779280B CN101779280B (zh) 2013-04-17

Family

ID=40341729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801025704A Expired - Fee Related CN101779280B (zh) 2007-08-09 2008-08-07 多层互连的波纹界面

Country Status (6)

Country Link
US (3) US8512849B2 (zh)
JP (1) JP5568010B2 (zh)
KR (1) KR20100063001A (zh)
CN (1) CN101779280B (zh)
TW (1) TW200931525A (zh)
WO (1) WO2009021091A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681286A (zh) * 2012-08-30 2014-03-26 英飞凌科技股份有限公司 层排列的制造方法以及层排列
US8941217B2 (en) 2011-10-24 2015-01-27 Infineon Technologies Ag Semiconductor device having a through contact
CN104112700B (zh) * 2013-04-18 2017-03-29 中芯国际集成电路制造(上海)有限公司 一种改善金属互连工艺中线路断裂缺陷的方法
CN106775048A (zh) * 2015-11-20 2017-05-31 三星显示有限公司 触摸感测单元
CN111244117A (zh) * 2020-04-24 2020-06-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN113097163A (zh) * 2021-03-31 2021-07-09 深圳大学 一种半导体hemt器件及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8512849B2 (en) 2007-08-09 2013-08-20 International Business Machines Corporation Corrugated interfaces for multilayered interconnects
US8207028B2 (en) * 2008-01-22 2012-06-26 International Business Machines Corporation Two-dimensional patterning employing self-assembled material
US11417849B2 (en) 2019-05-31 2022-08-16 The Regents Of The University Of Colorado, A Body Corporate Fabrication of corrugated gate dielectric structures using atomic layer etching

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119258A (en) 1990-02-06 1992-06-02 Hmt Technology Corporation Magnetic disc with low-friction glass substrate
JPH0878521A (ja) * 1994-09-01 1996-03-22 Nippon Semiconductor Kk 半導体装置の製造方法
US6355198B1 (en) * 1996-03-15 2002-03-12 President And Fellows Of Harvard College Method of forming articles including waveguides via capillary micromolding and microtransfer molding
JP3453033B2 (ja) * 1996-10-23 2003-10-06 株式会社豊田中央研究所 被覆部材およびその製造方法
US6771376B2 (en) * 1999-07-05 2004-08-03 Novartis Ag Sensor platform, apparatus incorporating the platform, and process using the platform
US6410437B1 (en) * 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
JP3754876B2 (ja) * 2000-07-03 2006-03-15 キヤノン株式会社 細孔を有する構造体の製造方法及び細孔を有する構造体
US6632872B1 (en) * 2000-09-19 2003-10-14 3M Innovative Properties Company Adhesive compositions including self-assembling molecules, adhesives, articles, and methods
DE10158347A1 (de) 2001-11-28 2003-06-12 Tesa Ag Verfahren zur Erzeugung von nano- und mikrostrukturierten Polymerfolien
AU2002357645A1 (en) 2002-09-20 2004-04-08 Honeywell International, Inc. Interlayer adhesion promoter for low k materials
US20050221072A1 (en) * 2003-04-17 2005-10-06 Nanosys, Inc. Medical device applications of nanostructured surfaces
US7025826B2 (en) * 2003-08-19 2006-04-11 Superpower, Inc. Methods for surface-biaxially-texturing amorphous films
US7374642B2 (en) * 2004-01-30 2008-05-20 Deutchman Arnold H Treatment process for improving the mechanical, catalytic, chemical, and biological activity of surfaces and articles treated therewith
US7563722B2 (en) * 2004-03-05 2009-07-21 Applied Nanotech Holdings, Inc. Method of making a textured surface
US7414263B2 (en) * 2004-03-16 2008-08-19 Lg Chem, Ltd. Highly efficient organic light-emitting device using substrate or electrode having nanosized half-spherical convex and method for preparing the same
JP4396345B2 (ja) 2004-03-23 2010-01-13 凸版印刷株式会社 パルスレーザーによる材料表面加工方法、情報担体および識別情報
US7303994B2 (en) * 2004-06-14 2007-12-04 International Business Machines Corporation Process for interfacial adhesion in laminate structures through patterned roughing of a surface
US7534470B2 (en) 2004-09-30 2009-05-19 The Regents Of The University Of California Surface and composition enhancements to high aspect ratio C-MEMS
US20080064214A1 (en) * 2006-09-13 2008-03-13 Lam Research Corporation Semiconductor processing including etched layer passivation using self-assembled monolayer
US8512849B2 (en) 2007-08-09 2013-08-20 International Business Machines Corporation Corrugated interfaces for multilayered interconnects
US20100252961A1 (en) 2009-04-06 2010-10-07 3M Innovative Properties Company Optical film replication on low thermal diffusivity tooling with conformal coating
US9085457B2 (en) * 2011-03-11 2015-07-21 Qualcomm Mems Technologies, Inc. Treatment of a self-assembled monolayer on a dielectric layer for improved epoxy adhesion

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941217B2 (en) 2011-10-24 2015-01-27 Infineon Technologies Ag Semiconductor device having a through contact
CN103681286A (zh) * 2012-08-30 2014-03-26 英飞凌科技股份有限公司 层排列的制造方法以及层排列
CN103681286B (zh) * 2012-08-30 2018-01-16 英飞凌科技股份有限公司 层排列的制造方法以及层排列
CN104112700B (zh) * 2013-04-18 2017-03-29 中芯国际集成电路制造(上海)有限公司 一种改善金属互连工艺中线路断裂缺陷的方法
CN106775048A (zh) * 2015-11-20 2017-05-31 三星显示有限公司 触摸感测单元
CN111244117A (zh) * 2020-04-24 2020-06-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2021212676A1 (zh) * 2020-04-24 2021-10-28 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11387259B2 (en) 2020-04-24 2022-07-12 Beijing Boe Technology Development Co., Ltd. Array substrate, manufacturing method thereof, and display device
CN113097163A (zh) * 2021-03-31 2021-07-09 深圳大学 一种半导体hemt器件及其制造方法

Also Published As

Publication number Publication date
US20130270224A1 (en) 2013-10-17
US20130273325A1 (en) 2013-10-17
US8828521B2 (en) 2014-09-09
US9089080B2 (en) 2015-07-21
WO2009021091A1 (en) 2009-02-12
KR20100063001A (ko) 2010-06-10
TW200931525A (en) 2009-07-16
JP2010536180A (ja) 2010-11-25
US20090041989A1 (en) 2009-02-12
US8512849B2 (en) 2013-08-20
JP5568010B2 (ja) 2014-08-06
CN101779280B (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
CN101779280B (zh) 多层互连的波纹界面
US6911400B2 (en) Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
US7030495B2 (en) Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby
US7553760B2 (en) Sub-lithographic nano interconnect structures, and method for forming same
CN102569179B (zh) 形成受控的空隙的材料和方法
US7993816B2 (en) Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom
JP4988335B2 (ja) 相互接続構造及びこれの製造方法
TW580755B (en) Porous low-k dielectric interconnect structures
US8529779B2 (en) Methods for forming surface features using self-assembling masks
US20080166870A1 (en) Fabrication of Interconnect Structures
JP2007019508A (ja) 相互接続配線内における複数のエアギャップの横方向分布の制御
CN101021680B (zh) 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
KR20050102620A (ko) 스핀-온 세라믹 막으로 구성된 패턴층
JPWO2009034596A1 (ja) ケイ素含有被膜の製造方法、ケイ素含有被膜および半導体装置
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
JP2005294640A (ja) 半導体装置の製造方法
JP2004260076A (ja) 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置
TW200404340A (en) Use of sacrificial layers in the manufactures of high performance systems on tailored substrates
JP2002134609A (ja) 半導体装置及びその製造方法
KR100531466B1 (ko) 반도체 소자의 다층 층간절연막 형성 방법
KR20040056836A (ko) 반도체 소자의 층간 절연막 평탄화 방법
JP2004238470A (ja) 多孔性被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171207

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171207

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130417

Termination date: 20190807