JP4988335B2 - 相互接続構造及びこれの製造方法 - Google Patents

相互接続構造及びこれの製造方法 Download PDF

Info

Publication number
JP4988335B2
JP4988335B2 JP2006509706A JP2006509706A JP4988335B2 JP 4988335 B2 JP4988335 B2 JP 4988335B2 JP 2006509706 A JP2006509706 A JP 2006509706A JP 2006509706 A JP2006509706 A JP 2006509706A JP 4988335 B2 JP4988335 B2 JP 4988335B2
Authority
JP
Japan
Prior art keywords
dielectric
sublayer
low
barrier layer
diffusion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006509706A
Other languages
English (en)
Other versions
JP2006523954A (ja
Inventor
ヘドリック、ジェフリー、シー
フアン、エルバート、イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006523954A publication Critical patent/JP2006523954A/ja
Application granted granted Critical
Publication of JP4988335B2 publication Critical patent/JP4988335B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、低い合成誘電率（composite dielectric constant）を有し、金属の拡散および空気の透過に対する障壁特性を有する多層キャップ障壁層の利用に関する。より詳細には本発明は、集積回路および超小型電子デバイスの一部である金属相互接続構造における多層キャップ障壁層の使用に関する。本発明によって提供される第１の利点は、チップ全体の性能向上をもたらす導電性金属フィーチャ間、例えば銅線間のキャパシタンスの低減である。利用のための方法、組成物、および障壁膜を実現する構造も記載される。
集積回路および超小型電子デバイスの一部である金属相互接続構造中の金属の拡散障壁として機能する材料の利用は一般に、低ｋ層間誘電体が金属拡散を妨げないときに信頼性の高いデバイスを生み出すために必要となる。相互接続構造中のこれらの材料の配置は、材料の品質および材料が付着され処理される手段によって異なり、これらの品質および手段に左右される。相互接続構造では一般に、金属からなる障壁層と誘電体からなる障壁層の両方が利用される。
例えばタンタル、タングステン、ルテニウム、窒化タンタル、窒化チタン、ＴｉＳｉＮなどを含む、金属からなる拡散障壁層および金属を含む材料からなる拡散障壁層がしばしばライナとして用いられ、これらはそれによって金属導電性構造と共形の界面を形成する。これらの材料は通常、化学蒸着（ＣＶＤ）、プラズマ化学蒸着（ＰＥＣＶＤ）、原子層付着（ＡＬＤ：atomic layer deposition）、スパッタリング、熱蒸着および他の関連方法によって付着される。これらの材料を障壁層として利用するためには、金属障壁層が導電性金属線と共形でなければならず、この金属障壁層を、金属線間の導電経路として機能すると考えられるブランケット層として配置することはできない。これらの障壁層に対する１つの制限基準は、導電性金属線の抵抗率に対するそれらの寄与が極端に大きくてはならないことであり、さもなければ、導電性金属構造の総抵抗の増大によって性能が低下するであろう。
超小型電子デバイスでは、例えば窒化シリコン、炭化シリコンおよび炭窒化シリコンを含む誘電体からなる拡散障壁層も利用される。これらの材料は通常、化学蒸着（ＣＶＤ）法およびプラズマ化学蒸着（ＰＥＣＶＤ）法によって付着され、これらの材料は、連続膜、例えばキャップ障壁層として付着させることができる。金属からなる拡散障壁層とは違い、この誘電層はブランケット膜として付着させることができ、導電性金属線間に配置することができる。そうすることでこれらの誘電層は金属線間のキャパシタンスに寄与する。これらの系の制約は、金属線間の有効誘電率の相当な増大をもたらし、デバイス性能の低下につながるその比較的に高い誘電率（ｋ＝４．５〜７）である。これらの障壁層の膜厚を薄くすることによって有効誘電率を低下させることができるが、厚さが不十分な層は信頼性に欠けることがあり、にもかかわらずこのような層は有効誘電率に対する重大な寄与を有する可能性がある。
スピン・コーティングまたは他の溶媒ベースの方法によって生み出され銅の拡散を妨げる障壁層膜も提案されている。これらの系は、高温で硬化させて、４００℃超の温度に対して熱的に安定な架橋された堅い系を生み出すことができる重合体である。これらの多くの系の第１の利点は、これらの材料が示す低い誘電率であり、誘電率２．６が測定されている。このような系の例には、ポリシラザン、ポリカルボシラン、ポリシルセスキアザン、ポリカルボシラザンなどが含まれる。
銅拡散障壁特性に加え、空気の透過に対する障壁特性は障壁層膜にとって非常に望ましい。障壁層膜を通した空気の透過は、不都合な導電性金属フィーチャの酸化につながり、信頼性または性能あるいはその両方の低下をもたらす。ＣＶＤおよび関連法によって付着させたいくつかの誘電銅拡散障壁は、それらの高い密度に起因する空気障壁特性を示すことが観察されている。しかし、溶媒ベースの方法によって適用された低ｋ銅拡散障壁の多くは、かなりの空隙または自由体積部分を含むことができるその比較的開いた構造のため、空気の透過に対して障壁の役目を果たさない。
本発明は、低い誘電率を有し、金属の拡散および空気の透過に対して障壁の働きをする多層誘電拡散障壁層を含む相互接続構造を提供することを目的とする。
本発明の多層誘電拡散障壁層は複数のサブレイヤ（sublayer）からなり、少なくとも１つの空気障壁サブレイヤが、ＣＶＤまたは関連プロセスによって付着させた誘電体であり、少なくとも１つの低ｋサブレイヤが、溶媒ベースの方法によって付着させた障壁誘電体である。両方のタイプの誘電体を利用する利点は、多層誘電拡散障壁層が、ＣＶＤによって付着させた障壁誘電体よりもかなり低い合成誘電率を示し、同時に、溶媒付着低ｋ障壁誘電体単独では得ることができない空気の透過に対する障壁特性を維持する点である。
本発明は、金属相互接続構造を利用する、例えば高速マイクロプロセッサ、特定用途向けＩＣ（ＡＳＩＣ）およびメモリ記憶装置を含む任意の超小型電子デバイスで使用することができる。導電性金属線間のキャパシタンスの低下によって性能が向上し、同時に信頼できる構造の生成に資する特性を維持した超小型電子デバイスが得られるので、本発明の多層誘電拡散障壁層の利用は、従来技術の方法に比べて極めて有利である。
本発明の構造は、基板上に形成された少なくとも１つの導電性金属フィーチャからなることができ、基板はさらに、導電性金属フィーチャを取り囲む少なくとも１つの絶縁層を含むことができる。この絶縁層は、少なくとも１つの導電性金属フィーチャの下面、上面および側面を取り囲むことができる。本発明の構造はさらに、この絶縁層と少なくとも１つの導電性金属フィーチャの間の少なくとも１つの界面に配置された少なくとも１つの導電性障壁層を含むことができる。この少なくとも１つの導電性金属フィーチャと絶縁層の組合せを繰り返して、マルチレベル相互接続スタックを形成することができる。
この構造は、超小型電子デバイスを含むシリコン・ウェハ、セラミック・チップ・キャリヤ、有機チップ・キャリア、ガラス基板、ガリウムヒ素ウェハ、炭化シリコン・ウェハ、ガリウム・ウェハおよび他の半導体ウェハのうちの１つとすることができる。
基板は、電子デバイスを含むシリコン・ウェハとすることができる。この基板は、部分的にまたはその全体が、Ｓｉ、ＳｉＯ２、ＳｉＧｅ、Ｇｅ、Ｇａ、ＧａＡｓ、Ｈｇ、ＨｇＴｄ、ＩｎＰ、Ｉｎ、Ａｌあるいは他の実質的な無機または有機半導体材料からなる。
本発明の第１の実施形態では、金属拡散障壁特性を示す２つ以上の誘電サブレイヤからなる多層誘電拡散障壁層を含む相互接続構造が記述される。これらのサブレイヤの少なくとも１つのサブレイヤは、空気の拡散に対して不透過性のＣＶＤ付着誘電体とすることができる空気障壁サブレイヤである。これらのサブレイヤの少なくとも１つの他のサブレイヤは、溶媒ベースの任意の方法（例えばスピン・コーティング）によって適用された３．０未満の誘電率を有する低ｋサブレイヤである。この低ｋサブレイヤは、空気障壁サブレイヤの上または下あるいは上下に配置することができる。任意選択で、多層誘電拡散障壁層の任意の界面またはサブレイヤ間の界面に接着促進剤を適用してもよい。
第１の実施形態の第１の例では、多層誘電拡散障壁層がキャップ障壁層として利用される。相互接続構造の残りの誘電体は、バイア・レベル誘電体、ライン・レベル誘電体（バイア・レベル誘電体と同一の組成とすることができる）、任意選択のハードマスク層、および任意選択の埋込みエッチング・ストップ層からなることができる。
第１の実施形態の第２の例では、多層誘電拡散障壁層が、キャップ障壁層およびバイア・レベル誘電体として同時に利用される。相互接続構造の残りの誘電体は、ライン・レベル誘電体、任意選択のハードマスク層、および任意選択の埋込みエッチング・ストップ層からなることができる。
第１の実施形態の第３の例では、多層誘電拡散障壁層がキャップ障壁層として利用され、多層誘電拡散障壁層が、金属線の下のバイア・レベル誘電体が他の領域の誘電体とは化学的に異なる少なくとも２つの誘電体からなる層間誘電体を有する相互接続構造の上にある。
本発明の多層誘電拡散障壁層は、４．０未満の合成誘電率を有し、金属の拡散を妨げ、空気の透過に対する障壁の役目を果たし、４００℃超の温度に対して熱的に安定である。本発明の多層誘電拡散障壁層はさらに、誘電率をさらに低下させるポロシティ（porosity）を含むことができる。ポロシティは、重合体とすることができる犠牲部分の除去によって生み出すことができる。ポロシティは、高沸点溶媒の除去を含むプロセスによって生み出すこともできる。ポロシティは、０．５〜２０ナノメートルのサイズ・スケールおよび独立気泡（closedcell）の形態を有することができる。
本発明の第２の実施形態では、多層誘電拡散障壁層を生み出す方法が記述される。本発明の多層誘電拡散障壁層は、露出した金属および誘電体フィーチャを有する相互接続構造の上に生み出される。次いで、化学蒸着（または関連法）あるいは溶媒ベースのプロセス（例えばスピン・コーティング）によって、それぞれのサブレイヤを付着させる。それぞれの付着ステップの後、後続のサブレイヤを付着させる前に、この膜を高温（１００℃〜５００℃）でアニールし、電子ビームに暴露し、または紫外光を照射し、あるいはこれらを組み合わせて実施することができる。任意選択で、多層誘電拡散障壁層の任意の界面、またはサブレイヤ間の界面に接着促進剤を適用してもよい。
本発明の第３の実施形態では、多層誘電拡散障壁層、そのサブレイヤ、およびこれらの層を生み出すために使用される前駆物質の組成が記述される。化学蒸着ベースのプロセスによって少なくとも１つの空気障壁サブレイヤが生み出され、このプロセスによって空気障壁サブレイヤは窒化シリコン、炭窒化シリコン、または全体組成ＳｉｖＮｗＣｘＯｙＨｚを有する誘電体からなる。ただし０．１≦ｖ≦０．８、０≦ｗ≦０．８、０．０５≦ｘ≦０．８、０≦ｙ≦０．３、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である。溶液に溶解させた重合体プレセラミック前駆物質（polymeric preceramic precursor）を利用する溶媒ベースの方法によって、少なくとも１つの他のサブレイヤが付着される。膜形成の後、重合体プレセラミック前駆物質は、全体組成ＳｉｖＮｗＣｘＯｙＨｚを有する不溶性の低ｋサブレイヤに転化される。ただし０．１≦ｖ≦０．８、０≦ｗ≦０．８、０．０５≦ｘ≦０．８、０≦ｙ≦０．３、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である。
本発明の他の目的、利点および特徴、ならびに追加の目的、利点および特徴は、以下の明細書および添付図面を参照することによって理解されるであろう。図面中、同様の部分には同様の符号が付されている。
本発明の第１の実施形態に従って、少なくとも１つの導電性金属フィーチャを含み、さらに、ライン・レベル誘電体とバイア・レベル誘電体とからなり導電性金属フィーチャを取り囲む層間誘電層を含む相互接続構造を説明する。それによって金属の拡散および空気の透過に対する障壁である多層誘電拡散障壁層を含む相互接続構造が提供される。
本発明の多層誘電拡散障壁層は４．０未満の合成誘電率を有し、３００℃を超える温度で熱的に安定であり、１０から５００ｎｍの厚さを有し、少なくとも２つのサブレイヤからなり、少なくとも１つのサブレイヤが空気障壁サブレイヤであり、少なくとも１つの他のサブレイヤが低ｋサブレイヤである。本発明の多層誘電拡散障壁層は、例えば空気障壁サブレイヤの上に低ｋサブレイヤがある２重層、低ｋサブレイヤの上に空気障壁サブレイヤがある２重層、または２つの低ｋサブレイヤ間に空気障壁サブレイヤが配置された３重層を含む、様々な構成をとることができる。
空気障壁サブレイヤは、空気を通さず、３．４〜７．２の誘電率を有し、５から１００ｎｍの厚さを有し、金属拡散に対する障壁であってもよく、例えば化学蒸着、プラズマ化学蒸着、物理蒸着または任意の関連プロセスを含む蒸着ベースのプロセスによって付着された誘電体である。空気障壁サブレイヤは、組成ＳｉｖＮｗＣｘＯｙＨｚを有し、０．１≦ｖ≦０．８、０≦ｗ≦０．８、０．０５≦ｘ≦０．８、０≦ｙ≦０．３、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である誘電体とすることができる。空気障壁サブレイヤの例には、例えば窒化シリコン、炭窒化シリコン、酸窒化シリコン、二酸化シリコン、炭化シリコンおよびフッ化ガラスが含まれる。
低ｋサブレイヤは、３．３未満の誘電率を有し、金属の拡散に対する障壁であり、５から５００ｎｍの厚さを有し、スピン・コーティング、スプレー・コーティング、スキャン・コーティングおよびディップ・コーティングを含む、これらの方法に限定されない溶媒ベースの方法によって生み出された誘電体である。低ｋサブレイヤは、ＳｉｖＮｗＣｘＯｙＨｚからなり、０．１≦ｖ≦０．８、０≦ｗ≦０．８、０．０５≦ｘ≦０．８、０≦ｙ≦０．３、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である誘電体とすることができる。低ｋサブレイヤはポロシティを含むことができ、このポロシティは、０．５〜２０ｎｍのサイズ・スケールおよび独立気泡の形態を有することができる。
本発明の相互接続構造はさらに少なくとも１つの低誘電率材料からなる。この低誘電率材料は、例えばポリシロキサン、ポリシルセスキオキサン、ポリアリーレン、ポリ（アリーレンエーテル）などのスピンオン系、または組成ＳｉｖＮｗＣｘＯｙＨｚを有することができ、０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である、蒸着法によって生み出された誘電膜を含む当技術分野で知られている任意の誘電体とすることができる。さらに、この本発明の低誘電率材料は多孔質材料とすることができる。最後に、この低誘電率材料は空気または不活性ガスとすることができる。
これに加えて、本発明の相互接続構造はさらに、銅、銀、金、アルミニウムおよびこれらの合金からなることができる導電性金属フィーチャからなる。この導電性金属線は、相互接続構造のエレクトロマイグレーション特性を低減させる、コバルト、タングステン、リンおよびこれらの組合せを含む組成物からなることができる金属を上面に有することができる。この導電性金属線は、金属線の酸化する傾向を低減させる部分を上面に有することができる。このような部分の例には、ベンゾトリアゾール、アミン、アミド、イミド、チオエステル、チオエーテル、尿素、ウレタン、ニトリル、イソシアナート、チオール、スルホン、ホスフィン、ホスフィンオキシド、ホスホンイミド、ピリジン、イミダゾール、イミド、オキサゾール、ベンゾオキサゾール、チアゾール、ピラゾール、トリアゾール、チオフェン、オキサジアゾール、チアジン、チアゾール、キノキサリン、ベンゾイミダール、オキシインドールおよびインドリンが含まれる。
その上、本発明の相互接続構造はさらに、金属拡散を防ぐために使用されるライニング金属含有障壁層からなる。ライニング金属含有障壁層は、タンタル、窒化タンタル、タングステン、チタン、窒化チタン、ルテニウム、ＴｉＳｉＮおよびこれらの組合せからなることができる。
最後に、本発明の構造中に任意選択のハードマスク誘電層および誘電エッチング・ストップ層が存在してもよい。このような誘電材料の例示的な例には、ポリシロキサン、ポリシルセスキオキサン、または組成ＳｉｖＮｗＣｘＯｙＨｚを有する任意のＣＶＤ付着誘電体が含まれ、０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である。
図１を参照すると、それぞれがバイア・レベル１１００とライン・レベル１２００とからなることができる複数のレベル１０００からなる、第１の実施形態の相互接続構造４０の一例が示されている。この相互接続構造はこの構造を横切る導電性金属フィーチャ３３を含み、導電性金属フィーチャ３３はライニング金属含有障壁３４との界面を有することができる。導電性金属フィーチャおよびライニング金属含有障壁は誘電体によって取り囲まれている。バイア・レベルの誘電体は低誘電率材料３２と本発明の多層誘電拡散障壁層３９とを含み、多層誘電拡散障壁層３９は少なくとも２つのサブレイヤ、すなわち空気障壁サブレイヤ３６と低ｋサブレイヤ３８とからなる。ライン・レベル１２００の誘電体は、低誘電率材料３１と任意選択のハードマスク誘電体４１とを含む。任意選択で、バイア・レベル低誘電率材料とライン・レベル低誘電率材料（３２と３１）の間に誘電エッチング・ストップ層３７を配置してもよい。バイア・レベル低誘電率材料とライン・レベル低誘電率材料（それぞれ３２、３１）の組成は同一でも、または化学的に異なっていてもよい。
図２を参照すると、それぞれがバイア・レベル１１００とライン・レベル１２００とからなることができる複数のレベル１０００からなる、第１の実施形態の他の相互接続構造４０の一例が示されている。この相互接続構造はこの構造を横切る導電性金属フィーチャ３３を含み、導電性金属フィーチャ３３はライニング金属含有障壁３４との界面を有することができる。導電性金属フィーチャおよびライニング金属含有障壁は誘電体によって取り囲まれている。バイア・レベルの誘電体は本発明の多層誘電拡散障壁層３９を含み、多層誘電拡散障壁層３９は少なくとも２つのサブレイヤ、すなわち空気障壁サブレイヤ３６と低ｋサブレイヤ３８とからなる。ライン・レベルの誘電体は、低誘電率材料３１と任意選択のハードマスク誘電体４１とを含む。任意選択で、ライン・レベルの低誘電率材料３１と多層誘電拡散障壁層３９の間に誘電エッチング・ストップ層３７を配置してもよい。
図３を参照すると、それぞれがバイア・レベル１１００とライン・レベル１２００とからなることができる複数のレベル１０００からなる、第１の実施形態の相互接続構造４０の他の例が示されている。この相互接続構造はこの構造を横切る導電性金属フィーチャ３３を含み、導電性金属フィーチャ３３はライニング金属含有障壁３４との界面を有することができる。導電性金属フィーチャおよびライニング金属含有障壁は誘電体によって取り囲まれている。ライン・レベルの誘電体は低誘電率材料４３を含む。バイア・レベルの誘電体は、導電性金属線の直下以外の領域にある同一の低誘電率材料４３と、導電性金属線の下に存在する化学的に異なる低誘電率材料４２と、本発明の多層誘電拡散障壁層とを含む。任意選択で、低誘電率材料４２とその上にあるライニング金属含有障壁３４との間に誘電エッチング・ストップ層３７を配置することができる。
多層誘電拡散障壁層とその上の誘電層との間、または多層誘電拡散障壁層とその下の誘電層との間、あるいは多層誘電拡散障壁層とその上下の誘電層との間に、接着促進剤が存在してもよい。さらに、多層誘電拡散障壁層のサブレイヤ間に接着促進剤が存在してもよい。接着促進剤は、ＳｉａＬｂＲｃからなるグループから選択することができ、Ｌは、ヒドロキシ、メトキシ、エトキシ、アセトキシ、アルコキシ、カルボキシ、アミン、ハロゲンからなるグループから選択され、Ｒは、水素化物、メチル、エチル、ビニルおよびフェニル（任意のアルキルまたはアリール）からなるグループから選択され、ａは０．２５から０．５、ｂは０．１から０．８、ｃは０から０．７であり、和ａ＋ｂ＋ｃは１である。本発明において使用することができる接着促進剤の例には、ヘキサメチルジシラザン、ビニルトリアセトキシシラン、アミノプロピルトリメトキシシランおよびビニルトリメトキシシランが含まれる。
本発明の第２の実施形態に従って、多層誘電拡散障壁層を生み出す方法であって、溶媒ベースの方法によって重合体プレセラミック前駆物質のコーティングを適用すること、この重合体プレセラミック前駆物質を低ｋサブレイヤに転化させること、および空気障壁サブレイヤのコーティングを適用することを含む方法を説明する。
この溶媒ベースの方法は、溶液から重合体プレセラミック前駆物質を付着させて膜を生み出すために使用され、当技術分野で知られている任意のプロセスによって実行することができ、この方法は、スピン・コーティング、スプレー・コーティング、スキャン・コーティングおよびディップ・コーティングのうちの１つとすることができる。重合体プレセラミック前駆物質膜の低ｋサブレイヤへの転化は、例えば熱硬化、電子照射、イオン照射、および紫外光もしくは可視光またはその両方を用いた照射を含む適当な任意のプロセスのうちの１つあるいはこれらのプロセスの組合せの使用によって実行される。熱硬化は、不活性雰囲気下で、または４００℃超の温度で、あるいはこの両方の条件で実行することができる。重合体プレセラミック前駆物質の低ｋサブレイヤへの転化中に架橋機構が働く可能性がある。
低ｋサブレイヤ中にポロシティを生み出すために使用される方法を利用することができる。ポロシティは、重合体プレセラミック前駆物質を含む溶液に犠牲部分を共溶解する（to codissolve）ことによって形成することができる。犠牲部分は、重合体プレセラミック前駆物質の低ｋサブレイヤへの転化時に低分子量の副生物に分解し、膜から放出される重合体材料とすることができる。あるいはポロシティは、重合体プレセラミック前駆物質の低ｋサブレイヤへの転化中に膜から放出される高沸点溶媒を利用する方法によって生み出すこともできる。
空気障壁サブレイヤは、例えば化学蒸着、プラズマ化学蒸着および物理蒸着を含む当技術分野で知られている蒸気ベースの任意の付着プロセスによって適用される。この空気障壁サブレイヤを、例えば熱硬化、電子照射、イオン照射、および紫外光もしくは可視光またはその両方を用いた照射を含む適当な任意のプロセスのうちの１つあるいはこれらのプロセスの組合せの使用によってアニールしてもよい。熱硬化は、不活性雰囲気下で、または４００℃超の温度で、あるいはこの両方の条件で実行することができる。アニール・プロセス中に空気障壁サブレイヤの更なる高密度化が生じる可能性がある。
空気障壁サブレイヤのアニールと重合体プレセラミック前駆物質の低ｋサブレイヤへの転化は同時に実行することができる。さらに、これらのアニール・ステップを、低誘電率材料、ハードマスクまたは埋込みエッチング・ストップあるいはこれらの任意の組合せを含む他の層のアニール・プロセスと同時に実施することもできる。
他のサブレイヤへのサブレイヤの接着および隣接する層へのサブレイヤの接着を強化するために多数のステップを適用することができる。一例は、前述の接着促進剤の使用である。任意のサブレイヤの付着前または付着後に接着促進剤を基板上に適用することができる。低ｋサブレイヤに対しては、重合体プレセラミック前駆物質を含む溶液に接着促進剤を共溶解し、この溶液の適用中または重合体プレセラミック前駆物質の低ｋサブレイヤへの転化中に、接着促進剤を膜界面に偏析させることができる。あるいは、重合体プレセラミック前駆物質の低ｋサブレイヤへの転化の前に、重合体プレセラミック前駆物質からなる膜に接着促進剤を適用してもよい。最後に、露出した膜の表面を改変し接着を強化するために、反応性プラズマを使用するドライ・エッチング・プロセスを、任意のサブレイヤ、サブレイヤの下の層および重合体プレセラミック前駆物質からなる膜に適用することができる。
さらに、他のプロセスの残留化学物質をクリーニングないし除去するために使用される方法を、多層誘電拡散障壁層の付着の前に基板に適用することができる。このクリーニングは、酸、塩基または有機溶媒、あるいはこれらの任意の組合せに基板を暴露することを含むことができる。このクリーニングはさらにドライ・エッチング・プロセスを含むことができる。
本発明の第３の実施形態に従って、溶媒ベースの方法によって低ｋサブレイヤを適用するための溶媒と、低ｋサブレイヤに転化される重合体プレセラミック前駆物質と、空気障壁サブレイヤとを有する多層誘電拡散障壁層を生み出すための組成物を説明する。
重合体プレセラミック前駆物質はシリコンを含む系とすることができ、重合体プレセラミック前駆物質は以下のものからなることができる：ポリシラザン、ポリカルボシラン、ポリシラシラザン、ポリシラン、ポリシラカルボシラン、ポリシロキサザン、ポリカルボシラザン、ポリシリルカルボジイミド、ポリシルセスキアザンおよびポリシラカルボシラザン。非常に好ましい重合体前駆物質は、ポリ尿素メチルビニルシラザン（ＫｉＯＮ）である。重合体プレセラミック前駆物質は、ポリシロキサンまたはポリシルセスキオキサンのある成分を含むことができる。重合体プレセラミック前駆物質は、主鎖に結合した、ヒドリド、ビニル、アリル、アルコキシ、シリルおよびアルキル基を含むペンダント官能基を有することができる。重合体プレセラミック前駆物質は、アミン、アミド、イミド、チオエステル、チオエーテル、尿素、ウレタン、窒化物、イソシアナート、チオール、スルホン、ホスフィン、ホスフィンオキシド、ホスホンイミド、ベンゾトリアゾール、ピリジン、イミダゾール、イミド、オキサゾール、ベンゾオキサゾール、チアゾール、ピラゾール、トリアゾール、チオフェン、オキサジアゾール、チアジン、チアゾール、キノキサリン、ベンゾイミダゾール、オキシインドールおよびインドリンを含む、金属結合特性を有してもよい、主鎖に結合したペンダント官能基を有することができる。重合体プレセラミック前駆物質の分子量は５００から１，０００，０００ダルトンとすることができる。重合体プレセラミック前駆物質は単独重合体、ランダム共重合体、ブロック共重合体またはポリマー・ブレンドとすることができ、線状、網目、分枝および樹状（dendrimeric）を含む任意の鎖構造を有することができる。重合体プレセラミック前駆物質は組成ＳｉｖＮｗＣｘＯｙＨｚを有することができ、０．１≦ｖ≦０．８、０≦ｗ≦０．８、０．０５≦ｘ≦０．８、０≦ｙ≦０．３、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である。
この溶媒ベースの方法は、有機溶媒に溶解させた重合体プレセラミック前駆物質の溶液を含む。有機溶媒は、以下の溶媒のうちの１つまたは組合せとすることができる：プロピレングリコールモノメチルエーテルアセタート（ＰＧＭＥＡ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、トルエン、キシレン、アニソール、メシチレン、ブチロラクトン、シクロヘキサノン、ヘキサノン、乳酸エチルおよびヘプタノン。この溶液は、均一性の高い膜を生み出すために重合体プレセラミック前駆物質と共溶解させたアンチストライエーション剤（antistriationagent）を含むことができる。アンチストライエーション剤の量は、重合体プレセラミック前駆物質を含む溶液の１％未満とすることができる。重合体プレセラミック前駆物質を含む溶液にはさらに接着促進剤を共溶解させてもよい。接着促進剤は、ＳｉａＬｂＲｃからなるグループから選択することができ、Ｌは、ヒドロキシ、メトキシ、エトキシ、アセトキシ、アルコキシ、カルボキシ、アミン、ハロゲンからなるグループから選択され、Ｒは、水素化物、メチル、エチル、ビニルおよびフェニル（任意のアルキルまたはアリール）からなるグループから選択され、ａは０．２５から０．５、ｂは０．１から０．８、ｃは０から０．７であり、和ａ＋ｂ＋ｃは１である。接着促進剤は、ヘキサメチルジシラザン、ビニルトリアセトキシシラン、アミノプロピルトリメトキシシラン、ビニルトリメトキシシランおよびこれらの組合せとすることができる。接着促進剤は、重合体プレセラミック前駆物質を含む溶液の２％未満とすることができる。
重合体プレセラミック前駆物質を含む溶液に、ポロシティを生み出すための犠牲部分を共溶解させてもよい。この犠牲部分は、重合体プレセラミック前駆物質の低ｋサブレイヤへの転化中に低分子量の副生物に分解し、膜から放出される犠牲ポリマー材料とすることができる。犠牲ポリマー材料は、以下のうちの１つ、これらの組合せまたはこれらの共重合体とすることができる：ポリ（スチレン）、ポリ（エステル）、ポリ（メタクリラート）、ポリ（アクリラート）、ポリ（グリコール）、ポリ（アミド）およびポリ（ノルボルネン）。犠牲部分は高沸点溶媒とすることができる。
重合体プレセラミック前駆物質の低ｋサブレイヤへの転化後、低ｋサブレイヤは組成ＳｉｖＮｗＣｘＯｙＨｚを有することができ、０．１≦ｖ≦０．８、０≦ｗ≦０．８、０．０５≦ｘ≦０．８、０≦ｙ≦０．３、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である。低ｋサブレイヤのより好ましい組成はＳｉｖＮｗＣｘＯｙＨｚ、ｖ＝０．１６±０．０５、ｗ＝０．１７±０．０５、ｘ＝０．１７±０．０５、ｙ＝０、ｚ＝０．５±０．１、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である。
空気障壁サブレイヤは、組成ＳｉｖＮｗＣｘＯｙＨｚを有することができ、０．１≦ｖ≦０．８、０≦ｗ≦０．８、０．０５≦ｘ≦０．８、０≦ｙ≦０．３、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である。空気障壁サブレイヤの好ましい組成はＳｉｖＮｗＣｘＯｙＨｚ、ｖ＝０．２８±０．０５、ｗ＝０．１２±０．０５、ｘ＝０．２８±０．０５、ｙ＝０、ｚ＝０．３２±０．０５、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である。空気障壁サブレイヤの他の好ましい組成はＳｉｖＮｗＣｘＯｙＨｚ、ｖ＝０．２８±０．０５、ｗ＝０、ｘ＝０．３２±０．０５、ｙ＝０、ｚ＝０．４±０．１０、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である。
特にその好ましい実施形態に関して本発明を示し説明したが、本発明の趣旨および範囲から逸脱することなく形態および詳細の以上の変更およびその他の変更を実施することができることを当業者は理解しよう。したがって本発明は、説明し示した正確な形態および詳細には限定されず、本発明は添付の特許請求の範囲に含まれる。
本発明に基づく半導体デバイスの断面図である。 本発明に基づく他の半導体デバイスの断面図である。 本発明に基づく他の半導体デバイスの断面図である。

Claims (29)

  1. ライン・レベルに設けられた少なくとも１つの導電性金属フィーチャと、
    前記導電性金属フィーチャの側面を取り囲むライン・レベル誘電体と、
    前記導電性金属フィーチャの上面及び前記ライン・レベル誘電体の上面に設けられた多層誘電拡散障壁層とを備え、
    前記多層誘電拡散障壁層は、少なくとも２つのサブレイヤからなり、該２つのサブレイヤのうち１つのサブレイヤが、化学蒸着、プラズマ化学蒸着または物理蒸着により形成され、空気の透過を妨げる空気障壁サブレイヤであり、前記２つのサブレイヤのうちの他のサブレイヤが、溶媒に重合体プレセラミック前駆物質が融解された溶液をスピン・コーティング、スプレー・コーティング、スキャン・コーティングまたはディップ・コーティングすることにより形成され、金属の拡散に対する障壁である低ｋサブレイヤであり、
    前記低ｋサブレイヤがＳｉｖＮｗＣｘＯｙＨｚからなる誘電体であり、ここで、ｖ＝０．１６±０．０５、ｗ＝０．１７±０．０５、ｘ＝０．１７±０．０５、ｙ＝０、ｚ＝０．５±０．１であり、そしてｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である、相互接続構造。
  2. 前記多層誘電拡散障壁層が４．０未満の合成誘電率を有する、請求項１に記載の構造。
  3. 前記空気障壁サブレイヤが、窒化シリコン、炭窒化シリコン、酸窒化シリコン、二酸化シリコン、炭化シリコンまたはフッ化ガラスからなる誘電体である、請求項１に記載の構造。
  4. 前記空気障壁サブレイヤが組成ＳｉｖＮｗＣｘＯｙＨｚを有する誘電体であり、ここで、ｖ＝０．２８±０．０５、ｗ＝０．１２±０．０５、ｘ＝０．２８±０．０５、ｙ＝０、ｚ＝０．３２±０．０５であり、そしてｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である、請求項１に記載の構造。
  5. 前記低ｋサブレイヤがポロシティを含む、請求項１に記載の構造。
  6. 前記ポロシティが独立気泡の形態を有する、請求項５に記載の構造。
  7. 前記多層誘電拡散障壁層が、前記空気障壁サブレイヤの上に前記低ｋサブレイヤがある２重層である、請求項１に記載の構造。
  8. 前記多層誘電拡散障壁層が、前記低ｋサブレイヤの上に前記空気障壁サブレイヤがある２重層である、請求項１に記載の構造。
  9. 前記多層誘電拡散障壁層が、２つの低ｋサブレイヤ間に前記空気障壁サブレイヤが配置された３重層である、請求項１に記載の構造。
  10. 前記ライン・レベル及び該ラインレベルの下のバイア・レベルが、少なくとも１つの低誘電率材料をさらに含み、前記低誘電率材料が、ポリシロキサン、ポリシルセスキオキサン、ポリアリーレン、ポリ（アリーレンエーテル）、および組成ＳｉｖＮｗＣｘＯｙＨｚ を有する誘電体のうちの少なくとも１つからなり、ここで、０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８であり、そしてｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である、請求項１に記載の構造。
  11. 前記低誘電率材料が多孔質材料である、請求項１０に記載の構造。
  12. 前記ライン・レベルの下にバイア・レベルが設けられ、バイア・レベル誘電体が、少なくとも１つの低誘電率材料および前記多層誘電拡散障壁層からなる、請求項１に記載の構造。
  13. 前記バイア・レベルが前記多層誘電拡散障壁層だけからなる、請求項１に記載の構造。
  14. 前記層間誘電体が、１つの組成のライン・レベル誘電体と２つの異なる組成を有するバイア・レベル誘電体とからなり、導電性金属フィーチャの直下の前記バイア・レベル誘電体が１つの組成の誘電体であり、導電性金属フィーチャの直下以外の前記バイア・レベル誘電体が、前記ライン・レベル誘電体と同一の組成を有する、請求項１に記載の構造。
  15. 前記導電性金属フィーチャが、この相互接続構造のエレクトロマイグレーション特性を低減させる金属を上面に含む、請求項１に記載の構造。
  16. 前記導電性金属フィーチャが、酸化する前記金属線の傾向を低減させる部分を上面に含み、前記部分が、ベンゾトリアゾール、アミン、アミド、イミド、チオエステル、チオエーテル、尿素、ウレタン、ニトリル、イソシアナート、チオール、スルホン、ホスフィン、ホスフィンオキシド、ホスホンイミド、ピリジン、イミダゾール、イミド、オキサゾール、ベンゾオキサゾール、チアゾール、ピラゾール、トリアゾール、チオフェン、オキサジアゾール、チアジン、チアゾール、キノキサリン、ベンゾイミダゾール、オキシインドールおよびインドリンのうちの１つである、請求項１に記載の構造。
  17. 前記ライン・レベル誘電体が、前記ライン・レベル誘電体とは組成が異なるハードマスク誘電体を含む、請求項１に記載の構造。
  18. 前記ハードマスク誘電体が、ポリシロキサン、ポリシルセスキオキサンまたは組成ＳｉｖＮｗＣｘＯｙＨｚを有する任意のＣＶＤ付着誘電体を含み、０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である、請求項１７に記載の構造。
  19. 前記ライン・レベルの下にバイア・レベルが設けられ、前記ライン・レベル誘電体とバイア・レベル誘電体とが誘電エッチング・ストップ層によって分離されている、請求項１に記載の構造。
  20. 前記誘電エッチング・ストップ層が、ポリシロキサン、ポリシルセスキオキサンまたはＳｉｖＮｗＣｘＯｙＨｚからなる組成を有する任意のＣＶＤ付着誘電体を含み、０．０５≦ｖ≦０．８、０≦ｗ≦０．９、０．０５≦ｘ≦０．８、０≦ｙ≦０．８、０．０５≦ｚ≦０．８、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である、請求項１９に記載の構造。
  21. 前記多層誘電拡散障壁層とその上の誘電層との間、または前記多層誘電拡散障壁層のその下の誘電層との間、あるいは前記多層誘電拡散障壁層とその上下の誘電層との間に少なくとも１つの接着促進剤が存在する、請求項１に記載の構造。
  22. 前記多層誘電拡散障壁層の前記サブレイヤ間に少なくとも１つの接着促進剤が存在する、請求項１に記載の構造。
  23. ライン・レベルに設けられた少なくとも１つの導電性金属フィーチャの上面と該導電性金属フィーチャの側面を取り囲むライン・レベル誘電体の上面に、化学蒸着、プラズマ化学蒸着または物理蒸着により、空気の透過を妨げる空気障壁サブレイヤを付着するステップと、
    前記空気障壁サブレイヤの上に、溶媒に重合体プレセラミック前駆物質が融解された溶液をスピン・コーティング、スプレー・コーティング、スキャン・コーティングまたはディップ・コーティングにより付着するステップであって、前記重合体プレセラミック前駆物質が、ポリシラザン、ポリカルボシラン、ポリシラシラザン、ポリシラン、ポリシラカルボシラン、ポリシロキサザン、ポリカルボシラザン、ポリシリルカルボジイミド、ポリシルセスキアザンまたはポリシラカルボシラザンからなり、前記重合体プレセラミック前駆物質が、主鎖に結合されたペンダント官能基を含み、前記ペンダント官能基が、アミン、アミド、イミド、チオエステル、チオエーテル、尿素、ウレタン、ニトリル、イソシアナート、チオール、スルホン、ホスフィン、ホスフィンオキシド、ホスホンイミド、ベンゾトリアゾール、ピリジン、イミダゾール、イミド、オキサゾール、ベンゾオキサゾール、チアゾール、ピラゾール、トリアゾール、チオフェン、オキサジアゾール、チアジン、チアゾール、キノキサリン、ベンゾイミダゾール、オキシインドール、インドリン、ヒドリド、ビニル、アリル、アルコキシ、シリルおよびアルキルからなるグループから選択される、前記ステップと、
    熱硬化、電子照射、イオン照射、紫外光照射または可視光照射により、前記重合体プレセラミック前駆物質を、金属の拡散に対する障壁となる低ｋサブレイヤに転化するステップであって、前記低ｋサブレイヤがＳｉｖＮｗＣｘＯｙＨｚからなる誘電体であり、ここで、
    ｖ＝０．１６±０．０５、ｗ＝０．１７±０．０５、ｘ＝０．１７±０．０５、ｙ＝０、ｚ＝０．５±０．１、であり、そしてｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である、前記ステップとを含み、前記空気障壁サブレイヤと前記低ｋサブレイヤが多層誘電拡散障壁層を構成する、相互接続構造の製造方法。
  24. 前記空気障壁サブレイヤが組成ＳｉｖＮｗＣｘＯｙＨｚを有する誘電体であり、ここで、ｖ＝０．２８±０．０５、ｗ＝０．１２±０．０５、ｘ＝０．２８±０．０５、ｙ＝０、ｚ＝０．３２±０．０５であり、そしてｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１である、請求項２３に記載の方法。
  25. 前記重合体プレセラミック前駆物質の前記付着の前に接着促進剤が付着される、請求項２３に記載の方法。
  26. 前記接着促進剤が、前記重合体プレセラミック前駆物質を含む溶液に溶解され、付着の間、または前記重合体プレセラミック前駆物質の前記低ｋサブレイヤへの前記転化の間に、前記接着促進剤が膜界面に偏析する、請求項２５に記載の方法。
  27. 前記接着促進剤が、Ｓｉ ａ Ｌ ｂ Ｒ ｃ からなるグループから選択され、ここで、Ｌは、ヒドロキシ、メトキシ、エトキシ、アセトキシ、アルコキシ、カルボキシ、アミン、ハロゲンからなるグループから選択され、Ｒは、水素化物、メチル、エチル、ビニルおよびフェニル（任意のアルキルまたはアリール）からなるグループから選択され、ａは０．２５から０．５、ｂは０．１から０．８、ｃは０．７以下であり、和ａ＋ｂ＋ｃは１である、請求項２５又は請求項２６に記載の方法。
  28. 前記接着促進剤は、ヘキサメチルジシラザン、ビニルトリアセトキシシラン、アミノプロピルトリメトキシシランおよびビニルトリメトキシシランからなるグループから選択される、請求項２５，請求項２６又は請求項２７に記載の方法。
  29. 前記溶媒は、プロピレングリコールモノメチルエーテルアセタート（ＰＧＭＥＡ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、トルエン、キシレン、アニソール、メシチレン、ブチロラクトン、シクロヘキサノン、ヘキサノン、乳酸エチルおよびヘプタノンからなるグループから選択される、請求項２３に記載の方法。
JP2006509706A 2003-04-17 2004-04-05 相互接続構造及びこれの製造方法 Expired - Fee Related JP4988335B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US46375803P 2003-04-17 2003-04-17
US60/463,758 2003-04-17
US10/648,884 US7081673B2 (en) 2003-04-17 2003-08-27 Multilayered cap barrier in microelectronic interconnect structures
US10/648,884 2003-08-27
PCT/US2004/010443 WO2004095510A2 (en) 2003-04-17 2004-04-05 Multilayered cap barrier in microelectronic, interconnect structures

Publications (2)

Publication Number Publication Date
JP2006523954A JP2006523954A (ja) 2006-10-19
JP4988335B2 true JP4988335B2 (ja) 2012-08-01

Family

ID=33162366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006509706A Expired - Fee Related JP4988335B2 (ja) 2003-04-17 2004-04-05 相互接続構造及びこれの製造方法

Country Status (6)

Country Link
US (4) US7081673B2 (ja)
EP (1) EP1620877A4 (ja)
JP (1) JP4988335B2 (ja)
KR (1) KR100791438B1 (ja)
TW (1) TWI277158B (ja)
WO (1) WO2004095510A2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503163A (en) * 2003-07-11 2005-01-16 Nanya Technology Corp Bit line contact structure and manufacturing method thereof
US7420275B1 (en) 2003-09-24 2008-09-02 Novellus Systems, Inc. Boron-doped SIC copper diffusion barrier films
US6967405B1 (en) 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
JP4178241B2 (ja) * 2004-02-12 2008-11-12 富士通マイクロエレクトロニクス株式会社 配線容量抽出用の容量値ルールテーブルを生成する方法および容量値ルールファイル生成プログラム
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
US7678682B2 (en) * 2004-11-12 2010-03-16 Axcelis Technologies, Inc. Ultraviolet assisted pore sealing of porous low k dielectric films
TWI338171B (en) * 2005-05-02 2011-03-01 Au Optronics Corp Display device and wiring structure and method for forming the same
US20070117377A1 (en) * 2005-11-23 2007-05-24 Chih-Chao Yang Conductor-dielectric structure and method for fabricating
KR100798247B1 (ko) * 2006-08-31 2008-01-24 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7749892B2 (en) * 2006-11-29 2010-07-06 International Business Machines Corporation Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
FR2911432A1 (fr) * 2007-01-11 2008-07-18 Stmicroelectronics Crolles Sas Interconnexions d'un circuit electronique integre
US7871923B2 (en) * 2007-01-26 2011-01-18 Taiwan Semiconductor Maufacturing Company, Ltd. Self-aligned air-gap in interconnect structures
US7915166B1 (en) 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
EP2124250A4 (en) * 2007-03-13 2014-06-25 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US8173537B1 (en) 2007-03-29 2012-05-08 Novellus Systems, Inc. Methods for reducing UV and dielectric diffusion barrier interaction
US8242016B2 (en) * 2007-05-14 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for reducing copper line resistivity
US8124522B1 (en) 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties
JP2010021401A (ja) * 2008-07-11 2010-01-28 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP5663160B2 (ja) * 2009-09-28 2015-02-04 東京応化工業株式会社 表面処理剤及び表面処理方法
JP5680932B2 (ja) * 2009-11-13 2015-03-04 東京応化工業株式会社 表面処理剤及び表面処理方法
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US9490165B2 (en) * 2010-12-30 2016-11-08 Globalfoundries Singapore Pte. Ltd. Reliable interconnect integration scheme
KR20200043526A (ko) * 2011-12-20 2020-04-27 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
KR101880155B1 (ko) * 2011-12-22 2018-07-19 에스케이하이닉스 주식회사 적층 반도체 패키지
CN103258779B (zh) * 2012-02-17 2015-05-20 中芯国际集成电路制造(上海)有限公司 铜互连结构及其制造方法
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US10043706B2 (en) * 2013-01-18 2018-08-07 Taiwan Semiconductor Manufacturing Company Limited Mitigating pattern collapse
US9337082B2 (en) 2013-01-18 2016-05-10 Globalfoundries Inc. Metal lines having etch-bias independent height
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
WO2017218561A1 (en) 2016-06-13 2017-12-21 Gvd Coproraton Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
US11679412B2 (en) 2016-06-13 2023-06-20 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
EP3282037B1 (en) * 2016-08-09 2022-12-07 IMEC vzw Formation of a transition metal nitride
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US11450526B2 (en) 2018-05-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic spin-on coating process for forming dielectric material
CN113206035A (zh) * 2020-02-03 2021-08-03 广东汉岂工业技术研发有限公司 基于beol工艺的集成电路结构及其形成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225318A (en) * 1990-07-02 1993-07-06 Ocg Microelectronic Materials, Inc. Selected photoactive methylolated cyclohexanol compounds and their use in forming positive resist image patterns
US5789325A (en) * 1996-04-29 1998-08-04 Dow Corning Corporation Coating electronic substrates with silica derived from polycarbosilane
US6287990B1 (en) * 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6265780B1 (en) 1998-12-01 2001-07-24 United Microelectronics Corp. Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6204202B1 (en) * 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
JP2001044202A (ja) * 1999-07-30 2001-02-16 Nec Corp 半導体装置及びその製造方法
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6489030B1 (en) * 2000-04-14 2002-12-03 Honeywell International, Inc. Low dielectric constant films used as copper diffusion barrier
JP3532830B2 (ja) * 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法
US20020137323A1 (en) * 2001-01-03 2002-09-26 Loboda Mark Jon Metal ion diffusion barrier layers
US6383913B1 (en) * 2001-04-06 2002-05-07 United Microelectronics Corp. Method for improving surface wettability of low k material
US6726996B2 (en) * 2001-05-16 2004-04-27 International Business Machines Corporation Laminated diffusion barrier
US6656532B2 (en) * 2001-05-17 2003-12-02 Honeywell International Inc. Layered hard mask and dielectric materials and methods therefor
JP2002373937A (ja) * 2001-06-15 2002-12-26 Fujitsu Ltd 半導体装置及びその製造方法
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP4803625B2 (ja) * 2001-09-04 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4152619B2 (ja) 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7101788B2 (en) * 2002-02-28 2006-09-05 Texas Instruments Incorporated Semiconductor devices and methods of manufacturing such semiconductor devices
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US6940173B2 (en) * 2003-01-29 2005-09-06 International Business Machines Corporation Interconnect structures incorporating low-k dielectric barrier films
US7030468B2 (en) * 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding

Also Published As

Publication number Publication date
JP2006523954A (ja) 2006-10-19
WO2004095510A3 (en) 2006-02-02
US7951705B2 (en) 2011-05-31
US20040207084A1 (en) 2004-10-21
KR100791438B1 (ko) 2008-01-04
US7081673B2 (en) 2006-07-25
US20080254614A1 (en) 2008-10-16
US20060197224A1 (en) 2006-09-07
TW200503123A (en) 2005-01-16
EP1620877A2 (en) 2006-02-01
US20110226981A1 (en) 2011-09-22
WO2004095510A2 (en) 2004-11-04
KR20050120764A (ko) 2005-12-23
EP1620877A4 (en) 2009-12-09
US7470597B2 (en) 2008-12-30
TWI277158B (en) 2007-03-21

Similar Documents

Publication Publication Date Title
JP4988335B2 (ja) 相互接続構造及びこれの製造方法
US7256146B2 (en) Method of forming a ceramic diffusion barrier layer
US9059249B2 (en) Interconnect structures containing a photo-patternable low-k dielectric with a curved sidewall surface
US7879717B2 (en) Polycarbosilane buried etch stops in interconnect structures
US9431295B2 (en) Interconnect structure including a modified photoresist as a permanent interconnect dielectric and method of fabricating same
JP2005522053A (ja) デュアルダマシン配線をパターン形成する三層マスキングアーキテクチャ
KR100656225B1 (ko) 스핀-온 세라믹 막으로 구성된 패터닝층
US20060183314A1 (en) Method for Fabricating Interconnect Structures with Reduced Plasma Damage
CN100505223C (zh) 微电子互连结构体中的多层覆盖阻隔层
CN100428453C (zh) 含有低k介电阻挡膜的互连结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees