CN113206035A - 基于beol工艺的集成电路结构及其形成方法 - Google Patents

基于beol工艺的集成电路结构及其形成方法 Download PDF

Info

Publication number
CN113206035A
CN113206035A CN202010078619.XA CN202010078619A CN113206035A CN 113206035 A CN113206035 A CN 113206035A CN 202010078619 A CN202010078619 A CN 202010078619A CN 113206035 A CN113206035 A CN 113206035A
Authority
CN
China
Prior art keywords
layer
integrated circuit
circuit structure
low
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010078619.XA
Other languages
English (en)
Inventor
李峯旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Hanqi Industrial Technology Research And Development Co ltd
Original Assignee
Guangdong Hanqi Industrial Technology Research And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Hanqi Industrial Technology Research And Development Co ltd filed Critical Guangdong Hanqi Industrial Technology Research And Development Co ltd
Priority to CN202010078619.XA priority Critical patent/CN113206035A/zh
Publication of CN113206035A publication Critical patent/CN113206035A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出了一种基于BEOL工艺的集成电路结构及其形成方法；集成电路结构包括LOW‑K介电层(100)、覆盖在LOW‑K介电层(100)底面的第一覆盖层(200)以及布置在第一覆盖层(200)底面的多条铜线(300)；集成电路结构上开设有依次贯穿LOW‑K介电层(100)和第一覆盖层(200)并与铜线(300)连通的连通孔(400)；集成电路结构还包括钽层(700)以及在连通孔(400)内壁上布设的ALD阻挡层(500)；钽层(700)分别覆盖在ALD阻挡层(500)以及铜线(300)上与连通孔(400)连通的表面；钽层(700)围成容纳空间；集成电路结构还包括填充在容纳空间中的铜连接部(800)以及在LOW‑K介电层(100)顶面形成的第二覆盖层(900)。本发明的集成电路结构及其形成方法设计新颖，实用性强。

Description

基于BEOL工艺的集成电路结构及其形成方法
技术领域
本发明涉及集成电路领域，尤其涉及一种基于BEOL工艺的集成电路结构及其形成方法。
背景技术
在后道工序(BEOL)中，随着金属线间距持续降低至10nm以及其他技术的发展，必须采用超薄Cu扩散阻挡层来缓解因沟槽/通孔长径比的增加而导致沟槽/通孔中Cu的ECP(电化学沉积)填充不良的问题，同时还要求采用超薄Cu扩散阻挡层来增大沟槽/通孔区域内的Cu体积，以实现降低金属线的电阻。
具有较高电阻率的材料(例如ALD Al2O3、BN和MoS等)是超薄Cu扩散阻挡层的良好备选材料。
Figure BDA0002379428580000011
的薄层足以阻止Cu扩散，并且ALD(原子层沉积)在沟槽/通孔长径比较高区域中可形成出色的保形膜，并且可以在原子水平上进行厚度控制。
然而，因这些材料的绝缘性或高电阻率，这些材料难以制成Cu扩散阻挡层，并且，不同金属层的连接是难以实现的。
发明内容
本发明针对上述技术问题，提出一种基于BEOL工艺的集成电路结构及其形成方法。
本发明所提出的技术方案如下：
本发明提出了一种基于BEOL工艺的集成电路结构的形成方法，包括以下步骤：
步骤S1、提供基体，该基体包括LOW-K介电层、覆盖在LOW-K介电层底面的第一覆盖层以及布置在第一覆盖层底面的多条铜线；
步骤S2、开设依次贯穿LOW-K介电层和第一覆盖层并与铜线连通的连通孔；在连通孔内壁和铜线上与连通孔连通的表面均布设ALD阻挡层；并在ALD阻挡层上形成电介质层；
步骤S3、去除在铜线上与连通孔连通的表面布设的ALD阻挡层；然后去除电介质层，并在连通孔内壁上形成的ALD阻挡层和铜线上与连通孔连通的表面分别形成钽层；钽层围成容纳空间；
步骤S4、在容纳空间中填充铜连接部，并在LOW-K介电层顶面形成第二覆盖层。
本发明上述的集成电路结构的形成方法中，在步骤S2中，连通孔是通过采用非保形蚀刻掩模的蚀刻工艺形成。
本发明上述的集成电路结构的形成方法中，ALD阻挡层由TaxN1-x、TixN1-x、TaxSi1-x、TaxC1-x、WxSi1-x、WxN1-x、WxB1-x、TaxSiyN1-x-y、TixSiyN1-x-y、WxSiyN1-x-y、MoxSiyN1-x-y、RexSiyN1-x-y、WxByN1-x-y、WxCyN1-x-y、Al2O3、BN或MoS制成。
本发明上述的集成电路结构的形成方法中，电介质层为由SiO2、SiN或SiCN制成的PVD膜。
本发明上述的集成电路结构的形成方法中，电介质层没有覆盖在铜线与连通孔连通的表面上的ALD阻挡层。
本发明还提出了一种基于BEOL工艺的集成电路结构，包括LOW-K介电层、覆盖在LOW-K介电层底面的第一覆盖层以及布置在第一覆盖层底面的多条铜线；集成电路结构上开设有依次贯穿LOW-K介电层和第一覆盖层并与铜线连通的连通孔；
集成电路结构还包括钽层以及在连通孔内壁上布设的ALD阻挡层；钽层分别覆盖在ALD阻挡层以及铜线上与连通孔连通的表面；钽层围成容纳空间；
集成电路结构还包括填充在容纳空间中的铜连接部以及在LOW-K介电层顶面形成的第二覆盖层。
本发明上述的集成电路结构中，连通孔是通过采用非保形蚀刻掩模的蚀刻工艺形成。
本发明上述的集成电路结构中，ALD阻挡层由TaxN1-x、TixN1-x、TaxSi1-x、TaxC1-x、WxSi1-x、WxN1-x、WxB1-x、TaxSiyN1-x-y、TixSiyN1-x-y、WxSiyN1-x-y、MoxSiyN1-x-y、RexSiyN1-x-y、WxByN1-x-y、WxCyN1-x-y、Al2O3、BN或MoS制成。
本发明的基于BEOL工艺的集成电路结构及其形成方法通过去除在铜线上与连通孔连通的表面布设的ALD阻挡层，从而使得铜连接部可以与铜线电连接，从而实现较低电阻值的通孔电阻，同时采用Ta，Ti或W的二元或三元化合物作为得ALD阻挡层使其能够与其他金属层较好的复合。本发明的基于BEOL工艺的集成电路结构及其形成方法设计新颖，实用性强。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1示出了本发明优选实施例的集成电路结构的形成方法的第一步骤状态示意图；
图2示出了本发明优选实施例的集成电路结构的形成方法的第二步骤状态示意图；
图3示出了本发明优选实施例的集成电路结构的形成方法的第三步骤状态示意图；
图4示出了本发明优选实施例的集成电路结构的形成方法的第四步骤状态示意图；
图5示出了本发明优选实施例的集成电路结构的形成方法的第五步骤状态示意图。
具体实施方式
为了使本发明的技术目的、技术方案以及技术效果更为清楚，以便于本领域技术人员理解和实施本发明，下面将结合附图及具体实施例对本发明做进一步详细的说明。
如图1-5所示，图1示出了本发明优选实施例的集成电路结构的形成方法的第一步骤状态示意图；图2示出了本发明优选实施例的集成电路结构的形成方法的第二步骤状态示意图；图3示出了本发明优选实施例的集成电路结构的形成方法的第三步骤状态示意图；图4示出了本发明优选实施例的集成电路结构的形成方法的第四步骤状态示意图；图5示出了本发明优选实施例的集成电路结构的形成方法的第五步骤状态示意图。具体地，该集成电路结构的形成方法包括以下步骤：
步骤S1、提供基体，该基体包括LOW-K介电层100、覆盖在LOW-K介电层100底面的第一覆盖层200以及布置在第一覆盖层200底面的多条铜线300，如图1所示；
在本步骤中，K为介电常数，工程上根据K值的不同，把电介质分为HIGH-K电介质和LOW-K电介质两类。介电常数K>3.9的电介质为HIGH-K电介质；而介电常数K≤3.9的电介质为LOW-K电介质。在本实施例中，LOW-K介电层100为由LOW-K电介质制成的制件。
步骤S2、开设依次贯穿LOW-K介电层100和第一覆盖层200并与铜线300连通的连通孔400；在连通孔400内壁和铜线300上与连通孔400连通的表面均布设ALD阻挡层500；并在ALD阻挡层500上形成电介质层600，如图2所示；
在本步骤中，连通孔400是通过采用非保形蚀刻掩模的蚀刻工艺形成，从而仅蚀刻了第一覆盖层200和LOW-K介电层100的位于铜线300上方的部分。
由具有多晶结构的Ta，Ti或W制成的金属膜使铜易于沿晶界扩散。非晶态金属非常不稳定，在低温下会结晶，从而为扩散提供了路径。因此，具有较高热稳定性的二元和三元化合物更适用于阻隔应用。难熔金属的二元化合物如TaxN1-x、TixN1-x、TaxSi1-x、TaxC1-x、WxSi1-x、WxN1-x或WxB1-x以及三元化合物如TaxSiyN1-x-y、TixSiyN1-x-y、WxSiyN1-x-y、MoxSiyN1-x-y、RexSiyN1-x-y、WxByN1-x-y或WxCyN1-x-y(x为正整数，y为正整数)所制成的膜可以是无定形的，能够和其他金属较好的复合，具有出色的热稳定性，但电阻远高于铜，可用于制造ALD阻挡层500。
ALD阻挡层500还可以由Al2O3、BN或MoS等制成。
电介质层600为由SiO2、SiN或SiCN制成的PVD膜。应当注意，电介质层600没有覆盖在铜线300与连通孔400连通的表面上的ALD阻挡层500。
步骤S3、去除在铜线300上与连通孔400连通的表面布设的ALD阻挡层500，如图3所示；然后去除电介质层600，并在连通孔400内壁上形成的ALD阻挡层500和铜线300上与连通孔400连通的表面分别形成钽层700；钽层700围成容纳空间，如图4所示；
步骤S4、在容纳空间中填充铜连接部800，并在LOW-K介电层100顶面形成第二覆盖层900，如图5所示。
在上述技术方案中，通过步骤S3中去除在铜线300上与连通孔400连通的表面布设的ALD阻挡层500，从而使得铜连接部800可以与铜线300电连接，从而实现较低电阻值的通孔电阻。
如图1和5所示，本发明还提出了一种集成电路结构，其包括LOW-K介电层100、覆盖在LOW-K介电层100底面的第一覆盖层200以及布置在第一覆盖层200底面的多条铜线300；集成电路结构上开设有依次贯穿LOW-K介电层100和第一覆盖层200并与铜线300连通的连通孔400；
集成电路结构还包括钽层700以及在连通孔400内壁上布设的ALD阻挡层500；钽层700分别覆盖在ALD阻挡层500以及铜线300上与连通孔400连通的表面；钽层700围成容纳空间；
集成电路结构还包括填充在容纳空间中的铜连接部800以及在LOW-K介电层100顶面形成的第二覆盖层900。
在上述技术方案中，K为介电常数，工程上根据K值的不同，把电介质分为HIGH-K电介质和LOW-K电介质两类。介电常数K>3.9的电介质为HIGH-K电介质；而介电常数K≤3.9的电介质为LOW-K电介质。在本实施例中，LOW-K介电层100为由LOW-K电介质制成的制件。
连通孔400是通过采用非保形蚀刻掩模的蚀刻工艺形成，从而仅蚀刻了第一覆盖层200和LOW-K介电层100的位于铜线300上方的部分。
由具有多晶结构的Ta，Ti或W制成的金属膜使铜易于沿晶界扩散。非晶态金属非常不稳定，在低温下会结晶，从而为扩散提供了路径。因此，具有较高热稳定性的二元和三元化合物更适用于阻隔应用。难熔金属的二元化合物如TaxN1-x、TixN1-x、TaxSi1-x、TaxC1-x、WxSi1-x、WxN1-x或WxB1-x以及三元化合物如TaxSiyN1-x-y、TixSiyN1-x-y、WxSiyN1-x-y、MoxSiyN1-x-y、RexSiyN1-x-y、WxByN1-x-y或WxCyN1-x-y(x为正整数，y为正整数)所制成的膜可以是无定形的，能够和其他金属较好的复合，具有出色的热稳定性，但电阻远高于铜，可用于制造ALD阻挡层500。
ALD阻挡层500还可以由Al2O3、BN或MoS等制成。
在上述技术方案中，通过ALD阻挡层500，使得铜连接部800可以与铜线300电连接，从而实现较低电阻值的通孔电阻。
本发明的基于BEOL工艺的集成电路结构及其形成方法通过去除在铜线上与连通孔连通的表面布设的ALD阻挡层，从而使得铜连接部可以与铜线电连接，从而实现较低电阻值的通孔电阻，同时采用Ta，Ti或W的二元或三元化合物作为得ALD阻挡层使其能够与其他金属层较好的复合。本发明的基于BEOL工艺的集成电路结构及其形成方法设计新颖，实用性强。
面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (8)

1.一种基于BEOL工艺的集成电路结构的形成方法，其特征在于，包括以下步骤：
步骤S1、提供基体，该基体包括LOW-K介电层(100)、覆盖在LOW-K介电层(100)底面的第一覆盖层(200)以及布置在第一覆盖层(200)底面的多条铜线(300)；
步骤S2、开设依次贯穿LOW-K介电层(100)和第一覆盖层(200)并与铜线(300)连通的连通孔(400)；在连通孔(400)内壁和铜线(300)上与连通孔(400)连通的表面均布设ALD阻挡层(500)；并在ALD阻挡层(500)上形成电介质层(600)；
步骤S3、去除在铜线(300)上与连通孔(400)连通的表面布设的ALD阻挡层(500)；然后去除电介质层(600)，并在连通孔(400)内壁上形成的ALD阻挡层(500)和铜线(300)上与连通孔(400)连通的表面分别形成钽层(700)；钽层(700)围成容纳空间；
步骤S4、在容纳空间中填充铜连接部(800)，并在LOW-K介电层(100)顶面形成第二覆盖层(900)。
2.根据权利要求1所述的集成电路结构的形成方法，其特征在于，在步骤S2中，连通孔(400)是通过采用非保形蚀刻掩模的蚀刻工艺形成。
3.根据权利要求1所述的集成电路结构的形成方法，其特征在于，ALD阻挡层(500)由TaxN1-x、TixN1-x、TaxSi1-x、TaxC1-x、WxSi1-x、WxN1-x、WxB1-x、TaxSiyN1-x-y、TixSiyN1-x-y、WxSiyN1-x-y、MoxSiyN1-x-y、RexSiyN1-x-y、WxByN1-x-y、WxCyN1-x-y、Al2O3、BN或MoS制成。
4.根据权利要求1所述的集成电路结构的形成方法，其特征在于，电介质层(600)为由SiO2、SiN或SiCN制成的PVD膜。
5.根据权利要求4所述的集成电路结构的形成方法，其特征在于，电介质层(600)没有覆盖在铜线(300)与连通孔(400)连通的表面上的ALD阻挡层(500)。
6.一种基于BEOL工艺的集成电路结构，其特征在于，包括LOW-K介电层(100)、覆盖在LOW-K介电层(100)底面的第一覆盖层(200)以及布置在第一覆盖层(200)底面的多条铜线(300)；集成电路结构上开设有依次贯穿LOW-K介电层(100)和第一覆盖层(200)并与铜线(300)连通的连通孔(400)；
集成电路结构还包括钽层(700)以及在连通孔(400)内壁上布设的ALD阻挡层(500)；钽层(700)分别覆盖在ALD阻挡层(500)以及铜线(300)上与连通孔(400)连通的表面；钽层(700)围成容纳空间；
集成电路结构还包括填充在容纳空间中的铜连接部(800)以及在LOW-K介电层(100)顶面形成的第二覆盖层(900)。
7.根据权利要求1所述的集成电路结构，其特征在于，连通孔(400)是通过采用非保形蚀刻掩模的蚀刻工艺形成。
8.根据权利要求1所述的集成电路结构，其特征在于，ALD阻挡层(500)由TaxN1-x、TixN1-x、TaxSi1-x、TaxC1-x、WxSi1-x、WxN1-x、WxB1-x、TaxSiyN1-x-y、TixSiyN1-x-y、WxSiyN1-x-y、MoxSiyN1-x-y、RexSiyN1-x-y、WxByN1-x-y、WxCyN1-x-y、Al2O3、BN或MoS制成。
CN202010078619.XA 2020-02-03 2020-02-03 基于beol工艺的集成电路结构及其形成方法 Pending CN113206035A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010078619.XA CN113206035A (zh) 2020-02-03 2020-02-03 基于beol工艺的集成电路结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010078619.XA CN113206035A (zh) 2020-02-03 2020-02-03 基于beol工艺的集成电路结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113206035A true CN113206035A (zh) 2021-08-03

Family

ID=77024851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010078619.XA Pending CN113206035A (zh) 2020-02-03 2020-02-03 基于beol工艺的集成电路结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113206035A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040207084A1 (en) * 2003-04-17 2004-10-21 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
US20060024953A1 (en) * 2004-07-29 2006-02-02 Papa Rao Satyavolu S Dual damascene diffusion barrier/liner process with selective via-to-trench-bottom recess
CN101263591A (zh) * 2005-09-15 2008-09-10 Nxp股份有限公司 半导体器件结构以及制造具有此结构的半导体器件的方法
CN106558532A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN208938962U (zh) * 2018-09-21 2019-06-04 长鑫存储技术有限公司 半导体结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040207084A1 (en) * 2003-04-17 2004-10-21 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
US20060024953A1 (en) * 2004-07-29 2006-02-02 Papa Rao Satyavolu S Dual damascene diffusion barrier/liner process with selective via-to-trench-bottom recess
CN101263591A (zh) * 2005-09-15 2008-09-10 Nxp股份有限公司 半导体器件结构以及制造具有此结构的半导体器件的方法
CN106558532A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN208938962U (zh) * 2018-09-21 2019-06-04 长鑫存储技术有限公司 半导体结构

Similar Documents

Publication Publication Date Title
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US10056328B2 (en) Ruthenium metal feature fill for interconnects
CN100424867C (zh) 集成电路的内连线结构
KR100642750B1 (ko) 반도체 소자 및 그 제조 방법
US20070252277A1 (en) Semiconductor devices and fabrication method thereof
US20120258588A1 (en) Self forming metal fluoride barriers for fluorinated low-k dielectrics
US11410885B2 (en) Fully aligned subtractive processes and electronic devices therefrom
US20020153554A1 (en) Semiconductor device having a capacitor and manufacturing method thereof
US11145542B2 (en) Global dielectric and barrier layer
TW201814833A (zh) 半導體結構的形成方法
CN101689503A (zh) 金属间导体
CN113206035A (zh) 基于beol工艺的集成电路结构及其形成方法
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20070005870A (ko) 반도체 소자의 구리 금속배선 형성방법
KR100738211B1 (ko) 반도체 장치의 박막 및 금속 배선 형성 방법
WO2023116329A1 (en) Hybrid metal interconnects
KR20030090872A (ko) 반도체 소자의 콘택 형성 방법
KR100414745B1 (ko) 반도체소자의금속배선형성방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100257856B1 (ko) 반도체 소자의 금속 배선 형성 방법
US8008708B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
CN112133675A (zh) 一种金属扩散阻挡层结构及其形成方法
CN111834288A (zh) 一种互连线及其形成方法
KR20040002012A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210803