CN104112700B - 一种改善金属互连工艺中线路断裂缺陷的方法 - Google Patents

一种改善金属互连工艺中线路断裂缺陷的方法 Download PDF

Info

Publication number
CN104112700B
CN104112700B CN201310138681.3A CN201310138681A CN104112700B CN 104112700 B CN104112700 B CN 104112700B CN 201310138681 A CN201310138681 A CN 201310138681A CN 104112700 B CN104112700 B CN 104112700B
Authority
CN
China
Prior art keywords
layer
silicon nitride
line defect
metal interconnection
interconnection process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310138681.3A
Other languages
English (en)
Other versions
CN104112700A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310138681.3A priority Critical patent/CN104112700B/zh
Publication of CN104112700A publication Critical patent/CN104112700A/zh
Application granted granted Critical
Publication of CN104112700B publication Critical patent/CN104112700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种改善金属互连工艺中线路断裂缺陷的方法，包括步骤：1）于NDC层表面形成低k介质层及八甲基环四硅氧烷层；2）对八甲基环四硅氧烷层进行N等离子体处理，于其表面形成氮化硅层；3）于氮化硅层表面形成硬掩膜层及金属层；4）去除部分的金属层及硬掩膜层形成刻蚀窗口；5）于金属层表面及刻蚀窗口中涂覆光刻胶，去除刻蚀窗口内的光刻胶；6）去除刻蚀窗口内的氮化硅层；7）刻蚀刻蚀窗口内的八甲基环四硅氧烷层、低k介质层及NDC层形成大马士革结构。本发明通过对八甲基环四硅氧烷层进行处理于表面形成氮化硅层，避免后续工艺中光刻胶与其反应而导致刻蚀停止的问题，从而改善线路断裂的缺陷。本发明步骤简单，适用于工业生产。

Description

一种改善金属互连工艺中线路断裂缺陷的方法
技术领域
本发明涉及一种半导体金属互连工艺，特别是涉及一种改善金属互连工艺中线路断裂缺陷的方法。
背景技术
随着半导体芯片的集成度不断提高，晶体管的特征尺寸在不断缩小。
当晶体管的特征尺寸进入到130纳米技术节点之后，由于铝的高电阻特性，铜互连逐渐替代铝互连成为金属互连的主流，现在广泛采用的铜导线的制作方法是大马士革工艺的镶嵌技术，从而实现铜导线和通孔铜的成形。
然而，事实证明，在制作铜线互连的过程中，通常会出现铜线断裂等缺陷，究其原因，是由于制作铜线互连时，需要进行多次刻蚀，而这些刻蚀的窗口是非常窄的，难以保证刻蚀进程的完整性。
现有的一种铜线互连的工艺包括步骤：
步骤一，于氮掺杂的碳化硅NDC层表面依次制作多孔的低k介质薄膜、八甲基环四硅氧烷层、硬掩膜层、及金属层；
步骤二，于所述金属层表面形成光刻图形，并对所述金属层及所述硬掩膜层进行刻蚀形成刻蚀窗口，此步骤必须保留一定厚度的硬掩膜层，一般至少为5nm的厚度；
步骤三，于所述金属层表面及所述刻蚀窗口内涂覆光刻胶，这种光刻胶一般含有NH3成分，然后曝光去除所述刻蚀窗口中的光刻胶；
步骤四，于所述刻蚀窗口内的硬掩膜层、低k介质薄膜及NDC层中刻蚀出大马士革结构。
在以上的方法中，由于步骤二的刻蚀深度很难控制，非常容易直接将所述硬掩膜层完全刻蚀掉，露出下方的八甲基环四硅氧烷层，这种情况下，在步骤三涂覆光刻胶时，光刻胶内的NH3会与所述八甲基环四硅氧烷层反应形成Si-NHx化合物，使步骤四中正常的刻蚀程序停止进行，从而影响后续工艺的进行，最终导致铜线的断裂。
可见，提供一种可以改善金属互连工艺中线路断裂缺陷的方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善金属互连工艺中线路断裂缺陷的方法，用于解决现有技术中金属互连工艺中线路容易出现断裂缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种改善金属互连工艺中线路断裂缺陷的方法，至少包括以下步骤：
1)于NDC层表面依次形成低k介质层及八甲基环四硅氧烷层；
2)对所述八甲基环四硅氧烷层进行N等离子体处理，于其表面形成氮化硅层；
3)于所述氮化硅层表面依次形成硬掩膜层及金属层；
4)采用光刻工艺去除部分的金属层及硬掩膜层形成刻蚀窗口，露出所述氮化硅层；
5)于所述金属层表面及所述刻蚀窗口中涂覆光刻胶，曝光并去除所述刻蚀窗口内的光刻胶；
6)去除所述刻蚀窗口内的氮化硅层；
7)刻蚀所述刻蚀窗口内的八甲基环四硅氧烷层、低k介质层及NDC层形成大马士革结构。
作为本发明的改善金属互连工艺中线路断裂缺陷的方法的一种优选方案，步骤2)中，产生N等离子体所采用的气体为NH3、N2及N2O的一种或一种以上，气体流量为100～2000sccm。
进一步地，N等离子体处理所采用的气压为0.1～7torr，功率为200～2000W。
作为本发明的改善金属互连工艺中线路断裂缺陷的方法的一种优选方案，步骤2)在N等离子体处理后还包括Ar等离子体处理的步骤。
作为本发明的改善金属互连工艺中线路断裂缺陷的方法的一种优选方案，Ar等离子体处理的气压为0.1～7torr，功率为200～2000W，气体流量为100～2000sccm。
作为本发明的改善金属互连工艺中线路断裂缺陷的方法的一种优选方案，步骤6)中，采用CF4等离子体对所述氮化硅层进行刻蚀以将其去除。
进一步地，刻蚀的气压为1～10mtorr，功率为200～2000W，CF4气体流量为100～2000sccm。
作为本发明的改善金属互连工艺中线路断裂缺陷的方法的一种优选方案，所述低k介质层为多孔低k介质层。
作为本发明的改善金属互连工艺中线路断裂缺陷的方法的一种优选方案，所述硬掩膜层为正硅酸乙酯层。
如上所述，本发明提供一种改善金属互连工艺中线路断裂缺陷的方法，包括步骤：1)于NDC层表面依次形成低k介质层及八甲基环四硅氧烷层；2)对所述八甲基环四硅氧烷层进行N等离子体处理，于其表面形成氮化硅层；3)于所述氮化硅层表面依次形成硬掩膜层及金属层；4)采用光刻工艺去除部分的金属层及硬掩膜层形成刻蚀窗口，露出所述氮化硅层；5)于所述金属层表面及所述刻蚀窗口中涂覆光刻胶，曝光并去除所述刻蚀窗口内的光刻胶；6)去除所述刻蚀窗口内的氮化硅层；7)刻蚀所述刻蚀窗口内的八甲基环四硅氧烷层、低k介质层及NDC层形成大马士革结构。本发明通过对八甲基环四硅氧烷层进行处理于表面形成氮化硅层，避免后续工艺中光刻胶与其反应而导致刻蚀停止的问题，从而改善线路断裂的缺陷。本发明步骤简单，适用于工业生产。
附图说明
图1显示为本发明的改善金属互连工艺中线路断裂缺陷的方法步骤1)所呈现的结构示意图。
图2～图3显示为本发明的改善金属互连工艺中线路断裂缺陷的方法步骤2)所呈现的结构示意图。
图4显示为本发明的改善金属互连工艺中线路断裂缺陷的方法步骤3)所呈现的结构示意图。
图5～图6显示为本发明的改善金属互连工艺中线路断裂缺陷的方法步骤4)所呈现的结构示意图。
图7～图8显示为本发明的改善金属互连工艺中线路断裂缺陷的方法步骤5)所呈现的结构示意图。
图9显示为本发明的改善金属互连工艺中线路断裂缺陷的方法步骤6)所呈现的结构示意图。
图10显示为本发明的改善金属互连工艺中线路断裂缺陷的方法步骤7)所呈现的结构示意图。
元件标号说明
101 NDC层
102 低k介质层
103 八甲基环四硅氧烷层
104 氮化硅层
105 硬掩膜层
106 金属层
107 光刻图形
108 刻蚀窗口
109 光刻胶
110 大马士革结构
具体实施方式
以下通过特定的具体示例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图10所示，本实施例提供一种改善金属互连工艺中线路断裂缺陷的方法，至少包括以下步骤：
如图1所示，首先进行步骤1)，于NDC层101表面依次形成低k介质层102及八甲基环四硅氧烷层103。
作为示例，所述低k介质层102为多孔低k介质层。
如图2～图3所示，然后进行步骤2)，对所述八甲基环四硅氧烷层103进行N等离子体处理，于其表面形成氮化硅层104。
作为示例，产生N等离子体所采用的气体为NH3、N2及N2O的一种或一种以上，气体流量为100～2000sccm。
进一步地，N等离子体处理所采用的气压为0.1～7torr，功率为200～2000W。
作为示例，在N等离子体处理后还包括Ar等离子体处理的步骤。
进一步地，Ar等离子体处理的气压为0.1～7torr，功率为200～2000W，气体流量为100～2000sccm。
在一具体的实施过程中，首先通入流量为1000sccm的NH3气体，控制气压为2torr下以1000W功率产生N等离子体并对所述八甲基环四硅氧烷层103进行反应，于其表面产生一层氮化硅层104，然后通入1000sccm的Ar气，控制气压为2torr下以1000W功率对所述氮化硅层104进行处理。
当然，在其他的实施过程中，也可以采用其他含N气体产生N等离子体以对所述八甲基环四硅氧烷层103进行处理形成氮化硅层104，并不限于此处所列举的几种。
如图4所示，接着进行步骤3)，于所述氮化硅层104表面依次形成硬掩膜层105及金属层106；
作为示例，所述硬掩膜层105为正硅酸乙酯层。
作为示例，所述金属层106为金属铜层，可以采用电镀、溅射、气相外延等方法形成。
如图5～图6所示，然后进行步骤4)，采用光刻工艺去除部分的金属层106及硬掩膜层105形成刻蚀窗口108，露出所述氮化硅层104。
具体地，先于所述金属层106表面制作光刻图形107，然后刻蚀以去除部分的金属层106及硬掩膜层105形成刻蚀窗口108。
当然，也可以在刻蚀所述硬掩膜层105时保留部分的硬掩膜层105，厚度可以为5nm左右，再通过后续的刻蚀过程将该剩余的部分硬掩膜层105去除。
如图7～图8所示，接着进行步骤5)，于所述金属层106表面及所述刻蚀窗口108中涂覆光刻胶109，曝光并去除所述刻蚀窗口108内的光刻胶109。
一般来说，所述光刻胶109内含有NH3成分，由于该光刻胶109涂覆时，具有氮化硅层104作为阻挡层，故光刻胶109内的NH3并不会与所述八甲基环四硅氧烷层103反应形成Si-NHx化合物，避免了该Si-NHx化合物会使后续的刻蚀程序停止进行的缺陷，从而保证了后续工艺的正常进行，改善了后续铜线互连工艺中铜线断裂的问题。
如图9所示，然后进行步骤6)，去除所述刻蚀窗口108内的氮化硅层104。
作为示例，采用CF4等离子体对所述氮化硅层104进行刻蚀以将其去除。
具体地，采用CF4等离子体刻蚀的气压为1～10mtorr，功率为200～2000W，CF4气体流量为100～2000sccm。本步骤先将之前形成的氮化硅层104去除，保证后续刻蚀工艺的正常进行。
如图10所示，最后进行步骤7)，刻蚀所述刻蚀窗口108内的八甲基环四硅氧烷层103、低k介质层102及NDC层101形成大马士革结构110。
综上所述，本发明提供一种改善金属互连工艺中线路断裂缺陷的方法，包括步骤：1)于NDC层101表面依次形成低k介质层102及八甲基环四硅氧烷层103；2)对所述八甲基环四硅氧烷层103进行N等离子体处理，于其表面形成氮化硅层104；3)于所述氮化硅层104表面依次形成硬掩膜层105及金属层106；4)采用光刻工艺去除部分的金属层106及硬掩膜层105形成刻蚀窗口108，露出所述氮化硅层104；5)于所述金属层106表面及所述刻蚀窗口108中涂覆光刻胶109，曝光并去除所述刻蚀窗口108内的光刻胶109；6)去除所述刻蚀窗口108内的氮化硅层104；7)刻蚀所述刻蚀窗口108内的八甲基环四硅氧烷层103、低k介质层102及NDC层101形成大马士革结构110。本发明通过对八甲基环四硅氧烷层103进行处理于表面形成氮化硅层104，避免后续工艺中光刻胶109与其反应而导致刻蚀停止的问题，从而改善线路断裂的缺陷。本发明步骤简单，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种改善金属互连工艺中线路断裂缺陷的方法，其特征在于，至少包括以下步骤：
1)于NDC层表面依次形成低k介质层及八甲基环四硅氧烷层；
2)对所述八甲基环四硅氧烷层进行N等离子体处理，于其表面形成氮化硅层；
3)于所述氮化硅层表面依次形成硬掩膜层及金属层；
4)采用光刻工艺去除部分的金属层及硬掩膜层形成刻蚀窗口，露出所述氮化硅层；
5)于所述金属层表面及所述刻蚀窗口中涂覆光刻胶，曝光并去除所述刻蚀窗口内的光刻胶；
6)去除所述刻蚀窗口内的氮化硅层；
7)刻蚀所述刻蚀窗口内的八甲基环四硅氧烷层、低k介质层及NDC层形成大马士革结构。
2.根据权利要求1所述的改善金属互连工艺中线路断裂缺陷的方法，其特征在于：步骤2)中，产生N等离子体所采用的气体为NH3、N2及N2O的一种或一种以上，气体流量为100～2000sccm。
3.根据权利要求2所述的改善金属互连工艺中线路断裂缺陷的方法，其特征在于：N等离子体处理所采用的气压为0.1～7torr，功率为200～2000W。
4.根据权利要求1所述的改善金属互连工艺中线路断裂缺陷的方法，其特征在于：步骤2)在N等离子体处理后还包括Ar等离子体处理的步骤。
5.根据权利要求4所述的改善金属互连工艺中线路断裂缺陷的方法，其特征在于：Ar等离子体处理的气压为0.1～7torr，功率为200～2000W，气体流量为100～2000sccm。
6.根据权利要求1所述的改善金属互连工艺中线路断裂缺陷的方法，其特征在于：步骤6)中，采用CF4等离子体对所述氮化硅层进行刻蚀以将所述刻蚀窗口内的氮化硅层去除。
7.根据权利要求6所述的改善金属互连工艺中线路断裂缺陷的方法，其特征在于：刻蚀的气压为1～10mtorr，功率为200～2000W，CF4气体流量为100～2000sccm。
8.根据权利要求1所述的改善金属互连工艺中线路断裂缺陷的方法，其特征在于：所述低k介质层为多孔低k介质层。
9.根据权利要求1所述的改善金属互连工艺中线路断裂缺陷的方法，其特征在于：所述硬掩膜层为正硅酸乙酯层。
CN201310138681.3A 2013-04-18 2013-04-18 一种改善金属互连工艺中线路断裂缺陷的方法 Active CN104112700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310138681.3A CN104112700B (zh) 2013-04-18 2013-04-18 一种改善金属互连工艺中线路断裂缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310138681.3A CN104112700B (zh) 2013-04-18 2013-04-18 一种改善金属互连工艺中线路断裂缺陷的方法

Publications (2)

Publication Number Publication Date
CN104112700A CN104112700A (zh) 2014-10-22
CN104112700B true CN104112700B (zh) 2017-03-29

Family

ID=51709441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310138681.3A Active CN104112700B (zh) 2013-04-18 2013-04-18 一种改善金属互连工艺中线路断裂缺陷的方法

Country Status (1)

Country Link
CN (1) CN104112700B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043028A (zh) * 2006-03-23 2007-09-26 恩益禧电子股份有限公司 半导体器件及其制造方法
CN101779280A (zh) * 2007-08-09 2010-07-14 国际商业机器公司 多层互连的波纹界面
US8129269B1 (en) * 2010-09-20 2012-03-06 International Business Machines Corporation Method of improving mechanical properties of semiconductor interconnects with nanoparticles

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043028A (zh) * 2006-03-23 2007-09-26 恩益禧电子股份有限公司 半导体器件及其制造方法
CN101779280A (zh) * 2007-08-09 2010-07-14 国际商业机器公司 多层互连的波纹界面
US8129269B1 (en) * 2010-09-20 2012-03-06 International Business Machines Corporation Method of improving mechanical properties of semiconductor interconnects with nanoparticles

Also Published As

Publication number Publication date
CN104112700A (zh) 2014-10-22

Similar Documents

Publication Publication Date Title
CN104347476B (zh) 一种半导体器件及其制造方法
JP2006013190A (ja) 半導体装置の製造方法
JP2015012178A5 (zh)
CN102403269A (zh) 干法刻蚀第一金属层的方法
JP2003045964A (ja) 半導体装置及びその製造方法
TWI690586B (zh) 蝕刻方法
WO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法
CN104112700B (zh) 一种改善金属互连工艺中线路断裂缺陷的方法
CN106711082B (zh) 半导体器件的制造方法
CN103208455B (zh) 金属硬质掩模结构的修复方法
TW201937543A (zh) 多重圖案化基板之技術
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
CN104112701B (zh) 半导体结构及其制造方法
CN107331611B (zh) 一种三维自限制精确制造硅纳米线柱的方法
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
CN104103512B (zh) 绝缘层形成方法
CN105990162B (zh) 金属垫的形成方法
CN104282656B (zh) 一种半导体器件及其制造方法
CN104112698B (zh) 一种硬掩膜叠层结构及其制作方法
CN103199016A (zh) 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法
CN103779267A (zh) 一种半导体结构的形成方法
JP2011044599A (ja) 集積回路装置の製造方法
US11798903B2 (en) Methods of forming microvias with reduced diameter
CN105895537B (zh) 金属工艺的返工方法
TWI784939B (zh) 形成電子總成之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant