CN103779267A - 一种半导体结构的形成方法 - Google Patents

一种半导体结构的形成方法 Download PDF

Info

Publication number
CN103779267A
CN103779267A CN201210413489.6A CN201210413489A CN103779267A CN 103779267 A CN103779267 A CN 103779267A CN 201210413489 A CN201210413489 A CN 201210413489A CN 103779267 A CN103779267 A CN 103779267A
Authority
CN
China
Prior art keywords
dielectric layer
porous low
semiconductor structure
layer
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210413489.6A
Other languages
English (en)
Other versions
CN103779267B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210413489.6A priority Critical patent/CN103779267B/zh
Publication of CN103779267A publication Critical patent/CN103779267A/zh
Application granted granted Critical
Publication of CN103779267B publication Critical patent/CN103779267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体结构的形成方法，包括提供形成有多孔低K介质层的衬底，并对所述多孔低K介质层进行刻蚀，采用有机气体对刻蚀后的多孔低K介质层进行处理，之后采用等离子体进行处理，能够使得多孔低K介质层表面变得密实，从而能够防止金属扩散到多孔低K介质层中，大大的提高了多孔低K介质层的可靠性，有利于提高器件的性能和良率。

Description

一种半导体结构的形成方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种有关多孔低K介质层的半导体结构的形成方法。
背景技术
在先进的互补金属氧化物半导体（CMOS）产业中，器件的特征尺寸在不断缩小，构成电路的元件更加密集，那么防止互连线间的电容性串音就更加重要。电容性串音与材料的介电常数（K）相关，随着器件尺寸的降低，通常所用的SiO2已经不能够满足需要，于是各种低K介质层就不断被研发出来。
目前，业界有采取在介质材料中引入多孔性，这是由于空气的介电常数为1，因此其能够降低介质材料的介电常数。但是，在实际的生产过程中，多孔低K介质层并不能够得到很好的应用。
请参考图1~图3，现有工艺中，多孔低K介质层3形成于衬底1上，优选的二者之间具有铜隔离层2，在多孔低K介质层3上依次形成第一掩膜层4、第二掩膜层5、阻挡层6及氧化层7。接着，涂敷光阻层（未示出），并经由光刻蚀刻工艺形成如图2所示的大马士革结构，并进行去湿处理（Degas removingmoisture）。然后，如图3所示，沉积金属层9到刻蚀出的凹槽8中，并进行后续处理以形成如金属连线。
然而由于多孔低K介质层的开放性，在形成多孔低K介质层后，后续工艺中的铜会扩散到其中，铜扩散在介质层中形成深能级杂质，对器件中的载流子有很强的陷阱作用，使器件性能退化甚至失效。虽然在去湿后通常会形成TaN层来防止铜扩散，但效果并不理想。
发明内容
本发明的目的在于提供一种半导体结构的形成方法，以解决现有技术中铜扩散到多孔低K介质层中的问题。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供衬底，所述衬底上形成有多孔低K介质层；
刻蚀所述多孔低K介质层形成凹槽结构；
对所述刻蚀后的多孔低Ｋ介质层进行有机气体处理；及
对所述有机气体处理后的多孔低K介质层进行等离子体处理，以形成密实的表面。
可选的，对于所述的半导体结构的形成方法，所述有机气体处理为：
在压强0.65~7torr，氮气和/或氦气的氛围下，通入流量为50~2000sccm的有机气体。
可选的，对于所述的半导体结构的形成方法，所述有机气体为甲烷。
可选的，对于所述的半导体结构的形成方法，所述等离子体处理为：
在压强0.65~7torr，功率50~2000w下，通入流量为50~2000sccm的氩气。
可选的，对于所述的半导体结构的形成方法，所述等离子体处理为：
在压强0.65~7torr，功率50~2000w下，通入流量为50~2000sccm的氦气。
可选的，对于所述的半导体结构的形成方法，所述等离子体处理为：
在压强0.65~7torr，功率50~2000w下，通入流量为50~2000sccm的氩气和氦气的混合气体。
可选的，对于所述的半导体结构的形成方法，在刻蚀所述多孔低K介质层形成凹槽结构之后，对所述刻蚀后的多孔低Ｋ介质层进行有机气体处理之前，还包括如下工艺步骤：
对所述刻蚀后的多孔低Ｋ介质层进行去湿处理。
可选的，对于所述的半导体结构的形成方法，对所述有机气体处理后的多孔低K介质层进行等离子体处理后，还包括如下工艺步骤：
在所述凹槽结构中依次形成扩散阻挡层和铜种籽层，所述扩散阻挡层覆盖所述密实的表面；
在所述凹槽结构中形成金属层。
可选的，对于所述的半导体结构的形成方法，所述形成扩散阻挡层和铜种籽层过程中，使用氙气、氪气及氖气。
可选的，对于所述的半导体结构的形成方法，刻蚀所述多孔低K介质层形成凹槽结构之前，在所述多孔低K介质层上依次形成第一掩膜层、第二掩膜层、第一阻挡层及氧化层。
与现有技术相比，在本发明提供的半导体结构的形成方法中，采用有机气体对刻蚀后的多孔低K介质层进行处理，之后采用等离子体进行处理，能够使得多孔低K介质层表面变得密实，从而能够防止金属扩散到多孔低K介质层中，大大的提高了多孔低K介质层的可靠性，有利于提高器件的性能和良率。
附图说明
图1~图3为现有工艺在多孔低K介质层中形成金属的过程示意图；
图4为本发明实施例对多孔低K介质层进行处理的流程图；
图5~图10为本发明实施例对多孔低K介质层进行处理的过程中的结构剖视图；
图11为本发明实施例在进行处理后的多孔低K介质层中沉积金属的结构剖视图。
具体实施方式
以下结合附图和具体实施例对本发明提供的半导体结构的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图4所提供的流程图，本发明主要包括如下步骤：
步骤S101，提供衬底，所述衬底上形成有多孔低K介质层；
步骤S102，刻蚀所述多孔低K介质层至预定结构；
步骤S103，对所述刻蚀后的多孔低K介质层进行有机气体处理；
步骤S104，对所述有机气体处理后的多孔低K介质层进行等离子体处理，以形成密实的表面。
具体的，请参考图5~图10所示的处理过程图。
如图5所示，提供衬底10，所述衬底可以包括硅基底以及各类功能器件等，其中，所述硅基底例如可以为单晶硅，绝缘体上硅（SOI）等，所述器件可以为CMOS晶体管等。在衬底10的表面形成有隔离层11，例如可以为NDC层，在所述隔离层11上形成有多孔低K介质层12，在多孔低K介质层12上依次形成第一掩膜层13、第二掩膜层14、第一阻挡层15及氧化层16。其中，所述第一掩膜层13可以为黑钻石（black diamond，BD），所述第二掩膜层14可以为正硅酸乙酯（TEOS）形成的二氧化硅，所述第一阻挡层15可以为氮化钛（TiN）。
接着，在氧化层16上涂敷光阻层（未示出），采用光刻和刻蚀工艺，刻蚀去除所述氧化层16，并刻蚀所述第一阻挡层15、第二掩膜层14、第一掩膜层13、多孔低K介质层和隔离层11，形成如图6所示的凹槽结构20（即进行大马士革刻蚀，图2所示结构仅示意）。
之后，进行去湿处理（Degas removing moisture），将尤其是多孔低K介质层12中的水汽去除，以避免RC延迟。
请参考图7，对所述刻蚀后的多孔低Ｋ介质层进行有机气体30处理；所述有机气体处理为：在压强0.65~7torr，氮气（N2）和/或氦气（He）的氛围下，通入流量为50~2000sccm的有机气体，本实施例中采用的有机气体可以为甲烷（CH4），其他含有C-H键的气体亦可。本发明采用有机气体处理的目的为使得有机气体吸附在多孔低K介质层12表面，即起到填充密实的作用。如图8所示，经过有机气体处理后，在刻蚀后的凹槽结构中，各层（这里重点在于多孔低K介质层12）侧壁上形成一层薄膜40。
请参考图9，在薄膜40形成后，采用等离子体50进行处理。本实施例采用的所述等离子体处理为：在压强0.65~7torr，功率50~2000w下，通入流量为50~2000sccm的氩气（Ar），也可以在相同条件下，即压强0.65~7torr，功率50~2000w下，通入流量为50~2000sccm的氦气或者氩气和氦气的混合气体。则薄膜40在通入的等离子体轰击下，将变得更加密实，从而在凹槽结构的侧壁上形成一层密实的表面。
如图10所示，经等离子体处理后，密实的表面40′形成，则凹槽结构的侧壁将受到较好的保护，尤其是多孔低K介质层40′能够得到有效的隔离，使得后续工艺过程中的其他物质，比如金属铜等，不会扩散进入，则由此制得的器件能够获得较佳的可靠性。
请参考图11，在密实的表面40′形成，继续采用溅射工艺形成TaN（氮化钽）/Ta（钽）层和铜种籽层（Seed layer）（未示出），可采用现有的溅射工艺，例如可以通入包括氙气（Xe）、氪气（Kr）及氖气（Ne），便于形成较好的结构。其中TaN和/或Ta层作为扩散阻挡层，能够进一步的阻挡铜的扩散，而Ta则是为了便于和铜结合，以便进行电镀工艺在扩散阻挡层之间形成金属层60。
之后可以进行退火和CMP等工艺，以完成整个工艺流程。
上述实施例提供的半导体结构的形成方法中，采用有机气体对刻蚀后的多孔低K介质层进行处理，之后采用等离子体进行处理，能够使得多孔低K介质层表面变得密实，从而能够防止金属扩散到多孔低K介质层中，大大的提高了多孔低K介质层的可靠性，有利于提高器件的性能和良率。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有多孔低K介质层；
刻蚀所述多孔低K介质层形成凹槽结构；
对所述刻蚀后的多孔低Ｋ介质层进行有机气体处理；及
对所述有机气体处理后的多孔低K介质层进行等离子体处理，以形成密实的表面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述有机气体处理为：
在压强0.65~7torr，氮气和/或氦气的氛围下，通入流量为50~2000sccm的有机气体。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述有机气体为甲烷。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体处理为：
在压强0.65~7torr，功率50~2000w下，通入流量为50~2000sccm的氩气。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体处理为：
在压强0.65~7torr，功率50~2000w下，通入流量为50~2000sccm的氦气。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体处理为：
在压强0.65~7torr，功率50~2000w下，通入流量为50~2000sccm的氩气和氦气的混合气体。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在刻蚀所述多孔低K介质层形成凹槽结构之后，对所述刻蚀后的多孔低Ｋ介质层进行有机气体处理之前，还包括如下工艺步骤：
对所述刻蚀后的多孔低Ｋ介质层进行去湿处理。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述有机气体处理后的多孔低K介质层进行等离子体处理后，还包括如下工艺步骤：
在所述凹槽结构中依次形成扩散阻挡层和铜种籽层，所述扩散阻挡层覆盖所述密实的表面；
在所述凹槽结构中形成金属层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述形成扩散阻挡层和铜种籽层过程中，使用氙气、氪气及氖气。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀所述多孔低K介质层形成凹槽结构之前，在所述多孔低K介质层上依次形成第一掩膜层、第二掩膜层、第一阻挡层及氧化层。
CN201210413489.6A 2012-10-25 2012-10-25 一种半导体结构的形成方法 Active CN103779267B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210413489.6A CN103779267B (zh) 2012-10-25 2012-10-25 一种半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210413489.6A CN103779267B (zh) 2012-10-25 2012-10-25 一种半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN103779267A true CN103779267A (zh) 2014-05-07
CN103779267B CN103779267B (zh) 2017-03-01

Family

ID=50571372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210413489.6A Active CN103779267B (zh) 2012-10-25 2012-10-25 一种半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN103779267B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244257A (zh) * 2014-07-08 2016-01-13 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
CN105762109A (zh) * 2014-12-19 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537896B1 (en) * 2001-12-04 2003-03-25 Lsi Logic Corporation Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material
CN1508868A (zh) * 2002-12-16 2004-06-30 �뵼���ȶ˿Ƽ���ʽ���� 半导体器件及其制造方法
US20060099799A1 (en) * 2004-11-09 2006-05-11 Tokyo Electron Limited Plasma processing method and film forming method
CN101263591A (zh) * 2005-09-15 2008-09-10 Nxp股份有限公司 半导体器件结构以及制造具有此结构的半导体器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537896B1 (en) * 2001-12-04 2003-03-25 Lsi Logic Corporation Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material
CN1508868A (zh) * 2002-12-16 2004-06-30 �뵼���ȶ˿Ƽ���ʽ���� 半导体器件及其制造方法
US20060099799A1 (en) * 2004-11-09 2006-05-11 Tokyo Electron Limited Plasma processing method and film forming method
CN101263591A (zh) * 2005-09-15 2008-09-10 Nxp股份有限公司 半导体器件结构以及制造具有此结构的半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244257A (zh) * 2014-07-08 2016-01-13 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
CN105762109A (zh) * 2014-12-19 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105762109B (zh) * 2014-12-19 2019-01-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN103779267B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
CN102412196A (zh) 金属铜大马士革互联结构的制造方法
US11322395B2 (en) Dielectric capping structure overlying a conductive structure to increase stability
US20130277853A1 (en) Semiconductor Devices, Methods of Manufacture Thereof, and Methods of Forming Conductive Features
US20160358811A1 (en) Interconnect structure
CN103779267A (zh) 一种半导体结构的形成方法
JP5823359B2 (ja) 半導体装置の製造方法
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
US20120270389A1 (en) Method for manufacturing interconnection structure and of metal nitride layer thereof
US7514365B2 (en) Method of fabricating opening and plug
CN103107125A (zh) 半导体器件及其形成方法
CN103579089A (zh) 半导体结构及其形成方法
US20080090402A1 (en) Densifying surface of porous dielectric layer using gas cluster ion beam
US9330989B2 (en) System and method for chemical-mechanical planarization of a metal layer
JP4160489B2 (ja) 半導体装置の製造方法
CN103187356B (zh) 一种半导体芯片以及金属间介质层的制作方法
US11081478B2 (en) Interconnect structure having a fluorocarbon layer
CN104716085B (zh) 一种半导体器件及其制造方法
KR101147387B1 (ko) 반도체 소자의 제조방법
CN103545244A (zh) 大马士革结构的制作方法
CN105206598B (zh) 半导体器件及其形成方法
CN105244257B (zh) 改善多孔低k薄膜的突起缺陷的方法
CN102891103B (zh) 一种制备顶层金属互联工艺刻蚀中间停止层的方法
CN102903620A (zh) 介质层的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant