TWI784939B - 形成電子總成之方法 - Google Patents

形成電子總成之方法 Download PDF

Info

Publication number
TWI784939B
TWI784939B TW106103672A TW106103672A TWI784939B TW I784939 B TWI784939 B TW I784939B TW 106103672 A TW106103672 A TW 106103672A TW 106103672 A TW106103672 A TW 106103672A TW I784939 B TWI784939 B TW I784939B
Authority
TW
Taiwan
Prior art keywords
solder resist
metal mask
forming
openings
photoresist
Prior art date
Application number
TW106103672A
Other languages
English (en)
Other versions
TW201802835A (zh
Inventor
克里斯多夫 達爾瑪維卡塔
拉胡爾 傑恩
羅伯特 Ａ 梅伊
厲生
斯里倫加 Ｓ 波野帕提
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201802835A publication Critical patent/TW201802835A/zh
Application granted granted Critical
Publication of TWI784939B publication Critical patent/TWI784939B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

一種形成電子總成之方法。該方法包括利用阻焊劑覆蓋介電層上之圖案化導電層；將金屬層沉積至該阻焊劑上；將光阻劑沉積至該金屬層上；圖案化該光阻劑；蝕刻自該光阻劑暴露之該金屬層，以便形成金屬遮罩；移除該光阻劑；以及電漿蝕刻自該金屬遮罩暴露之該阻焊劑。一種用於緊固電子卡之電子總成。該電子總成包括：圖案化導電層，其處於介電層上；以及阻焊劑，其覆蓋該圖案化導電層及該介電層，其中該阻焊劑包括暴露該圖案化導電層之開口，其中該阻焊劑中之該等開口在該等個別開口之側壁上僅具有有機材料。

Description

形成電子總成之方法
本發明係關於阻焊劑開口之電漿蝕刻技術。
發明背景
習知的半加成製程(SAP)通常將感光阻焊劑(SR)材料層壓至介電材料之一個(或兩個)側面上的金屬層上。與金屬層的電氣連接通常藉由將具有紫外輻射之SR材料暴露於SR材料上之交聯選擇(亦即，圖案化)區域，來經由SR材料形成。然後，往往移除SR材料上之未暴露區域來形成阻焊劑開口(SRO)。
由於材料性質、暴露與發展工具之間的複雜相互作用，減小SRO之大小及間距通常相當困難。此等困難中之一者包括粗糙襯墊(例如，銅)表面上之UV光散射，該UV光散射限制SR覆蓋區之準確度，因此難以減小SRO之大小。另外，UV投影工具之數值孔徑亦限制SR覆蓋區之解析度，因此難以減小SRO之大小。
另一常見困難係關於SRO內之有限蝕刻溶液流。此有限蝕刻溶液流通常防止高縱橫比SRO之充分發展。
用於製造SRO之另一常見途徑係關於利用UV雷射鑽孔。UV雷射鑽孔可能產生20um SRO。然而，UV雷射鑽孔通常極緩慢且由於緩慢的UV雷射鑽孔而負面影響使用UV鑽孔製造之電子總成的產出量。產出量的任何減小可負面影響與製造電子總成相關聯之成本。
許多電子總成包括多於一個大小之SRO。此等類型之電子總成通常利用兩個不同處理步驟製造。第一處理步驟通常使用標準UV暴露來形成大SRO。第二處理步驟通常使用標準UV雷射鑽孔來形成小SRO。由於緩慢的UV雷射鑽孔及對多個處理步驟的需要，對用以製造包括不同大小的SRO之電子總成的不同處理步驟的需要使製造產出量降低。
依據本發明之一實施例，係特地提出一種形成一電子總成之方法，包含：以一阻焊劑覆蓋一介電層上之一圖案化導電層；在該阻焊劑上形成一金屬遮罩；以及電漿蝕刻自該金屬遮罩暴露之該阻焊劑。
10、20、310:電子總成
11、21:介電層
12:圖案化導電層
13、23:阻焊劑
14:金屬層
15:光阻劑
16:金屬遮罩
17、27:開口
22:圖案化導電層
28:側壁
100:方法
110-140:步驟
300:電子設備
302:系統匯流排
312:處理器
314:通訊電路
316:顯示器裝置
318:揚聲器
320:外部記憶體
322:主記憶體
324:硬驅動機
326:可移除媒體
330:鍵盤及/或控制器
圖1為例示製造電子總成之示例性方法的流程圖。
圖2A至2I為例示製造電子總成之示例性方法的示意圖。
圖3為另一示例性電子總成之示意性側視圖。
圖4為利用本文中所描述之方法及/或包括本文中所描述之電子總成的電子設備之方框圖。
較佳實施例之詳細說明
以下詳細描述參考隨附圖式。貫穿圖式中之每一者，相同數字大體上描述相似組件。可使用其他實施例，並且進行結構變化、邏輯變化及電氣變化。本文中所描述之積體電路可以若干定位及定向製造、使用或運輸。
本文中所描述之電子總成可實施於若干不同實施例中，包括電子封裝、電子系統、電腦系統、製造積體電路之一或多個方法、以及製造包括積體電路之電子總成的一或多個方法。元件、材料、幾何形狀、尺寸及操作順序都可經改變來適應特定封裝需求。
本文中所描述之方法電漿蝕刻阻焊劑以形成SRO，其中金屬層(例如，薄膜銅層)在製造期間用作遮罩。在一些形式中，可藉由平版印刷術及/或銅蝕刻技術來圖案化遮罩。電漿蝕刻允許小SRO形成且准許同時形成大SRO及小SRO。
與習知的抗蝕劑平版印刷術相比，電漿蝕刻可准許對SRO的較高解析度製造。較高解析度可能允許形成更小的SRO。
另外，當電子總成需要多個大小的SRO時，可代替習知的多步驟UV暴露及僅能夠形成相同大小的多大小SRO之雷射鑽孔製程，進行單個電漿蝕刻製程。電漿 蝕刻亦可移除對SR材料中之感光成分的需要。自SR材料移除感光成分可允許材料工程師改良SR之其他所要材料性質。
在一些形式中，薄膜金屬層(例如，銅)充當SR之表面上的蝕刻遮罩。然後將光阻劑沉積於銅膜上且隨後經圖案化。作為實例，單獨的CO2雷射鑽機可用來打開薄銅膜，以便透過銅膜暴露下伏基準。基準可能需要透過薄銅膜暴露，以使得光阻劑圖案化可相對於經暴露的基準對準。光阻劑中之開口可允許銅膜下部的蝕刻，以便形成遮罩。
一旦遮罩形成，則可剝離光阻劑。應注意，由於樹脂負載效應(亦即，自由基可消耗於頂部表面上)，將光阻劑留在銅遮罩上可能對電漿蝕刻效率不利。僅形成SRO，其中銅遮罩經打開以使得銅墊下部充當蝕刻停止件。一旦電漿蝕刻完成，則可利用經製備以用於任何進一步所要表面精整製程之基板將銅遮罩蝕刻掉。
圖1為例示形成電子總成10之示例性方法[100]的流程圖。圖2A至2I為例示製造電子總成10之示例性方法的示意圖。
方法[100]包括[110]利用阻焊劑13覆蓋介電層11上之圖案化導電層12(見圖2B)。該方法進一步包括[120]在阻焊劑13上形成金屬遮罩16(見圖2F至2I)。方法[100]進一步包括[130]電漿蝕刻自金屬遮罩16暴露之阻焊劑13(見圖2H)。
在一些形式中，方法[100]可進一步包括[140]移除金屬遮罩16(見圖2I)。作為實例，可使用濕式蝕刻(例如，使用氯化銅或硫酸基溶液)來移除金屬遮罩16。應注意[140]移除金屬遮罩16可以現在已知或將來發現的任何方式(例如，乾式蝕刻)進行。用以移除金屬遮罩16之製程的類型將部分取決於用於金屬遮罩16之材料的類型及其他製造考慮(除其他因素外)。
在一些形式中，[120]在阻焊劑13上形成金屬遮罩16可包括將金屬層14沉積至阻焊劑13上(見圖2C)。應注意，金屬層14可以現在已知或將來發現的任何方式(例如，藉由濺鍍或無電鍍)沉積至阻焊劑13上。
另外，[120]在阻焊劑13上形成金屬遮罩16可包括將光阻劑15沉積至金屬層14上(見圖2D)。沉積至金屬層14上之光阻劑15的類型部分取決於電子總成10內所包括的金屬層14之類型以及其他製造考慮(除其他因素外)。
在一些形式中，[120]在阻焊劑13上形成金屬遮罩16可包括圖案化光阻劑15(見圖2E)。作為實例，當光阻劑為幹膜抗蝕劑時，可使用UV暴露來圖案化光阻劑15。可以現在已知或將來發現的任何方式圖案化光阻劑15。對光阻劑15進行之圖案化的類型部分取決於用於光阻劑15及金屬層14之材料(除其他因素外)。
如圖2F中所示，[120]在阻焊劑13上形成金屬遮罩16可包括蝕刻金屬層14，該金屬層自光阻劑15暴露 以形成金屬遮罩16。應注意，可以現在已知或將來發現的任何方式蝕刻(或以其他方式移除)金屬層14之部分，以便形成金屬遮罩16。移除金屬層14之部分以形成金屬遮罩16之方式將部分取決於用於金屬層14及光阻劑15之材料的類型以及其他製造考慮(除其他因素外)。
另外，[120]在阻焊劑13上形成金屬遮罩16可包括在蝕刻金屬層14之後移除光阻劑15(見圖2G)。應注意，可以現在已知或將來發現的任何方式移除光阻劑15。自金屬遮罩16移除光阻劑15之方式將部分取決於用於光阻劑15之材料的類型(除其他因素外)。
如圖2H至2I中所示，[130]電漿蝕刻自金屬遮罩16暴露之阻焊劑13可包括在阻焊劑13中形成開口17。應注意，在阻焊劑13中形成開口17可包括在具有不同(或相同)大小的開口17之阻焊劑中形成開口17。在不利用兩個不同處理步驟的情況下，製造包括多於一個大小之SRO(其中SRO中之一者小於25微米)的電子總成通常是不可能的。藉由在單個處理步驟中進行對不同大小的SRO之製造來消除上述對用以製造包括不同大小的SRO之電子總成的不同處理步驟之需要可理想地增加製造產出量。
作為實例，在阻焊劑13中形成開口17可包括形成直徑小於25微米之開口17。在阻焊劑13中形成之開口17的數目及類型將部分取決於電子總成10之總體架構(除其他因素外)。
在一些形式中，[130]電漿蝕刻自金屬遮罩 16暴露之阻焊劑13可包括對阻焊劑13進行反應性離子蝕刻。作為實例，[113]電漿蝕刻自金屬遮罩16暴露之阻焊劑13可包括使用含氟及含氧電漿來蝕刻阻焊劑13。一些電漿蝕刻氣體包括與氧結合之二氟化氙、NF3、CF4、SF6。用以在阻焊劑13中形成開口17之電漿蝕刻的類型將部分取決於用於阻焊劑13及金屬層12之材料的類型(除其他因素外)。
圖3為另一示例性電子總成20之示意性側視圖。電子總成20包括介電層21上之圖案化導電層22。
電子總成20進一步包括阻焊劑23，該阻焊劑覆蓋圖案化導電層22及介電層21。阻焊劑23包括暴露圖案化導電層22之開口27。阻焊劑23中之開口27在個別開口27之側壁28上僅具有有機材料。
阻焊劑23可不具有感光成分。若阻焊劑23不包括感光成分，則可促進針對電子總成20之材料選擇及或電子總成20之製造。
在一些形式中，圖案化導電層22可為銅。用於圖案化導電層22之材料的類型將部分取決於與製造電子總成20相關聯之製造考慮。
作為實例，個別開口27之側壁28上的有機材料可為環氧樹脂。應注意，現在已知或將來發現的任何類型之有機材料可處於個別開口27之側壁28上。個別開口27之側壁28上的有機材料之類型將部分取決於電子總成20中所包括的阻焊劑23之類型(除其他因素外)。
應注意，阻焊劑23可包括矽石填料，該等矽石填料不暴露於阻焊劑23中之開口27的個別側壁28上。作為實例，因為開口27藉由電漿蝕刻阻焊劑23形成(亦即，藉由電漿蝕刻自開口移除矽石填料)，所以以其他方式包括在阻焊劑23中之矽石填料不暴露於開口27之側壁28上。當使用習知技術時，相似類型之開口包括矽石及有機材料兩者，因為矽石填料不藉由現有濕式蝕刻製程蝕刻。
作為實例，電漿蝕刻可藉由反應性離子蝕刻電漿蝕刻系統來完成，該反應性離子蝕刻電漿蝕刻系統經由殘餘物移除且能夠以相同速率蝕刻環氧樹脂及矽石填料(例如，利用NF3及O2氣體混合物)。此類電漿蝕刻系統可提供以相對最小蝕刻時間(例如，與取決於幾何形狀使用習知濕式蝕刻技術的15分鐘相比，小於5分鐘)有效移除圖案化導電層22上之有機環氧樹脂，以及可能沒有用以移除填料的額外處理。該類電漿可經最佳化來清潔開口27。
圖2至4僅為代表性的且不按比例繪製。可誇示其某些比例而可縮小其他比例。
因為SRO藉由電漿蝕刻形成，所以本文中所描述之方法及電子總成可提供具有不同性質之SRO。作為實例，SRO之側壁可製造有與使用UV暴露及/或雷射鑽孔形成之SRO相比相對較小的錐形。另外，電漿蝕刻的SRO可能製造有比藉由UV暴露或雷射鑽孔形成之SRO更高的縱橫比。作為實例，藉由電漿蝕刻形成之開口可具有大於1至1-之縱橫比，該縱橫比為用於使用習知技術形成之開 口的典型縱橫比。
取決於電漿蝕刻之類型及本文中所描述之方法及電子總成中所使用之阻焊劑的類型，SRO之側壁可能不包括任何填料(例如，矽石填料)。作為實例，當使用含氟及含氧電漿進行電漿蝕刻時，可自SRO側壁蝕刻掉矽石填料。
圖4為併入本文中所描述之至少一個方法及/或電子總成之電子設備400的方框圖。電子設備400僅為電子設備之一個實例，其中可使用本文中所描述之方法及/或電子總成之形式。電子設備400之實例包括但不限於，個人電腦、平板電腦、行動電話、隨身設備、遊戲裝置、MP4或其他數位音樂播放機等。
在此實例中，電子設備400包含資料處理系統，該資料處理系統包括用以耦接電子設備400之各種組件的系統匯流排402。系統匯流排402在電子設備400之各種組件中提供通訊鏈路，且可實行為單一匯流排、匯流排之組合，或以任何其他合適方式。
如本文中所描述之電子總成410可耦接至系統匯流排402。電子總成410可包括任何電路或電路之組合。在一個實施例中，電子總成410包括可為任何類型之處理器412。如本文中所使用，「處理器」意味任何類型之計算電路，諸如但不限於微處理器、微控制器、複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令字(VLIW)微處理器、圖形處理器、數位信 號處理器(DSP)、多芯處理器，或任何其他類型之處理器或處理電路。
可包括於電子總成410中之其他類型的電路為定製電路、特定應用積體電路(ASIC)等等，例如像用於在如行動電話、平板電腦、膝上型電腦、雙向無線電設備及類似電子系統之無線裝置中使用的一或多個電路(諸如通訊電路414)。IC可進行任何其他類型之功能。
電子設備400亦可包括外部記憶體420，該外部記憶體可依次包括適於特定應用之一或多個記憶體元件，諸如呈隨機存取記憶體(RAM)形式之主記憶體422、一或多個硬驅動機424、及/或操作諸如光碟片(CD)、快閃記憶卡、數位視訊碟片(DVD)等等之可移除媒體426之一或多個驅動機。
電子設備400亦可包括顯示器裝置416、一或多個揚聲器418，以及鍵盤及/或控制器440，該鍵盤及/或控制器可包括滑鼠、軌跡球、觸控螢幕、語音識別裝置，或准許系統使用者將資訊輸入至電子設備400及自電子設備400接收資訊之任何其他裝置。
為較好例示本文中所揭示之電子總成，此處提供實例之非限制性列表：
實例1包括形成電子總成之方法。該方法包括：利用阻焊劑覆蓋介電層上之圖案化導電層；在阻焊劑上形成金屬遮罩；以及電漿蝕刻自金屬遮罩暴露之阻焊劑。
實例2包括實例1之方法，且進一步包括移除 金屬遮罩。
實例3包括實例1至2中任一者之方法，其中在阻焊劑上形成金屬遮罩包括將金屬層沉積至阻焊劑上。
實例4包括實例1至3中任一者之方法，其中在阻焊劑上形成金屬遮罩包括將光阻劑沉積至金屬層上。
實例5包括實例1至4中任一者之方法，其中在阻焊劑上形成金屬遮罩包括圖案化光阻劑。
實例6包括實例1至5中任一者之方法，其中在阻焊劑上形成金屬遮罩包括蝕刻自光阻劑暴露之金屬層，以便形成金屬遮罩。
實例7包括實例1至6中任一者之方法，其中在阻焊劑上形成金屬遮罩包括在蝕刻金屬層之後移除光阻劑。
實例8包括實例1至7中任一者之方法，其中電漿蝕刻自金屬遮罩暴露之阻焊劑包括在阻焊劑中形成開口。
實例9包括實例1至8中任一者之方法，其中在阻焊劑中形成開口包括在阻焊劑中形成不同大小的開口。
實例10包括實例1至9中任一者之方法，其中在阻焊劑中形成開口包括形成直徑小於25微米之開口，以及直徑小於50微米之附加開口。
實例11包括實例1至10中任一者之方法，其中電漿蝕刻自金屬遮罩暴露之阻焊劑包括對阻焊劑進行反 應性離子蝕刻。
實例12包括實例1至11中任一者之方法，其中電漿蝕刻自金屬遮罩暴露之阻焊劑包括使用含氟及含氧電漿來蝕刻阻焊劑。
實例13包括用於緊固電子卡之電子總成。該電子總成包括：圖案化導電層，其處於介電層上；以及阻焊劑，其覆蓋圖案化導電層及介電層，其中阻焊劑包括暴露圖案化導電層之開口，其中阻焊劑中之開口在個別開口之側壁上僅具有有機材料。
實例14包括實例13之電子總成，其中圖案化導電層為銅。
實例15包括實例13至14中任一者之電子總成，其中阻焊劑不具有感光成分。
實例16包括實例13至15中任一者之電子總成，其中阻焊劑包括矽石填料，該等矽石填料不暴露於阻焊劑中之開口的側壁上。
實例17包括形成電子總成之方法。該方法包括：利用阻焊劑覆蓋介電層上之圖案化導電層；將金屬層沉積至阻焊劑上；將光阻劑沉積至金屬層上；圖案化光阻劑；蝕刻自光阻劑暴露之金屬層，以便形成金屬遮罩；移除光阻劑；以及電漿蝕刻自金屬遮罩暴露之阻焊劑。
實例18包括實例17之方法，且進一步包括移除金屬遮罩。
實例19包括實例17至18中任一者之方法，其 中電漿蝕刻自金屬遮罩暴露之阻焊劑包括在阻焊劑中形成開口，其中在阻焊劑中形成開口包括在阻焊劑中形成不同大小的開口，其中該開口中部分的直徑小於25微米。
實例20包括實例17至19中任一者之方法，其中電漿蝕刻自金屬遮罩暴露之阻焊劑包括使用含氟及含氧電漿來對阻焊劑進行反應性離子蝕刻，以便蝕刻阻焊劑。
此概述意欲提供本標的之非限制性實例，並非意欲提供排他或詳盡解釋。包括詳細描述以提供關於系統及方法之進一步資訊。
以上詳細描述包括對隨附圖式之參考，該等隨附圖式形成詳細描述之一部分。圖式藉由圖解展示特定實施例，本發明可實踐於該等特定實施例中。此等實施例在本文中亦被稱為「實例」。此等實例可包括除所展示或所描述之彼等元件之外的元件。然而，本發明者亦涵蓋僅提供所展示或所描述之彼等元件的實例。此外，本發明者亦涵蓋使用所展示或所描述之彼等元件之任何組合或置換(或其一或多個態樣)，相對於特定實例(或其一或多個態樣)，或相對於本文中所展示或所描述之其他實例(或其一或多個態樣)的實例。
在此文獻中，使用「一」或「一種」等詞(如專利文獻中常見的)以包括一個或多於一個，與「至少一個」或「一或多個」之任何其他實例或用法無關。在此文獻中，「或」一詞用以代表非排他或，使得「A或B」包括「A而非B」、「B而非A」及「A及B」，除非另有指示。在此 文獻中，「包括」及「其中」等詞被用作個別「包含」及「在其中」等詞之通俗英語等效物。另外，在以下申請專利範圍中，「包括」及「包含」等詞係開放式的，亦即，包括除在請求項中之此術語之後列表之該等元件之外的元件之系統、裝置、物件、組成、配方或過程仍被視為落入該請求項之範疇內。此外，在以下申請專利範圍中，「第一」、「第二」及「第三」等詞僅用作標記，且並非意欲將數值要求強加於其物件。
以上描述意欲為例示性的，而非限制性的。例如，以上所描述之實例(或該等實例之一或多個態樣)可彼此組合地使用。其他實施例可諸如由此項技術之一般技術者在回顧以上描述之後使用。提供摘要以遵守37 C.F.R.§1.72(b)，以允許讀者快速確定技術揭示之本性。在理解摘要將不用以解釋或限制申請專利範圍之範疇或意義的情況下提交摘要。此外，在以上詳細描述中，各種特徵可被集合在一起以使本揭示案合理化。此將不被解釋為意欲使未主張之揭示特徵對任何請求項為必不可少。更確切而言，發明標的可位於少於特定揭示實施例之所有特徵中。因此，以下申請專利範圍因此併入詳細描述中，其中每一請求項主張其自身作為單獨的實施例，且設想在於此等實施例可彼此組合於各種組合或置換中。本發明之範疇以及等效物之全部範疇應參閱隨附申請專利範圍來確定，此等請求項授予該等等效物權利。
100:方法
110-140:步驟

Claims (12)

  1. 一種形成一電子總成之方法，包含：以一阻焊劑覆蓋於一介電層上之一圖案化導電層；在該阻焊劑上形成一金屬遮罩，其中在該阻焊劑上形成一金屬遮罩包括將一金屬層沉積至該阻焊劑上；電漿蝕刻自該金屬遮罩暴露之該阻焊劑以在該阻焊劑中形成開口，其中該等開口暴露該等圖案化導電層，且不會暴露該介電層；以及移除整個該金屬遮罩。
  2. 如請求項1之方法，其中在該阻焊劑上形成一金屬遮罩包括將一光阻劑沉積至該金屬層上。
  3. 如請求項2之方法，其中在該阻焊劑上形成一金屬遮罩包括圖案化該光阻劑。
  4. 如請求項3之方法，其中在該阻焊劑上形成一金屬遮罩包括蝕刻自該光阻劑暴露之該金屬層以形成該金屬遮罩。
  5. 如請求項4之方法，其中在該阻焊劑上形成一金屬遮罩包括在蝕刻該金屬層之後移除該光阻劑。
  6. 如請求項1之方法，其中在該阻焊劑中形成開口包括在該阻焊劑中形成不同大小的開口。
  7. 如請求項1之方法，其中在該阻焊劑中形成開口包括形成直徑小於25微米之開口，以及直徑小於50微米之附加開口。
  8. 如請求項1之方法，其中電漿蝕刻自該金 屬遮罩暴露之該阻焊劑包括反應性離子蝕刻該阻焊劑。
  9. 如請求項1之方法，其中電漿蝕刻自該金屬遮罩暴露之該阻焊劑包括使用含氟及含氧電漿來蝕刻該阻焊劑。
  10. 一種形成一電子總成之方法，包含：以一阻焊劑覆蓋於一介電層上之一圖案化導電層；將一金屬層沉積至該阻焊劑上；將一光阻劑沉積至該金屬層上；圖案化該光阻劑；蝕刻自該光阻劑暴露之該金屬層以形成一金屬遮罩；移除該光阻劑；電漿蝕刻自該金屬遮罩暴露之該阻焊劑以在該阻焊劑中形成開口，其中該等開口暴露該等圖案化導電層，且不會暴露該介電層；以及移除整個該金屬遮罩。
  11. 如請求項10之方法，其中在該阻焊劑中形成開口包括在該阻焊劑中形成不同大小的開口，其中該等開口中之一些開口的直徑小於25微米。
  12. 如請求項10之方法，其中電漿蝕刻自該金屬遮罩暴露之該阻焊劑包括使用含氟及含氧電漿反應性離子蝕刻該阻焊劑來蝕刻該阻焊劑。
TW106103672A 2016-03-18 2017-02-03 形成電子總成之方法 TWI784939B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/074,064 2016-03-18
US15/074,064 US9820386B2 (en) 2016-03-18 2016-03-18 Plasma etching of solder resist openings

Publications (2)

Publication Number Publication Date
TW201802835A TW201802835A (zh) 2018-01-16
TWI784939B true TWI784939B (zh) 2022-12-01

Family

ID=59851611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103672A TWI784939B (zh) 2016-03-18 2017-02-03 形成電子總成之方法

Country Status (3)

Country Link
US (1) US9820386B2 (zh)
TW (1) TWI784939B (zh)
WO (1) WO2017160459A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071014A1 (en) * 2001-10-12 2003-04-17 S&S Technology Corporation Method for manufacturing solder mask of printed circuit board
US6838387B1 (en) * 2001-06-21 2005-01-04 John Zajac Fast etching system and process
TW201023705A (en) * 2008-12-04 2010-06-16 Phoenix Prec Technology Corp Method of fabricating printed circuit board
TWI335784B (zh) * 2005-07-07 2011-01-01 Ibiden Co Ltd

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744285A (en) * 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
KR100389314B1 (ko) 2001-07-18 2003-06-25 엘지전자 주식회사 도금인입선 없는 인쇄회로기판의 제조방법
JP4431123B2 (ja) 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5403072B2 (ja) 2010-01-25 2014-01-29 東亞合成株式会社 導電性高分子を含む基材上のフォトレジスト用現像液、およびパターン形成方法
CN102034720B (zh) * 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
KR101432446B1 (ko) 2013-06-13 2014-08-20 삼성전기주식회사 포토레지스트 현상용 조성물 및 이를 이용한 포토레지스트의 현상방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838387B1 (en) * 2001-06-21 2005-01-04 John Zajac Fast etching system and process
US20030071014A1 (en) * 2001-10-12 2003-04-17 S&S Technology Corporation Method for manufacturing solder mask of printed circuit board
TWI335784B (zh) * 2005-07-07 2011-01-01 Ibiden Co Ltd
TW201023705A (en) * 2008-12-04 2010-06-16 Phoenix Prec Technology Corp Method of fabricating printed circuit board

Also Published As

Publication number Publication date
TW201802835A (zh) 2018-01-16
WO2017160459A1 (en) 2017-09-21
US9820386B2 (en) 2017-11-14
US20170273187A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
KR100861212B1 (ko) 반도체소자의 미세패턴 형성방법
US7235478B2 (en) Polymer spacer formation
US8124516B2 (en) Trilayer resist organic layer etch
JP2016534578A (ja) 半導体デバイスのライン製造のバックエンドのための逆自己整合のダブルパターニングプロセス
JP2009076661A (ja) 半導体装置の製造方法
JP2009135462A (ja) リソグラフィによるダブルパターンニング方法
JP2007150166A (ja) 半導体装置の製造方法
JP2008166732A (ja) 半導体素子の製造方法
JP2004134574A (ja) 半導体装置の製造方法
TW548711B (en) Plasma enhanced method for increasing silicon-containing photoresist selectivity
TWI784939B (zh) 形成電子總成之方法
CN100547762C (zh) 形成接触孔的方法
Chi et al. DSA via hole shrink for advanced node applications
JP2010192876A (ja) ナノワイヤの製造方法及び集積回路
US20190146335A1 (en) Lined photobucket structure for back end of line (beol) interconnect formation
KR100796509B1 (ko) 반도체 소자의 제조방법
JP2017038037A (ja) 金属配線の製造方法
KR20070003336A (ko) 반도체 소자의 미세 패턴 형성 방법
JP5061653B2 (ja) 半導体装置及びその製造方法
KR20050108210A (ko) 금속막의 식각 방법
US11798903B2 (en) Methods of forming microvias with reduced diameter
KR20120026255A (ko) 반도체 소자의 형성 방법
US20170064821A1 (en) Electronic package and method forming an electrical package
TW201818471A (zh) 用於熱管理或黏附之氧化鋁技術
TW201304056A (zh) 半導體裝置內開口之形成方法