TWI335784B - - Google Patents
Download PDFInfo
- Publication number
- TWI335784B TWI335784B TW095124798A TW95124798A TWI335784B TW I335784 B TWI335784 B TW I335784B TW 095124798 A TW095124798 A TW 095124798A TW 95124798 A TW95124798 A TW 95124798A TW I335784 B TWI335784 B TW I335784B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- via hole
- insulating
- insulating substrate
- substrate
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims description 435
- 239000000758 substrate Substances 0.000 claims description 228
- 239000004020 conductor Substances 0.000 claims description 109
- 239000011229 interlayer Substances 0.000 claims description 51
- 230000007423 decrease Effects 0.000 claims description 6
- 229910052500 inorganic mineral Inorganic materials 0.000 claims description 4
- 239000011707 mineral Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 150000002290 germanium Chemical class 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 60
- 229910000679 solder Inorganic materials 0.000 description 44
- 239000010949 copper Substances 0.000 description 41
- 229910052802 copper Inorganic materials 0.000 description 40
- 229920005989 resin Polymers 0.000 description 30
- 239000011347 resin Substances 0.000 description 30
- 239000013589 supplement Substances 0.000 description 30
- 238000007747 plating Methods 0.000 description 23
- 238000012360 testing method Methods 0.000 description 20
- 239000011889 copper foil Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 18
- 238000011282 treatment Methods 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 230000006355 external stress Effects 0.000 description 14
- 230000008878 coupling Effects 0.000 description 13
- 238000010168 coupling process Methods 0.000 description 13
- 238000005859 coupling reaction Methods 0.000 description 13
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000004744 fabric Substances 0.000 description 10
- 239000003365 glass fiber Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 239000000654 additive Substances 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 6
- 239000002585 base Substances 0.000 description 6
- 239000001569 carbon dioxide Substances 0.000 description 6
- 229910002092 carbon dioxide Inorganic materials 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 210000003298 dental enamel Anatomy 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000013011 mating Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920003192 poly(bis maleimide) Polymers 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229920000877 Melamine resin Polymers 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 208000028659 discharge Diseases 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 239000002683 reaction inhibitor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000005361 soda-lime glass Substances 0.000 description 2
- 239000001509 sodium citrate Substances 0.000 description 2
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 2
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- VZXTWGWHSMCWGA-UHFFFAOYSA-N 1,3,5-triazine-2,4-diamine Chemical compound NC1=NC=NC(N)=N1 VZXTWGWHSMCWGA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- JYNTUIIZRRKCJZ-UHFFFAOYSA-N ClCl(=O)(=O)=O Chemical compound ClCl(=O)(=O)=O JYNTUIIZRRKCJZ-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 244000089486 Phragmites australis subsp australis Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000003723 Smelting Methods 0.000 description 1
- 241000270708 Testudinidae Species 0.000 description 1
- ONJMCYREMREKSA-UHFFFAOYSA-N [Cu].[Ge] Chemical compound [Cu].[Ge] ONJMCYREMREKSA-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- BFNBIHQBYMNNAN-UHFFFAOYSA-N ammonium sulfate Chemical compound N.N.OS(O)(=O)=O BFNBIHQBYMNNAN-UHFFFAOYSA-N 0.000 description 1
- 229910052921 ammonium sulfate Inorganic materials 0.000 description 1
- 235000011130 ammonium sulphate Nutrition 0.000 description 1
- 239000003708 ampul Substances 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- GVFOJDIFWSDNOY-UHFFFAOYSA-N antimony tin Chemical compound [Sn].[Sb] GVFOJDIFWSDNOY-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- XTEGARKTQYYJKE-UHFFFAOYSA-N chloric acid Chemical compound OCl(=O)=O XTEGARKTQYYJKE-UHFFFAOYSA-N 0.000 description 1
- 229940005991 chloric acid Drugs 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- AQMRBJNRFUQADD-UHFFFAOYSA-N copper(I) sulfide Chemical compound [S-2].[Cu+].[Cu+] AQMRBJNRFUQADD-UHFFFAOYSA-N 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000003851 corona treatment Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- USIUVYZYUHIAEV-UHFFFAOYSA-N diphenyl ether Chemical compound C=1C=CC=CC=1OC1=CC=CC=C1 USIUVYZYUHIAEV-UHFFFAOYSA-N 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229960002089 ferrous chloride Drugs 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- NMCUIPGRVMDVDB-UHFFFAOYSA-L iron dichloride Chemical compound Cl[Fe]Cl NMCUIPGRVMDVDB-UHFFFAOYSA-L 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- CVMIVKAWUQZOBP-UHFFFAOYSA-L manganic acid Chemical compound O[Mn](O)(=O)=O CVMIVKAWUQZOBP-UHFFFAOYSA-L 0.000 description 1
- JDSHMPZPIAZGSV-UHFFFAOYSA-N melamine Chemical compound NC1=NC(N)=NC(N)=N1 JDSHMPZPIAZGSV-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003020 moisturizing effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- JRKICGRDRMAZLK-UHFFFAOYSA-L peroxydisulfate Chemical compound [O-]S(=O)(=O)OOS([O-])(=O)=O JRKICGRDRMAZLK-UHFFFAOYSA-L 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- NRTDAKURTMLAFN-UHFFFAOYSA-N potassium;gold(3+);tetracyanide Chemical compound [K+].[Au+3].N#[C-].N#[C-].N#[C-].N#[C-] NRTDAKURTMLAFN-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Description
Ϊ335784 九、發明說明: 【發明所屬之技術領域】 ' 本發明關於供在表層安裝電容器或1C等電子零件 、多層印刷佈線板,詳言之,關於不致因掉落而造成電 •件脫落,或者導致電耦接性與可靠度等降低的多層印刷= 【先前技術】 近年在行動電話、數位相機等行動用電子機器方面,大 應該等之高功能化及高密度化,而要求安裝零件小型化因 對於基板,亦將佈線密度(佈線寬寬度/佈線間隔間隙)縮 小、焊錫焊墊縮小等以因應安裝零件之高密度化。” 此種基板上所安裝的零件,具體而言例如有:ic晶片、 電容器、電阻、電感器等被動零件;液晶裝置、執:數位 顯示等的顯示裝置;鍵盤或開關等操作類I置;或咖、 -耳機等外接端子。 • 在安裝基板上混雜配設有對應於該等安裝零件的導體 焊墊’安裝零件則藉由焊錫而安裝於該等導體焊墊上。 作為安裝此種電子零件的多層電路基板之一,有對於單 面或雙面具有導體電路的絕緣性硬質基材,利用雷射昭射 而形成介層洞用開口,並在該開口内填充金屬膏或鑛膜而 形成介層洞,以製成層間輕接的電路基板,準傷2層以上 之該電路基板’並將該等電路基板利用逐次積層或統籌一 次積層而進行積層製造的形式(參照日本專利特開平 10-13028 號公報)。 312XP/發明說明書(補件)/95-1〇/951则 5 1335784 此種多層電路基板中’利用相鄰之其中一電路基板的介 層洞或介層洞之獨立點(Land),耦接於另一電路基板的導 體電路或獨立點,而分別將2層電路基板電耦接。 此外,對電路基板的電耦接不具作用的其他區域,則利 .用由熱硬化性樹脂所構成的接合劑層或預浸體等,將電路 ·‘基板間施行接合以達多層化。 . 並且,在如前述之多層電路基板或一般印刷佈線板的表 •層,形成保護導體電路的防焊劑層,在該防焊劑層其中一 =分形成開口,在從該開口裸露出的導體電路表面上,通 吊形成金或鎳-金等耐蝕層,在此種耐蝕層所形成的導體 電路表面上將形成焊錫凸塊等焊錫體,並利用該等焊錫體 安裝電容器、1C等電子零件。 但疋,如上述之行動電話、數位相機等行動用電子機器 中所使用實現電子零件高密度安裝的多層電路基板,最近 有要求更高之可靠度的情況。 _換。之,要求當將基板或成品(安裝有包括液晶裝置在 =之所有電子零件的基板收容於框體中之狀態),從-定 =度處^即使經既定次數掉落,仍不致降低基板之功能或 电子機器之功能’且電子零件亦不致從基板中脫落,要求 對落下試驗之更高的可靠度。 再者,對行動用電子機器所使用的基板本身要求厚度更 薄,而構成安裝基板的各層絕緣層厚度在l〇Mm以下, ,使夕層^b ’女裝基板本身的整體厚度仍要求較習知更 薄因而今易造成安裝基板本身的剛性降低。 312XP/發明說明書(補件)/95· 1 〇/95124798 1335784 再者,因為基板本身的剛性降低, 亦容易降低,結果,容易損及基板=而對翻曲等的耐性 (例如零件安裝步驟)_容易發生不良之=’。在後續步驟 再者’因為絕緣層的厚度較薄 軟並容易發幼曲狀況,因而 本身亦趨於柔 生之應力的影響。例如施行 斤 容緣基板俾提高剛性,但因為益法ί -於仃動電子機器等的框料,因而 ::法收 緣基板厚度之技術的窘境。 … _ 口 %絕 厚1斤^如上述習知的安裝用多層電路基板,因為無法增 曰〜絕緣基板而提高剛性,因而對γ # n φ 落下試驗,頗難提升基板的性能。特別^:度成驗中的 等之安裝密度的安別在如前述提高零件 驗的耐掉落性;二中可靠度 p在了罪度试驗中無法獲得充分的可靠 度1因而無法更加提升電耦接性與可靠度等。 所以’本發明揭示—種提升對可#度試驗的可靠度更 加確保電輕接性與功能性,尤其更加提升對落下試驗之可 靠度的多層印刷佈線板。 【發明内容】 本發明者等為實現上述目的經深入鑽研,結果著眼於多 層電路基板中執行導體電路間電純的介層洞形狀及積 層形態,發現將介層洞區分為:第丨介層洞組,其形成於 位於最靠外侧的2個絕緣層中之一絕緣層與由該絕緣層 朝内側配設的另一絕緣層;以及第2介層洞組,其形成於 312XP/發明說明書(補件)/95-10/95124798 7 1335784 位於最靠外側的2個絕緣芦中 β鉬囟加肅执认口 啄層+之另-絕緣層肖由該絕緣 ^ ^ ^ . . „ 、,曰,將依該專相對向之位置關係 而積層的各介層洞纟且所屬夕人麻 ㈣hi ^所屬之介層洞’相對於該等所設置之 基板表面或該絕緣基板上所設置之導體電路表面,形 拔形狀的情況,即使將構成安裝基板的絕緣基板削 涛,仍不導㈣基板的靠降低或發生㈣狀況等,根據 此種見解,完成以如下内容為主旨構成的本發明。 換言之,本發明係
(1)一種多層印刷佈線板’係將絕緣層與導體層交互積 層’並利用設置於絕緣層巾之介層洞將導體層間t輕接的 多層印刷佈線板; 上述介層洞由第1介層洞組及第2介層洞組所構成;該 第1介層洞組由從位於最外側的2個絕緣層中之一絕緣層 朝著積層在内側的至少1層絕緣層設置之介層洞所構 成,該第2介層洞组由從位於最外侧的2個絕緣層中之另 _ 一絕緣層朝著積層在内側的至少1層絕緣層設置之介層 洞所構成; 構成上述第1介層洞組及第2介層洞組的介層洞,形成 朝絕緣層厚度方向逐漸縮徑的推拔形狀,且上述絕緣層之 厚度係100 μ m以下。 • 再者,本發明係 - (2) —種多層印刷佈線板,係在具有導體電路的一絕緣 基板之雙面上,分別至少積層1層具有導體電路的其他絕 緣基板,且上述一絕緣基板中所設置之導體電路,與其他 312XP/發明說明書(補件y95_10/95124798 8 1335784 絕緣基板中所設置之導體祕,經由設置於絕緣基板中之 介層洞而電福接的多層印刷佈線板; 在上述一絕緣基板之其中一表面上所積層的上述另一 絕緣基板上所設置之介層洞,形成第丨介層洞組該第】 介層洞組相對於絕緣基板之表面或該表面上所設^之導 體電路的表面而呈推拔形狀;而在上述一絕緣基板之另一 表面上所積層的上述另一絕緣基板上所設置之介層洞,形 成第2介層洞組,該第2介層洞組相對於絕緣基板之表面 或該表面上所設置之導體電路的表面而呈推拔形狀;上述 絕緣基板之厚度係10 0以m以下。 再者,本發明係 (3) —種多層印刷佈線板,係在具有導體電路的内層絕 緣基板之雙面上,分別至少積層丨層具有導體電路的外層 絕緣基板’且上述内層絕緣基板中所設置之導體電路,與 外層絕緣基板中所設置之導體電路,經由設置於各絕緣基 _板中之介層洞而電耦接的多層印刷佈線板; 在上述内層絕緣基板之其中一表面上所積層的上述外 層絕緣基板上所設置之介層洞’形成相對於絕緣基板之表 面或該表面上所設置之導體電路的表面而呈推拔形狀之 第1介層洞組;而在上述内層絕緣基板之另一表面上所積 層的上述外層絕緣基板上所設置之介層洞,形成相對於絕 緣基板之表面或該表面上所設置之導體電路的表面而呈 推拔形狀之第2介層洞組;上述内層絕緣基板或外層絕緣 基板之厚度係lOOem以下。 312XP/發明說明書(補件)/95-10/95124798 9 1335784 再者,本發明係 (4) 一種多層印刷佈線板,係絕緣層與導體層交互積 '層’並利用設置於絕緣層中之介層洞將導體層間電耦接的 、多層印刷佈線板; 上述絕緣層至少有3層’且上述絕緣層之厚度係1 〇 〇 #爪 .. 以下; . 上述介層洞由第1介層洞組與第2介層洞組所構成; 鲁 上述第1介層洞組由相對於絕緣層厚度方向而朝向多 層印刷佈線板之内側的2層以上堆疊介層洞(stacked via) 所構成之介層洞所形成; 上述第2介層洞組由相對於絕緣層厚度方向而具有朝 向第1介層洞組之相反方向逐漸縮徑之推拔形狀的介層 洞所形成。 上述本發明中’絕緣層或絕緣基板的厚度可設定在 50 // m以下。 φ 再者’本發明中,上述第1介層洞組依與上述第2介層 洞組呈相對向的位置關係而積層’而形成多層堆疊介層洞 之構造。此外’亦可依相對於上述第2介層洞組,朝大致 正父於絕緣層或絕緣基板厚度方向的方向偏移之位置關 係而積層。 •再者’形成上述第1介層洞組或上述第2介層洞組的各 ”層洞,可依相互位於大致同一直線上的方式而積層。此 外’亦可依相互在大致正交於絕緣層或絕緣基板厚度方向 之方向偏離的位置關係而積層。 3 ΠΧΡ/發明說明書(補件)/95-10/95124798 10 丄功784 成上述第1介層洞組或第2介層洞組中任一介 /目對向Γ層洞,位於上述絕緣基板上之假想正方格子的 上述絕缘點處’而構成另一介層洞組的介層洞,位於 點處騎基板上之假想正方格子中,相對向的其他2個頂 乂者’構成上述第i介層洞組或第2介層洞組中 y且的介層洞,位於上述絕緣基板上之假想正方格 頂點處,而構成另一介層洞組的介層洞位二 '' 上之饭想正方格子或三角格子的令心處。 層洞:的m=或第2介層洞·”任-介 而構上述絕緣基板的既定區域, 另-介層洞組的介層洞配置於絕緣基板中包圍上 述既疋區域的周邊區域。 板3&上1各介層洞相對於其所形成的絕緣層或絕緣基 板之表面’或相對於在該表面上所 面,形成具有内角6。,度之推拔的形狀㈣電路的表 之Π二1=層::在絕緣物 再者,構成上述第丨介層験及第2介相組的介層 洞,可形成多層堆疊介層洞之構造。 U發明’構成第1介層洞組(其設置於積層之中心 的絕緣層及其一表面側所積層之絕緣 、二 :組(其設置於積層之中心的絕緣層及其另一:面側= 曰之、、.邑緣層上)呈相對向而配置的多層堆疊介層洞之構 312XP/^fl§|ftBJ*(^)/95.1〇/95i24798 11 丄奶784 2从且各介層洞組所屬介層洞形成朝厚度方向逐漸縮徑的 推,’即形成相對於絕緣層之表面或其表面上所設置 體電路的表面而呈推拔形狀,因此即使所積層之絕緣 * 4 5絕緣基板之厚度為1心m以下的較薄層,仍可相對 ^來自外邛所發生的外部應力(指掉落時所發生的衝擊力 ·.等),抑制絕緣層或絕緣基板發生翹曲之狀況。 ,σ果因為可抑制外部應力,因而抑制導體電路發生龜 裂或斷線等狀況,可獲得能減輕安裝基板的可 攀落性降低之程度的效果。 ”博 ^言之,當承受外部應力而使絕緣層朝外側翹曲時,因 為^層堆疊介層洞依進入絕緣層中的狀態而後合,因而絕 緣樹脂與構成多層堆疊介層洞的導體層不易出現剝落之 狀況。其結果,可減輕安裝基板的可靠度與耐掉落性降低 之程度。 _ 再者,當承受外部應力而使絕緣層朝内侧翹曲的情況, 籲多層堆疊介層洞發揮樁的功用,因而可抑制絕緣層發生翹 曲之狀況。因此,可縮小傳遞給絕緣層的外部應力,結果, 可減輕安裝基板的可靠度與耐掉落性降低之程度。 再者,因為多層堆疊介層洞形成於絕緣層内部,因而即 便對絕緣層的翹曲亦可發揮樁的功用,可使絕緣層不易出 現翹曲之狀況。所以,因為不致損及基板的平坦性,因而 即使在熱循環等條件下施行可靠度試驗,仍可使導體電路 (含介層洞在内)、絕緣層等不致過早發生龜裂等狀況,俾 不致降低安裝基板的可靠度。 312ΧΡ/發明說明書(補件)/95-10/95124798 12 1335784 特別當絕緣層或絕緣基板之厚度設定在1〇〇#m以下, 並在如此絕緣層或絕緣基板甲設置導體電路,且將該等多 層化而形成安裝基板時,可有助於抑制安裝基板發生翹曲 之狀況。 再者’絕緣層或絕緣基板厚度在以下,亦有助於 在此種絕緣層上設置導體電路,並將該等多層化而形成安 裝基板的情況。衫可確保安裝基㈣可靠度或耐掉落 性。 再者,藉由使多層堆疊介層洞(第i介層洞組盥第2介 層洞組)形成於相對向位置,可發揮對絕緣層朝外側方向 與内側方向等二方向防讀曲之效果。即,當絕緣層因外 部應力而翹曲時,對於朝外側方向與内側方向的趣曲 :多=疊介層洞的存在,而不致降低對於外部應力的耐 性。…果’可減輕安裝基板的可靠度與耐掉落性降低之程
再者,藉由將多層堆疊介層洞形成於相對向之位 。 提高如此區域中的絕緣基板本身之剛性。 ,可 A "以’可降低安 裴基板本身之翹曲,在後續步驟(例如防焊 知錫層形成步驟、電子零件等之安裝步驟等 持安裝基板的平坦性,不致發生安裝零件 可保 況。其結果,可減輕安裝基板的電耦 不良狀 低之程度。 一了罪度明顯降 【實施方式】 將隔著絕緣層
本發明多層印刷佈線板的特徵在於: 312XP/^_0月書(補件)/95_ 】〇/95 】24798 1335784 而積層的導體層間施以_之介層、洞2〇 位於最靠外側2個絕緣層26中之一絕緣層26朝内側積二 的至少Μ絕緣層26之介層洞2〇構成的第i 二 雇’以及由設置於從位於最靠外側2個絕㈣26中之另 -絕緣層2"月内侧積層的至少i層絕緣層心介声同 20構成的第%介層洞組咖所構成;而構成上述第工介 層洞組2GA及第2介層洞組2GB的介層洞2(),形成朝絕 緣層26厚度方向逐漸縮徑的形狀,且上述絕緣層26之厚 度係100 /z m以下。 換言之,多層印刷佈線板的特徵在於:在導體層與絕緣 層26交互積層而構成為積層體的多層印刷佈線板中,設 置於從位於最靠外侧2個絕緣層26中之一絕緣層%朝内 侧積層的至少1層絕緣層26之介層洞2〇(第1介層洞組 20A),以及設置於從位於最靠外側2個絕緣層26中另一 絕緣層26朝内側積層的至少!層絕緣層26之介層洞 鲁20(第2介層洞組20B),構成相對向位置的多層堆疊介層 洞’而構成該多層堆疊介層洞的介層洞2〇,相對於絕緣 層26之表面或其表面上所設置之導體電路的表面形成推 拔形狀’且各絕緣基板之厚度係在lOOem以下。 本發明中所使用的絕緣層26或絕緣基板,可選擇自例 如玻璃纖維布環氧樹脂(Epoxy Resin)基材、紛樹脂 (Phenol Resin)基材、玻璃纖維布雙馬來醯亞胺三啡樹脂 (Bismaleimide Triazine Resin)基材、玻璃纖維布聚苯 越樹脂(Poly Phenylene Ether Resin)基材、酿胺(Amide) 312xp/發明說明書(補件)/95-10/95124798 14 1335784 不織布_環氧樹脂基材、醯胺不織布_聚醯亞胺樹脂 (Polyimide Resin)基材等之中的硬質積層基材。由此種 絕緣樹脂所構成之基板的厚度最好在1〇〇//m以下。此 外,由絕緣樹脂所構成之基板的厚度亦可設定在5〇 " m以 . ""jp 〇
以在此種絕緣層26或絕緣基板之單面或雙面上形成有 導,電路的電路基板為積層之中心,並在該電路基板表面 上交互積層有絕緣層26與導體層,依此可獲得多層化的 印刷佈線板(安裝基板)。此外,#由將此種安裝基板的所 有絕緣層26或絕緣基板之厚度設定在1〇〇“m以下,可將 多層化的安裝基板本身之厚度變為較薄。 再者’本發財’絕緣基板中所設置之導體電路、以及 为別構成第1及第2介層洞組20A、20B的介層洞20(夕 層堆豐介層洞)’最好均藉由鑛膜處理而形成。因為分別 構成第1及第2介層洞組20A、2〇B的介層洞2〇,以 別接觸於該介層洞20上面與τ面的導體電路間㈡接^ 分,若藉由相㈣膜處理的賴而形成,較不易 ° ^側面承受外部應力仍不致偏移,且較^發生龜裂等 形成上述介層洞20時所使用的鍍膜,最 鎮或無電解鍍膜處卿成,而所使用的金屬 電解電 鐵、始等金屬單體’亦可為以該等金屬為主的合金。、鎳、 本發明的多層堆疊介層洞如圖1所示,形成朝°2 :、 層洞的絕缘声?fi夕;向形成介 緣層26之厚度方向呈逐漸縮徑 J〜狀,或形成 312XP/發明說明書(補件)/95 -10/95124798 15 1335784 相對於、纟巴緣基板之表面或該表面上所設置之導體電路的 表面呈推拔形狀的形狀,或具有從所積層之絕緣基板的内 •側朝外側而下緣逐漸擴大的推拔形狀。 . 例如代表性而言,最好形成上面之面積大於底面之面積 •的略圓錐梯形’最好朝絕緣基板之厚度方向的截面形狀 ·.(略梯形)之推拔内角在60〜90度範圍内。 , 因為推拔角度在90度以上,將抵銷多層堆疊介層洞的 籲錨釘效果。即,當承受外部應力的基板朝外側趣曲時,多 ?:疊介層洞不易嵌合絕緣層26或絕緣基板,導致絕緣 =月a與導體層剝落,結果將造成絕緣基板的可靠度與耐掉 落性降低。反之’若小於6〇度,將降低抑制多層堆疊介 1 /同趣曲的私度。即,當承受外部應力的基板朝内側輕曲 時’將降低作為才舂的功用"亦即無法抑制趣曲。所以,導 致降低絕緣基板的可靠度與耐掉落性。 「j述多層堆疊介層洞的底面側之介層洞直徑(以下稱 •「介層洞底徑」)至少為直徑1〇"即可。因為介層洞藉 由鍍膜處ί里而形& ’而在形成該電鑛料,介層洞底徑至 少需要10/zm左右。藉此可電耦接於上層導體層(上層導 體電路及介層洞)與下層導體電路之間。 本發明的多層堆疊介層洞之較靠外側的介層洞2〇(上層 介層洞20)底面’與較靠内側的介層洞2〇 底面,最好形成重疊在同一位置處。即,如(==) 分別構成第1介層驗20A或第2介層祠、组m的複數介 層洞2◦’可形成各介層洞2〇大致位於同—直線上的狀態。 312ΧΙν 發明說明書(補件)/95-10/95124798 ι6 ^J5784 再者,只要上層介層洞2〇之底面與下層介層洞2〇之底 面的其中-部分相重疊,即可利用形成推拔形狀而達成使 •可罪度與耐掉落性不易降低的功能,因此對於分別構成第 • 1厂層/同組20A或第2介層洞組20B的複數介層洞20,使 各;I層/同20間相互位於朝大致正交於絕緣層厚度的方 ·· $偏離之位置處’且使該等介層洞20之底面在絕緣基板 .厚度方向上至少部分相重疊的位置處而積層。 φ例如圖3A〜3B所示,可將分別構成第1介層洞組20A或 第2介層驗2GB的複數介層洞2(),積層於相互偏離約 介層洞20徑之1/2的位置。此外’如圖3c〜3d所示,亦 可將分別構成第1介層洞組20A或第2介層洞組2〇B的複 數介層洞20,積層於大致相互偏離介層洞2〇徑的位置。 賦予此種推拔形狀所產生的功能,即使使用為普通印刷 佈線板時仍可充分發揮效果 再者,本發明中,構成多層堆疊介層洞的第丨介層洞组 # 20A或第2介層洞組20B,最好至少設置2層以上的絕緣 基板,且藉由積層設置於該等絕緣基板中的介層洞而 形成。即,可積層3層、4層、或以上的介層洞2〇,而構 成第1介層洞組20A或第2介層洞組20B。 各個堆疊介層洞,即第i介層洞組2〇A及第2介層洞組 20B ’可為相同積層數(例如第1介層洞組2〇a : 3層、第 2介層洞組20B : 3層),亦可為不同積層數(例如第i介 層洞組20A : 2層、第2介層洞組20B : 3層)。基本上, 藉由使構成多層堆疊介層洞的第i介層洞組2〇A與第2介 312XP/發明說明書(補件)/95-10/95124798 iwy/84 層洞組20B形成相對向之位置關係,便可達避免安裝 的電耦接性與可靠度明顯降低的效果。 土 -本發明的多層堆疊介層洞可為電純的導體層亦可為 未電輕接之導體層,即所謂虛設(D_y)導體層。當多層 .堆叠介層洞由虛設導體層形成時,除虛設導體層以外的^ ..體:(指虛,導體層周邊所存在之導體層、或藉由相對向 之多層堆疊介層洞等而電耦接的導體層)之可靠度金耐掉 落性便不致降低,且可減少安裝基板發生勉曲之狀況,因 而可確保安裝基板的平坦性。 再者,本發明中,構成多層堆疊介層洞20的第1介層 洞組20A及第2介層洞組2〇b,最好如圖2A〜2B所示,在 各、.巴緣基板的導體電路所形成之區域内,配置於大致同一 位置(同一直線上),或如圖3A~3D所示,配置成保持相互 偏離之位置關係的狀態(分散狀態)。 例如於絕緣基灰整體區域,使第i介層洞组2〇八及/或 #第2介層洞組2〇B均等分散排列,藉此可提升對於因外部 應力所造成之翹曲的耐性。 再者,主要藉由在最容易受因外部應力所造成翹曲之影 響的絕緣基板中央部分處,集中排列第1介層洞組20A及 /或第2 ;|層/同組2〇β,可提升對於因外部應力所造成之 •龜曲的耐性。 再者,亦可不排列於絕緣基板中央處,而主要在包圍絕 緣基板中央處的周邊部,排列第1介層洞組20Α及或第2 介層洞組20B。藉由此種排列可提升對於基板翹曲的耐 312XP/發明說明書(補件)/95-10/95124798 18 =。了確保安裝基板的平坦性,並具㈣於外部應力的耐 組^可主要在絕緣基板中央部分處,將第1介層洞 第i八.、第2介層洞M 2QB相對向而配置,並在周邊;將 而配i層洞組繼與第2介層洞組2GB依相互偏離之狀態 外上二多層堆疊介層洞的平面配置模式,除上述模式之 n 〇有如.正方格子狀(參照圖5A〜5C)、三角格子壯广灸 妝圖6)、一直線狀(參照圖7)等各種模式。 ' 上述正方格子狀配置的情 正方矩陣妝的箱目丨^ 有.依圖5AA示虛擬 、性,配置第1介層洞組20A與第2介居 0、’且20B,或如圖5β所示假想矩陣狀’配置第1介屉; :20:’並將第2介層洞組2〇Β配置於該矩陣之中央▲部 刀’ ’如® 5G所示交錯狀假想矩陣狀 1介層洞組m與第2介層洞組_等。 配置第 者±述一角格子狀配置的情況’有如:依圖6所示 二=置角Γ大Γ置第1介層洞組20A,並將第2介層洞址 20B配置於三角形中心部分附近或重心處等。 者上述直線狀配置的情況,例如至少將2個第】 介層洞組2GA配置成圖7所示虛擬—直線狀,並在該 中心部分附近配置第2介層洞組2〇B等。 ^ 田再者’亦可利用組合2種以上的該等模式而構成多層堆 ®介層洞。 再者本發明多層堆疊介層洞的其他配置模式,例如 312XP/發明說明書(補件)/95-10/95丨24798 19 有^未形成第】介層洞組2GA的區域中相對向而配置第 “洞組2GB。例如將第]介層祠組m於平面令配 ==將第2介層洞組2°B在未形成第1介層洞組 m配置成矩陣狀;或者,•第!介層洞組20A 要配置於基板中央處,並將第2介層洞組_配置於基 板周邊處等模式(參照圖8A)。 土 另外’圖5〜圖8中,第!介層洞組m以「〇」表干,
而第2介層肋綱則以「x」表示,但亦可為此種配置 的相反配置。介層洞直徑的大小,第U層洞組與第 2介層洞組20B可以均相同,亦可為互異之直徑。 以下’針料發明的多層印刷佈線板之製^法的 具體說明。 ⑴當製造本發明的多層印刷佈線板之際,作為其構成 基本單位的電路基板,可使用在單面或雙面上貼附有銅笛 之絕緣性基材作為起始材料。 該絕緣性基材可使用選擇自諸如玻璃纖維布環氧樹脂 基材、玻璃纖維布雙馬來酿亞胺三畊樹脂基材、玻璃纖維 布I苯醚树爿曰基材、醯胺不織布_環氧樹脂基材、醯胺不 織布m亞胺樹脂基材中的硬質積層基材,特別以玻璃 纖維布環氡樹脂基材為佳。 上述絕緣性基材之厚度最好在100/zm以下,尤以 30 = 0// m範圍内為佳。因為若超過1〇〇#m的厚度,當施 订多層化之際,基板本身的厚度增加,有無法收容於框體 中的顧慮。 312XP/發明說明書(補件)/95-10/95124798 20 1335784 、在上述電路基板上使用雷射而形成介層洞形成用 開:,例如有:利用雷射照射’同時對銅荡與絕緣基材施 •以牙孔的直接雷射法,以及對銅箱中屬於介層洞之銅落部 .分施以钮刻而去除後,再利用雷射照射對絕緣基材施以穿 .孔的保形法(conformal),本發明可使用其任一之方法。 ..貝占附於上述絕緣性基材的銅羯之厚度最好為5〜2〇㈣。 .因為當銅箔厚度小於5…夺,於使用如後述之雷射加 工而對1緣性基材形成介層洞形成㈣口之際,在對應於 介層洞位置的銅羯端面部分可能出現變形,因此頗難形成 既定形狀的導體電路。此外,亦頗難利用钱刻形成線寬度 細微之導體電路圖案。另—方面’若㈣厚度超過2〇㈣, 則頗難利用蝕刻形成線寬度細微的導體電路圖案。 該銅搭亦可利用半蝕刻(half etching)調整其厚度。此 情況下,使用大於上述數值之厚度的銅箱,並將經姓刻後 的銅治厚度調整為如上述之範圍。 • 再者,使用雙面貼銅積層板作為電路基板時,亦可使銅 箔厚度在上述範圍内,但是雙面的厚度不同。藉此可在確 保強度之下,不致妨礙及後續步驟。 上述絕緣性基材及銅箔,特別最好使用以環氧樹脂含潤 玻璃纖維布而形成為B階段的預浸體,將其與銅箔積層, 並加熱壓貼而獲得的單面或雙面貼銅積層板。 因為在銅箔經蝕刻後的製造步驟中,不致發生佈線圖案 與介層洞位置偏移之狀況,因此位置精度優越。 (2)其次,利用雷射加工在絕緣性基材上設置介層洞形 312XP/發明說明書(補件)/95-1〇/95124798 丄 成用開口。
當使用單面貼銅積層板形成電路基板時,以二氧化碳雷 ㈣貼附側之相反側的絕緣性基材之表面,貫通絕 ’· 土材,而形成到達銅箔(或導體電路圖案)的開口。 當使用雙面貼銅積層板形成電路基板時,以二氧化碳雷 落貼附絕緣性基材之單側的表面,貫通銅箱與絕 :…土道;者,而形成到達絕緣性基材另一面所貼附之銅 =或導體電路圖案)的開口,或者,在貼附於絕緣性基材 的早側㈣之表面上,利用㈣形成較介層洞徑略小直斤 =孔Γ後’再以該孔為照射標記並施以二氧化碳雷射照 射’貝通絕緣性基材,而形成到達絕緣性基材另—表面上 所貼附之銅箔(或導體電路圖案)的開口。 ,,雷射加工利用豸衝振堡型〕氧化碳雷射加工裝置 ::施’其加工條件,依使介層洞形成用開口側壁對絕緣 十基材之表面,形成6〇〜9〇度推拔之方式而決定。
:如藉由設定成脈衝能量〇.5〜1〇〇mJ、脈衝寬度 以3、脈衝間隔〇.5ms以上、發射數2〜1〇範圍内, 可調整開口之侧壁的推拔角度。 在上述加工條件下所形成之介層洞形成用開口的 最好為50 250 /zm。因為在該範圍内可確實形成推 拔,且可達成佈線的高密度化。 (3)施仃去膠渣處理,去除殘留於上述⑺步驟所形成之 開口的側壁及底壁上的樹脂殘渣。 該去膠渣處理可利用諸如:酸或氧化劑(例如鉻酸、過 12XP/___ 補件)/95·_124798 22 1335784 理;或者氧電漿放電處理、電暈 理或準分子雷射處理等乾式處理 錳酸)藥液處理等濕式處 放電處理、紫外線雷射處 而實施。 對=該等去㈣處理方法,可配合絕緣基材種類、厚 二二:口徑、雷射照射條件等’考慮預想嶋殘 d里而選擇任一方法。 箔 解
(4)其次,對於去㈣相過的基板㈣面,施行以銅 為電鏟引線的電解鍍銅處理,形成在開口内完全填 鍍銅的介層洞(填充洞)。 、 另外依If況,經電解鍍銅處理後,亦可將在基板介層 洞開口上端隆起的電解鍍銅,利用砂帶研磨、拋光研磨、 钱刻等去除而使之平坦化。 再者,亦可在實施無電解鍍臈處理後’再施行電解鍍銅 處理。此情況下’無電解鍍膜亦可使用諸如銅、鎳 金屬。
(5)其次,在上述(4)中,於基板上所形成的電解鍍銅膜 上形成㈣光阻層光阻層可採取諸如塗佈光阻液、 或貼附預先形成薄料任—方法㈣成。在該綠層上載 置預先描繪有電路的遮罩’經曝光、顯影處理而形成姓刻 光阻層,再對未形成钮刻光阻之部分的金屬層施以姓刻, 形成包含有導體電路與獨立點的導體電路之圖案。 該钱刻液最好從硫酸一過氧化氫、過硫酸鹽、氣化亞銅、 氯化亞鐵的水溶液中,至少選擇〗種的水溶液。 形成導體電路前亦可 在蝕刻上述銅箔及電解鍍銅膜而 312ΧΡ/發明說明書(補件)/95-10/95124798 23 1335784 面的整面而調整厚 施加前處理,預先蝕刻電解鍍鋼膜之表 度’以較易於形成精細圖案。 作為導體電路其中-部分的獨立點,最好其内徑 於介層洞之Π徑,或外徑大於介層洞之直徑,並將獨立= 之直徑形成於75〜350 “ m之範圍。因為藉由將獨立點之 徑設定在上述範圍内’即使介層洞位置出現偏離狀況 可發揮多層堆疊介層洞的功用。 以依上述(1)〜(5)步驟所製得之電路基板為積層之中 心,並在其單面或雙面上積層有絕緣樹脂層與銅箔。藉此 叮幵7成^出1層或2層絕緣樹脂層的多層化基板。 並且,如同上述(2)〜(5)的相同步驟,在經積層化的絕 緣樹脂層上形成介層洞及導體電路,可更進一步積層絕緣 樹脂層與銅箔,藉由重複上述(2)〜(5)相同的步驟,可獲 得更加多層化的印刷佈線板。 刖述方法藉由逐次積層之方式施行絕緣樹脂層的積 層,而使絕緣樹脂層多層化,但是視需要,絕緣樹脂層的 積層,亦可積層2層以上之具有一層絕緣樹脂層的電路基 板’並統籌於一次施行加熱壓接而形成多層印刷佈線板。 在藉由如此步驟所形成的多層印刷佈線板中,形成於所 積層的各電路基板或各絕緣樹脂層上之介層洞,賦予該介 層洞的電路基板表面或絕緣樹脂層表面内角60~90度之 推拔。所以’在成為積層之中心的電路基板之至少1層絕 緣樹脂層中’所形成之介層洞構成第1介層洞組,並配置 成與構成第1介層洞組的絕緣樹脂層呈相對向之狀態;而 24 3i2xp/發明說明書(補件)/95_丨0/95124798 ⑴ 5784 J f J所積"^之至少1層其他絕緣樹脂層t的介層洞構 該等第1介層洞組及第2介層洞組構成 心二:洞’而各介層洞組賦予相對於形成介層洞的 、,邑緣樹月曰層表面内角60〜90度的推拔。 居⑻其^ ’在最外側的電路基板表面上分別形成防谭劑 二。: ,電路基板外表面整體塗佈有防焊劑組成 、:亥塗臈乾燥後’再於該塗臈上载置著經描 塾開口部的光罩薄膜,並利用曝光、顯影處錫: :位於導體電路之介層洞正上方的導電性焊塾;= 出之輝錫料.。㈣況τ,亦可㈣ 裸路 並利用曝光.顯影或雷射而形成開口。 -乾联 金==有:=裸露出之焊錫烊塾上,形成錦- 厚H 層之厚度最好為卜7心,金層之 又最子為G.GH.1㈣。除該等金屬以外,亦可 一纪-金、金(單層 >、銀(單層)等。 、 在上述雜層形成之後,將遮罩層剝離。藉此成 有耐蝕層的焊錫焊墊盥 /成 在的印刷佈線板。耐钱層的焊錫焊塾混合存 (二對於依上述⑹步驟所獲得之防焊劑 露出的焊錫焊塾部分,供應焊錫體,藉由該二 =炼融/固化而形成焊錫凸塊,或者,將導電性焊2 導電性針腳,使用導電性接合劑或焊錫 = 上,以形成多層電路基板。 叫塾部 上述焊錫體料錫層的供應方法,可使料錫轉寫法或 312ΧΡ/發明說明書(補件)/95-10/95124798 25 1335784 印刷法。 其中’焊㈣寫法係藉由在賤體上貼合焊 該焊錫祕刻成僅殘留相t於開口部分的地方1 ^ 锡圖案作為料载料膜,再㈣焊錫載料料7 = 的防焊劑開口部分處塗佈助蟬劑之後,積層為焊錫= 觸於焊墊的狀態,並對其加熱而轉寫的方法。®案接 另-方面’印刷法係將在相當於焊整之部 印刷遮罩(金屬遮罩)載置於基板上,印刷以焊錫2 = ^理的方法。形成此種焊錫凸塊的焊錫可使用諸如: 焊錫、Sn/In浑錫、Sn/Zn焊錫、Sn/Bi谭錫等, 融點最好較低於輕接在所積層之各電路基板間的;性 凸塊融點。 (貫施例1) ⑴百先,製作構成多層印刷佈線板之—個單位的電路 基板。該電路基板於所積層的複數絕緣層中,作為積層之 中心的基板,將以環氧樹脂含潤於玻璃纖維布中而形^ 段的預浸體與銅錢行積層,並經加熱|貼而獲得雔 面貼銅積層板10,以其為起始材料(參照圖9A)。 又 上述絕緣性基材12之厚度係6〇#m,銅落14之厚度係 12 # m。該積層板銅箔亦可使用較厚於丨2 # m者,再施以 韻刻處理將銅箔厚度調整為12 // m。 (2)對具銅荡〗4的雙面電路基板1〇施以二氧化碳雷射 照射’貫通銅们4及絕緣性基材12,形成到達背面㈣ 的介層洞形成用開口 16,然後於經雷射加工所形成的開 312XP/發明說明書(補件)/95-10/95124798 26 1335784 内以過鐘酸之藥液處理施行去膠渣處理(參照圖)。 另外,在本實施例中,在形成介層洞形成用開口 16時, .使用日立VIA公司製之高尖峰短脈衝振盪型二氧化碳雷 射加工機,對於貼附有厚度12#m之銅箔而厚度為阳 之玻璃纖維布環氧樹脂基材,依以下加工條件在銅箱上直 ..接照射雷射束,以100孔/秒的速度形成75/im0開口 16。 依此種條件所形成的開口 16,形成開口之内壁對絕緣 性基材12之表面具有65度推拔角度(内角)的略圓錐梯 (雷射加工條件) 脈衝能量: 0.5〜100mJ 脈衝寬度·· 1-100// s 脈衝間隔: 0. 5ms以上 發射數: 2 振蘆頻率: 2000〜3000Hz ⑶在完成去㈣處理後,對設置有介層洞形成用開口 16之側的銅箔14表面上,以銅箔作為電鍍引線,依以下
條件施行電解鍍銅處理,形成電解鍍銅膜(參照圖9C)。 〔電解電鍍液〕 2.24mol/l 0.26mol/l 10.Oml/1 10. Oml/1 硫酸: 硫酸銅: 添加劑A (反應促進劑) 添加劑B(反應抑制劑) 〔電解電鍍條件〕 312XP/發明說明書(補件y95.則124798 27 /54 電流密度: 時間: 利用添加劑A促進在介声、、 膜的形成,相反地,利形成用開口内之電解鑛麵 分之電解铲鈉膜"β抑制主要附著於銅箔部 刀及电解鍍銅膜的形成。此外,於 丨 層洞形成用開口内,而與銅:二凡填充於介
度時,因為附著有添加劑:因度之程 電解錢銅膜之形成。 而如_落部分般地抑制 (4)對依上述(3)步驟所獲得之基板的雙面,在鋼箔w
lA/dm2 65分 声2 ?广開口16内填充電解鍍銅而形成介層㈤2°,該介 “同20之表面與銅羯面形成為大致相同高度。 =者’亦可藉由對㈣14及由電解鍍 體層施純刻,而調整厚度成之導 仏, 子厌祝而要,亦可利用砂帶研磨 及扎光研磨等物理方法調整導體層之厚度。 與由電解鍍銅膜所構成之導體層上,形成由感光性乾膜所 =之厚I 15〜2G/zni的綠。在該光阻上載置描緣有包 含介層洞之獨立點)的導體電路之遮罩,施以曝光•顯影 處理,而形成蝕刻光阻層22(參照圖9D)。然後,對於由 未形成鞋刻光阻之部份裸露出的銅箔14及電解鍍銅膜, 使用由過氧化氫水/硫酸所構成之蝕刻液,施行蝕刻處理 而溶解、去除。 (5)然後’使用驗液剝離蝕刻光阻層22,形成包含有介 層洞獨立點的導體電路圖案24。藉此,形成電耦接於基 312XP/發明說明書(補件)/95-10/95124798 28 丄 /OH· 板表面與背面之導體 a、 篮冤路間的介層洞20,可獲得使該介 層洞20與導n雷攸9/| & ^ 篮電路24的銅箔部分平坦化之電路基板(來 - 照圖9Ε)。 乂 • j )在、盈^上述(1)〜(5)步驟所獲得之電路基板的表面 及背面ί豐有含潤環氧樹脂於玻璃纖維布而形成B階段 ..的厚度60”之預浸體、與厚度12"之銅镇,再將該等 •於溫度:80〜250Ϊ、壓力:u〜5.〇kgf/cm2的壓貼條件下 鲁施仃加熱壓貼’以在電路基板上積層厚纟6〇 "之樹脂絕 緣層26、及厚度12/z m之導體層28(參照圖l〇A)。 (7)其次,大致如同上述(2)步驟,依照下述加工條件, 對基板雙面施行二氧化碳雷射照射,依1〇〇孔/秒的速度 形成貫通樹脂絕緣層26及導體層28,並到達下層導體^ 路24的65 // m 0之介層洞形成用開口 3〇,然後,對利用 雷射加工所形成的開口内,利用過錳酸的藥液處理而施行 去膠渣處理(參照圖1〇β)。 % 另外,依此種條件所形成開口 30,其開口内壁對樹脂 絕緣層26之表面具有65度推拔角度(内角)的略圓錐梯 形0 0.5~100mJ 1 〜100 // s 0. 5ms以上 2 2000~3000Hz (雷射加工條件) 脈衝能量: • 脈衝寬度: -脈衝間隔: 發射數: 振堡頻率: 312XP/發明說明書(補件)/95-10/95124798 29 ^35784 =大致如同上述⑶步驟’對完成去膠渔 :形成用開口側之導體,28,依下述條件施行電 處理,形成電解鍍銅膜32(參照圖1〇〇 、又、 〔電解電鍍液〕
破酸: 疏酸鋼·· 2.24 mol/1 0.26mol/l 添加劑A(反應促進劑): 10. Oml/1 添加劑B(反應抑制劑)·· 〔電解電鍍條件〕 10. 0ml/1 電流密度: ΙΑ/dm2 時間: 65分 溫度: 22+2〇C 藉此形成在開口 3G内填充有電解義32的介層洞34, 該介層洞34表面與銅箔面形成為大致相同高度。 ⑻大致如同上述⑷步驟,在依上述⑻所獲得之電解 鍍銅上’形成由感光性乾膜所構成而厚度為之 光阻。在該光阻上載置描繪有導體電路及介層洞34之獨 立點等的遮罩,並利用照相機拍攝第二定位標記而施行對 基板之對位,施以曝光·顯影處理而形成蝕刻光阻層3 照圖10D)。 > 然後’對未形成光阻之部份,使用由過氧化氯水/硫酸 所構成之蝕刻液施行蝕刻處理,將相當於未形成光阻之部 份的鍍銅膜及銅箔去除。 (10)其次,利用鹼液將蝕刻光阻層36剝離,形成包含 312XP/發明說明書(補件)/95-10/95124798 30 1335784 ^層洞34及獨立點的導體電路38。藉此獲得使基板表 月面相麵接的介層㈤34與構成導體電路38的銅箱部分平 * 坦化的電路基板(參照圖1 〇E)。 者’藉由重複上述⑹〜⑽步驟,再形成i層樹脂絕 .、‘ a 40,再於該樹脂絕緣層40中所設置之開口内填 ..解鍍銅而形成介層洞42,並且形成包含有介層洞獨立點 . 口未μ糟此了獲侍對雙面電路基板1〇之雙 面分別形成有2層絕緣層及導體電路的多層化印刷佈線 w板(參照圖11) 〇 換言之,形成絕緣層數為5層、導體電路數為6層的多 層印刷佈線板,在雙面電路基板及其上方所積層之2層絕 緣層中所形成的介相,構成相對於絕緣層之表面呈65 度推拔的圓錐梯形第!介層洞組,而積層在雙面電路基板 下方的2層絕緣層中所形成之介層洞,亦構成相對於絕緣 層之表面呈65度推拔的圓錐梯形第2介層洞组,該等介 鲁層洞組呈相對向而配置,且大致積層於同一直線上。 (11)在依上述(10)所獲得之基板中,位於最外側的2個 絕緣層表面上形成防焊劑層46。 首先’將厚度2G〜之薄膜化的防焊劑,貼附於形 成有導體電路38的絕緣層之表面上。接著,施行贼下 20刀鐘以及1〇〇 C下30分鐘的乾燥處理,然後將利用鉻 層描繪出防焊㈣π部之圓形圖案(遮罩圖案)且厚度5職 的鈉鈣玻璃(Soda-lime GlaSS)基板,使形成有鉻層之一 側密接於防焊劑層46,並以1000mJ/cm2之紫外線曝光, 312XP/發明說明書(補件)/95-1 〇/95124798 1335784 而施行DMTG顯影處理。 然後,依120 C下1小時、15〇ϊ下3小時的條件施行 ‘加熱處理,形成具有對應於焊墊部分之開口 48(開口徑 200 y m)且厚度2〇em的防焊劑層46(參照圖12Α)。 . 在多層印刷佈線板靠最外侧的絕緣層表面上,形成防焊 . 劑層46之前’視需要亦可設置粗化層。 (12)其次,將形成防焊劑層46的基板,在由氯化鎳 30g/卜次磷酸鈉10g/卜及擰檬酸鈉1〇g/1所構成之ρΗ=5 鲁的無電解鍍鎳液中浸潰20分鐘,在從開口部48裸露出的 導體電路38之表面上形成厚度5νπι的鍍錦層。 然後,將該基板在由氰化金鉀2g/l、氣化銨75&/1、檸 檬酸鈉50g/l、及次磷酸鈉i〇g/1所構成之無電解鍍金液 中’依93°C之條件浸潰23秒鐘,在鍍鎳層上形成厚度 0.03#m的鍍金層,而形成被覆有由鍍鎳層與鍍金層所構 成之金屬層所的導體焊墊50。 φ (13)然後,在防焊劑層46上載置金屬遮罩,並印刷由 融點T2約183C的Sn/Pb焊錫或Sn/Ag/Cu所構成焊錫 霄’在將金屬遮罩拆除後,於183 °C下施行迴焊,而獲得 在從開口 48裸露出的導體焊墊50上形成有焊錫層52的 多層印刷佈線板(參照圖12B)。 其次’藉由在未形成焊錫層52的區域中主要安褒電容 器、電阻等電子零件,並在形成有焊錫層52的區域中安 裝數字鍵盤等外接端子,而製成多層印刷佈線板。 (實施例2) 312XP/發明說明書(補件)/95-10/95124798 32 1335784 除將形成於分別積層在上述雙面電路基板之表面及背 面土的絕緣層t ’且構成帛1介層洞組及帛2介層洞組的 k ^如圖所示,形成相互偏離約介層洞徑之1 /2 距離的位置之外,其餘均大致如同實施例1般的製造多層 印刷佈線板。 θ (實施例3) 除將形成於分別積層在上述雙面電路基板及其上方的 絕緣層中之第1介層洞組,以及形成於積層在雙面電路基 板:方的絕緣層中之第2介層洞組的各介層洞,如圖3β 所不,形成於相互偏離大致介層洞徑的位置之外,其餘均 大致如同實施例1般的製造多層印刷佈線板。 (實施例4 ) 除在上述雙面電路基板之上方積層有2層絕緣層,並在 雙面電路基板之下方積層有1層絕緣層,而形成絕緣層數 4層、導體電路數5層的多層印刷佈線板之外,其餘均大 致如同實_ 1般的製造多層印刷佈線板。 (實施例5) 除在上述雙面電路基板之上方積層有2層絕緣層,並在 雙面電路基板之下方積層有1層絕緣層,而形成絕緣層數 4層 '導數5層的多層印刷佈線板之外,其餘均大 致如同實施例2般的製造多層印刷佈線板。 (實施例6) 除在上述雙面電路基板之上方積層有2層絕緣層,並在 雙面電路基板之下方積層有丨層絕緣層,而形n緣層數 312XP/發明說明書(補件)/95-10/95124798 33 1335784 4層、導體電路數5層的多層印刷佈線板之外,其餘均大 致如同實施例3般的製造多層印刷佈線板。 (實施例7) 除將形成於積層在上述雙面電路基板及其上方之絕緣 層中的第1介層洞組,如圖4所示,相對於形成於積層在 雙面電路基板下方线緣層巾的第2介層㈣,依相互朝 水平方向偏離大致介層洞徑的位置關係施行積層之外,兑 餘均大致如同實施例1般的製造多層印刷佈線板。八 (實施例8) 除在上述雙面電路基板之上方積層有2層絕緣層,並在 雙面電路基板之下方積層有丨層絕緣層,而形成絕緣層數 4層、導體電路數5層的多層印刷饰線板之外,盆餘均大 致如同實施例7般的製造多層印刷佈線板。 (實施例9) 除使形成上述第1介層驗的介層洞,如圖冗所示, 位於絕緣基板上的假想正方格子(格子間隔:Μ随)之各頂 點處,並使形成另-介層肋的介層黯於上述假想正方 格子之中心的方式積層之外,其餘均纽如同實施例4般 的製造多層印刷佈線板。 (實施例10) 除依使形成上述第1介層洞組的介層洞,如圖6所示, 位於上述:邑緣基板上的假想三角格子(格子間隔:2〇襲) 之各頂點處,並使形成第2介層洞組的介層洞位於上述假 想二角格子處的方式積層之外,其餘均大致如同實 34 312XP/發明說明書(補件)/95-1 〇/95124798 丄功/84 施例4般的製造多層印刷佈線板。 (實施例11) 除使構成上述第1介層肋的介層洞,如圖8A所示, 位^上述絕緣基板大致中央處,並集中配置於 之區域内,並且使構成第2介層肋的介層洞,配置於包 圍上述中央處的周邊區域(在4〇mmx4〇^的中央區域之外 側,且70minxl〇〇mm區域之内側)之外,其餘均大致如同實 施例4般的製造多層印刷佈線板。 (比較例1) 雖形成構成第1介層洞組的介層洞,但並未形成第2介 層洞組。其餘均大致如同實施例j般的製造多層印刷佈線 板。 (比較例2) 未形成構成第1介層洞組及第2介層洞組的介層洞。其 餘均大致如同實施例1般的製造多層印刷佈線板。 Φ 對於依照如上述實施例1〜11及比較例1〜2所製得之多 層印刷佈線板,施行A項目評估試驗,將各自所製得之多 層印刷佈線板收納於電子機器的框體中之後,並施行B項 目及C項目的評估試驗。該等評估試驗的結果,如表1所 示。 A.基板負荷試驗 從基板一端被固定的水平狀態,將未固定之另一端上舉 約3cm而使基板翹曲後,再回復成水平狀態的步驟,重複 實施3 0次。然後,施行對應於多層介層洞之特定電路的 312XP/發明說明書(補件)/95-10/95124798 35 1335784 導I式驗為確涊開路(導體電路斷線)狀態,測量電阻值 變化量,並計算出電阻變化率,結果如表i所示。 . 另外電阻變化率=((基板負荷試驗後的電阻值-基板負 •荷試驗前的電阻值)/基板負荷試驗前的電阻值) ’ B.可罪度試驗 ..對於依照上述實施例卜! i及比較例卜2所製得之多層 .印刷佈線板,施行導通測試,分別隨機取出1〇個良品。 籲然後,在熱循環條件下(將—55t/3分仁θ13〇ΐ/3分當作 \循%),分別施行直到循環數為1000次、2000次、3〇〇〇 -人為止,且分別於每隔丨000次,自然放置2小時後,再 施行導通試驗,為確認有無出現導體電路斷線之狀況,將 耦接電阻之變化量超過10%((熱循環後的耦接電阻值一初 期值的耦接電阻值)/初期值的耦接電阻值)者視為「不 良」’並將該視為不良之數量記於表1中。 c.落下試驗 • 在將安裝液晶顯示部朝下的狀態下,將收納有基板的框 體從lm高度處自然落下。實施5〇次、ι〇〇次、15〇次之 掉落’而確認導體電路之導通狀態。 另外,當輕接電阻值之變化量在5%以内的情況,記為 〇(佳),當耦接電阻值之變化量在以内的情況,記為 • △(中等),當耦接電阻值之變化量超過1 〇%的情況,記為 - X(不佳)。 〇 ’’、、 312XP/發明說明書(補件)/95-10/95124798 36 …2)/84 (表1)
(參考例) 八乂砰估項目A的結果數據為基礎,分別製作出構成 j洞組與第2介層洞組的介層洞推拔角度(指相對於 —·、路表面的内角)為55度、6〇度、7〇度、75度、 的度、90度及95度,合計8種不同基板,並施行模^
對該等基板依照如同各實施例與比較例中之評估項目A 的基板g魏驗施行5Q次,而施行耦接電阻之變化旦 模擬’電阻之變化率的結果,如表2所示。 里、 312XP/發明說明書(補件)/95-10/95124798 37
(產業上之可利用性) 力如么==因為可抑制料時的衝擊力等外部應 J j抑制絕緣層翻曲 > 处 路出現龜裂或斷線等狀、兄:因而可提供能防止導體電 耐掉落性降低可減輕安裝基板的可靠度與 柱度的多層印刷佈線板。 【圖式簡單說明】 明:欢^為本發明之多層印刷佈線板的介層洞推拔形狀說 0月概1略圖。 一圖2Α為本發明之多層印刷佈線板的多層堆疊介層洞的 :基本形態之概略圖,2Β為具有該多層堆疊介屬洞的 基板戴面之SEM照片。 圖3Α為多層堆疊介層洞之變化例的概略圖圖兆為該 基板截面之SEM照片,圖3C為多層堆疊介層洞另一變^ 例概略圖,圖3D為該基板戴面SEM照片。 圖4為本發明之多層印刷佈線板的多層堆疊介層洞之 另一基本形態的概略圖。 312ΧΡ/發明說明書(補件)/95-10/95124798 38 1335784 圖5A、5B、5C為構成多層堆疊介層洞,其介層洞平面 配置模式例之概略圖。 •圖6為構成多層堆疊介層洞的介層洞平面配置模另一 例(二角格子狀排列)之概略圖。 • 圖7為構成多層堆疊介層洞的介層洞平面配置模式再 ··另一例(直線狀排列)之概略圖。 . 圖為構成多層堆疊介層洞的介層洞平面配置模 鲁式再另一例(集中排列、分散排列)之概略圖。 圖9A、9B、9C、9D、9E為製造本發明的實施例1之多 層印刷佈線板的步驟之一部分的圖。 圖10A、10B、IOC、10D、10E為製造本發明實施例1之 多層印刷佈線板的步驟之一部分的圖。 圖11為製造本發明實施例1之多層印刷佈線板的步驟 之一部分的圖。 圖12A、12β為製造本發明實施例1之多層印刷佈線板 鲁的步驟之一部分的圖。 【主要元件符號說明】 10 雙面貼銅積層板 12 絕緣性基材 14 銅箔 16 ' 30 介層洞形成用開口 20、34 介層洞 第1介層洞組 2〇Β 第2介層洞組 312ΧΡ/發明說明書(補件)/95-10/95124798 39 1335784 22、36 蝕刻光阻層 24、44 導體電路圖案 26、40 樹脂絕緣層(絕緣層) 28 導體層 32 電解鍍銅膜 38 導體電路 38A 導體電路(外層) 38B 導體電路(内層) 46 防焊劑層 48 開口 50 導體焊墊 52 焊錫層 Θ 推拔角度
312XP/發明說明書(補件)/95-10/95124798 40
Claims (1)
1335784 第095124798號專利申請案 中文申請專利範圍替換本(99月8月) f--------C(>i^j>rj .,十、申請專利範圍: WVI1 j 1. 一種多層印刷佈線板,係將絕緣層與導體層交互積居, 並利用設置於絕緣層中之介層洞將導體層彼此電性連接 的多層印刷佈線板;其特徵在於: ' 上述介層洞由第1介層洞組及第2介層洞組所構成; -. 該第1介層洞組由在從位於最外側的2個絕緣層中之— • 絕緣層至積層在内側的至少1層絕緣層設置之介層洞所 • 構成;該第2介層洞組由在從位於最外側的2個絕緣層 中之另一絕緣層至積層在内側的至少丨層絕緣層設置之 介層洞所構成; 構成上述第!介詹洞組的介層洞具有朝向構成上述第 2介層洞組的介層洞而逐漸縮徑的推拔形狀,構成上述 第2介層洞組的介層洞具有朝向構成上述第丨介層洞组 的介層洞而逐漸縮徑的推拔形狀; 上述介層洞係於上述絕緣層之各個積層後所形成之開 口内填充鑛膜者’且上述絕緣層之厚度係1〇〇心以 下。 一種多層印刷佈線板,係在具有導體電路的-絕緣基板 又上刀別至;積層丨層具有導體電路 基板,且上述-絕緣基板中所設置之導體電路,: 中所設置之導體電路,經由設置於絕緣基板中 之:層洞而電性連接的多層印刷佈線板;其特徵在於·· 在上述一絕緣基板之其中一表面上所積層 上所設置之介層㈣成第1介層介層肋 J47458-990823.doc 5784 相 路 對於上述絕緣基板 的表面呈推拔形狀 之表面或該表面上所設置之導體電 在上述一絕緣基板之g ± 另一表面上所積層的絕緣基板上 所設置之介層洞構成第9 ^ @、η Λ 取弟2介層洞紅,該第2介層洞組相 對於上述絕緣基板之表而七#主I 衣面或#亥表面上所設置之導體電路 的表面呈推拔形狀;
構成上述第1介層洞組的介層洞具有朝向構成上述第 :介層洞組的介層洞而逐漸縮徑的推拔形狀,構成上述 第2介層洞組的介層洞具有朝向構成上述第丨介層洞組 的介層洞而逐漸縮徑的推拔形狀; 上述介層洞係於上述絕緣層《各個積層後所形成之開 口内填充㈣m絕緣基板之厚度係⑽”以 下。 3.-種多層印刷佈線板,係在具有導體電路的内層絕緣基 板之雙面上’分別至少積層丨層具有導體電路的外層二 緣基板’且上述内層絕緣基板中所設置之導體電路,與 外層絕緣基板中所設置之導體電路,經由設置於各絕緣 基板中之介層洞而電性連接的多層印刷佈線板; 在上述内層絕緣基板之其中一表面上所積層的上述外 層絕緣基板上所設置之介層洞構成第i介層洞組,該第 1介層洞組相對於上述外層絕緣基板之表面或該表面上 所設置之導體電路的表面呈推拔形狀;而在上述内層絕 緣基板之另一表面上所積層的上述外層絕緣基板上所設 置之介層洞構成第2介層洞組’該第2介層洞组相對於 I47458-990823.doc 9 1335784 上述外層絕緣基板之表面或該表面上所設置之導體電路 的表面呈推拔形狀; 構成上述第1介層洞組的介層洞具有朝向構成上述第 2介層洞組的介層洞而逐漸縮徑的推拔形狀’構成上述 第2介層洞組的介層洞具有朝向構成上述第丨介層洞組 的介層洞而逐漸縮徑的推拔形狀; 上述介層洞係於上述絕緣基板之各個積層後所形成之 開口内填充鑛膜者;上述㈣絕緣基板或外層絕緣基板 之厚度係10 0 // m以下。 (如申請專利範圍帛i至3項中任一項之多層印刷佈線 板,其中,上述絕緣層或絕緣基板的厚度係5〇Am以 下。 5.如申請專利範圍第!至3項中任一項之多層印刷佈線 板,其中,上述第1介層洞組依與上述第2介層洞組呈 相對向的位置關係而積層。 6·如申請專利範圍第! i 3項中任一項之多層印刷佈線 板,其中,上述第1介層洞組依相對於上述第2介層洞 組朝大致正交於絕緣層或絕緣基板厚度方向的方向偏離 之位置關係而積層。 7. 如申請專利範圍帛i至3項中任一項之多層印刷佈線 板,其中,形成上述第1介層洞組或上述第2介層洞組 的各介層洞,依相互位於大致同一直線上的方式而積 層。 ' 8. 如申請專利範圍帛1至3項中任一項之多層印刷佈線 147458-990823.doc 1335784 二中形成上述第1介層洞组或上述第;2介層洞組 Μ ;1層/1§1 ’依相互朝大致正交於絕緣層或絕緣基板厚 度方向的方向偏離之位置關係而積層。 如申β專利㉒圍第6項之多層印刷佈線板,其中,構成 ^第1 "層洞組或第2介層洞組中任一介層洞組的介 層洞位於上述絕緣基板上之假想正方格子的相對向2 個頂點處’而構成另—介層洞組的介層洞位於上述絕緣 基板上之假想正方格子中,相對向的其们個頂點處。 10.如申請專利範圍第6項之多層㈣佈線板,其中,構成 述第1 "層洞組或第2介層洞組中任一介層洞組的介 層洞位於上述絕緣基板上之假想正方格子的各頂點 處而構成另—介層洞組的介層洞位於上述絕緣基板上 之假想正方格子的中心處。 U.如申請專利範圍第6項之多層印刷佈線板,其中,構成 上述第1介層洞組或第2介層洞組中任一介層洞組的介 層洞’位於上述絕緣基板上之假想三角格子的各頂點 處’而構成另-介層洞組的介層洞位於上述絕緣基板上 之假想二角格子的中心處。 12. 如申請專利範圍第6項之多層印刷佈線板,其中,構成 上述第1介層洞組或第2介層洞組中任一介層洞組的介 層洞’集中配置於上述絕緣基板的既定區域,而構成另 一介層洞组的介層洞配置於絕緣基板中包圍上述既定區 域的周邊區域。 13. 如中請專利範圍第1至3财任-項之多層印刷佈線 147458-990823.doc 1335784 .板,其t,上述各介層洞相對於形成有該介層洞的絕緣 層或絕緣基板之表面,或相對於在絕緣層或絕緣基板表 面上所設置之導體電路的表面,形成具有内角6〇〜9〇度 之推拔的形狀。 H·如申請專利範圍第1至3項中任—項之多層印刷佈線 板’其中’構成上述第1介層洞組與第2介層洞組的介 層洞,形成多層堆疊介層洞(stackedvia)2構造。 15. —種多層印刷佈線板,係將絕緣層與導體層交互積層, 並利用設置於絕緣層巾之介層洞將導體層彼此電性連接 的多層印刷佈線板; 上述絕緣層至少有3層,且上述絕緣層之厚度係刚 # m以下; 上述介層洞由第1介層洞組與第2介層洞組所構成; 上述第1介層洞組由相對於絕緣層厚度方向而朝向多 層印刷佈線板之内㈣2層以上堆疊介層洞所構成之介 層洞所形成; 上述第2介層洞組由相對於絕緣層厚度方向而朝向第 1介層洞組之相反方向具有逐漸縮徑之推拔形狀的介層 洞所形成。 9 16.如申印專利範圍第15項之多層印刷佈線板,其中,上 述絕緣層之厚度係50/zm以下。 147458-990823.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199443 | 2005-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200718323A TW200718323A (en) | 2007-05-01 |
TWI335784B true TWI335784B (zh) | 2011-01-01 |
Family
ID=37637236
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099128529A TW201101955A (en) | 2005-07-07 | 2006-07-07 | Multilayer printed wiring board |
TW095124798A TW200718323A (en) | 2005-07-07 | 2006-07-07 | Multilayered printed wiring board |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099128529A TW201101955A (en) | 2005-07-07 | 2006-07-07 | Multilayer printed wiring board |
Country Status (7)
Country | Link |
---|---|
US (3) | US7834273B2 (zh) |
EP (4) | EP2312924B1 (zh) |
JP (2) | JP5172340B2 (zh) |
KR (1) | KR100987619B1 (zh) |
CN (2) | CN101069458B (zh) |
TW (2) | TW201101955A (zh) |
WO (1) | WO2007007857A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI784939B (zh) * | 2016-03-18 | 2022-12-01 | 美商英特爾公司 | 形成電子總成之方法 |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834273B2 (en) * | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7759582B2 (en) * | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
JPWO2008053833A1 (ja) * | 2006-11-03 | 2010-02-25 | イビデン株式会社 | 多層プリント配線板 |
US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
WO2008112068A1 (en) * | 2007-02-20 | 2008-09-18 | Dynamic Details, Inc. | Multilayer printed wiring boards with copper filled through-holes |
US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
US8440916B2 (en) | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
JP2009200310A (ja) * | 2008-02-22 | 2009-09-03 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
JP2009231596A (ja) * | 2008-03-24 | 2009-10-08 | Fujitsu Ltd | 多層配線板、多層配線板ユニット、および電子機器 |
US8263878B2 (en) * | 2008-03-25 | 2012-09-11 | Ibiden Co., Ltd. | Printed wiring board |
JP5233637B2 (ja) * | 2008-04-02 | 2013-07-10 | 日立金属株式会社 | 多層セラミック基板、及び電子部品 |
DE102008019127B4 (de) * | 2008-04-16 | 2010-12-09 | Epcos Ag | Vielschichtbauelement |
JP5176995B2 (ja) * | 2008-05-14 | 2013-04-03 | 凸版印刷株式会社 | 半導体パッケージ用多層基板の製造方法 |
DE102008035102A1 (de) * | 2008-07-28 | 2010-02-11 | Epcos Ag | Vielschichtbauelement |
CN101686607B (zh) * | 2008-09-22 | 2012-09-26 | 天津普林电路股份有限公司 | 可抑制翘曲的四层电路板 |
TWI468093B (zh) * | 2008-10-31 | 2015-01-01 | Princo Corp | 多層基板之導孔結構及其製造方法 |
US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
US8207453B2 (en) * | 2009-12-17 | 2012-06-26 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
US8528195B2 (en) * | 2010-01-20 | 2013-09-10 | Inventec Corporation | Layout method for electronic components of double-sided surface mount circuit board |
US9230883B1 (en) | 2010-01-20 | 2016-01-05 | Amkor Technology, Inc. | Trace stacking structure and method |
TW201127246A (en) | 2010-01-22 | 2011-08-01 | Ibiden Co Ltd | Flex-rigid wiring board and method for manufacturing the same |
US8541693B2 (en) * | 2010-03-31 | 2013-09-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
CN102404935B (zh) * | 2010-09-13 | 2014-07-02 | 巨擘科技股份有限公司 | 多层导通孔叠层结构 |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US8637968B2 (en) * | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US8736066B2 (en) * | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US8693203B2 (en) | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
KR20120124319A (ko) * | 2011-05-03 | 2012-11-13 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
US8969732B2 (en) * | 2011-09-28 | 2015-03-03 | Ibiden Co., Ltd. | Printed wiring board |
CN103891425B (zh) * | 2011-10-21 | 2017-06-13 | 株式会社村田制作所 | 多层布线基板、探针卡以及多层布线基板的制造方法 |
US9040837B2 (en) * | 2011-12-14 | 2015-05-26 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
WO2013114975A1 (ja) | 2012-01-31 | 2013-08-08 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
WO2013133827A1 (en) | 2012-03-07 | 2013-09-12 | Intel Corporation | Glass clad microelectronic substrate |
KR101332079B1 (ko) * | 2012-03-29 | 2013-11-22 | 삼성전기주식회사 | 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 |
US10096544B2 (en) * | 2012-05-04 | 2018-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor interconnect structure |
CN103517583B (zh) * | 2012-06-27 | 2016-09-28 | 富葵精密组件(深圳)有限公司 | 多层电路板及其制作方法 |
US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
TWI618464B (zh) * | 2012-11-09 | 2018-03-11 | Furukawa Electric Co Ltd | 增層多層基板之製造方法及增層多層基板 |
US9860985B1 (en) | 2012-12-17 | 2018-01-02 | Lockheed Martin Corporation | System and method for improving isolation in high-density laminated printed circuit boards |
TWI519221B (zh) * | 2012-12-26 | 2016-01-21 | 南亞電路板股份有限公司 | 電路板及其製造方法 |
JP2014127623A (ja) | 2012-12-27 | 2014-07-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP2014154800A (ja) * | 2013-02-13 | 2014-08-25 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
CN103369827B (zh) * | 2013-07-18 | 2017-05-17 | 上海华勤通讯技术有限公司 | 印制电路板 |
CN104470211B (zh) * | 2013-09-24 | 2018-02-27 | 深南电路股份有限公司 | Pcb板加工方法及pcb板 |
US9426900B2 (en) * | 2013-11-13 | 2016-08-23 | GlobalFoundries, Inc. | Solder void reduction for component attachment to printed circuit boards |
JP2015115558A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置 |
CN103956342A (zh) * | 2014-04-30 | 2014-07-30 | 惠州市力道电子材料有限公司 | 内含固体金属导热填充物的高导热陶瓷基板及其制备工艺 |
WO2016052284A1 (ja) * | 2014-09-30 | 2016-04-07 | 株式会社村田製作所 | 多層基板 |
US10514134B2 (en) | 2014-12-05 | 2019-12-24 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED tube lamp |
JP2016219452A (ja) * | 2015-05-14 | 2016-12-22 | 富士通株式会社 | 多層基板及び多層基板の製造方法 |
JP2017050391A (ja) * | 2015-09-01 | 2017-03-09 | 株式会社デンソー | 多層基板およびその製造方法 |
KR20170056391A (ko) * | 2015-11-13 | 2017-05-23 | 삼성전기주식회사 | 프론트 엔드 모듈 |
JP2017123459A (ja) * | 2016-01-08 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板 |
WO2017164300A1 (ja) * | 2016-03-24 | 2017-09-28 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
JP6613991B2 (ja) * | 2016-03-30 | 2019-12-04 | 富士通株式会社 | 配線基板の製造方法 |
US10204889B2 (en) * | 2016-11-28 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of forming thereof |
CN106507584A (zh) * | 2016-11-30 | 2017-03-15 | 长沙牧泰莱电路技术有限公司 | 一种复合式电路板及其制作方法 |
KR102381266B1 (ko) * | 2017-03-30 | 2022-03-30 | 삼성전기주식회사 | 인쇄회로기판 |
US10332832B2 (en) * | 2017-08-07 | 2019-06-25 | General Electric Company | Method of manufacturing an electronics package using device-last or device-almost last placement |
WO2019044425A1 (ja) * | 2017-08-30 | 2019-03-07 | 株式会社村田製作所 | 多層基板及びアンテナモジュール |
JP2019079902A (ja) | 2017-10-24 | 2019-05-23 | イビデン株式会社 | プリント配線板 |
JP2019079899A (ja) | 2017-10-24 | 2019-05-23 | イビデン株式会社 | プリント配線板 |
JP2019079900A (ja) | 2017-10-24 | 2019-05-23 | イビデン株式会社 | プリント配線板 |
JP2019079901A (ja) | 2017-10-24 | 2019-05-23 | イビデン株式会社 | プリント配線板 |
JP2019121771A (ja) | 2018-01-11 | 2019-07-22 | イビデン株式会社 | プリント配線板 |
US10615109B2 (en) | 2018-05-10 | 2020-04-07 | Advanced Semiconductor Engineering, Inc. | Substrate, semiconductor device package and method of manufacturing the same |
WO2020027022A1 (ja) * | 2018-07-31 | 2020-02-06 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
US10950463B2 (en) * | 2019-01-31 | 2021-03-16 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Manufacturing trapezoidal through-hole in component carrier material |
DE102019108870A1 (de) * | 2019-04-04 | 2020-10-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Träger mit verkleinerter Durchkontaktierung |
CN112351571B (zh) | 2019-08-06 | 2022-08-16 | 奥特斯(中国)有限公司 | 半柔性部件承载件及其制造方法 |
CN112349676B (zh) | 2019-08-06 | 2022-04-05 | 奥特斯奥地利科技与系统技术有限公司 | 半柔性的部件承载件及其制造方法 |
JP7449660B2 (ja) * | 2019-09-06 | 2024-03-14 | 株式会社村田製作所 | インダクタ部品 |
CN115088394A (zh) * | 2019-12-04 | 2022-09-20 | Lg伊诺特有限公司 | 印刷电路板 |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3471631A (en) * | 1968-04-03 | 1969-10-07 | Us Air Force | Fabrication of microminiature multilayer circuit boards |
JPH0375557A (ja) | 1989-08-18 | 1991-03-29 | Mitsubishi Electric Corp | 超音波探触子 |
US5473120A (en) * | 1992-04-27 | 1995-12-05 | Tokuyama Corporation | Multilayer board and fabrication method thereof |
JP3057924B2 (ja) | 1992-09-22 | 2000-07-04 | 松下電器産業株式会社 | 両面プリント基板およびその製造方法 |
TW232712B (en) | 1993-05-26 | 1994-10-21 | Zaptech Corp | Method for producing steel |
DE69412952T2 (de) * | 1993-09-21 | 1999-05-12 | Matsushita Electric Ind Co Ltd | Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils |
CN1044762C (zh) * | 1993-09-22 | 1999-08-18 | 松下电器产业株式会社 | 印刷电路板及其制造方法 |
CA2137861A1 (en) * | 1994-02-21 | 1995-08-22 | Walter Schmidt | Process for the production of structures |
JPH08116174A (ja) * | 1994-08-25 | 1996-05-07 | Matsushita Electric Ind Co Ltd | 回路形成基板およびその製造方法 |
JP3651027B2 (ja) | 1994-08-29 | 2005-05-25 | 株式会社村田製作所 | 多層配線基板の製造方法 |
JP3290041B2 (ja) * | 1995-02-17 | 2002-06-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 多層プリント基板、多層プリント基板の製造方法 |
JPH09293968A (ja) | 1996-04-25 | 1997-11-11 | Kyocera Corp | 多層配線基板およびその製造方法 |
US6631558B2 (en) * | 1996-06-05 | 2003-10-14 | Laservia Corporation | Blind via laser drilling system |
JP3492467B2 (ja) | 1996-06-20 | 2004-02-03 | イビデン株式会社 | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 |
US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
JP4662391B2 (ja) | 1997-12-29 | 2011-03-30 | イビデン株式会社 | 多層プリント配線板 |
JP2000022337A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Works Ltd | 多層配線板及びその製造方法 |
JP3067021B2 (ja) * | 1998-09-18 | 2000-07-17 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 両面配線基板の製造方法 |
JP3414653B2 (ja) | 1998-10-28 | 2003-06-09 | 松下電器産業株式会社 | 多層基板の製造方法および多層基板 |
JP4040783B2 (ja) | 1999-02-25 | 2008-01-30 | 日立ビアメカニクス株式会社 | プリント基板のブラインドホール形成方法 |
WO2000076281A1 (fr) * | 1999-06-02 | 2000-12-14 | Ibiden Co., Ltd. | Carte a circuit imprime multicouche et procede de fabrication d'une telle carte |
JP3792447B2 (ja) | 1999-08-31 | 2006-07-05 | 京セラ株式会社 | 配線基板およびその製造方法 |
JP2001077497A (ja) | 1999-09-01 | 2001-03-23 | Denso Corp | プリント基板及びその製造方法 |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP4592891B2 (ja) * | 1999-11-26 | 2010-12-08 | イビデン株式会社 | 多層回路基板および半導体装置 |
JP4486196B2 (ja) | 1999-12-08 | 2010-06-23 | イビデン株式会社 | 多層プリント配線板用片面回路基板およびその製造方法 |
JP2002026522A (ja) * | 2000-07-07 | 2002-01-25 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
JP2002026521A (ja) | 2000-07-07 | 2002-01-25 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
JP2002252446A (ja) * | 2001-02-23 | 2002-09-06 | Sony Chem Corp | フレキシブル配線基板の製造方法 |
JP2002314245A (ja) | 2001-04-11 | 2002-10-25 | Ngk Insulators Ltd | コア基板の製造方法及びその製造方法により製造されたコア基板、そのコア基板を用いた複層コア基板の製造方法及び多層積層基板の製造方法 |
JP4683758B2 (ja) * | 2001-04-26 | 2011-05-18 | 京セラ株式会社 | 配線基板の製造方法 |
JP3941433B2 (ja) | 2001-08-08 | 2007-07-04 | 株式会社豊田自動織機 | ビアホールのスミア除去方法 |
JP3807312B2 (ja) * | 2002-01-18 | 2006-08-09 | 富士通株式会社 | プリント基板とその製造方法 |
JP3998984B2 (ja) * | 2002-01-18 | 2007-10-31 | 富士通株式会社 | 回路基板及びその製造方法 |
JP2003229666A (ja) | 2002-02-04 | 2003-08-15 | Ibiden Co Ltd | 配線板の製造方法および配線板 |
TW530377B (en) * | 2002-05-28 | 2003-05-01 | Via Tech Inc | Structure of laminated substrate with high integration and method of production thereof |
US7260890B2 (en) * | 2002-06-26 | 2007-08-28 | Georgia Tech Research Corporation | Methods for fabricating three-dimensional all organic interconnect structures |
JP2004158521A (ja) * | 2002-11-05 | 2004-06-03 | Nec Toppan Circuit Solutions Inc | 多層印刷配線板及びその製造方法並びに半導体装置 |
JP2004356618A (ja) | 2003-03-19 | 2004-12-16 | Ngk Spark Plug Co Ltd | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 |
JP2004356219A (ja) * | 2003-05-27 | 2004-12-16 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2005026406A (ja) * | 2003-07-01 | 2005-01-27 | Matsushita Electric Ind Co Ltd | コンデンサ電極保持配線基板およびその製造方法 |
JP2005072328A (ja) | 2003-08-26 | 2005-03-17 | Kyocera Corp | 多層配線基板 |
US20050085016A1 (en) * | 2003-09-26 | 2005-04-21 | Tessera, Inc. | Structure and method of making capped chips using sacrificial layer |
JP2005183466A (ja) * | 2003-12-16 | 2005-07-07 | Ibiden Co Ltd | 多層プリント配線板 |
US7834273B2 (en) * | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7759582B2 (en) * | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US8101868B2 (en) | 2005-10-14 | 2012-01-24 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
EP1962569A1 (en) | 2005-12-16 | 2008-08-27 | Ibiden Co., Ltd. | Multilayer printed wiring plate, and method for fabricating the same |
US8933556B2 (en) | 2010-01-22 | 2015-01-13 | Ibiden Co., Ltd. | Wiring board |
-
2006
- 2006-07-06 US US11/480,824 patent/US7834273B2/en active Active
- 2006-07-07 CN CN2006800012939A patent/CN101069458B/zh active Active
- 2006-07-07 TW TW099128529A patent/TW201101955A/zh unknown
- 2006-07-07 EP EP11001004A patent/EP2312924B1/en active Active
- 2006-07-07 KR KR1020077011447A patent/KR100987619B1/ko active IP Right Grant
- 2006-07-07 JP JP2007524715A patent/JP5172340B2/ja active Active
- 2006-07-07 EP EP11001002A patent/EP2312922B1/en active Active
- 2006-07-07 EP EP06781086A patent/EP1858307B1/en active Active
- 2006-07-07 CN CN2010101032938A patent/CN101772261B/zh active Active
- 2006-07-07 EP EP11001003A patent/EP2312923B1/en active Active
- 2006-07-07 TW TW095124798A patent/TW200718323A/zh unknown
- 2006-07-07 WO PCT/JP2006/314011 patent/WO2007007857A1/ja active Application Filing
-
2010
- 2010-06-21 US US12/819,805 patent/US8212363B2/en active Active
-
2011
- 2011-09-23 US US13/243,112 patent/US8481424B2/en active Active
-
2012
- 2012-03-16 JP JP2012059654A patent/JP5415580B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI784939B (zh) * | 2016-03-18 | 2022-12-01 | 美商英特爾公司 | 形成電子總成之方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1858307A1 (en) | 2007-11-21 |
EP1858307B1 (en) | 2012-05-16 |
KR100987619B1 (ko) | 2010-10-13 |
EP2312923B1 (en) | 2012-09-12 |
US20100252318A1 (en) | 2010-10-07 |
US20120005889A1 (en) | 2012-01-12 |
EP2312922A1 (en) | 2011-04-20 |
JPWO2007007857A1 (ja) | 2009-01-29 |
JP2012156525A (ja) | 2012-08-16 |
CN101772261B (zh) | 2012-08-29 |
TW201101955A (en) | 2011-01-01 |
KR20070070225A (ko) | 2007-07-03 |
JP5172340B2 (ja) | 2013-03-27 |
US7834273B2 (en) | 2010-11-16 |
EP2312923A1 (en) | 2011-04-20 |
JP5415580B2 (ja) | 2014-02-12 |
US8212363B2 (en) | 2012-07-03 |
EP2312924B1 (en) | 2012-09-12 |
CN101772261A (zh) | 2010-07-07 |
EP2312922B1 (en) | 2012-09-12 |
CN101069458A (zh) | 2007-11-07 |
US8481424B2 (en) | 2013-07-09 |
EP1858307A4 (en) | 2010-08-11 |
TW200718323A (en) | 2007-05-01 |
CN101069458B (zh) | 2010-04-07 |
EP2312924A1 (en) | 2011-04-20 |
WO2007007857A1 (ja) | 2007-01-18 |
US20070096328A1 (en) | 2007-05-03 |
TWI345438B (zh) | 2011-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI335784B (zh) | ||
JP4913053B2 (ja) | 多層プリント配線板 | |
JP5188809B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP4944246B2 (ja) | プリント配線板及びその製造方法 | |
US8966750B2 (en) | Method of manufacturing a multilayered printed wiring board | |
JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
JP2005347391A (ja) | プリント配線板 | |
JP5861400B2 (ja) | 半導体実装部材 | |
JP2001217356A (ja) | 多層回路基板および半導体装置 | |
JP2014063881A (ja) | コアレス配線基板及びその製造方法 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 |