CN105990162B - 金属垫的形成方法 - Google Patents

金属垫的形成方法 Download PDF

Info

Publication number
CN105990162B
CN105990162B CN201510044757.5A CN201510044757A CN105990162B CN 105990162 B CN105990162 B CN 105990162B CN 201510044757 A CN201510044757 A CN 201510044757A CN 105990162 B CN105990162 B CN 105990162B
Authority
CN
China
Prior art keywords
layer
metal
photoresist
alloying
patterned photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510044757.5A
Other languages
English (en)
Other versions
CN105990162A (zh
Inventor
张飞
赵娅俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510044757.5A priority Critical patent/CN105990162B/zh
Publication of CN105990162A publication Critical patent/CN105990162A/zh
Application granted granted Critical
Publication of CN105990162B publication Critical patent/CN105990162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种金属垫的形成方法。该形成方法包括:提供具有半导体前道工艺结构的半导体基底;在半导体基底上形成金属互连层,金属互连层具有顶层金属布线层;在顶层金属布线层上设置金属垫和钝化层;对金属互连层进行合金化处理,其中,在进行合金化步骤的过程中通入氧气以在金属垫的表面形成氧化层。在合金化的过程中通入氧气,从而在金属互连层合金化的过程中在金属垫的表面形成氧化层,所形成的氧化层能够保护其下的金属,避免金属垫中的金属被硅碎屑损伤;而且所通入的氧气不会对合金化过程产生影响,保持了合金化处理所具有的减少金属互连层中各层间的应力使层与层之间形成良好的接触面并降低层与层之间接触电阻的效果。

Description

金属垫的形成方法
技术领域
本申请涉及半导体制造技术领域,具体而言,涉及一种金属垫的形成方法。
背景技术
在半导体制造过程中,完成顶层金属布线层的制作后,还需在顶层金属布线层上制作金属垫,该金属垫通常为铝垫(Al PAD),该金属垫就成为后续封装互连的连接点。
现有技术中金属垫的制作方法有很多种,其中包括金属垫的制作以及其钝化层的制作,以下给出了一种金属垫的制作方法:
首先,提供具有半导体前道工艺结构的半导体基底100,并在半导体基底100上形成图1所示的金属互连层200;在图1所示的金属互连层200的顶层金属布线层201上形成图2所示的金属垫300;形成金属垫300后在顶层的金属布线层201上形成图3所示的钝化层400;形成钝化层400之后对金属互连层200进行合金化处理,使金属互连层200中的金属与半导体基底100的硅形成硅化合金,从而减少金属互连层200中各层间的应力(stress),使层与层之间形成良好的接触面,并且降低层与层接触面之间的电阻。
其中,本领域常用含硅的介质材料作为保护金属垫的钝化物,该钝化物以及硅基半导体基底在芯片切割过程中容易产生硅碎屑,该硅碎屑容易导致金属垫受到污染,引起互连线与金属垫剥离。
发明内容
本申请旨在提供一种金属垫的形成方法,以解决现有技术中硅碎屑造成金属垫污染的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种金属垫的形成方法,包括:提供具有半导体前道工艺结构的半导体基底;在半导体基底上形成金属互连层,金属互连层具有顶层金属布线层;在顶层金属布线层上设置金属垫和钝化层;对金属互连层进行合金化处理,其中,在进行合金化步骤的过程中通入氧气以在金属垫的表面形成氧化层。
进一步地,上述合金化处理包括:向金属垫和钝化层的表面通入氢气、氮气和氧气,对金属互连层进行合金化的同时在金属垫的表面形成氧化层,合金化处理的温度为400~420℃,时间为25~35min。
进一步地,上述金属垫的设置步骤先于钝化层的设置步骤。
进一步地,上述金属垫的设置步骤包括:在顶层金属布线层上沉积金属形成金属层;在金属层远离顶层金属布线层的表面上设置第一光刻胶;对第一光刻胶进行光刻形成第一图形化光刻胶;以第一图形化光刻胶为掩膜对金属层进行刻蚀,形成金属垫;去除第一图形化光刻胶。
进一步地,上述金属包括金属铝和金属铜。
进一步地,去除上述第一图形化光刻胶的过程包括:采用等离子体去胶法去除第一图形化光刻胶的表层;湿法去除剩余的第一图形化光刻胶。
进一步地,上述钝化层的设置步骤包括:在金属垫和裸露的顶层金属布线层上沉积钝化物形成钝化物层;在钝化物层的远离顶层金属布线层的表面上设置第二光刻胶;对第二光刻胶进行光刻形成第二图形化光刻胶;以第二图形化光刻胶为掩膜对钝化物层进行刻蚀,形成钝化层;去除第二图形化光刻胶。
进一步地,上述钝化物层采用低压化学气相沉积法或等离子体增强化学气相沉积法沉积形成。
进一步地,上述钝化物由氮化硅和TEOS组成。
进一步地,去除上述第二图形化光刻胶包括:采用等离子体去胶法去除第二图形化光刻胶的表层;湿法去除剩余的第二图形化光刻胶。
应用本申请的技术方案,在合金化的过程中通入氧气,从而在金属互连层合金化的过程中在金属垫的表面形成氧化层,所形成的氧化层能够保护其下的金属,避免金属垫中的金属被硅碎屑损伤;而且所通入的氧气不会对合金化过程产生影响,保持了合金化处理所具有的减少金属互连层中各层间的应力使层与层之间形成良好的接触面并降低层与层之间接触电阻的效果。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有技术中在半导体基底上形成金属互连层后的剖面结构示意图;
图2示出了在图1所示的金属互连层的顶层金属布线层上形成金属垫后的剖面结构示意图;
图3示出了在图2所示的顶层金属布线层上形成钝化层后的剖面结构示意图;
图4示出了本申请一种实施方式提供的一种金属垫的形成方法的流程示意图;
图5至13示出了实施图4所示各步骤后的芯片剖面结构示意图;其中,
图5示出了一种具有半导体前道工艺结构的半导体基底的剖面结构示意图;
图6示出了在图5所示的半导体基底上形成金属互连层后的剖面结构示意图;
图7示出了在图6所示的顶层金属布线层上形成金属层后的剖面结构示意图;
图8示出了在图7所示的金属层远离顶层金属布线层的表面上设置第一光刻胶,并对第一光刻胶进行光刻形成第一图形化光刻胶后的剖面结构示意图;
图9示出了以图8所示的第一图形化光刻胶为掩膜对金属层进行刻蚀,形成金属垫并去除第一图形化光刻胶后的剖面结构示意图;
图10示出了在图9所示的金属垫和裸露的顶层金属布线层上形成钝化物层后的剖面结构示意图;
图11示出了在图10所示的钝化物层的远离顶层金属布线层的表面上设置第二光刻胶,并对第二光刻胶进行光刻形成第二图形化光刻胶后的剖面结构示意图;
图12示出了以图11所示的第二图形化光刻胶为掩膜对钝化物层进行刻蚀,形成钝化层并去除第二图形化光刻胶后的剖面结构示意图;以及
图13示出了对图12所示的金属互连层进行合金化处理中在金属垫的表面形成氧化层后的剖面结构示意图。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术所介绍的,现有钝化物以及硅基半导体基底100在芯片切割过程中容易产生硅碎屑,该硅碎屑容易导致金属垫300受到污染,引起互连线与金属垫300剥离,为了解决如上所述的硅碎屑造成金属垫300损伤的问题,本申请提出了一种金属垫300的形成方法,图4示出了该形成方法的流程示意图,该形成方法包括:提供具有半导体前道工艺结构的半导体基底100;在半导体基底100上形成金属互连层200,金属互连层200具有顶层金属布线层201;在顶层金属布线层201上设置金属垫300和钝化层400;对金属互连层200进行合金化处理,在进行合金化步骤的过程中通入氧气以在金属垫300的表面形成氧化层500。
采用上述金属垫300的形成方法,在合金化的过程中通入氧气,从而在金属互连层200合金化的过程中在金属垫300的表面形成氧化层500,所形成的氧化层500能够保护其下的金属,避免金属垫300中的金属被硅碎屑损伤;而且所通入的氧气不会对合金化过程产生影响,保持了合金化处理所具有的减少金属互连层200中各层间的应力使层与层之间形成良好的接触面并降低层与层之间接触电阻的效果。
现在,将参照附图更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
首先,提供图5所示的具有半导体前道工艺结构的半导体基底100;图5中未示出半导体前道工艺结构的具体位置和结构,但本申请所指的半导体前道工艺结构与现有技术的半导体前道工艺结构相同,包括本领域技术人员所常规理解的设置在半导体衬底的表面上的栅极结构,设置在半导体基底100的阱区、源极和漏极。
然后,在图5所示的半导体基底100上形成图6所示的金属互连层200,该金属互连层200包括金属布线层和层间介质层202,位于顶层的金属布线层为顶层金属布线层201。
接着,在图6所示的顶层金属布线层201上设置图12所示的金属垫300和钝化层400。
该金属垫300和钝化层400的设置顺序可以为先设置金属垫300后设置钝化层400,或者先设置钝化层400后设置金属垫300,本领域技术人员可以参考现有技术中金属垫300和钝化层400的制作方法实施该步骤,本申请优选金属垫300的设置步骤先于钝化层400的设置步骤。
其中金属垫300的设置步骤包括:在图6所示的顶层金属布线层201上沉积图7所示的金属层300’;然后在图7所示的金属层300’远离顶层金属布线层201的表面上设置第一光刻胶,并对第一光刻胶进行光刻形成图8所示的第一图形化光刻胶601;以图8所示的第一图形化光刻胶601为掩膜对金属层300’进行刻蚀,形成图9所示的金属垫300,接着去除第一图形化光刻胶601。
上述沉积金属的过程可以采用化学气相沉积或物理气相沉积,沉积的条件均可参考现有技术,在此不再赘述。上述沉积的金属可以为铜或铝或者两者的复合,优选同时包含金属铝和金属铜,从而利用金属铜提高金属垫300允许通过的电流密度,改善芯片的速度,又能利用金属铝避免金属铜像介质材料中的扩散。
关于光刻胶材料的去除本领域已经有诸多研究,本申请为了避免在该过程中对其他已形成结构的损伤又能彻底去除光刻胶材料,优选上述去除第一图形化光刻胶601的过程包括:采用等离子体去胶法去除第一图形化光刻胶601的表层;湿法去除剩余的第一图形化光刻胶601。利用等离子体能够将第一图形化光刻胶601的较硬的表层软化去除,并且不会对光刻胶以下结构造成损伤;然后利用湿法去除剩余的光刻胶,其中的湿法所采用的刻蚀液即可选择对光刻胶刻蚀速率较高而对其他材料刻蚀速率较低的材料,从而有效保护了其他结构不受损伤。上述等离子体条件以及湿法去除条件,本领域技术人员可以依据所采用的具体光刻胶材料并参考现有技术进行选择,在此不再赘述。
上述钝化层400的设置步骤包括:在图9所示的金属垫300和裸露的顶层金属布线层201上沉积图10所示的钝化物层400’;在图10所示的钝化物层400’的远离顶层金属布线层201的表面上设置第二光刻胶,并对第二光刻胶进行光刻形成图11所示的第二图形化光刻胶602;以图11所示的第二图形化光刻胶602为掩膜对钝化物层400’进行刻蚀,形成图12所示的钝化层400,并去除第二图形化光刻胶602。
上述钝化物的形成方法也可以采用本领域常规的沉积方法,优选采用低压化学气相沉积法或等离子体增强化学气相沉积法沉积形成,本领域技术人员可以通过沉积条件控制钝化物层的厚度。形成上述钝化物层的钝化物也可以采用本领域常规的绝缘材料,优选采用氮化硅和TEOS作为钝化物的材料。
在完成钝化物的刻蚀之后,去除第二图形化光刻胶602,该去除第二图形化光刻胶602的过程可以参考上述去除第一图形化的过程,比如包括:采用等离子体去胶法去除第二图形化光刻胶602的表层;湿法去除剩余的第二图形化光刻胶602。
在形成金属垫300和钝化层400后,对图12所示的金属互连层200进行合金化处理,在进行合金化步骤的过程中通入氧气以在金属垫300的表面形成图13所示的氧化层500,优选该氧化层500的厚度为
上述合金化处理过程可以采用目前的常规合金化处理装置和工艺来实施,只需要再增加氧气的通入,即向金属垫300和钝化层400的表面通入氢气、氮气和氧气,对金属互连层200进行合金化的同时在金属垫300的表面形成氧化层500,且本领域技术人员可以通过调节合合金化处理的温度、时间以及氢气、氮气和氧气的流量控制合金化和氧化的进程以及氧化层500的厚度。本申请为了保证合金化和氧化的稳定进行,优选上述合金化处理的温度为400~420℃,时间为25~35min。其中,氢气和氮气的总流量与氧气的流量之间的比值根据所形成的氧化层500的厚度进行调整,比如:控制氢气、氮气与氧气的流量之间的比值为1.7:17:1,并控制合金化处理的温度为410℃,时间为30min形成厚度为的氧化层500,如果需要形成厚度更大的氧化层500,可以增加其中氧气的通入量,反之减小氧气的通入量,本领域技术人员可以通过常规试验即可确定通入量的大小对氧化层500厚度的影响,在此不再赘述。
从以上的描述中,可以看出,本申请上述的实施方式实现了如下技术效果:
1)采用上述金属垫的形成方法,在合金化的过程中通入氧气,从而在金属互连层合金化的过程中在金属垫的表面形成氧化层,所形成的氧化层能够保护其下的金属,避免金属垫中的金属被硅碎屑损伤;
2)所通入的氧气不会对合金化过程产生影响,保持了合金化处理所具有的减少金属互连层中各层间的应力使层与层之间形成良好的接触面并降低层与层之间接触电阻的效果。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (10)

1.一种金属垫的形成方法,包括:
提供具有半导体前道工艺结构的半导体基底;
在所述半导体基底上形成金属互连层,所述金属互连层具有顶层金属布线层;
在所述顶层金属布线层上设置金属垫和钝化层;
对所述金属互连层进行合金化处理,其特征在于,在进行所述合金化步骤的过程中通入氧气以在所述金属垫的表面形成氧化层。
2.根据权利要求1所述的形成方法,其特征在于,所述合金化处理包括:
向所述金属垫和钝化层的表面通入氢气、氮气和氧气,对所述金属互连层进行合金化的同时在所述金属垫的表面形成所述氧化层,所述合金化处理的温度为400~420℃,时间为25~35min。
3.根据权利要求1所述的形成方法,其特征在于,所述金属垫的设置步骤先于所述钝化层的设置步骤。
4.根据权利要求3所述的形成方法,其特征在于,所述金属垫的设置步骤包括:
在顶层金属布线层上沉积金属形成金属层;
在所述金属层远离所述顶层金属布线层的表面上设置第一光刻胶;
对所述第一光刻胶进行光刻形成第一图形化光刻胶;
以所述第一图形化光刻胶为掩膜对所述金属层进行刻蚀,形成所述金属垫;
去除所述第一图形化光刻胶。
5.根据权利要求4所述的形成方法,其特征在于,所述金属层的金属包括金属铝和金属铜。
6.根据权利要求4所述的形成方法,其特征在于,去除所述第一图形化光刻胶的过程包括:
采用等离子体去胶法去除所述第一图形化光刻胶的表层;
湿法去除剩余的所述第一图形化光刻胶。
7.根据权利要求3所述的形成方法,其特征在于,所述钝化层的设置步骤包括:
在所述金属垫和裸露的所述顶层金属布线层上沉积钝化物形成钝化物层;
在所述钝化物层的远离所述顶层金属布线层的表面上设置第二光刻胶;
对所述第二光刻胶进行光刻形成第二图形化光刻胶;
以所述第二图形化光刻胶为掩膜对所述钝化物层进行刻蚀,形成所述钝化层;
去除所述第二图形化光刻胶。
8.根据权利要求7所述的形成方法,其特征在于,所述钝化物层采用低压化学气相沉积法或等离子体增强化学气相沉积法沉积形成。
9.根据权利要求7所述的形成方法,其特征在于,所述钝化物由氮化硅和TEOS组成。
10.根据权利要求7所述的形成方法,其特征在于,去除所述第二图形化光刻胶包括:
采用等离子体去胶法去除所述第二图形化光刻胶的表层;
湿法去除剩余的所述第二图形化光刻胶。
CN201510044757.5A 2015-01-28 2015-01-28 金属垫的形成方法 Active CN105990162B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510044757.5A CN105990162B (zh) 2015-01-28 2015-01-28 金属垫的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510044757.5A CN105990162B (zh) 2015-01-28 2015-01-28 金属垫的形成方法

Publications (2)

Publication Number Publication Date
CN105990162A CN105990162A (zh) 2016-10-05
CN105990162B true CN105990162B (zh) 2018-10-23

Family

ID=57036496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510044757.5A Active CN105990162B (zh) 2015-01-28 2015-01-28 金属垫的形成方法

Country Status (1)

Country Link
CN (1) CN105990162B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817515A (zh) * 2017-11-22 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383909B1 (en) * 2000-05-16 2002-05-07 Nec Corporation Semiconductor device with a corrosion resistant bonding pad and manufacturing method therefor
CN101465303A (zh) * 2007-12-21 2009-06-24 华邦电子股份有限公司 焊垫开口的形成方法
CN102024718A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 铝焊盘的制作方法
CN102339749A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 一种金属铝焊垫刻蚀方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383909B1 (en) * 2000-05-16 2002-05-07 Nec Corporation Semiconductor device with a corrosion resistant bonding pad and manufacturing method therefor
CN101465303A (zh) * 2007-12-21 2009-06-24 华邦电子股份有限公司 焊垫开口的形成方法
CN102024718A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 铝焊盘的制作方法
CN102339749A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 一种金属铝焊垫刻蚀方法

Also Published As

Publication number Publication date
CN105990162A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
US8048811B2 (en) Method for patterning a metallization layer by reducing resist strip induced damage of the dielectric material
US9105697B2 (en) Trench formation using rounded hard mask
US20070026670A1 (en) Method of reducing contamination by removing an interlayer dielectric from the substrate edge
JP2003017559A (ja) 半導体ウエハ装置およびその製造方法
US9812390B2 (en) Semiconductor devices including conductive features with capping layers and methods of forming the same
CN107180788A (zh) 元件芯片的制造方法
DE102009015749B3 (de) Erhöhen der Haftung von dielektrischen Zwischenschichtmaterialien von Halbleiterbauelementen durch Unterdrücken der Silizidbildung am Substratrand
JP2007019367A (ja) 半導体装置の製造方法
TW201241917A (en) Passivation layer for semiconductor device packaging
US20030114009A1 (en) Apparatus and method for fabricating semiconductor devices
US6723626B2 (en) Method of manufacturing semiconductor device
CN105990162B (zh) 金属垫的形成方法
TWI705492B (zh) 用於不須氧化一單元及源極線之乾剝蝕之方法
JP3781729B2 (ja) 半導体装置の製造方法
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
US20070128553A1 (en) Method for forming feature definitions
KR101725152B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN111799179B (zh) 半导体器件的形成方法
US7538025B2 (en) Dual damascene process flow for porous low-k materials
US9570345B1 (en) Cobalt resistance recovery by hydrogen anneal
JP2001345324A (ja) 半導体装置の製造方法
JP3603296B2 (ja) 半導体装置の製造方法
KR100555515B1 (ko) 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
KR101098919B1 (ko) 반도체 소자의 제조방법
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant