CN109817515A - 半导体器件的制造方法 - Google Patents

Abstract

一种半导体器件的形成方法，其在基底表面的铜层之上形成图形化光刻胶层之前，通过对铜层的表面进行处理，以在铜层的表面刻意地形成氧化铜，减小了基底的表面反射率。

Description

半导体器件的制造方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制造方法。

背景技术

铜因电阻率低、功耗小、抗电迁移性能好等原因在IC中被广泛采用，例如，其常用作互连线。在某些制程中，在基底上形成铜层之后，利用光刻技术在铜层上方形成图形化光刻胶层。然而，由于铜层的反射率较高，在光刻过程中，会因反射光线和入射光线相干涉，而在光刻胶内部形成驻波效应和多重曝光，导致图形化光刻胶层所形成的图案不符合要求，进而使得后续以该图形化光刻胶层为基础的工艺也不符合要求。

例如，在一种封装制程中，参考图1所示，在整个基底1上形成用作再分布线(Redisdribution Line，简称RDL)的铜层2之后，在铜层2上方形成图形化光刻胶层3，图形化光刻胶层3具有露出铜层2的开口30。然后，参考图2所示，通过电镀的方式在开口30内形成导电凸块(bump)4。接着，参考图3所示，去除图形化光刻胶层3。

然而，经检测发现，参考图4所示，导电凸块4的底部会存在缺角40(即凹坑)，原因在于：结合图3所示，铜层2的反射率较高，在形成图形化光刻胶层3的过程中，光刻胶会出现局部显影不完全，使得开口30的侧壁形成凸包(未图示)，这样一来，在开口30内填充金属形成导电凸块4时，会在对应凸包的位置形成缺角40。

鉴于以上所述，在铜层上方形成图形化光刻胶层时如何减小铜层的反射成为亟待解决的技术问题。

发明内容

本发明要解决的技术问题是：在铜层上方形成图形化光刻胶层时如何减小铜层的反射。

为了解决上述问题，本发明的一个实施例提供了一种半导体器件的形成方法，其包括：提供基底，所述基底的表面形成有铜层；对所述铜层的表面进行处理，以在所述铜层的表面形成氧化铜；在所述氧化铜上形成图形化光刻光层。

可选地，所述处理为在含氧气的氛围中进行氧化。

可选地，所述处理为：在含氧气的炉内进行热氧化或者在室温下的无尘室内静置。

可选地，所述热氧化的温度大于140℃。

可选地，所述热氧化的时间大于180s。

可选地，所述处理为：利用化学试剂对所述铜层进行氧化或者在含氧等离子体的氛围中进行氧化。

可选地，所述氧化铜的厚度为0.3μm至0.5μm。

可选地，所述铜层用作再布线层，所述图形化光刻胶层具有露出所述氧化铜的开口；

所述方法还包括：在所述开口内形成导电凸块，然后去除所述图形化光刻胶层。

可选地，形成所述导电凸块的方法为电镀。

可选地，所述导电凸块的材质为铜，所述电镀所采用的电镀液包括硫酸铜、硫酸、水和添加剂。

可选地，将用于作为所述导电凸块的铜镀于所述铜层之上之前，还包括：将所述基底置于所述电镀液中，利用所述电镀液去除所述开口下方的所述氧化铜。

与现有技术相比，本发明的技术方案具有下述优点：

在基底表面的铜层之上形成图形化光刻胶层之前，通过对铜层的表面进行处理，以在铜层的表面刻意地形成氧化铜，可以减小基底的表面反射率，这样一来，在基底上方形成图形化光刻胶层的光刻过程中，可以减少光刻胶内部形成的驻波效应和多重曝光，使图形化光刻胶层所形成图案更符合设计要求，如此一来，后续以图形化光刻胶层为基础的工艺也更符合设计要求。

进一步地，铜层用作再布线层，图形化光刻胶层具有露出氧化铜的开口，该开口内用于形成导电凸块。由于在基底表面的铜层之上形成图形化光刻胶层之前，基底的表面反射率得以降低，故在光刻过程中避免了光刻胶出现局部显影不完全的问题，使得开口的侧壁较为平坦、不会形成凸包，进而在开口内形成的导电凸包不会在对应凸包的位置形成缺角。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征、方面及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本发明的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：

图1至图4是现有一种封装制程中半导体器件在不同制作阶段的示意图；

图5是本发明的一个实施例中半导体器件的制作流程图；

图6至图11是本发明的一个实施例中半导体器件在不同制作阶段的示意图。

具体实施方式

承上所述，本发明要解决的技术问题是：在铜层上方形成图形化光刻胶层时如何减小铜层的反射。

为了解决该问题，本发明提供了一种改进的半导体器件制造方法，其在基底表面的铜层之上形成图形化光刻胶层之前，通过对铜层的表面进行处理，以在铜层的表面刻意地形成氧化铜，减小了基底的表面反射率。

现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。

此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。

以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。

应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。

图5是本发明的一个实施例中半导体器件的制作流程图，图6至图11是本发明的一个实施例中半导体器件在不同制作阶段的示意图，下面结合图5至图11对本实施例的半导体器件制造方法做详细介绍。

首先，执行图5中的步骤S1，参考图6，提供基底10，基底10的表面形成有铜层20。

在本实施例中，基底10包括半导体衬底和形成在半导体衬底上的若干电路元件和互连结构，其中，所述电路元件可以包括晶体管、二极管、三极管、电容、电阻等，所述互连结构将所述若干电路元件之间电连接，且所述互连结构的顶层金属线与焊盘电连接。铜层20作为再分布线(Redistribution line，简称RDL)，其作为信号线与所述焊盘电连接。

需说明的是，在本发明的技术方案中，对于基底10的结构、铜层20的应用并没有限制要求，因此不应局限于所给实施例。

接着，执行图5中的步骤S2，参考图6至图7，对铜层20的表面S进行处理，以在铜层20的表面形成氧化铜21。氧化铜21的反射率小于铜层20的反射率，因此，通过所述处理步骤，减小了基底10的表面反射率。

一方面，若氧化铜21的厚度太薄，则基底10的表面反射率仍较大，另一方面，若氧化铜21的厚度太厚，则在后续的步骤S4中使得局部区域的氧化铜去除较为困难并影响电镀工艺的进行。综合上述两点，经研究发现，氧化铜21的厚度设置为0.3μm至0.5μm时，能在上述两个方面取得良好的平衡。

在本实施例中，对铜层20的表面S进行处理的步骤为：在含氧气的氛围中对铜层20的表面S进行氧化，使得铜层20的表层被氧化形成氧化铜21。通过氧气氧化的方式，不仅可以很方便简单地在基底10的表面形成氧化铜21，而且工艺成本很低。

进一步地，在本实施例中，对铜层20的表面S进行处理的步骤在含氧气的加热炉内进行，使得铜层20的表面S被热氧化形成氧化铜21。通过热氧化的方式，可以快速形成氧化层21，进而缩短工艺周期。

更进一步地，所述热氧化的温度大于140℃，使得铜层20能够快速被氧化。当然，所述热氧化的温度不能过高，否则在高温条件下可能会对基底10内已形成器件的性能造成不良影响。所述热氧化的时间大于180s，使得铜层20的表层能够充分被氧化为氧化铜，进而最大程度地降低基底10的表面反射率。当然，所述热氧化的时间无需过长，以避免整个铜层20均被氧化为氧化铜，另外，过长的氧化时间对于基底表面反射率的降低作用并不大，反而会增加工艺成本且在后续的步骤S4中使得局部区域的氧化铜去除较为困难并影响电镀工艺的进行。

在本实施例的一变换例中，对铜层20的表面S进行处理的步骤为：将基底10置于室温下的无尘室内静置一段时间，使得基底10上的铜层20在无尘室的空气内被氧化形成氧化铜21。在该实施例的技术方案中，可以无需采用专门的氧化设备来形成氧化铜21，因而降低了成本。

在本实施例的另一变换例中，对铜层20的表面S进行处理的步骤为：利用化学试剂对铜层20的表面S进行氧化。具体地，可以将具有氧化功能的化学试剂滴在铜层20的表面S，使得铜层20的表层被氧化形成氧化铜21。

在本实施例的又一变换例中，对铜层20的表面S进行处理的步骤为：在含氧等离子体的氛围中对铜层20的表面S进行氧化。

需说明的是，在本发明的技术方案中，对铜层20的表面S进行处理的方法并不应局限于所给实施例，只要能刻意地将铜层20的表面S氧化形成氧化铜21即可。

接着，执行图5中的步骤S3，参考图8，在氧化铜21上形成图形化光刻光层30。

在本实施例中，图形化光刻胶层30具有露出氧化铜21的开口31，开口31用于定义导电凸块(参考后续步骤S4)的位置。需说明的是，在本发明的技术方案中，图形化光刻胶层30的用途并没有限制要求，能适用于任何需要在铜层上方形成图形化光刻胶的制程。

承前所述，在前述步骤S2中通过对铜层20的表面S进行处理，并在铜层20的表面形成氧化铜21，使得基底10的表面反射率降低。这样一来，在基底10上方形成图形化光刻胶层30的光刻过程中，减少了光刻胶内部形成的驻波效应和多重曝光，使图形化光刻胶层30所形成图案更符合设计要求，如此一来，后续以图形化光刻胶层30为基础的工艺也更符合设计要求。具体地，本实施例的方案避免了光刻胶出现局部显影不完全的问题，使得开口31的侧壁较为平坦、不会形成凸包。

进一步地，在本实施例中，图形化光刻胶层30采用负性光刻胶。当然，在其它实施例中，根据要形成的图案形状，图形化光刻胶层30也可以采用正性光刻胶。

接着，执行图5中的步骤S4，参考图9至图10，在开口31内形成与铜层20电连接的导电凸块40。半导体器件工作时，外部信号可以施加于导电凸块40之上，该信号通过与导电凸块40电连接的作为信号线的铜层20传递至下方的元件，进而实现各个元件的电学控制。

在本实施例中，导电凸块40的材质为铜，其通过电镀的方法形成。进行该电镀工艺的电镀装置包括盛放有电镀液的电镀槽、铜阳极和电流源，其中，电镀液为硫酸铜、硫酸，水和添加剂的混合溶液。进行电镀时，将电源的正负极分别连接铜阳极、基底10，基底10置于电镀槽内，铜靶材中的铜发生反应并转化为铜离子并在外加电场的作用下向基底10定向移动，到达基底10时，铜离子与铜阳极的电子反应生成铜原子并镀在开口31下方的铜层20上方。

进一步地，将基底10置于电镀槽内之后、实际开始镀铜之前，参考图9所示，会使基底10在电镀槽内静置一段时间，在静置时，电镀液中的硫酸会与暴露于开口31的氧化铜21发生反应，以将开口31下方的氧化铜21去除，即，开口31露出铜层20。这样一来，开始电镀之后，铜能够直接镀在开口31下方的铜层20表面以形成导电凸块40，即导电凸块40与铜层20之间不再夹杂氧化铜而是直接接触，因此，提高了导电凸块40与铜层20之间的电性。

另外，在本实施例的技术方案中，导电凸块40与铜层20之间的氧化铜直接利用用于形成导电凸块40的电镀工艺的电镀液来去除，并未采用额外的专门工艺来去除该氧化铜，因此，简化了制程，降低了成本。

如前所述，由于图形化光刻胶层30内开口31侧壁较为平坦，不会形成凸包，故形成在开口31内的导电凸块40的表面也较为平坦，不会出现与该凸包对应的缺角。

最后，执行图5中的步骤S5，参考图10至图11，去除图形化光刻胶层30，使得导电凸块40突出于基底10的表面。图形化光刻胶层30的去除方法有多种，可以采用湿法刻蚀或灰化工艺来去除。

铜具有易被氧化的特性，故本领域的惯用做法是尽可能的避免铜暴露于大气环境中，或者尽可能的缩短铜暴露于大气环境中的时间。而根据上述分析可知，与该本领域惯用做法相反的是，本发明的技术方案中，在基底表面的铜层之上形成图形化光刻胶层之前，通过对所述铜层的表面进行处理，以在铜层的表面刻意地形成氧化铜，可以减小基底的表面反射率，这样一来，在基底上方形成图形化光刻胶层的光刻过程中，可以减少光刻胶内部形成的驻波效应和多重曝光，使图形化光刻胶层所形成图案更符合设计要求，如此一来，后续以图形化光刻胶层为基础的工艺也更符合设计要求。

至此，已经详细描述了根据本发明实施例的半导体装置及其制造方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。

Claims (11)

1.一种半导体器件的形成方法，其特征在于，包括：

提供基底，所述基底的表面形成有铜层；

对所述铜层的表面进行处理，以在所述铜层的表面形成氧化铜；

在所述氧化铜上形成图形化光刻光层。

2.如权利要求1所述的形成方法，其特征在于，所述处理为在含氧气的氛围中进行氧化。

3.如权利要求2所述的形成方法，其特征在于，所述处理为：在含氧气的炉内进行热氧化或者在室温下的无尘室内静置。

4.如权利要求3所述的形成方法，其特征在于，所述热氧化的温度大于140℃。

5.如权利要求3所述的形成方法，其特征在于，所述热氧化的时间大于180s。

6.如权利要求1所述的形成方法，其特征在于，所述处理为：利用化学试剂对所述铜层进行氧化或者在含氧等离子体的氛围中进行氧化。

7.如权利要求1所述的形成方法，其特征在于，所述氧化铜的厚度为0.3μm至0.5μm。

8.如权利要求1至7任一项所述的形成方法，其特征在于，所述铜层用作再布线层，所述图形化光刻胶层具有露出所述氧化铜的开口；

所述方法还包括：在所述开口内形成导电凸块，然后去除所述图形化光刻胶层。

9.如权利要求8所述的形成方法，其特征在于，形成所述导电凸块的方法为电镀。

10.如权利要求9所述的形成方法，其特征在于，所述导电凸块的材质为铜，所述电镀所采用的电镀液包括硫酸铜、硫酸、水和添加剂。

11.如权利要求10所述的形成方法，其特征在于，将用于作为所述导电凸块的铜镀于所述铜层之上之前，还包括：

将所述基底置于所述电镀液中，并利用所述电镀液去除所述开口下方的所述氧化铜。