CN105914181A - 一种再分布层的制备方法 - Google Patents

一种再分布层的制备方法 Download PDF

Info

Publication number
CN105914181A
CN105914181A CN201610388814.6A CN201610388814A CN105914181A CN 105914181 A CN105914181 A CN 105914181A CN 201610388814 A CN201610388814 A CN 201610388814A CN 105914181 A CN105914181 A CN 105914181A
Authority
CN
China
Prior art keywords
layer
plating
ticu
wafer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610388814.6A
Other languages
English (en)
Inventor
耿菲
孙鹏
徐健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201610388814.6A priority Critical patent/CN105914181A/zh
Publication of CN105914181A publication Critical patent/CN105914181A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明涉及一种再分布层的制备方法，其包括如下步骤：a、提供待进行RDL工艺的晶圆器件体，所述晶圆器件体包括晶圆体以及位于所述晶圆体上的器件层；b、在上述器件层上沉积TiCu层，并在所述TiCu层上设置掩膜层；c、对上述掩膜层进行选择性地掩蔽和刻蚀，以得到贯通掩膜层的刻蚀窗口；d、在上述刻蚀窗口内进行Cu电镀，以得到电镀Cu层；e、在上述电镀Cu层上设置保护层，所述保护层覆盖在电镀Cu层上；f、去除上述的掩膜层，以得到位于TiCu层上的电镀Cu层以及保护层；g、利用上述的电镀Cu层以及保护层对TiCu层进行刻蚀，以得到与器件层匹配连接的布线结构体。

Description

一种再分布层的制备方法
技术领域
本发明涉及一种方法，尤其是一种再分布层的制备方法，属于半导体器件的技术领域。
背景技术
在RDL（重布线层）制备过程中，RDL表面的Cu层会被腐蚀，而Cu层被腐蚀后，会存在如下的问题：1）、在进行自动光学检测时，会将RDL表面的刻蚀痕迹误报为缺陷；2）、RDL表面被刻蚀，会导致整个晶圆上RDL的厚度一致性降低；3）、RDL表面被刻蚀，针对细线条的情况，会出现RDL线条丢失。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种再分布层的制备方法，其工艺步骤简单，能有效避免对Cu层表面的腐蚀，提高RDL厚度的一致性，避免细线条情况的线条丢失以及自动光学检测时的缺陷误报，安全可靠。
按照本发明提供的技术方案，一种再分布层的制备方法，所述再分布层制备方法包括如下步骤：
a、提供待进行RDL工艺的晶圆器件体，所述晶圆器件体包括晶圆体以及位于所述晶圆体上的器件层；
b、在上述器件层上沉积TiCu层，并在所述TiCu层上设置掩膜层；
c、对上述掩膜层进行选择性地掩蔽和刻蚀，以得到贯通掩膜层的刻蚀窗口；
d、在上述刻蚀窗口内进行Cu电镀，以得到电镀Cu层；
e、在上述电镀Cu层上设置保护层，所述保护层覆盖在电镀Cu层上；
f、去除上述的掩膜层，以得到位于TiCu层上的电镀Cu层以及保护层；
g、利用上述的电镀Cu层以及保护层对TiCu层进行刻蚀，以得到与器件层匹配连接的布线结构体。
所述晶圆体包括硅晶圆，所述掩膜层包括光刻胶层。
所述保护层为电镀在电镀Cu层上的Ni层。
本发明的优点：通过在电镀Cu层上电镀Ni层形成保护层，利用保护层的作用，能有效避免在TiCu层刻蚀时，对电镀Cu层表面的腐蚀，同时也能避免电镀Cu层的氧化，工艺步骤简单，提高RDL后晶圆厚度的一致性，避免细线条情况的线条丢失，且也有效避免自动光学检测时的缺陷误报，安全可靠。
附图说明
图1~图8为本发明的具体实施工艺步骤图，其中
图1为本发明晶圆器件体的示意图。
图2为本发明得到TiCu层后的示意图。
图3为本发明得到掩膜层后的示意图。
图4为本发明得到刻蚀窗口后的示意图。
图5为本发明得到电镀Cu层后的示意图。
图6为本发明得到保护层后的示意图。
图7为本发明去除掩膜层后的示意图。
图8为本发明对TiCu层进行刻蚀后的示意图。
附图标记说明：1-晶圆体、2-器件层、3-TiCu层、4-掩膜层、5-刻蚀窗口、6-电镀Cu层以及7-保护层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1~图8所示：为了能有效避免对Cu层的腐蚀，提高RDL厚度的一致性，避免细线条情况的线条丢失，本发明的再分布层制备方法包括如下步骤：
a、提供待进行RDL工艺的晶圆器件体，所述晶圆器件体包括晶圆体1以及位于所述晶圆体1上的器件层2；
如图1所示，晶圆体1可以为硅晶圆，当然也可以为其他半导体材料晶圆，器件层2位于晶圆体1的正面，器件层2的具体结构以及制备工艺均可以根据需要进行选择，具体的过程为本技术领域人员所熟知，此处不再赘述。
b、在上述器件层2上沉积TiCu层3，并在所述TiCu层3上设置掩膜层4；
如图2和图3所示，可以采用本技术常用的工艺条件在器件层2上沉积TiCu层3，掩膜层4可以为光刻胶层，当掩膜层4为光刻胶层时，将光刻胶涂覆在TiCu层3，具体工艺过程为本技术领域人员所熟知，此处不再赘述。
c、对上述掩膜层4进行选择性地掩蔽和刻蚀，以得到贯通掩膜层4的刻蚀窗口5；
如图4所示，当掩膜层4采用光刻胶时，对掩膜层4进行选择性地掩蔽和光刻，得到刻蚀窗口5，所述刻蚀窗口5贯通掩膜层4，以使得对应的TiCu层3裸露，具体得到刻蚀窗口5的工艺过程为本技术领域人员所熟知，此处不再赘述。
d、在上述刻蚀窗口5内进行Cu电镀，以得到电镀Cu层6；
如图5所示，所述电镀Cu层6位于刻蚀窗口5内，电镀Cu层6与裸露的TiCu层3表面直接接触，具体电镀得到电镀Cu层6的工艺条件以及工艺过程为本技术领域人员所熟知，此处不再赘述。
e、在上述电镀Cu层6上设置保护层7，所述保护层7覆盖在电镀Cu层6上；
如图6所示，所述保护层7可以为Ni层，所述Ni层可以通过电镀的方式设置在电镀Cu层6上，具体在电镀Cu层6上电镀Ni层的工艺条件及过程均为本技术领域人员所熟知，此处不再赘述。一般地，电镀Cu层6以及保护层7的高度不大于刻蚀窗口5的深度。
f、去除上述的掩膜层4，以得到位于TiCu层3上的电镀Cu层6以及保护层7；
如图7所示，采用本技术领域常规的工艺步骤能去除掩膜层4，在去除掩膜层4后，电镀Cu层6以及保护层7均支撑在TiCu层3上。
g、利用上述的电镀Cu层6以及保护层7对TiCu层3进行刻蚀，以得到与器件层2匹配连接的布线结构体。
如图8所示，在对TiCu层3进行刻蚀时，支撑电镀Cu层6以及保护层7区域的TiCu层3由于遮挡保留，其余区域的TiCu层3被去除，同时，利用Ni层的保护层7的作用，避免对电镀Cu层6的刻蚀，也能避免电镀Cu层6的氧化；保护层7的存在也不会影响整个再分布层的功能与使用。
本发明通过在电镀Cu层6上电镀Ni层形成保护层7，利用保护层7的作用，能有效避免在TiCu层刻蚀时，对电镀Cu层6表面的腐蚀，同时也能避免电镀Cu层6的氧化，工艺步骤简单，提高刻蚀后RDL厚度的一致性，避免细线条情况的线条丢失，且也有效避免自动光学检测时的缺陷误报，安全可靠。

Claims (3)

1.一种再分布层的制备方法，其特征是，所述再分布层制备方法包括如下步骤：
（a）、提供待进行RDL工艺的晶圆器件体，所述晶圆器件体包括晶圆体（1）以及位于所述晶圆体（1）上的器件层（2）；
（b）、在上述器件层（2）上沉积TiCu层（3），并在所述TiCu层（3）上设置掩膜层（4）；
（c）、对上述掩膜层（4）进行选择性地掩蔽和刻蚀，以得到贯通掩膜层（4）的刻蚀窗口（5）；
（d）、在上述刻蚀窗口（5）内进行Cu电镀，以得到电镀Cu层（6）；
（e）、在上述电镀Cu层（6）上设置保护层（7），所述保护层（7）覆盖在电镀Cu层（6）上；
（f）、去除上述的掩膜层（4），以得到位于TiCu层（3）上的电镀Cu层（6）以及保护层（7）；
（g）、利用上述的电镀Cu层（6）以及保护层（7）对TiCu层（3）进行刻蚀，以得到与器件层（2）匹配连接的布线结构体。
2.根据权利要求1所述的再分布层的制备方法，其特征是：所述晶圆体（1）包括硅晶圆，所述掩膜层（4）包括光刻胶层。
3.根据权利要求1所述的再分布层的制备方法，其特征是：所述保护层（7）为电镀在电镀Cu层（6）上的Ni层。
CN201610388814.6A 2016-06-03 2016-06-03 一种再分布层的制备方法 Pending CN105914181A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610388814.6A CN105914181A (zh) 2016-06-03 2016-06-03 一种再分布层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610388814.6A CN105914181A (zh) 2016-06-03 2016-06-03 一种再分布层的制备方法

Publications (1)

Publication Number Publication Date
CN105914181A true CN105914181A (zh) 2016-08-31

Family

ID=56742147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610388814.6A Pending CN105914181A (zh) 2016-06-03 2016-06-03 一种再分布层的制备方法

Country Status (1)

Country Link
CN (1) CN105914181A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993939A (zh) * 2017-12-06 2018-05-04 上海华力微电子有限公司 改善金属层腐蚀缺陷方法
CN109119343A (zh) * 2017-06-22 2019-01-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109817515A (zh) * 2017-11-22 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825560A (zh) * 2005-12-21 2006-08-30 广辉电子股份有限公司 平面显示基板用铜导线的制备方法
CN104916579A (zh) * 2014-03-13 2015-09-16 台湾积体电路制造股份有限公司 半导体器件结构和制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825560A (zh) * 2005-12-21 2006-08-30 广辉电子股份有限公司 平面显示基板用铜导线的制备方法
CN104916579A (zh) * 2014-03-13 2015-09-16 台湾积体电路制造股份有限公司 半导体器件结构和制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119343A (zh) * 2017-06-22 2019-01-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10643963B2 (en) 2017-06-22 2020-05-05 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor fabrication method thereof
CN109817515A (zh) * 2017-11-22 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN107993939A (zh) * 2017-12-06 2018-05-04 上海华力微电子有限公司 改善金属层腐蚀缺陷方法
CN107993939B (zh) * 2017-12-06 2020-05-01 上海华力微电子有限公司 改善金属层腐蚀缺陷方法

Similar Documents

Publication Publication Date Title
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
US20140252571A1 (en) Wafer-level package mitigated undercut
KR20120128967A (ko) 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
CN105914181A (zh) 一种再分布层的制备方法
US11094776B2 (en) Structure and formation method of semiconductor device with magnetic element covered by polymer material
US8445375B2 (en) Method for manufacturing a semiconductor component
US10580732B2 (en) Semiconductor device
US10115679B1 (en) Trench structure and method
CN105355574B (zh) 镍金凸块的制作方法及镍金凸块组件
US8450049B2 (en) Process for forming an anti-oxidant metal layer on an electronic device
TWM410659U (en) Bump structure
JP5247998B2 (ja) 半導体装置の製造方法
JP2006344848A (ja) レジスト剥離方法およびその装置
KR20040072446A (ko) 반도체 기판의 가장자리 상의 금속막을 선택적으로제거하는 방법
CN102800625A (zh) 内存装置的制造方法
KR100871768B1 (ko) 반도체 소자 및 ｂｏａｃ/ｃｏａ 제조 방법
US8791571B1 (en) System and method for preventing etch arcing during semiconductor processing
US8900987B1 (en) Method for removing bumps from incomplete and defective interposer dies for stacked silicon interconnect technology (SSIT) devices
KR20160016479A (ko) 포토레지스트 박리 방법
CN107346743B (zh) 半导体结构及其制造方法
JP2005093652A (ja) 半導体装置
EP3327762B1 (en) Interconnect structure and manufacturing method thereof
KR20110024628A (ko) 반도체 소자의 금속배선 불량검출을 위한 분석시료 제조방법
US20150084057A1 (en) Method and structure for reducing the propagation of cracks in epitaxial films formed on semiconductor wafers
US8592304B2 (en) Method for filling metal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160831

RJ01 Rejection of invention patent application after publication