CN101359618B - 通孔填充方法、通孔填充结构及通孔制作方法 - Google Patents
通孔填充方法、通孔填充结构及通孔制作方法 Download PDFInfo
- Publication number
- CN101359618B CN101359618B CN2007100446347A CN200710044634A CN101359618B CN 101359618 B CN101359618 B CN 101359618B CN 2007100446347 A CN2007100446347 A CN 2007100446347A CN 200710044634 A CN200710044634 A CN 200710044634A CN 101359618 B CN101359618 B CN 101359618B
- Authority
- CN
- China
- Prior art keywords
- hole
- dusts
- dry film
- filling
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种通孔填充方法，包括，提供表面具有通孔的衬底，在所述衬底表面形成干膜，对所述干膜曝光、显影形成干膜开口，在所述干膜开口处对所述通孔进行填充。本发明还公开了一种通孔填充结构以及通孔制作方法。本发明通孔填充方法、通孔填充结构及通孔制作方法由于解决了现有技术光刻胶填入高深宽比的通孔困难以及曝光能量消耗较大的问题，从而通孔填充的效率得到了提高。
Description
技术领域
本发明涉及封装制程，尤其涉及封装制程中的通孔填充方法、通孔填充结构及通孔制作方法。
背景技术
众所周知，封装技术其实就是一种将芯片打包的技术，这种打包对于芯片来说是必须的。因为芯片必须与外界隔离，以防止由于空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。封装也可以说是安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。简单来说，封装就是将芯片上的接点通过导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，封装技术是集成电路产业中非常关键的一环。
目前，经过多年的发展，封装技术经历了从最初的针脚插入式实装技术到表面贴装技术再到球栅阵列端子BGA(ball grid array)型封装技术再到最新的三维封装技术(3D Package)。其中，三维封装技术又可分为封装叠层的三维封装、芯片叠层的三维封装以及晶圆叠层的三维封装三种类型。三维封装的优点在于可以提高互连线的密度，降低器件外形的总体高度。由于有可能将不同类型的芯片层叠在一起，而又具有较高的互连线密度，因此三维封装技术具有很好的应用前景。在三维系统级封装技术中，硅通孔(TSV，Through-Silicon-Via)电极的连接路径可以缩短至只有一个芯片的厚度，所以能够实现路径最短和集成度最高的互连。通过硅通孔实现互连的系统级集成方案，能够在减少芯片面积的同时缓解互连延迟问题。如果用垂直方向的短互连线来代替二维结构中大量的长互连线，就能够使逻辑电路的性能大大提高。例如，通过将关键路径上的逻辑门放置在多个有源层上，就能够将它们非常紧密地排布起来。也可以将电压和/或性能要求不同的电路放置在不同的层上。
基于硅通孔制造技术的三维封装的关键工艺包括：高深宽比(>5:1)的硅通孔钻蚀，硅通孔绝缘介质及导电材料填充，晶圆的减薄，芯片到芯片、芯片到晶圆或晶圆到晶圆之间的精确对准，低温的粘结性键合方法等。目前硅通孔钻蚀通常采用的是深层反应离子蚀刻(DRIE，Deep Reactive Ion Etch)，当前的深层反应离子蚀刻系统己经足以蚀刻深宽比超过50的深槽硅结构。在例如申请号为00119596.4的中国专利申请中还能发现更多与深层反应离子蚀刻相关的信息。
然而，正是由于蚀刻深宽比超过50，也给后续的硅通孔导电材料的填充工艺带来了挑战。目前，对于硅通孔的导电材料的填充通常在已形成硅通孔的衬底表面形成光刻胶，通过对光刻胶曝光显影，来形成光刻胶开口，然后在光刻胶开口处对于硅通孔进行填充。由于光刻胶一般都是液态的，在已形成硅通孔的衬底表面形成光刻胶的过程中，将光刻胶填充入深宽比较高的深孔比较困难，并且在之后的对于光刻胶的曝光过程中，要对于深孔的光刻胶曝光就需要更多的曝光能量，并且往往曝光精度也会受到影响。
发明内容
本发明提供一种通孔填充方法、通孔填充结构以及通孔制作方法，解决现有技术通孔填充工艺中光刻胶填入困难，并且曝光能量消耗较大的问题。
为解决上述问题，本发明提供了一种通孔填充方法，包括，提供表面具有通孔的衬底，在所述衬底上形成干膜，对于所述干膜曝光、显影形成干膜开口，在所述干膜开口处对于所述通孔进行填充。
本发明还提供了一种通孔填充结构，包括，表面具有通孔的衬底以及所述衬底表面的干膜。
本发明还提供了一种通孔制作方法，包括通孔填充，其中所述通孔填充包括，提供表面具有通孔的衬底，在所述衬底上形成干膜，对于所述干膜曝光、显影形成干膜开口，在所述干膜开口处对于所述通孔进行填充。
可选的，所述干膜的厚度为10至120um。
可选的，所述干膜在真空和低压的环境下在晶片表面形成，所述低压为小于大气压，所述低压为小于200毫托。
可选的，对于所述通孔进行填充采用电镀的方法。
可选的，所述填充材料为铜。
与现有技术相比，上述方案具有以下优点：上述方案通孔填充方法、通孔填充结构及通孔制作方法通过将干膜作为光阻层材料，避免了现有技术采用液体状光刻胶填入深孔困难的问题，并且在对于干膜曝光时，也减少了曝光的能量，因而通孔填充的效率得到了提高。
附图说明
图1是本发明实施例通孔填充方法流程图；
图2至图8是本发明实施例通孔填充方法示意图；
图9是本发明实施例通孔制作方法流程图。
具体实施方式
本发明通孔填充方法、通孔填充结构及通孔制作方法是在通孔填充工艺中形成光阻层的时候选用干膜作为光阻层，并且在真空、低压的环境下形成干膜。
本发明通孔填充方法、通孔填充结构及通孔制作方法通过较佳的实施例来进行详细说明，以使得通孔填充方法及通孔制作方法的描述更加清楚。
参照图1所示，本发明实施例通孔填充方法包括如下步骤，
步骤s1，提供表面具有通孔的衬底；
步骤s2，在所述衬底表面依次形成连接层和籽晶层；
步骤s3，在所述衬底表面形成干膜；
步骤s4，对于所述干膜曝光显影，形成干膜开口；
步骤s5，在所述干膜开口处对于所述通孔填充导电材料；
步骤s6，去除干膜和连接层及籽晶层。
结合图1和图2所示，提供表面具有通孔的衬底10。所述衬底一般为硅衬底。所述通孔就是使用例如深层反应离子蚀刻的方法形成的高深宽比通孔，即通孔的深度与宽度的比值大于5的通孔。所述深层反应离子蚀刻采用的是高密度等离子体，目前诱导式电感耦合等离子(ICP，Inductively CoupledPlasma)蚀刻系统因为可提供高密度等离子及操作上的稳定性，已经成为了深层反应离子蚀刻的较佳选择。
并且，所述通孔的侧壁上还形成有绝缘介质侧壁层11a。由于硅衬底本身也是导电的，所以在通孔内填充导电材料之前需要先形成绝缘介质侧壁层11a以防止在通孔侧壁方向形成电流通路。所述绝缘介质侧壁层11a的厚度为1000至4000埃，例如1000埃、1200埃、1400埃、1600埃、1800埃、2000埃、2200埃、2400埃、2600埃、2800埃、3000埃、3200埃、3400埃、3600埃、3800埃、4000埃。所述绝缘介质侧壁层11a可以为SiO2、SiON、Si3N4中的任何一种，其中较优选的为SiO2。
结合图1和图3所示，在所述衬底表面依次形成连接层12和籽晶层13。所述连接层12的作用是使得通孔的填充导电材料能够与衬底10保持良好的黏接。所述连接层11的厚度为100至1000埃，例如100埃、120埃、140埃、160埃、180埃、200埃、220埃、240埃、260埃、280埃、300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃、500埃、520埃、540埃、560埃、580埃、600埃、620埃、640埃、660埃、680埃、700埃、720埃、740埃、760埃、780埃、800埃、820埃、840埃、860埃、880埃、900埃、920埃、940埃、960埃、980埃、1000埃。所述连接层11采用蒸发或溅射的方法形成，其中较优的方法为溅射。所述连接层11为Ti或TiN，其中较优选的为Ti。Ti和氧化物，例如SiO2有良好的粘连性，因此能够使得填充的导电材料与通孔保持良好的连接，并且，Ti还能够与硅反应形成低阻的TiSix，减小通孔电阻。本实施例中，在连接层11上还会形成一层籽晶层13，所述籽晶层13的作用是为了保证后续填充导电材料填充入通孔的成功率。所述籽晶层13的厚度为1000至4000埃。例如1200埃、1400埃、1600埃、1800埃、2000埃、2200埃、2400埃、2600埃、2800埃、3000埃、3200埃、3400埃、3600埃、3800埃、4000埃。所述籽晶层13的材料与填充导电材料相同。所述籽晶层13采用电镀的方法形成。
结合图1和图4所示，在所述衬底表面形成干膜14。如前所述，液态的光刻胶在填充入高深宽比的通孔中比较困难，并且后续的曝光工艺要使得深孔中的光刻胶也被曝光到所耗费的曝光能量也很大，因此固态的干膜就成为了一个较好的选择。在衬底10表面形成干膜14通常都是在大气压下采用滚轮直接将干膜14在衬底10表面压平即可，但是这样通常都会在干膜14和衬底10的接触面上产生气泡，影响后续工艺。本实施例中形成干膜14是使用真空低压贴膜的方法，即在真空、低压的环境下形成干膜14。所述低压为小于大气压，更进一步所述低压小于200毫托(mt)，例如10mt、40mt、50mt、100mt、120mt、140mt、160mt、180mt。在所述干膜14贴于衬底10表面后，由于深孔内的气压比大气压小，因而在大气压下，干膜14就被紧紧地压在了衬底10表面。并且由于干膜14是在真空的环境下贴于衬底10表面，也避免了干膜14和衬底10的接触面上产生气泡的情况。所述干膜14的厚度为10至120um，例如10um、12.5um、20um、25um、30um、35um、40um、45um、50um、55um、60um、65um、70um、75um、80um、85um、90um、95um、100um、105um、110um、115um、120um，其中较优选的为12.5um。
通过所述步骤，就形成本发明实施例的通孔填充结构，包括表面具有通孔的衬底10，通孔侧壁上的绝缘介质侧壁层11a，衬底10表面的连接层12，连接层12上的籽晶层13以及籽晶层13上的干膜14。
结合图1和图5所示，对于所述干膜14曝光、显影，以形成干膜开口。首先通过掩膜图形定义出开口的形状和大小，然后对于干膜14进行曝光，常采用的光源有例如高压汞灯、等离子束等，经过曝光后，被曝光区域的干膜即开口处的干膜溶化，最后再用显影剂洗去干膜，就能在干膜14上形成开口了。
结合图1和图6所示，在所述干膜开口处对于所述通孔填充导电材料15。所述对于通孔的填充通常都要使得填充导电材料的水平面高出通孔平面3至10um，例如3um、3.5um、4um、4.5um、5um、5.5um、6um、6.5um、7um、7.5um、8um、8.5um、9um、9.5um、10um。所述通孔的填充材料为铜等导电材料，而铜因为电阻率较低作为优选的导电材料。所述对于通孔进行填充采用电镀的方法。以电镀铜的方法举例如下：将所述具有通孔的衬底浸泡于含铜离子的电镀液中，将衬底接于阴极，将电镀液接于阳极，然后在阴极和阳极之间通电，通过电场作用使得电镀液中的铜离子沉积到干膜开口处的通孔中形成铜插塞。
结合图1和图7所示，去除干膜14。在完成了对于通孔的填充之后，就需要去除干膜14。去除干膜14所用的方法一般是采用干法工艺或湿法工艺或干法和湿法工艺相结合的工艺。干法工艺是在高温下通入氧气与干膜发生反应分解光刻胶。而湿法工艺是采用化学试剂洗去光刻胶。本发明实施例采用的方法是使用复合有机溶剂来去除干膜14的湿法工艺。
结合图1和图8所示，在去除了干膜14之后，还需要去除衬底10表面除导电材料15覆盖区域以外的籽晶层13和连接层11。去除籽晶层13和连接层11的方法是采用湿法蚀刻的方法，通过对于衬底10喷洒酸液或将衬底10浸泡于酸液中的方法来去除籽晶层13和连接层11。
参照图9所示，本发明实施例通孔制作方法包括下列步骤，
步骤s10，提供衬底；
步骤s11，在所述衬底表面形成通孔；
步骤s12，在所述衬底表面依次形成连接层和籽晶层；
步骤s13，在所述衬底表面形成干膜；
步骤s14，对于所述干膜曝光、显影，形成干膜开口；
步骤s15，在所述干膜开口处对于所述通孔填充导电材料；
步骤s16，去除干膜和连接层及籽晶层。
参照图9所示，所述衬底通常在其上都已经形成了功能器件。如前所述的，在三维系统级封装技术中，硅通孔电极的连接路径可以缩短至只有一个芯片的厚度，所以能够实现路径最短和集成度最高的互连。因此所述的硅通孔都是在芯片背面的硅衬底中形成的。
结合图9和图2所示，在所述衬底10表面形成通孔。所述通孔一般都为高深宽比的通孔，即通孔的深度与宽度的比值大于5的通孔。形成所述高深宽比通孔通常采用的是深层反应离子蚀刻或激光钻孔，其中较优化的是深层反应离子蚀刻。所述深层反应离子蚀刻采用的是高密度等离子体，目前诱导式电感耦合等离子蚀刻系统因为可提供高密度等离子及操作上的稳定性，已经成为了深层反应离子蚀刻的较佳选择。
并且，所述通孔的侧壁上还形成有绝缘介质侧壁层11a。由于硅衬底本身也是导电的，所以在通孔内填充导电材料之前需要先形成绝缘介质侧壁层11a以防止在通孔侧壁方向形成电流通路。所述绝缘介质侧壁层11a的厚度为1000至4000埃，例如1000埃、1200埃、1400埃、1600埃、1800埃、2000埃、2200埃、2400埃、2600埃、2800埃、3000埃、3200埃、3400埃、3600埃、3800埃、4000埃。所述绝缘介质侧壁层11a可以为SiO2、SiON、Si3N4中的任何一种，其中较优选的为SiO2。
结合图9和图3所示，在所述衬底表面依次形成连接层12和籽晶层13。所述连接层12的作用是使得通孔的填充导电材料能够与衬底10保持良好的黏接。所述连接层11的厚度为100至1000埃，例如100埃、120埃、140埃、160埃、180埃、200埃、220埃、240埃、260埃、280埃、300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃、500埃、520埃、540埃、560埃、580埃、600埃、620埃、640埃、660埃、680埃、700埃、720埃、740埃、760埃、780埃、800埃、820埃、840埃、860埃、880埃、900埃、920埃、940埃、960埃、980埃、1000埃。所述连接层11采用蒸发或溅射的方法形成，其中较优的方法为溅射。所述连接层11为Ti或TiN，其中较优选的为Ti。Ti和氧化物，例如SiO2有良好的粘连性，因此能够使得填充的导电材料与通孔保持良好的连接，并且，Ti还能够与硅反应形成低阻的TiSix，减小通孔电阻。本实施例中，在连接层11上还会形成一层籽晶层13，所述籽晶层13的作用是为了保证后续填充导电材料填充入通孔的成功率。所述籽晶层13的厚度为1000至4000埃。例如1200埃、1400埃、1600埃、1800埃、2000埃、2200埃、2400埃、2600埃、2800埃、3000埃、3200埃、3400埃、3600埃、3800埃、4000埃。所述籽晶层13的材料与填充导电材料相同。所述籽晶层13采用电镀的方法形成。
结合图9和图4所示，在所述衬底表面形成干膜14。如前所述，液态的光刻胶在填充入高深宽比的通孔中比较困难，并且后续的曝光工艺要使得深孔中的光刻胶也被曝光到所耗费的曝光能量也很大，因此固态的干膜就成为了一个较好的选择。在衬底10表面形成干膜14通常都是在大气压下采用滚轮直接将干膜14在衬底10表面压平即可，但是这样通常都会在干膜14和衬底10的接触面上产生气泡，影响后续工艺。本实施例中形成干膜14是使用真空低压贴膜的方法，即在真空、低压的环境下形成干膜14。所述低压为小于大气压，更进一步所述低压小于200毫托(mt)，例如10mt、40mt、50mt、100mt、120mt、140mt、160mt、180mt。在所述干膜14贴于衬底10表面后，由于深孔内的气压比大气压小，因而在大气压下，干膜14就被紧紧地压在了衬底10表面。并且由于干膜14是在真空的环境下贴于衬底10表面，也避免了干膜14和衬底10的接触面上产生气泡的情况。所述干膜14的厚度为10至120um，例如10um、12.5um、20um、25um、30um、35um、40um、45um、50um、55um、60um、65um、70um、75um、80um、85um、90um、95um、100um、105um、110um、115um、120um，其中较优选的为12.5um。
结合图9和图5所示，对于所述干膜14曝光、显影，形成干膜开口。首先通过掩膜图形定义出开口的形状和大小，然后对于干膜14进行曝光，常采用的光源有例如高压汞灯、等离子束等，经过曝光后，被曝光区域的干膜即开口处的干膜溶化，最后再用显影剂洗去干膜，就能在干膜14上形成开口了。
结合图9和图6所示，在所述干膜开口处对于所述通孔填充导电材料15。所述对于通孔的填充通常都要使得填充导电材料的水平面高出通孔平面3至10um，例如3um、3.5um、4um、4.5um、5um、5.5um、6um、6.5um、7um、7.5um、8um、8.5um、9um、9.5um、10um。所述通孔的填充材料为铜等导电材料，而铜因为电阻率较低作为优选的导电材料。所述对于通孔进行填充采用电镀的方法。以电镀铜的方法举例如下：将所述具有通孔的衬底浸泡于含铜离子的电镀液中，将衬底接于阴极，将电镀液接于阳极，然后在阴极和阳极之间通电，通过电场作用使得电镀液中的铜离子沉积到干膜开口处的通孔中形成铜插塞。
结合图9和图7所示，去除干膜14。在完成了对于通孔的填充之后，就需要去除干膜14。去除干膜14所用的方法一般是采用干法工艺或湿法工艺或干法和湿法工艺相结合的工艺。干法工艺是在高温下通入氧气与干膜发生反应分解光刻胶。而湿法工艺是采用化学试剂洗去光刻胶。本发明实施例采用的方法是使用复合有机溶剂来去除干膜14的湿法工艺。
结合图9和图8所示，在去除了干膜14之后，还需要去除衬底10表面除导电材料15覆盖区域以外的籽晶层13和连接层11。去除籽晶层13和连接层11的方法是采用湿法蚀刻的方法，通过对于衬底10喷洒酸液或将衬底10浸泡于酸液中的方法来去除籽晶层13和连接层11。
综上所述，上述方案通孔填充方法、通孔填充结构及通孔制作方法是在通孔填充工艺形成光阻层的时候选用干膜作为光阻层，并且在真空、低压的环境下形成干膜，从而解决了现有技术使用液态光刻胶形成光阻层时，在深孔中填入光刻胶困难，容易产生气泡，并且曝光消耗的能量较高的问题，从而提高了通孔填充的效率。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种通孔填充方法，其特征在于，包括，提供表面具有通孔的半导体衬底，所述通孔的深宽比大于5，在所述衬底表面形成干膜，对于所述干膜曝光、显影形成干膜开口，在所述干膜开口处对于所述通孔进行填充；所述干膜在气压小于200毫托的环境下在衬底表面形成。
2.如权利要求1所述的通孔填充方法，其特征在于，所述干膜的厚度为10至120um。
3.如权利要求1所述的通孔填充方法，其特征在于，在形成干膜之前，在所述衬底表面还依次形成连接层和籽晶层。
4.如权利要求3所述的通孔填充方法，其特征在于，所述连接层为Ti或TiN。
5.如权利要求3所述的通孔填充方法，其特征在于，所述籽晶层采用电镀的方法形成。
6.如权利要求1所述的通孔填充方法，其特征在于，对于所述通孔进行填充采用电镀的方法。
7.如权利要求6所述的通孔填充方法，其特征在于，所述进行填充的材料为铜。
8.一种通孔制作方法，包括通孔填充，其特征在于，所述通孔填充包括，提供表面具有通孔的半导体衬底，所述通孔的深宽比大于5，在所述衬底表面形成干膜，对于所述干膜曝光、显影形成干膜开口，在所述干膜开口处对于所述通孔进行填充；所述干膜在气压小于200毫托的环境下在衬底表面形成。
9.如权利要求8所述的通孔制作方法，其特征在于，所述干膜的厚度为10至120um。
10.如权利要求8所述的通孔制作方法，其特征在于，在形成干膜之前，所述衬底表面还依次形成连接层和籽晶层。
11.如权利要求10所述的通孔制作方法，其特征在于，所述连接层为Ti或TiN。
12.如权利要求10所述的通孔制作方法，其特征在于，所述籽晶层采用电镀的方法形成。
13.如权利要求8所述的通孔制作方法，其特征在于，对于所述通孔进行填充采用电镀的方法。
14.如权利要求13所述的通孔制作方法，其特征在于，所述进行填充的材料为铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100446347A CN101359618B (zh) | 2007-08-05 | 2007-08-05 | 通孔填充方法、通孔填充结构及通孔制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100446347A CN101359618B (zh) | 2007-08-05 | 2007-08-05 | 通孔填充方法、通孔填充结构及通孔制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101359618A CN101359618A (zh) | 2009-02-04 |
| CN101359618B true CN101359618B (zh) | 2011-12-07 |
Family
ID=40332017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100446347A Active CN101359618B (zh) | 2007-08-05 | 2007-08-05 | 通孔填充方法、通孔填充结构及通孔制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101359618B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130042B (zh) * | 2010-12-14 | 2013-06-26 | 北京大学 | 一种通孔互连结构的制作方法 |
| CN103219278A (zh) * | 2012-01-19 | 2013-07-24 | 刘胜 | 硅圆片通孔金属填充工艺 |
| CN103841773B (zh) * | 2012-11-20 | 2017-05-31 | 深南电路有限公司 | 一种电镀盲孔的方法及装置 |
| CN105261590B (zh) * | 2015-10-09 | 2017-11-24 | 张家港市东大工业技术研究院 | 一种填充高深宽比三维玻璃通孔的方法 |
| CN106191862A (zh) * | 2016-07-25 | 2016-12-07 | 中国电子科技集团公司第四十研究所 | 一种在基片上制作实心金属化孔的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737350B1 (en) * | 1998-09-02 | 2004-05-18 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
-
2007
- 2007-08-05 CN CN2007100446347A patent/CN101359618B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737350B1 (en) * | 1998-09-02 | 2004-05-18 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101359618A (zh) | 2009-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7898095B2 (en) | Fiducial scheme adapted for stacked integrated circuits | |
| TWI460798B (zh) | 三維導電元件之非平版印刷生成方法 | |
| CN103500729B (zh) | 硅转接板结构及其圆片级制作方法 | |
| CN101359618B (zh) | 通孔填充方法、通孔填充结构及通孔制作方法 | |
| CN101399195A (zh) | 晶圆背面减薄方法 | |
| JP2007053149A (ja) | 半導体ウエハ及びその製造方法 | |
| US9338900B2 (en) | Interposer substrate and method of fabricating the same | |
| JP2008091852A (ja) | 積層パッケージおよびその製造方法 | |
| US9324580B2 (en) | Process for fabricating a circuit substrate | |
| CN103779351B (zh) | 三维封装结构及其制造方法 | |
| CN112802757B (zh) | 基板制备方法及基板结构、芯片封装方法及芯片封装结构 | |
| CN102738131B (zh) | 半导体模组、封装结构及其封装方法 | |
| CN102479766A (zh) | 半导体装置的制法、基材穿孔制程及其结构 | |
| KR20170109865A (ko) | 인쇄회로기판 및 이를 가지는 반도체 패키지 | |
| CN103299419A (zh) | 由嵌入式迹线限定的导电垫 | |
| CN102148221A (zh) | 电子元件封装体及其制造方法 | |
| CN102945840B (zh) | 半导体芯片封装结构及封装方法 | |
| CN107452769B (zh) | 一种oled微型显示器及其焊盘键合方法 | |
| CN202905706U (zh) | 三维封装结构 | |
| KR101128895B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 제조 방법 | |
| CN112864030B (zh) | 光电探测芯片的封装方法和封装结构 | |
| CN111834317A (zh) | 半导体器件及其制造方法 | |
| US20240030146A1 (en) | Multichip interconnecting packaging structure and manufacturing method thereof | |
| CN111383992B (zh) | 半导体器件的制造方法 | |
| CN214588747U (zh) | 一种板级三维芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |