CN105261590B - 一种填充高深宽比三维玻璃通孔的方法 - Google Patents

一种填充高深宽比三维玻璃通孔的方法 Download PDF

Info

Publication number
CN105261590B
CN105261590B CN201510646164.6A CN201510646164A CN105261590B CN 105261590 B CN105261590 B CN 105261590B CN 201510646164 A CN201510646164 A CN 201510646164A CN 105261590 B CN105261590 B CN 105261590B
Authority
CN
China
Prior art keywords
hole
tgv
wafer
cnt
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510646164.6A
Other languages
English (en)
Other versions
CN105261590A (zh
Inventor
张�成
周健
薛烽
姚瑶
李赛鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHANGJIAGANG DONGDA INDUSTRY TECHNOLOGY RESEARCH INSTITUTE
Southeast University
Original Assignee
ZHANGJIAGANG DONGDA INDUSTRY TECHNOLOGY RESEARCH INSTITUTE
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHANGJIAGANG DONGDA INDUSTRY TECHNOLOGY RESEARCH INSTITUTE, Southeast University filed Critical ZHANGJIAGANG DONGDA INDUSTRY TECHNOLOGY RESEARCH INSTITUTE
Priority to CN201510646164.6A priority Critical patent/CN105261590B/zh
Publication of CN105261590A publication Critical patent/CN105261590A/zh
Application granted granted Critical
Publication of CN105261590B publication Critical patent/CN105261590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明涉及一种填充高深宽比三维玻璃通孔的方法，其一方面是填充材料的创新，采用金属铜与碳纳米管的复合材料作为填充材料，有效提高TGV的导电性能和稳定性，另一方面利用了新颖的填充方法，力图解决传统填充方法中始终存在的缺陷问题。本方法预先在TGV中生长碳纳米管，并利用碳纳米管作为金属铜填充过程的导电通道和沉积位置，利用电迁移现象的特性将通孔两侧的金属铜引入高深宽比的通孔内部，完成TGV结构的导通。

Description

一种填充高深宽比三维玻璃通孔的方法
技术领域
本发明涉及一种用于三维集成电路领域的通孔填充方法，尤其涉及一种利用电迁移特性通过碳纳米管辅助的方式填充高深宽比TGV通孔的方法。
背景技术
TGV技术由TSV(硅通孔)技术引申而来，是制造三维集成电路的关键技术。所谓TSV技术，指的是通过在硅晶圆上加工微纳尺寸的通孔或盲孔，并向其中填充导体(例如Cu)，从而实现芯片与芯片之间、晶圆与晶圆之间的垂直导通的技术。TGV技术将硅晶圆改为玻璃晶圆。TSV/TGV技术是目前三维集成电路(3DIC)产业化道路上亟需解决的关键问题，旨在通过芯片或晶圆之间垂直的连接，将平面化的集成电路转化为立体化的集成电路，从而起到减小芯片所需面积、提高集成电路性能和降低功耗的效果。TGV的制备工艺分为两大部分，一是刻蚀，一是填充。TGV填充方法主要包括了化学气相沉积(CVD)、物理气相沉积(PVD)、化学镀(ElectrolessPlating)和电镀(Electroplating)四种方法，目前使用较多的是化学镀和电镀这两种方法。填充材料一般选择为Cu，主要是因为Cu具有良好的导电性导热性。但Cu作为填充材料有其本身的缺陷。首先，Cu的热膨胀系数是17.5ppm/K，而Si只有2.5ppm/K，所以Cu与Si之间存在较大的热膨胀不匹配，在受热情况下会造成系统内很大的应力；其次，Cu的最大电流密度为107A/cm2，在TGV这种小尺寸系统中，电流密度很大，长期使用会造成系统中产生电迁移和应力迁移，并且Cu的电学性能在小尺寸条件下会受到一定的影响。
CNT是一种管状的碳分子，其结构与石墨的片层结构相同，具有良好的导电性。CNT的轴向尺寸为微米尺度，径向尺寸为纳米尺度，具有极高的长径比，是典型的一维量子材料。CNT的热膨胀系数为0.4ppm/K，相比Cu而言与Si的差距较小，而其最大电流密度＞109A/cm2，说明其在微纳尺寸下有良好的应用前景，加之其良好的导热性，可以作为合适的TGV填充材料。
EM是TGV服役过程中常见的现象，指的是在TGV服役过程中，TGV的上下金属凸点中的金属出现定向迁移的现象。随着服役时间的累积和延长，一侧凸点处的金属将沿着/逆着电流方向(不同金属迁移方向不同)迁移到另一侧凸点处，导致凸点发生消耗，与TGV渐渐脱离，进而最终形成电路短路，影响器件长期使用的可靠性。
目前TGV的填充方法主要包括了化学气相沉积(CVD)、物理气相沉积(PVD)、化学镀(ElectrolessPlating)和电镀(Electroplating)四种方法，使用较多的是化学镀和电镀这两种方法。化学镀与电镀方法相较于CVD和PVD而言填充速率较快，但两者都需要在镀液中完成通孔的填充，并且需要在镀液中加入很多化学助剂。化学助剂通常体系复杂，种类繁多，对人体有一定的危害。化学助剂加入含量的细微差别很可能造成填充效果的较大差异，常常造成填充不满或孔洞较多的情况，因而化学镀和电镀填充的效果不稳定，对质量的控制较为困难。此外，添加助剂使得化学镀和电镀过程的步骤异常繁琐。
发明内容
本发明所要解决的技术问题是：提供一种的填充高深宽比三维玻璃通孔的方法，减少化学助剂的使用，并且避免填充过程中缺陷的出现，并且通过填充材料的复合提高TGV的电学性能。
为解决上述问题，本发明采用的技术方案是：
本发明的有益效果是：首先，本发明采用了CNT与Cu复合材料作为TGV填充的材料，保留了两种材料各自的优势并弥补了互相的劣势，因而能够提高TGV的性能；其次，本方法避免了化学助剂的大量使用，降低了对人体潜在的危害，同时减少了填充后的清洗步骤。最后，针对一般填充方法中通孔内存在孔隙或填充不满的情况，本方法也能够较好的给予解决。CNT的导电特性优异，纵向生长的CNT除了起到导通整个电路的作用外，还能够作为金属铜粒子初始沉积位置。金属铜粒子在通路中会沿着CNT向一侧运动，过程中会以CNT作为初始沉积位置，以类似于枝晶生长的模式围绕CNT逐渐沉积生长。此种生长方式是一种高度方向上的同时生长模式，围绕CNT生长出的金属铜粒子逐渐沉积长大直至彼此接触，填充满整个通孔。本发明中提出的填充方法区别于一般电镀过程。电镀过程中电解质中的金属离子获得电子变为金属单质粒子，逐层的自下而上生长。由于沉积过程中电流和化学助剂等参数的影响，常常会造成通孔内部填充不满的现象，或者填充完毕后金属呈v形，通孔中心有大部分未填充，这两种情况都将极大的影响通孔的导电性能。采用本发明进行通孔的填充，能够避免上述方法中极易出现的问题。电路导通情况下，基板处的金属铜在电流的携带下可以不断的向TGV内迁移，因此本发明能够完成高深宽比(高达20∶1)通孔的填充，远远超出一般化学镀或电镀的水平。
具体实施方式
下面通过具体实施例对本发明所述的一种填充高深宽比三维玻璃通孔的方法作进一步的详细描述。
本发明利用CNT与Cu复合的方式作为TGV的填充材料，一方面保证了TGV的力学性能，同时降低了填充材料与基体晶圆之间热膨胀系数的差距，提高了TGV的可靠性；另一方面提高了填充材料所能承受的最大电流密度，因而能够确保TGV在服役过程中的电学性能可靠性，并且扩展TGV的应用领域。在制备工艺上，利用EM现象中物质粒子随电子迁移的特性，将原先分布于通孔两侧的金属引入到通孔内部，完成通孔的填充。本发明中，利用预先加入的CNT，一是作为通孔内已有的导电物质保证填充过程中电流的导通，另一方面是作为金属铜在通孔内部填充时的初始沉积场所，因而保证了后续填充过程中不易造成孔洞等缺陷，确保样品的质量。整个过程中不需要化学添加剂的参与，方法安全可靠。
实施例1：
步骤1，通过粘结剂将玻璃晶圆与操作杆相连，对玻璃晶圆进行机械减薄处理并抛光至300μm；
步骤2，对步骤1处理好的晶圆均匀涂覆20μm的SU-8光刻胶，在85℃真空条件下软烘1min，将特定形状的掩膜版与光刻胶进行对准，用248nm波段的紫外线透过掩膜版对光刻胶曝光1min，随后在120℃真空条件下后烘1min；
步骤3，对上述处理后的晶圆进行湿法刻蚀，选用浓度为49％的HF溶液作为刻蚀液，在25℃条件下腐蚀7min，获得10μm孔径，高度50μm的盲孔；
步骤4，将上述湿法刻蚀获得的盲孔取出溶液，用去离子水冲洗消除晶圆和盲孔表面残余的离子，并在保护气氛下(N2)放入120℃的干燥箱内干燥30min；
步骤5，在获得的TGV盲孔中沉积金属Fe，将样品放入气氛炉中，通入Ar/C2H2/H2混合反应气体，流速分别为160/30/60sccm。加热至800℃反应30分钟，在TSV/TGV的孔内获得CNT。
步骤6，对上述获得的含有CNT的TGV样品背面进行减薄处理直至获得TGV通孔，随后将通孔两侧与金属Cu基板连接。完成后将金属接入电路，检测电路是否能够导通；
步骤7，向上述检测后的电路施加电流1.0A、温度270℃的条件，电流方向自下而上，则利用电迁移作用，底部铜基板中的Cu将向含有CNT的TGV通孔填充，经过100min的不断沉积直至通孔被填满。
步骤8，将填充完毕的晶圆与两侧的金属基板分离，即可获得所需要的TGV通孔。
实施例2：
步骤1，通过粘结剂将玻璃晶圆与操作杆相连，对晶圆进行机械减薄和抛光处理至400μm；
步骤2，对步骤1处理好的晶圆在其表面低压化学气相沉积250nm的多晶硅薄层作为掩膜层，随后在120℃真空条件下后烘1min；
步骤3，对上述处理后的晶圆采用湿法刻蚀进行处理，选用49％HF溶液作为主要刻蚀液，与37％HCl溶液以体积比10∶1复配，在25℃条件下经过15min的腐蚀，获得孔径10μm，高度100μm的盲孔；
步骤4，将上述湿法刻蚀获得的盲孔取出溶液，用去离子水冲洗消除表面残余的离子，并在保护气氛下(N2)放入120℃的干燥箱内干燥30min；
步骤5，在获得的TGV盲孔中沉积金属Fe，将样品放入气氛炉中，通入Ar/C2H2/H2混合反应气体，流速分别为160/30/60sccm。加热至800℃反应30分钟，在TGV的孔内获得CNT。
步骤6，对上述获得的含有CNT的TGV样品背面进行减薄处理直至获得TSV/TGV通孔，随后将通孔两侧与金属Cu基板连接。完成后将金属接入电路，检测电路是否能够导通；
步骤7，向上述检测后的电路施加电流1.5A、温度270℃的条件，电流方向自下而上，则利用电迁移作用底侧Cu基板中的Cu将向含有CNT的TGV通孔内填充，经过300min不断沉积直至通孔被填满。
步骤8，将填充完毕的晶圆与两侧的金属基板分离，即可获得所需要的TGV通孔。
实施例3：
步骤1，通过粘结剂将玻璃晶圆与操作杆相连，对晶圆进行机械减薄处理并抛光至500μm；
步骤2，对步骤1处理好的晶圆，首先在其表面沉积60nm的Cr薄层，随后在Cr上沉积1μm的金薄层，以条带状排列，带间间距为5μm左右。在85℃真空条件下软烘1min，随后在120℃真空条件下后烘1min；
步骤3，对上述处理后的晶圆采用湿法刻蚀进行处理，选用浓度为49％HF溶液与37％HCl溶液按照体积比10∶0.5复配作为刻蚀液，在25℃条件下经过15min的腐蚀，获得孔径5μm，高度100μm的盲孔；
步骤4，将上述湿法刻蚀获得的盲孔取出溶液，用去离子水冲洗消除表面残余的离子，并在保护气氛下(Ar)放入120℃的干燥箱内干燥30min；
步骤5，在获得的TGV盲孔中沉积金属Fe，将样品放入气氛炉中，通入Ar/C2H2/H2混合反应气体，流速分别为160/30/60sccm。加热至800℃反应30分钟，在TGV的孔内获得CNT。
步骤6，对上述获得的含有CNT的TGV样品背面进行减薄处理直至获得TGV通孔，随后将通孔两侧与金属Cu基板连接。完成后将金属接入电路，检测电路是否能够导通；
步骤7，向上述检测后的电路施加电流1.5A、温度300℃的条件，电流方向自上而下，则利用电迁移作用，顶部Cu基板中的Cu将向含有CNT的TGV通孔内填充，经过150min不断沉积直至通孔被填满。
步骤8，将填充完毕的晶圆与两侧的金属基板分离，即可获得所需要的TGV通孔。
实施例4：
步骤1，通过粘结剂将玻璃晶圆与操作杆相连，对晶圆进行机械减薄并抛光处理至200μm；
步骤2，对步骤1处理好的晶圆，采用等离子体加强型化学气相沉积法在其表面沉积500nm的多晶硅薄层，随后对其进行400℃退火4小时，；
步骤3，对上述处理后的晶圆采用湿法刻蚀进行处理，选用浓度为49％HF溶液和37％HCl溶液按照体积比10∶1.5作为刻蚀液，在25℃下经过4min的腐蚀，获得孔径2μm，高度30μm的盲孔；
步骤4，将上述湿法刻蚀获得的盲孔取出溶液，用去离子水冲洗消除表面残余的离子，并在保护气氛下(Ar)放入120℃的干燥箱内干燥30min；
步骤5，在获得的TGV盲孔中沉积金属Fe，将样品放入气氛炉中，通入Ar/C2H2/H2混合反应气体，流速分别为160/30/60sccm。加热至800℃反应30分钟，在TGV的孔内获得CNT。
步骤6，对上述获得的含有CNT的TGV样品背面进行减薄处理直至获得TGV通孔，随后将通孔两侧与金属Cu基板连接。完成后将金属接入电路，检测电路是否能够导通；
步骤7，向上述检测后的电路施加电流180mA、温度270℃的条件，电流方向自上而下，则利用电迁移作用，顶部Cu基板中的Cu将向含有CNT的TGV通孔内填充，经过60min不断沉积直至通孔被填满。
步骤8，将填充完毕的晶圆与两侧的金属基板分离，即可获得所需要的TSV/TGV通孔。
上述的实施例仅例示性说明本发明创造的原理及其功效，以及部分运用的实施例，而非用于限制本发明；应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (3)

1.一种填充高深宽比三维玻璃通孔的方法，其特征在于：利用电迁移的特性通过预先生长碳纳米管作为导电和沉积辅助的方式向高深宽比的通孔内部填充铜，达到TGV结构导通的目的，具体的实施步骤如下：
步骤1，通过粘结剂将玻璃晶圆与操作杆相连，对晶圆进行机械减薄和抛光处理达到200～500μm厚度；
步骤2，将步骤1处理好的晶圆与操作杆分离，在晶圆表面进行刻蚀前必要的预处理步骤，形成掩膜层；
步骤3，对上述处理后的晶圆进行湿法刻蚀处理，选用浓度为49％HF溶液作为刻蚀液，在室温下刻蚀3～20min，获得孔径2～10μm、高度30～100μm的盲孔；
步骤4，将上述湿法刻蚀获得的盲孔取出溶液，用去离子水冲洗，消除晶圆和盲孔表面残余的离子，并放入120℃的含有保护气氛的干燥箱内进行干燥处理30分钟；
步骤5，在获得的TGV盲孔中沉积催化金属Fe，将样品放入气氛炉中，通入Ar/C2H2/H2混合反应气体，流速分别为160/30/60sccm，加热至800℃反应30分钟，在TSV/TGV的孔内获得CNT；
步骤6，对上述获得的含有CNT的TGV样品背面进行减薄处理直至获得TGV通孔，随后将通孔两侧与金属Cu基板连接，完成后将金属接入电路，检测电路是否能够导通；
步骤7，向上述检测后导通的电路施加电流300～1500mA，温度270～300℃，利用电迁移作用向含有CNT的TGV通孔内引入金属铜，经过60～300min的不断沉积直至通孔被填满；
步骤8，将填充完毕的晶圆与两侧的金属基板分离，即可获得所需要的高深宽比的TGV通孔。
2.如权利要求1所述的一种填充高深宽比三维玻璃通孔的方法，其特征在于：所述的晶圆表面进行刻蚀前必要的预处理步骤，形成掩膜层的方法为：沉积光刻胶、沉积多晶硅、或者沉积Cr/Au复合层。
3.如权利要求1所述的一种填充高深宽比三维玻璃通孔的方法，其特征在于：步骤3中的刻蚀液还包括37％浓度的HCl溶液，所述HF溶液与HCl溶液的体积比在10:0.5～10:1.5范围内。
CN201510646164.6A 2015-10-09 2015-10-09 一种填充高深宽比三维玻璃通孔的方法 Active CN105261590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510646164.6A CN105261590B (zh) 2015-10-09 2015-10-09 一种填充高深宽比三维玻璃通孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510646164.6A CN105261590B (zh) 2015-10-09 2015-10-09 一种填充高深宽比三维玻璃通孔的方法

Publications (2)

Publication Number Publication Date
CN105261590A CN105261590A (zh) 2016-01-20
CN105261590B true CN105261590B (zh) 2017-11-24

Family

ID=55101212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510646164.6A Active CN105261590B (zh) 2015-10-09 2015-10-09 一种填充高深宽比三维玻璃通孔的方法

Country Status (1)

Country Link
CN (1) CN105261590B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109955A (zh) * 2017-12-13 2018-06-01 华中科技大学 一种用于填充垂直硅通孔tsv的复合材料及其填充方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359618A (zh) * 2007-08-05 2009-02-04 中芯国际集成电路制造(上海)有限公司 通孔填充方法、通孔填充结构及通孔制作方法
CN102683308A (zh) * 2011-03-11 2012-09-19 中国科学院微电子研究所 穿硅通孔结构及其形成方法
CN104347492A (zh) * 2013-08-09 2015-02-11 上海微电子装备有限公司 具有高深宽比的通孔结构及多晶片互联的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869515B2 (en) * 2001-03-30 2005-03-22 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
US7101792B2 (en) * 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
US8492901B2 (en) * 2009-11-06 2013-07-23 International Business Machines Corporation Metal oxide semiconductor (MOS)-compatible high-aspect ratio through-wafer vias and low-stress configuration thereof
US8791009B2 (en) * 2011-06-07 2014-07-29 International Business Machines Corporation Method of forming a through-silicon via utilizing a metal contact pad in a back-end-of-line wiring level to fill the through-silicon via

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359618A (zh) * 2007-08-05 2009-02-04 中芯国际集成电路制造(上海)有限公司 通孔填充方法、通孔填充结构及通孔制作方法
CN102683308A (zh) * 2011-03-11 2012-09-19 中国科学院微电子研究所 穿硅通孔结构及其形成方法
CN104347492A (zh) * 2013-08-09 2015-02-11 上海微电子装备有限公司 具有高深宽比的通孔结构及多晶片互联的制造方法

Also Published As

Publication number Publication date
CN105261590A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
US9105696B1 (en) Method of coating surface of substrate hole with layer of reduced graphene oxide
CN102931057B (zh) 一种基于栅介质结构的石墨烯场效应器件及其制备方法
TW200425331A (en) Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma
CN108190830A (zh) 一种高深宽比金刚石微纳米结构的制作方法
US20150064496A1 (en) Single crystal copper, manufacturing method thereof and substrate comprising the same
CN109023459A (zh) 一种双层多尺度强化沸腾的表面结构及其制备方法
KR101243635B1 (ko) 기판의 제조방법 및 이를 이용한 전자소자의 제조방법
CN103345979A (zh) 一种石墨烯导电薄膜的制备方法
CN103928524B (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
CN105261590B (zh) 一种填充高深宽比三维玻璃通孔的方法
CN103943512A (zh) 一种降低石墨烯与电极接触电阻的方法
CN109136842A (zh) 石墨烯薄膜及其制备方法
CN103311104B (zh) 一种石墨烯的制备方法
CN103193396B (zh) 一种石墨烯与还原氧化石墨烯复合薄膜的制备方法
CN102881651A (zh) 一种改善碳纳米管互连电特性的方法
WO2024093022A1 (zh) 一种基于半加成工艺的精细线路板及其制备方法、表面处理方法和应用
JPWO2014185301A1 (ja) 搭載装置およびその製造方法
CN110429030A (zh) 纳米栅及纳米栅器件的制备方法
CN105836733A (zh) 一种改善非金属衬底上直接生长的石墨烯质量的方法
CN102751179B (zh) 一种制备石墨烯器件的方法
CN106024586B (zh) 一种碳化硅表面清洁方法
KR102266249B1 (ko) 모판, 마스크 및 마스크의 제조방법
CN108735892A (zh) 一种霍尔元件及其制备方法
CN107342221A (zh) 一种SiC基GaN晶体的深孔刻蚀方法
CN104979276B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant