TWI460798B - 三維導電元件之非平版印刷生成方法 - Google Patents

三維導電元件之非平版印刷生成方法 Download PDF

Info

Publication number
TWI460798B
TWI460798B TW99140225A TW99140225A TWI460798B TW I460798 B TWI460798 B TW I460798B TW 99140225 A TW99140225 A TW 99140225A TW 99140225 A TW99140225 A TW 99140225A TW I460798 B TWI460798 B TW I460798B
Authority
TW
Taiwan
Prior art keywords
inclined surface
substrate
conductive element
assembly
sacrificial layer
Prior art date
Application number
TW99140225A
Other languages
English (en)
Other versions
TW201205692A (en
Inventor
Vage Oganesian
Belgacem Haba
Ilyas Mohammed
Craig Mitchell
Piyush Savalia
Original Assignee
Tessera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera Inc filed Critical Tessera Inc
Publication of TW201205692A publication Critical patent/TW201205692A/zh
Application granted granted Critical
Publication of TWI460798B publication Critical patent/TWI460798B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)

Description

三維導電元件之非平版印刷生成方法
本發明係關於微電子器件之封裝，尤其半導體器件之封裝。
微電子器件一般包含由半導體材料(諸如矽或砷化鎵)製成之薄板，通常被稱為晶粒或半導體晶片。半導體晶片通常被提供為個別、預封裝之單元形式。一些單元設計中，半導體晶片被安裝至基板或晶片載體，該基板或晶片載體又安裝於電路板(諸如印刷電路板)上。
在半導體晶片之第一面(例如前表面)中製造主動式電路(active circuitry)。為有助於與主動式電路之電連接，晶片在同一面上具備有結合襯墊。結合襯墊通常以規則陣列形式，圍繞晶粒邊緣或在許多記憶體器件中在晶粒中心處安置。結合襯墊一般由導電金屬(諸如銅或鋁)製成，約0.5 μm厚。結合襯墊可包括單層或多層金屬。結合襯墊之大小將隨器件類型而變化，但通常在一側上尺寸將為數十至數百微米。
使用矽穿孔(「TSV」)連接結合襯墊與半導體晶片之與第一面相對的第二面(例如後表面)。習知通孔包括穿透半導體晶片之孔洞及經由該孔洞自第一面延伸至第二面之導電材料。結合襯墊可電連接至通孔以允許結合襯墊與半導體晶片第二面上之導電元件之間的通信。
當前沿基板中形成之習知通孔或溝槽之壁電鍍導電跡線的方法主要包括照相平版印刷法。當同時沿彼此不平行之多個表面形成導電跡線時，照相平版印刷法效率低且不精確。開發可顧及基板表面變化的適用於照相平版印刷法之遮罩或再定位及再定向基板以容納其不同朝向之表面較為繁瑣。
在晶片之任何實體配置中，大小均為重要考慮因素。隨著攜帶型電子器件之快速發展，對晶片具有更緊湊之實體配置的需要變得更加強烈。僅僅作為實例，通常稱為「智慧型手機」之器件合併蜂巢式電話與強大資料處理器、記憶體及輔助器件(諸如全球定位系統接收器)、電子照相機及區域網路連接以及高解析度顯示器及相關影像處理晶片之功能。該等器件可提供諸如完全的網際網路連接、娛樂(包括全解析度視訊)、導航、電子銀行等之功能，均為袖珍器件。複雜攜帶型器件需要將許多晶片封裝入小空間中。此外，一些晶片具有許多輸入及輸出連接，通常稱為「I/O」。此等I/O必須與其他晶片之I/O相互連接。互連應較短且應具有低阻抗以最小化信號傳播延遲。形成互連之組件應不會極大地增加總成大小。類似需要出現於其他應用中，例如，在資料伺服器中，諸如在用於網際網路搜尋引擎之資料伺服器中。舉例而言，提供複雜晶片之間許多短的低阻抗互連之結構能增加搜尋引擎之頻寬且降低其功率消耗。
儘管在半導體通孔形成及互連以及電鍍技術方面已取得進展，但仍可作出進一步的改良。
本發明之第一態樣為一種在一基板上形成一導電元件之方法。該方法包括以下步驟：(a)提供一包括一基板之總成，該基板具有一正面、一遠離該正面之背面、及一自該背面朝向該正面延伸之傾斜表面，該基板至少在該傾斜表面處包括一介電材料區域，該總成包括一覆蓋該介電區域之犧牲層；(b)藉由用非照相平版印刷方法移除該犧牲層之一部分而至少在該犧牲層中形成一凹槽，該凹槽至少沿該傾斜表面延伸；及(c)形成一具有至少部分由該凹槽界定之橫截面尺寸的導電元件。
根據該第一態樣之某些實施例，該導電元件可包括在第一方向上沿介電區域及在第二方向上沿介電區域延伸之長度，第二方向橫向於第一方向。步驟(b)可包括藉由移除直接位於犧牲層之一部分之下的至少一部分介電區域而在介電區域中形成凹槽。基板可包括位於介電區域之下的第二區域且步驟(b)可進一步包括移除介電區域至多達至介電區域在第二區域上之厚度之一半的深度。第二區域可基本上由單晶半導體材料構成，且介電區域可包括一層與第二區域之傾斜表面輪廓一致的介電材料。基板可為其中安置有微電子器件的微電子元件，微電子元件在正面具有至少一個導電襯墊，導電元件電連接至該至少一個襯墊。步驟(c)可進一步包括形成在微電子元件背面處暴露之接觸點，導電元件電連接該至少一個導電襯墊與該至少一個接觸點。導電元件可與或可不與凹槽表面一致。導電元件可至少部分地嵌入介電區域中之凹槽內。導電元件可自介電區域中之凹槽內延伸至高於介電區域之暴露表面的高度。
步驟(c)可包括形成一覆蓋犧牲層及介電區域之暴露部分的觸媒層，且接著在存在該觸媒層之區域上有選擇地沈積金屬以形成導電元件。該方法可進一步包括自總成移除犧牲層之步驟，藉此亦移除安置於犧牲層上之觸媒層。可在沈積金屬之前進行移除犧牲層之步驟以便不在傾斜表面的先前由上面形成有觸媒層之一部分犧牲層佔據之區域上沈積金屬。可在至少部分地沈積金屬之後進行移除犧牲層之步驟。可在部分地沈積金屬之後進行移除犧牲層之步驟，且步驟(c)可進一步包括在移除犧牲層之步驟後在已部分沈積之金屬上有選擇地沈積金屬。
步驟(b)可包括形成至少一個其他凹槽，且步驟(c)可包括形成具有至少部分由至少一個其他凹槽界定之橫截面尺寸的導電元件。基板可包括在正面處暴露之導電襯墊及在背面處暴露之接觸點，該導電元件各電連接該導電襯墊與該接觸點以便該導電元件在其之間提供並行電連接。基板可包括在正面處暴露之導電襯墊及在背面處暴露之接觸點，其中經由導電元件之並行電連接降低該導電襯墊與該接觸點之間的阻抗。
至少一部分傾斜表面可為平坦的且步驟(b)可包括在至少覆蓋該平坦部分之犧牲層中形成凹槽。至少一部分傾斜表面可為非平坦的且步驟(b)可包括在至少覆蓋非平坦部分之犧牲層中形成凹槽。至少一部分傾斜表面可包括一凹形部分且步驟(b)可包括在至少覆蓋該凹形部分之犧牲層中形成凹槽。傾斜表面可被界定為圍繞一軸之旋轉曲面。步驟(b)可包括圍繞該旋轉曲面上之軸以螺旋形成法形成凹槽。傾斜表面可包括第一傾斜表面及遠離第一傾斜表面延伸之第二傾斜表面，其中第一傾斜表面及第二傾斜表面具有不同斜率，其界定第一傾斜表面與第二傾斜表面之間的邊界處之斜率的步進變化，且步驟(b)可包括形成凹槽以便其沿第一傾斜表面及第二傾斜表面延伸。非照相平版印刷方法可包括以下的至少一種：將雷射至少引向傾斜表面來切除部分犧牲層、機械研磨或噴砂處理。形成凹槽之步驟可包括：定位一金屬模板以覆蓋犧牲層，該金屬模板具有至少一個開口；及藉由噴砂處理移除經由該至少一個開口暴露之部分犧牲層。形成凹槽之步驟可包括藉由機械研磨移除一部分犧牲層。
本發明之第二態樣為一種在一基板上形成一導電元件之方法。該方法包括以下步驟：提供一具有正面及遠離正面之背面的基板；形成自該基板之該背面延伸至該正面的至少一個開口；用介電材料填充該至少一個開口以形成一介電層；形成一覆蓋該介電層之犧牲層；藉由非照相平版印刷方法移除犧牲層及介電層各自的至少一部分以在該開口內形成沿頂面與正面之間的方向延伸之孔；至少在該孔內部表面上形成一觸媒層；及藉由在該觸媒層上有選擇地沈積金屬來形成一導電元件，以便該導電元件延伸至少部分地穿過該基板中之至少一個開口。
根據該第二態樣之某些實施例，該方法可進一步包括在至少部分地沈積金屬後移除犧牲層之步驟，藉此亦移除安置於犧牲層上之觸媒層。導電元件可連接基板之正面與背面。導電元件可與或可不與基板中之該至少一個開口之輪廓一致。非照相平版印刷方法可包括以下的至少一種：將雷射至少引向傾斜表面來切除部分犧牲層、機械研磨或噴砂處理。移除步驟可包括：定位一金屬模板以覆蓋犧牲層，該金屬模板具有至少一個開口；及藉由噴砂處理移除經由該至少一個開口暴露之部分犧牲層。移除步驟可包括藉由機械研磨移除犧牲層及介電層各自的至少一部分。
本發明之第三態樣為一種總成，其包括一基板，該基板具有第一平坦表面、遠離該第一平坦表面之第二平坦表面、及一自該第一平坦表面朝向該第二平坦表面延伸之傾斜表面，該基板至少在該基板之傾斜表面處包括一介電材料區域；沿該介電區域之至少在該傾斜表面處暴露之表面延伸的細長凹槽，該凹槽具有一基底；及一具有至少部分由該凹槽界定之橫截面尺寸且自該凹槽之基底延伸至高於該介電區域之該表面之高度的導電元件，該導電元件沿該介電區域之該表面的一長度大於該高度，該導電元件至少部分地嵌入該凹槽中；其中在該導電元件之整個長度上，該導電元件距離該傾斜表面之高度至少實質上相同。
根據該第三態樣之某些實施例，至少一部分傾斜表面可為平坦的，且導電元件可沿平坦部分延伸。至少一部分傾斜表面可為非平坦的，且導電元件可沿非平坦部分延伸。至少一部分傾斜表面可被界定為圍繞一軸之旋轉曲面且導電元件可沿該旋轉曲面延伸。可圍繞該旋轉曲面上之軸以螺旋形成法形成凹槽。至少一部分傾斜表面可包括凹形部分，且導電元件可沿該凹形部分延伸。凹槽可自傾斜表面上之至少一第一點延伸至傾斜表面上之至少一第二點，凹槽沿參照介電區域之表面具有一長度的非直線路徑安置，該非直線路徑之長度大於參照介電區域在第一點與第二點之間的表面之直線距離。
導電元件之長度可在第一方向上沿介電區域及在第二方向上沿介電區域延伸，第二方向橫向於第一方向。凹槽可自傾斜表面上之第一點延伸至傾斜表面上之第二點，凹槽沿具有大於沿介電區域在第一點與第二點之間的表面之最短距離的長度的路徑安置。導電元件可部分地嵌入介電區域之凹槽內。凹槽之基底可安置在至多介電區域之一半厚度的深度處。
凹槽可為第一凹槽且導電元件可為第一導電元件，且總成可進一步包括：沿介電區域之至少在傾斜表面處暴露之表面延伸的第二細長凹槽，該第二凹槽具有一基底；及具有至少部分由該第二凹槽界定之橫截面尺寸且自該第二凹槽之該基底延伸至高於該介電區域之該表面之第二高度的第二導電元件，該第二導電元件沿該介電區域之該表面具有一長度，其大於第二高度；其中在第二導電元件之整個長度上，第二導電元件距離傾斜表面之第二高度至少實質上相同。
基板可包括在正面處暴露之導電襯墊及在背面處暴露之接觸點，第一導電元件及第二導電元件各自電連接該導電襯墊與該接觸點，以便第一導電元件及第二導電元件在其之間提供並行電連接。基板可包括在正面處暴露之導電襯墊及在背面處暴露之接觸點，其中經由第一導電元件及第二導電元件之並行電連接降低導電襯墊與接觸點之間的阻抗。
總成可進一步包括自第二平坦表面延伸穿過基板之導電通孔，其中導電元件一端連接至該導電通孔且自其沿傾斜表面朝向第一平坦表面延伸。總成可進一步包括在第二平坦表面處暴露且覆蓋該導電通孔之導電襯墊。導電元件可在基板之第一平坦表面上延伸且一端可電連接至覆蓋第一平坦表面之端子。傾斜表面可包括第一傾斜表面及延伸遠離該第一傾斜表面之第二傾斜表面，其中第一傾斜表面及第二傾斜表面具有不同斜率，其界定第一傾斜表面與第二傾斜表面之間的邊界處之斜率之步進變化，且凹槽沿第一傾斜表面及第二傾斜表面延伸。
基板可為其中安置有微電子器件的微電子元件，該微電子元件在正面具有至少一個導電襯墊，導電元件電連接至該至少一個襯墊。接觸點可在該微電子元件之背面處被暴露，導電元件電連接該至少一個導電襯墊與該至少一個接觸點。導電元件可與或可不與凹槽表面一致。
基板可包括基本上由單晶半導體材料構成之第二區域，介電區域覆蓋該第二區域，其中凹槽在沿該第二區域表面之方向上延伸。基板可基本上由介電材料構成。基板可包括基本上由導電材料構成之第二區域，介電區域覆蓋該第二區域，其中凹槽在沿該第二區域表面之方向上延伸。
本發明之第四態樣為一種系統，其包括如上所述之總成及一或多個電連接至該總成之其他電子組件。根據該第四態樣之某些實施例，該系統可進一步包括一外殼，該總成及及該等其他電子組件係安裝至該外殼。
本發明之其他態樣提供合併有符合本發明之前述態樣之微電子結構、符合本發明之前述態樣之複合晶片、或該兩者以及其他電子器件之系統。舉例而言，系統可安置於單一外殼中，該外殼可為攜帶型外殼。與可比較之習知系統相比，符合本發明之該種態樣中之較佳實施例的系統可較為緊湊。
如本揭示案中使用，陳述某一導電元件「在」一介電元件之一表面「處被暴露」表明該導電元件可與自該介電元件外部在與該介電元件之該表面垂直的方向上朝向該介電元件之該表面移動的理論點接觸。因此，在介電元件之表面處暴露之端子或其他導電元件可自該表面突出；可與該表面齊平；或可相對於該表面呈凹形且經由介電質中之孔洞或凹陷暴露。
本文中將根據圖6所示之半導體元件90之第一實施例的構造方法來對其進行描述。圖1中展示一種總成80，其具有基板10，該基板10具有背面12及正面14。該基板通常基本上由單晶半導體材料(諸如矽、矽與另一種材料之合金、一或多種III-V族半導體化合物(諸如尤其為砷化鎵)或一或多種II-VI族半導體化合物)構成。在一個特定實施例中，該基板可為絕緣體上矽型基板，其包括內埋氧化物(「BOX」)層，其分隔正面14處之主動式半導體器件層與背面12處之主體半導體區域。傾斜表面16自背面12朝向正面14延伸，且溝槽表面17自傾斜表面16延伸。本文中將背面12、傾斜表面16及溝槽表面17統稱為下表面13。如下文參考圖6至圖8進一步描述，溝槽表面17可為溝槽內之內表面，其被界定為溝槽表面17、表面16及另一傾斜表面或遠離溝槽表面17朝向後表面12延伸之其他表面。前表面14與溝槽表面17之間的半導體元件之厚度42通常小於200微米且可能顯著更小，亦即僅數微米或數十微米。
在圖1至圖6所示之實施例中，傾斜表面16形成下表面13中之溝槽的一部分，不過僅圖示部分溝槽，應注意，圖1至圖6中以一種組態展示基板10，以達成描述以下建構總成80之方法的目的，不過總成80及基板10之其他組態亦可利用本發明來實現且將在下文中有更全面之描述。舉例而言，基板10可包括關於垂直軸對稱或不對稱之溝槽，或基板10可包括截頭圓錐形或圓柱形孔洞。
如圖1所示，提供覆蓋至少傾斜表面16處之下表面13的介電材料區域18，且犧牲層20覆蓋該介電區域18之頂面19。儘管介電區域18及犧牲層20各自之輪廓有變化，但其各自之厚度通常沿下表面13實質上恆定不變。犧牲層通常為聚合材料且通常具有暴露表面25，該暴露表面25與上面提供該暴露表面的介電區域18之頂面19之輪廓一致。犧牲層可諸如藉由噴塗、旋塗、浸漬或其他方法而施加至介電區域之覆蓋總成之下表面13的表面19。在一個特定實施例中，犧牲層可藉由化學方法，諸如藉由使用蝕刻劑來移除。在一個實施例中，可藉由剝離移除犧牲層。如圖2至圖5所示，至少在犧牲層20中形成凹槽22且其亦可稍微延伸至介電區域18之厚度之中。凹槽22沿傾斜表面16延伸且亦可沿一部分背面12、一部分溝槽表面17或其兩者延伸。可經由使用引向總成80之下表面13處的雷射70形成凹槽22。雷射70切除或以其他方式移除一部分犧牲層20，且亦可移除與該一部分犧牲層20對準之一部分介電區域18。凹槽22之橫截面通常呈現為矩形，但可有意地或由於使用雷射70之約束而形成其他橫截面。當形成於介電區域18中時，凹槽22之部分經安置與犧牲層20中形成之凹槽對準，以便使介電區域中之凹槽通常形成於雷射切除穿過犧牲層之整個厚度所處的位置中。如例如在基板10之表面17與介電區域18之頂面19之間量測，凹槽22在介電區域18中之深度通常不到介電區域18之厚度44的約一半。在一個實例中，介電區域之厚度可在0.5微米與幾十微米之間的範圍內。
如圖4所示，形成覆蓋犧牲層20及介電區域18之暴露部分的觸媒層26。觸媒層26通常為金屬粒子薄層，該等金屬粒子可催化後續金屬沈積過程，例如用於在觸媒層26上電鍍金屬層之後續水性沈積過程。在一個實例中，觸媒層可包括鉑粒子。在一個實例中，觸媒層可藉由提供含有觸媒粒子之液體至犧牲層20之暴露表面，例如藉由在含有觸媒粒子之槽中浸漬基板來形成。觸媒層26通常在犧牲層20、介電區域18處及凹槽22中均勻地覆蓋總成80，但實質上不「填充」凹槽22。接著，經由金屬沈積過程在凹槽22中形成導電元件24，如圖6所示。
在一個實施例中，如圖5所示，自總成80移除犧牲層20，藉此亦移除安置於犧牲層20上之觸媒層26。因此，在移除犧牲層20後，僅在凹槽22中安置有觸媒層26。接著可在該觸媒層上有選擇地沈積種子層，且可繼續該過程，伴隨沈積一或多個金屬層(其可包括黏著層、障壁金屬層及原生金屬層中之任一者或全部)，以產生導電元件24，如圖6所示。通常，藉由電鍍沈積該種子層、黏著層、障壁金屬層或原生金屬層。如圖6所示，導電元件24之橫截面尺寸(亦即寬度41)及該導電元件在凹槽之基底23上之高度或厚度43至少部分由凹槽22(亦即由凹槽22之相應橫截面尺寸46、48)界定(圖5)。因此，導電元件24可具有與凹槽22之內表面一致且至少部分地嵌入介電區域18中之凹槽22內的輪廓。在一個實施例中，如圖6所示，導電元件24可自介電區域18中之凹槽22內延伸至高於介電區域18之頂面19的高度。
在上述實施例之一個變體中，可在沈積組成導電元件24之一或多個金屬層後移除犧牲層20。舉例而言，在一個實施例中，可在沈積在沈積原生金屬層之前提供的種子層、黏著層、障壁金屬層或其他金屬層中之任一者或全部之後移除犧牲層20。在此情況下，可以「掀離(lift-off)」法，諸如藉由蝕刻、剝離或其他方法，自介電區域移除犧牲層。接著，在移除犧牲層20後，可繼續金屬沈積，伴隨沈積一或多個後續金屬層(包括原生金屬層)，以形成導電元件24。
圖6展示一旦自總成80移除犧牲層20且完全形成導電元件24後產生之結構90。結構90包括具有傾斜表面16之基板10、覆蓋基板10之下表面13之介電區域18、形成於介電區域18中且至少在傾斜表面18處暴露之凹槽22、及安置於凹槽22中之導電元件24。如上所述，凹槽22至少部分地界定導電元件24之橫截面尺寸41、43，該導電元件24可自凹槽22之基底23(圖3)延伸至高於介電區域18之頂面19的高度。導電元件24之長度方向通常沿著介電區域18之頂面19延伸，該長度延伸方向橫向於其橫截面。在一個實施例中，在導電元件24之整個該長度上，導電元件24距離傾斜表面16之高度至少實質上相同。
以上實施例之變體可用於形成導電元件沿基本上由介電材料構成之基板的傾斜表面或其他表面延伸之結構。在該變體中，圖1所示之總成可包括介電區域替代半導體基板10及介電層18。該介電區域通常包括一或多種介電材料，尤其諸如任何形式之二氧化矽、矽之其他介電化合物、或其他無機介電材料，諸如陶瓷材料。接著，可應用上文關於圖2至圖6描述之過程來形成具有沿介電區域18之表面延伸之導電元件24的結構。
一種總成之第二實施例展示於圖7及圖8中。總成190包括與上文所述類似之組件，亦即具有背面112及正面114之基板110。基板110可為半導體元件，諸如其中可包括微電子器件，諸如在與正面114相鄰之微電子器件區域160中。在基板110中形成溝槽128且其各由自背面112朝向正面114延伸之溝槽表面117及傾斜表面116界定。溝槽128延伸穿過在背面112與正面114之間量測之基板110的大半個厚度，且通孔121自溝槽128內延伸至背面112處之接觸點155。如圖7至圖8所示，溝槽128經安置與基板110之圍緣176相鄰且可在與其平行之方向上延伸。
可替代性地以覆蓋個別通孔121之孔洞形式，或以在各個別基板110之一列或數列結合襯墊上延伸之通道形式，或以延長包括複數個基板110之晶圓之長度的通道形式提供溝槽128。如圖7中進一步展示，總成190包括蓋170，其可諸如經由正面114與該蓋之間的黏著劑或其他材料172安裝於器件區域160上。在操作中，該蓋可至少部分透過與操作微電子器件160相關之輻射的波長或頻率。舉例而言，微電子器件可包括影像感測器，在此情況下，蓋170可至少部分透過欲由該影像感測器接收之光或其他輻射的波長。在一個實例中，該蓋可由光學透明材料製成，諸如玻璃、石英或聚合材料。對於其他類型之微電子器件，諸如微機電系統(「MEM」)器件、表面聲波(「SAW」)過濾器及加速計，例如在密封空腔內操作之器件，總成可為密封的，諸如藉由使用在總成190之周邊周圍延伸的金屬連續層174來達成，該金屬藉由介電材料層176與基板110絕緣。黏著劑通常具有絕緣功能。如圖7中特定說明，黏著劑172可與微電子基板之導電襯墊150對準，以便使個別導電襯墊150互相絕緣。
如圖8所示，複數條導電跡線124a、124b、124c、124d、124e、124f、124g及124h沿傾斜表面116延伸且電連接正面114處之導電襯墊150與背面112處之接觸點155。
可以與上文關於圖1至圖6描述之實施例中形成導電元件相同之方式形成導電跡線。圖7至圖8中之導電元件可呈現多種定向。舉例而言，導電元件124a及124f相對於傾斜表面116為非線性的。導電跡線124b相對於正面114與背面112之間的方向沿對角線定向。導電元件124c及124g之長度在第一方向上沿介電區域118及在第二方向上沿介電區域118延伸，第二方向橫向於第一方向。導電元件124c及124g由彼此連接之線性區段構成。導電跡線124a-h展示本發明之導電跡線可具有之許多定向中的一些定向。能夠在建立導電跡線期間採用雷射使得有可能以有效及合算的方式製成該等定向。
此外，使用雷射替代照相平版印刷法來形成導電跡線可允許更容易地改變跡線之佈局。藉由本發明之方法，改變佈局可能僅需要改變控制雷射之移動的電腦程式，因為雷射之移動決定著導電跡線124a-h之形狀及尺寸。此與建立及檢驗用於藉由照相平版印刷法形成跡線之光罩所需的時間及費用形成對比。
第二實施例之替代形式展示於圖9之平面圖中，其中總成190'包括安置於基板110'之中間部分中的溝槽128'。溝槽128'由傾斜表面116'及溝槽表面117'界定，且包括通孔121'。連接至通孔121'之導電元件124'沿溝槽之內表面延伸遠離通孔，如上文關於圖7至圖8描述。在一個實例中，半導體元件190'可為包括動態隨機存取記憶體(「DRAM」)之積體電路晶片，亦即DRAM晶片。
第三實施例之總成290展示於圖10及圖11中。總成290可包括與上文所述類似之組件，亦即具有背面212及正面214之基板210。基板210進一步包括自背面212朝向正面214延伸之傾斜表面216。提供至少覆蓋傾斜表面216之介電區域218。導電區域至少覆蓋背面212及傾斜表面216。通孔221可自溝槽228內延伸至背面212處之接觸點255，在圖10及圖11之實例中通孔221由導電材料填充。導電跡線224可沿傾斜表面216延伸且電連接正面214處之導電襯墊250與背面212處之接觸點255。導電元件224可自個別通孔221沿傾斜表面216向上延伸，傾斜表面216可由若干個通孔共用。多條導電跡線224可在襯墊250與接觸點255之間延伸且可沿不同傾斜表面216延伸。就此而言，可以與上文所述實質上相同之方式建構基板210，包括形成沿兩個或兩個以上不同傾斜表面216延伸之凹槽。
在圖10及圖11所示之第三實施例的替代形式中，圖11A展示包括基板210'之半導體元件290'，基板210'具有正面214'、背面212'(未圖示)、及傾斜表面216a、216b、216c及216d。傾斜表面216a及216c各自背面212'延伸且分別在中間面230a及230b處終止，中間面230a及230b又分別在傾斜表面216b及216d處終止。可相對於背面212'與正面214'之間的基板210'之高度以或不以與傾斜表面216a及216c相同之角度或斜率安置傾斜表面216b及216d，從而界定傾斜表面216a與216b之間及傾斜表面216c與216d之間潛在的步進變化。中間面230a及230b經展示為各別傾斜表面216a-d之間的邊界，且較佳為平坦的且與正面214'平行，但其亦可相對於正面214'成一角度。在替代性實施例中，可能不存在中間面230a及230b，以至於顯示不同斜率之各別傾斜表面216a-d可直接自彼此延伸。
如在本文中所描述之多個實施例中發現，傾斜表面可呈現許多定向。傾斜表面可為平坦或非平坦的。如圖12及圖13所示，非平坦傾斜表面可被界定為圍繞一軸之旋轉曲面。圖12展示第四實施例之總成390，其包括與上文所述類似之組件。基板310(諸如上述基板)可具有第一面312、與第一面312相對之第二面314及傾斜表面316，該傾斜表面由圍繞一軸之旋轉曲面界定。第一面或第二面均可為基板之正面。可在傾斜表面316上以螺旋形成法圍繞界定該旋轉曲面之軸形成導電元件324(諸如上文參考圖1至圖6描述之導電元件)。
圖13展示具有與上文所述類似之組件的總成490之第五實施例。基板410包括背面412、正面414、及具有傾斜表面416之開口。如圖12所示，在一個實例中，該傾斜表面亦可由圍繞一軸之旋轉曲面界定。該開口可具有自傾斜表面416延伸之內表面432。如圖13所示，兩個導電通孔434a及434b在表面432與正面414之間延伸。如上文關於圖1至圖6所述形成的導電元件424a及424b經展示為自背面412沿傾斜表面416及表面432延伸且分別連接至通孔434a及434b。各導電元件424a及424b分別電連接至覆蓋背面412之端子或接觸點455a及455b。第三導電元件424c電連接至通孔434a及接觸點455a，且與導電元件424a並行延伸。導電元件424a及424c之並行性質使通孔434a與455a之間的阻抗降低至當僅存在一個該種導電元件424a或424c時所將有之阻抗的約一半。導電襯墊450a及450b安置於正面414上，分別覆蓋通孔434a及434b。
如圖13所示，形成自緊鄰背面412之傾斜表面上之至少一第一點延伸至緊鄰表面432之傾斜表面上之至少一第二點的導電元件424a。沿參照傾斜表面416(且更準確而言，安置於其上之介電區域418)之表面具有一長度的非直線路徑安置導電元件424a，以至於該非直線路徑之長度大於參照介電區域418在第一點與第二點之間的表面以虛線436表示之直線距離。以虛線436表示之直線距離亦為沿介電區域418介於第一點與第二點之間的最短距離。
可藉由諸如已在與本案同日申請且同在申請中、共同讓渡之題為「MICROELECTRONIC ELEMENTS HAVING METALLIC PADS OVERLYING VIAS」、「MICROELECTRONIC ELEMENTS WITH REAR CONTACTS CONNECTED WITH VIA FIRST OR VIA MIDDLE STRUCTURES」、「METHOD OF FORMING SEMICONDUCTOR ELEMENTS USING MICRO-ABRASIVE PARTICLE STREAM」、「ACTIVE CHIP ON CARRIER OR LAMINATED CHIP HAVING MICROELECTRONIC ELEMENT EMBEDDED THEREIN」及「MICROELECTRONIC ELEMENTS WITH POST-ASSEMBLY PLANARIZATION」的美國專利申請案中相當詳細地揭示及在美國專利申請公開案第20080246136號中公開之方法形成通孔及通孔導體，該等文獻之揭示內容以引用的方式併入本文中。
在替代性實施例中，非平坦傾斜表面可至少部分呈凹形，如圖14所示，該圖展示具有凹形傾斜表面516之半導體元件590之第六實施例。本發明之範疇當然包括傾斜表面之許多其他組態，但咸信上述表面可滿足本發明之目的。
在本發明之某些實施例中，基板基本上由單晶半導體材料構成，且覆蓋基板之介電區域包括與基板之傾斜表面之輪廓一致的介電材料層。在替代性實施例中，基板可基本上由介電材料構成，或可包括基本上由導電材料構成之區域及覆蓋該導電材料區域之介電區域。
關於圖15至圖20描述本發明之另一種在基板上形成導電元件之方法。基板610包括背面612及正面614。形成自背面612延伸至正面614之開口638，且用介電材料填充開口638而形成介電層618。導電襯墊650可覆蓋正面614處之開口638。
形成覆蓋介電層618之犧牲層620，如圖16所示。接著，較佳藉由雷射切除犧牲層620及介電層618各自的至少一部分，以在開口638內形成孔640且移除犧牲層620在背面612處圍繞孔640之環形部分。孔640在背面612與正面614之間的方向上延伸。孔可延伸穿過基板610到達正面614，或可經組態而朝向正面614延伸到任何長度處但不到達正面614。接著，在介電層618之暴露部分(至少包括孔640之內表面)上安置觸媒層626(如圖18所示)，如上文所描述(圖1至圖6)。接著，藉由在觸媒層626上有選擇地沈積金屬來形成導電元件624，以便導電元件624延伸至少部分地穿過基板610中之開口638。如圖19及圖20所示，導電元件624較佳自基板之正面614延伸至背面612，且沿介電層618在背面612處之表面652徑向延伸。
可建構包括一個以上開口638之其他實施例。此外，該方法可包括在一或多個金屬沈積過程(亦即如上所述沈積種子層、黏著層或障壁金屬層中之一或多者)之後移除犧牲層620之步驟，藉此亦移除安置於犧牲層620上之觸媒層626。如圖17所示，導電元件624連接基板610之正面614與背面612且與開口638之輪廓一致。或者，導電元件可為在介電層618之表面652處暴露之經填充結構。在另一實例中，導電襯墊(未圖示)可至少覆蓋介電層618與導電元件624接觸之一部分表面652。
上述實施例包括藉由非照相平版印刷方法(亦即雷射)形成之凹槽及孔。然而，可使用其他非照相平版印刷方法來形成本發明之該等特徵。可利用機械研磨，其中小直徑元件可被稱為錘，其反覆衝擊犧牲層及介電區域以使其變鬆且移除該材料而形成凹槽或孔。另一種可利用之非照相平版印刷方法為連同金屬模板729之噴砂技術，如圖21及22所示。包括基板710a及710b之晶圓包括覆蓋基板710a及710b之介電區域718以及覆蓋介電區域718之犧牲層720。金屬模板729經定位而覆蓋犧牲層720，且包括根據導電元件之所需最終圖案成形的開口727a-f。藉由在圖21所示之方向780上將基於砂之材料引向晶圓來採用噴砂技術。基於砂之材料將衝擊經由開口727a-f暴露之區域中的犧牲層720及介電區域718，從而在基板710a及710b中形成凹槽。建構本發明之結構之方法的其餘步驟如上文闡述。
當利用噴砂技術來形成圖17中所示之孔640時，較佳使用兩塊模板。第一塊模板包括在形成在背面612與正面614之間延伸之孔640時使用的小開口。接著用第二塊模板替換第一塊模板，且其較佳包括較大開口，以便可移除犧牲層620之環形部分。
應注意，某些移除犧牲層之方法需要犧牲層本質上較易碎。舉例而言，上述噴砂技術對較易碎之犧牲層可更有效地進行，以使得基於砂之材料不會嵌入犧牲層中而是破壞且移除犧牲層。
本發明之另一實施例為圖23中所示之總成880，其包括具有背面812及正面814之基板810。總成880與上述實施例不同，主要因為其包括由自背面812朝向正面814延伸之傾斜表面816界定的二段式通孔821。傾斜表面816包括第一傾斜表面816a及第二傾斜表面816b。第一傾斜表面816a可藉由任何習知方法來形成，且較佳藉由上述方法來形成。第二傾斜表面816b亦可藉由任何習知方法來形成，且較佳藉由濕式蝕刻來形成。因此，傾斜表面816在背面812與正面814之間的方向上具有不均勻形狀。提供至少覆蓋傾斜表面816且較佳亦覆蓋後表面812之介電區域818。根據上述方法沿介電區域818之頂部(經暴露之)表面819在不同位置處電鍍導電元件824。如圖23所示，某些導電元件824可自後表面812沿傾斜表面816延伸至前表面814。如圖23所示，導電元件824不與上面安置該導電元件的傾斜表面816a及816b之輪廓一致。實情為，導電元件824可與覆蓋傾斜表面816a、816b之介電區域818中形成之開口的輪廓一致。與前表面814相鄰的一或多個導電元件824可與導電襯墊150連接。可僅沿介電區域818之覆蓋基板810之後表面812的頂面819安置其他導電元件。正如一般熟習此項技術者所瞭解，上述方法可用於形成視導電元件824之所需位置而定具有許多不同組態及能力的總成880。
在上述特定實施例中，所得總成可為或包括尤其其中具有主動式電路元件(例如電晶體、二極體或其他微電子或微機電器件)之微電子單元，且具有如上所述以非照相平版印刷方法形成之跡線。又，在上述某些實施例中，所得總成可為或包括插入式結構，其具有由半導體或介電材料中之至少一者製成的基板，在該基板中具有如上所述以非照相平版印刷方法形成之跡線但不具有主動式電路元件。根據該等實施例之插入式結構或組件可具有在正面及背面中之一或多者處暴露的導電元件，以供與一或多個外部組件(諸如微電子元件、基板或電路板)互連。
上述結構提供特別的三維互連能力。該等能力可與任何類型之晶片一起使用。僅僅作為實例，在上述結構中可包括以下晶片組合：(i)處理器及與處理器一起使用之記憶體；(ii)同一類型之複數個記憶體晶片；(iii)不同類型之複數個記憶體晶片，諸如DRAM及SRAM；(iv)影像感測器及用於處理來自該感測器之影像的影像處理器；(v)特殊應用積體電路(「ASIC」)及記憶體。上述結構可用於構造不同電子系統。舉例而言，根據本發明之另一實施例的系統900包括如上所述的結構906以及其他電子組件908及910。在所示實例中，組件908為半導體晶片，而組件910為顯示螢幕，但可使用任何其他組件。當然，儘管為了說明之清晰性，在圖24中僅展示兩個其他組件，但系統可包括許多該等組件。上述結構906可為例如複合晶片或合併有複數個晶片之結構。在另一變體中，可提供該兩者，且可使用許多該等結構。結構906以及組件908及910被安裝於共同外殼901中，以虛線示意性展示，且根據需要使彼此電互連以形成所需電路。在所示例示性系統中，該系統包括電路板902(諸如可撓性印刷電路板)，且該電路板包括使組件彼此互連之許多導體904，在圖24中僅展示其中的一個導體。然而，此僅為例示性的；可使用任何適用於形成電連接之結構。外殼901經圖示為可用類型之攜帶型外殼，例如在蜂巢式電話或個人數位助理中，且螢幕910在外殼表面處被暴露。當結構906包括諸如成像晶片之光敏元件時，亦可提供透鏡911或其他光學器件以用於將光傳送至結構。又，圖24中所示之簡化系統僅為例示性的；可使用上述結構來製造其他系統，包括通常視為固定結構之系統，諸如桌上電腦、路由器及其類似者。
儘管已參考特定實施例描述了本發明，但應瞭解此等實施例僅說明本發明之原理及應用。因此應瞭解，可在不偏離由隨附申請專利範圍所界定之本發明之精神及範疇的情況下對說明性實施例作出多種修改且可設計出其他配置。
10．．．基板
12．．．背面/後表面
13．．．下表面
14．．．正面/前表面
16．．．傾斜表面
17．．．溝槽表面
18．．．介電材料區域/介電區域/介電層
19．．．頂面
20．．．犧牲層
21．．．線
22．．．凹槽
23．．．凹槽基底
24．．．導電元件
25．．．暴露表面
26．．．觸媒層
41．．．導電元件之橫截面尺寸/寬度
42．．．半導體元件之厚度
43．．．導電元件之橫截面尺寸/高度或厚度
44．．．介電區域之厚度
46．．．凹槽之橫截面尺寸
48．．．凹槽之橫截面尺寸
70．．．雷射
80．．．總成
90．．．結構/半導體元件
110．．．基板
110'．．．基板
112．．．背面
114．．．正面
116．．．傾斜表面
116'．．．傾斜表面
117．．．溝槽表面
117'．．．溝槽表面
118．．．介電區域
121．．．通孔
121'．．．通孔
124a至124h．．．導電跡線
124'．．．導電元件
128．．．溝槽
128'．．．溝槽
150．．．導電襯墊
155．．．接觸點
160．．．器件區域/微電子器件
170．．．蓋
172．．．黏著劑/其他材料
174．．．金屬連續層
176．．．基板圍緣/介電材料層
190．．．總成
190'．．．半導體元件
210．．．基板
210'．．．基板
212．．．背面
212'．．．背面
214．．．正面
214'．．．正面
216．．．傾斜表面
216a．．．傾斜表面
216b．．．傾斜表面
216c．．．傾斜表面
216d．．．傾斜表面
218．．．介電區域
221．．．通孔
224．．．導電元件/導電跡線
228．．．溝槽
230a．．．中間面
230b．．．中間面
250．．．導電襯墊
255．．．接觸點
290．．．總成
290'．．．半導體元件
310．．．基板
312．．．第一面
314．．．第二面
316．．．傾斜表面
324．．．導電元件
390．．．總成
410．．．基板
412．．．背面
414．．．正面
416．．．傾斜表面
424a．．．導電元件
424b．．．導電元件
424c．．．第三導電元件
432．．．內表面
434a．．．通孔
434b．．．通孔
436．．．虛線
450a．．．導電襯墊
450b．．．導電襯墊
455a．．．接觸點/端子
455b．．．接觸點/端子
490．．．總成
516．．．凹形傾斜表面
590．．．半導體元件
610．．．基板
612．．．背面
614．．．正面
618．．．介電層
620．．．犧牲層
624．．．導電元件
626．．．觸媒層
638．．．開口
640．．．孔
650．．．導電襯墊
652．．．表面
710a．．．基板
710b．．．基板
718．．．介電區域
720．．．犧牲層
727a至727f．．．開口
729．．．金屬模板
780．．．方向
810．．．基板
812．．．後表面/背面
814．．．前表面/正面
816．．．傾斜表面
816a．．．第一傾斜表面
816b．．．第二傾斜表面
818．．．介電區域
819．．．介電區域之頂面
821．．．二段式通孔
824．．．導電元件
880．．．總成
900．．．系統
901．．．共同外殼
902．．．電路板
904．．．導體
906．．．結構
908．．．電子組件
910．．．電子組件
911．．．透鏡
圖1至圖5為展示製造本發明結構之各個步驟的總成之前透視圖。
圖6為由圖1至圖5之總成產生之結構的前透視圖。
圖7為本發明之總成之另一實施例沿圖8之線7-7獲取的剖視圖。
圖8為圖7之總成之俯視平面圖。
圖9為圖7及圖8之實施例之變體的俯視平面圖。
圖10及圖11為本發明之總成之另一實施例的剖視圖。
圖11A為圖10及圖11之實施例之變體的剖視圖。
圖12為本發明之總成之另一實施例的前透視圖。
圖13為本發明之總成之又一實施例的前透視圖。
圖14為本發明之總成之另一實施例的前透視圖。
圖15至圖19為展示製造本發明結構之另一實施例之各個步驟的總成之前剖視圖。
圖20為圖19之實施例之俯視平面圖。
圖21為本發明之具有金屬模板之總成的另一實施例沿圖22之線21-21獲取的剖視圖。
圖22為圖21之總成之俯視平面圖。
圖23為本發明之總成之另一實施例的剖視圖。
圖24為根據本發明之一個實施例之系統的示意圖。
150．．．導電襯墊
810．．．基板
812．．．後表面/背面
814．．．前表面/正面
816．．．傾斜表面
816a．．．第一傾斜表面
816b．．．第二傾斜表面
818．．．介電區域
819．．．介電區域之頂面
821．．．二段式通孔
824．．．導電元件
880．．．總成

Claims (63)

  1. 一種在一基板上形成一導電元件之方法，該方法包含：(a)提供包括一基板之一總成，該基板具有一正面、遠離該正面之一背面、及自該背面朝向該正面延伸之一傾斜表面，該基板至少在該傾斜表面處包括一介電材料區域，該總成包括覆蓋該介電區域之一犧牲層；(b)藉由用一種非照相平版印刷方法移除該犧牲層之一部分而至少在該犧牲層中形成一凹槽，該凹槽至少沿該傾斜表面延伸；及(c)形成具有至少部分由該凹槽界定之橫截面尺寸的一導電元件，以及然後移除在該傾斜表面處覆蓋該介電區域之該犧牲層。
  2. 如請求項1之方法，其中該導電元件具有一長度，其在一第一方向上沿該介電區域及在一第二方向上沿該介電區域延伸，該第二方向橫向於該第一方向。
  3. 如請求項1之方法，其中步驟(b)包括形成至少一個額外凹槽，且步驟(c)包括形成具有至少部分由該至少一個額外凹槽界定之橫截面尺寸的一導電元件。
  4. 如請求項3之方法，其中該基板包括在該正面處暴露之一導電襯墊及在該背面處暴露之一接觸點，該等導電元件各自電連接該導電襯墊與該接觸點，以便該等導電元件在其之間提供並行電連 接。
  5. 如請求項3之方法，其中該基板包括在該正面處暴露之一導電襯墊及在該背面處暴露之一接觸點，其中經由該等導電元件之該等並行電連接降低該導電襯墊與該接觸點之間的阻抗。
  6. 如請求項1之方法，其中至少一部分該傾斜表面為平坦的且步驟(b)包括在至少覆蓋該平坦部分的該犧牲層中形成該凹槽。
  7. 如請求項1之方法，其中至少一部分該傾斜表面為非平坦的且步驟(b)包括在至少覆蓋該非平坦部分的該犧牲層中形成該凹槽。
  8. 如請求項7之方法，其中至少一部分該傾斜表面包括一凹形部分且步驟(b)包括在至少覆蓋該凹形部分的該犧牲層中形成該凹槽。
  9. 如請求項7之方法，其中該傾斜表面被界定為圍繞一軸之一旋轉曲面。
  10. 如請求項9之方法，其中步驟(b)包括圍繞該旋轉曲面上之該軸以一種螺旋形成法形成該凹槽。
  11. 如請求項1之方法，其中該傾斜表面包括一第一傾斜表面及延伸遠離該第一傾斜表面之一第二傾斜表面，其中該第一傾斜表面及該第二傾斜表面具有不同斜率，其界定該第一傾斜表面與該第二傾斜表面之間的一邊界處之斜率之一步進變化，且步驟(b)包括 形成該凹槽以便其沿該第一傾斜表面及該第二傾斜表面延伸。
  12. 如請求項1之方法，其中該非照相平版印刷方法包括以下至少一者：將一雷射至少引向該傾斜表面來切除該犧牲層之該部分、機械研磨或噴砂處理。
  13. 如請求項1之方法，其中該形成該凹槽之步驟包括：定位一金屬模板以覆蓋該犧牲層，該金屬模板具有至少一個開口；及藉由噴砂處理移除經由該至少一個開口暴露之該犧牲層之該部分。
  14. 如請求項1之方法，其中該形成該凹槽之步驟包括藉由機械研磨移除一部分該犧牲層。
  15. 一種在一基板上形成一導電元件之方法，該方法包含：(a)提供包括一基板之一總成，該基板具有一正面、遠離該正面之一背面、及自該背面朝向該正面延伸之一傾斜表面，該基板至少在該傾斜表面處包括一介電材料區域，該總成包括覆蓋該介電區域之一犧牲層；(b)藉由用一種非照相平版印刷方法移除該犧牲層之一部分而至少在該犧牲層中形成一凹槽，該凹槽至少沿該傾斜表面延伸；及(c)形成具有至少部分由該凹槽界定之橫截面尺寸的一導電元件，其中步驟(b)包括藉由移除直接位於該犧牲層之該部分之下的該 介電區域之至少一部分而在該介電區域中形成一凹槽。
  16. 如請求項15之方法，其中該基板包括位於該介電區域之下的一第二區域且步驟(b)進一步包括移除該介電區域至多達至該介電區域在該第二區域上之一厚度的一半之深度。
  17. 如請求項16之方法，其中該第二區域基本上由單晶半導體材料構成，且該介電區域包括與該第二區域之一傾斜表面之一輪廓一致的一介電材料層。
  18. 如請求項17之方法，其中該基板為其中安置有一微電子器件的一微電子元件，該微電子元件在該正面處具有至少一個導電襯墊，該導電元件電連接至該至少一個襯墊。
  19. 如請求項18之方法，其中步驟(c)進一步包括形成在該微電子元件之該背面處暴露的一接觸點，該導電元件電連接該至少一個導電襯墊與該至少一個接觸點。
  20. 如請求項15之方法，其中該導電元件與該凹槽之一表面一致。
  21. 如請求項15之方法，其中該導電元件不與該凹槽之一表面一致。
  22. 如請求項15之方法，其中該導電元件至少部分地嵌入該介電區域中之該凹槽內。
  23. 如請求項22之方法，其中該導電元件自該介電區域中之該凹槽內延伸至高於該介電區域之一暴露表面的一高度。
  24. 一種在一基板上形成一導電元件之方法，該方法包含：(a)提供包括一基板之一總成，該基板具有一正面、遠離該正面之一背面、及自該背面朝向該正面延伸之一傾斜表面，該基板至少在該傾斜表面處包括一介電材料區域，該總成包括覆蓋該介電區域之一犧牲層；(b)藉由用一種非照相平版印刷方法移除該犧牲層之一部分而至少在該犧牲層中形成一凹槽，該凹槽至少沿該傾斜表面延伸；及(c)形成具有至少部分由該凹槽界定之橫截面尺寸的一導電元件，其中步驟(c)包括形成覆蓋該犧牲層及該介電區域之一暴露部分的一觸媒層，且接著在存在有該觸媒層之一區域上有選擇地沈積一金屬以形成該導電元件；及(d)在步驟(c)之後，自該總成移除該犧牲層之步驟，藉此亦移除安置於該犧牲層上之該觸媒層。
  25. 如請求項24之方法，其中在沈積該金屬之前進行該移除該犧牲層之步驟，以便不在該傾斜表面的先前由上面形成有該觸媒層之一部分該犧牲層佔據的區域上沈積該金屬。
  26. 如請求項24之方法，其中在至少部分地沈積該金屬之後進行該移除該犧牲層之步驟。
  27. 如請求項24之方法，其中在部分地沈積該金屬之後進行該移除該犧牲層之步驟，且步驟(c)進一步包括在該移除該犧牲層之步驟後在該部分沈積之金屬上有選擇地沈積金屬。
  28. 一種在一基板上形成一導電元件之方法，該方法包含：提供一基板，其具有一正面及遠離該正面之一背面；形成至少一個自該基板之該背面延伸至該正面之開口；用一介電材料填充該至少一個開口以形成一介電層；形成覆蓋該介電層之一犧牲層；藉由一種非照相平版印刷方法移除該犧牲層及該介電層各自之至少一部分以在該開口內形成在該背面與該正面之間的一方向上延伸之一孔；至少在該孔之一內部表面上形成一觸媒層；及藉由在該觸媒層上有選擇地沈積一金屬來形成一導電元件，以便該導電元件延伸至少部分地穿過該基板中之該至少一個開口。
  29. 如請求項28之方法，其進一步包含在至少部分地沈積該金屬之後移除該犧牲層之步驟，藉此亦移除安置於該犧牲層上之該觸媒層。
  30. 如請求項28之方法，其中該導電元件連接該基板之該前面與該背面。
  31. 如請求項28之方法，其中該導電元件與該基板中該至少一個開 口之一輪廓一致。
  32. 如請求項28之方法，其中該導電元件不與該基板中該至少一個開口之一輪廓一致。
  33. 如請求項28之方法，其中該非照相平版印刷方法包括以下至少一者：將一雷射至少引向該犧牲層來切除該犧牲層之該部分、機械研磨或噴砂處理。
  34. 如請求項28之方法，其中該移除步驟包括：定位一金屬模板以覆蓋該犧牲層，該金屬模板具有至少一個開口；及藉由噴砂處理移除經由該至少一個開口暴露之該犧牲層之該部分。
  35. 如請求項28之方法，其中該移除步驟包括藉由機械研磨移除該犧牲層及該介電層各自之至少一部分。
  36. 一種包括在一基板上形成一導電元件的總成，該總成包含：一基板，其具有一第一平坦表面、在一橫向方向上延伸且與在該橫向方向上的該第一平坦表面分離之一第二平坦表面、及在該橫向方向上自該第一平坦表面朝向該第二平坦表面至少部分地延伸之一傾斜表面，該基板至少在該基板之該傾斜表面處包括一介電材料區域；沿該介電區域之至少在該傾斜表面處暴露之一表面在該橫向方向上自該第一平坦表面朝向該第二平坦表面至少部分地延伸的 一細長凹槽，該凹槽具有一基底以及在平行於該傾斜表面方向中延長的壁，該壁從該基底延伸至該傾斜表面；及具有至少部分由該凹槽界定之橫截面尺寸且自該凹槽之該基底延伸至高於該介電區域之該表面之一高度的一導電元件，該導電元件沿該介電區域之該表面的一長度大於該高度，該導電元件至少部分地嵌入該凹槽中，該導電元件覆蓋該基板的該第一平坦表面；其中在該導電元件之整個該長度上，該導電元件距離該傾斜表面之高度至少實質上相同。
  37. 如請求項36之總成，其中至少一部分該傾斜表面為平坦的且該導電元件沿該平坦部分延伸。
  38. 如請求項36之總成，其中至少一部分該傾斜表面為非平坦的且該導電元件沿該非平坦部分延伸。
  39. 如請求項38之總成，其中至少一部分該傾斜表面被界定為一圍繞一軸之旋轉曲面且該導電元件沿該旋轉曲面延伸。
  40. 如請求項39之總成，其中圍繞該旋轉曲面上之該軸以一種螺旋形成法形成該凹槽。
  41. 如請求項38之總成，其中至少一部分該傾斜表面包括一凹形部分且該導電元件沿該凹形部分延伸。
  42. 如請求項38之總成，其中該凹槽自該傾斜表面上之至少一第一點延伸至該傾斜表面上之至少一第二點，該凹槽沿一參照該介電區域之該表面具有一長度的非直線路徑安置，該非直線路徑之該長度大於參照該介電區域在該第一點與該第二點之間的表面的一直線距離。
  43. 如請求項36之總成，其中該導電元件之該長度在一第一方向上沿該介電區域及在一第二方向上沿該介電區域延伸，該第二方向橫向於該第一方向。
  44. 如請求項43之總成，其中該凹槽自該傾斜表面上之一第一點延伸至該傾斜表面上之一第二點，該凹槽沿一路徑安置，該路徑具有一大於沿該介電區域在該第一點與該第二點之間的表面的一最短距離的長度。
  45. 如請求項36之總成，其中該導電元件至少部分地嵌入該介電區域之該凹槽內。
  46. 如請求項36之總成，其中該凹槽之該基底被安置在至多該介電區域之一厚度之一半的一深度處。
  47. 如請求項36之總成，其中該凹槽為一第一凹槽且該導電元件為一第一導電元件，該總成進一步包含：一沿該介電區域之至少在該傾斜表面處暴露之表面延伸的第二 細長凹槽，該第二凹槽具有一基底；及一具有至少部分由該第二凹槽界定之橫截面尺寸且自該第二凹槽之該基底延伸至一高於該介電區域之該表面之第二高度的第二導電元件，該第二導電元件沿該介電區域之該表面的一長度大於該第二高度，其中在該第二導電元件之整個該長度上，該第二導電元件距離該傾斜表面之該第二高度至少實質上相同。
  48. 如請求項47之總成，其中該基板包括在相對於該第一平坦表面的該基板的一表面處暴露之一導電襯墊及在該第一平坦表面處暴露之一接觸點，該第一導電元件及該第二導電元件各自電連接該導電襯墊與該接觸點，以便該第一導電元件及該第二導電元件在其之間提供並行電連接。
  49. 如請求項47之總成，其中該基板包括在相對於該第一平坦表面的該基板的一表面處暴露之一導電襯墊及在該第一平坦表面處暴露之一接觸點，其中經由該第一導電元件及該第二導電元件之該等並行電連接降低該導電襯墊與該接觸點之間的阻抗。
  50. 如請求項36之總成，其進一步包含自該第二平坦表面延伸穿過該基板至相對於該第一平坦表面的該基板的一表面處暴露之導電結構之一導電通孔，其中該導電元件一端連接至該導電通孔且 自其沿該傾斜表面朝向該第一平坦表面延伸。
  51. 如請求項50之總成，其進一步包含在該第二平坦表面處暴露且覆蓋該導電通孔之一導電襯墊。
  52. 如請求項36之總成，其中該導電元件在一端電連接至覆蓋該第一平坦表面之一端子。
  53. 如請求項36之總成，其中該傾斜表面包括一第一傾斜表面及延伸遠離該第一傾斜表面之一第二傾斜表面，其中該第一傾斜表面及該第二傾斜表面具有不同斜率，其界定該第一傾斜表面與該第二傾斜表面之間的一邊界處之斜率之一步進變化，且該凹槽沿該第一傾斜表面及該第二傾斜表面延伸。
  54. 如請求項36之總成，其中該基板為其中安置有一微電子器件的一微電子元件，該微電子元件在相對於該第一平坦表面的該基板的一表面處具有至少一個導電襯墊，該導電元件電連接至該至少一個襯墊。
  55. 如請求項54之總成，其中一接觸點在該微電子元件之該第一平坦表面處暴露，該導電元件電連接該至少一個導電襯墊與該至少一個接觸點。
  56. 如請求項36之總成，其中該導電元件與該凹槽之一表面一致。
  57. 如請求項36之總成，其中該導電元件不與該凹槽之一表面一致。
  58. 如請求項36之總成，其中該基板包括一基本上由單晶半導體材料構成之第二區域，該介電區域覆蓋該第二區域，其中該凹槽在沿該第二區域之一表面的一方向上延伸。
  59. 如請求項36之總成，其中該基板基本上由介電材料構成。
  60. 如請求項36之總成，其中該基板包括一基本上由導電材料構成之第二區域，該介電區域覆蓋該第二區域，其中該凹槽在沿該第二區域之一表面的一方向上延伸。
  61. 如請求項36之總成，其中該基板的該傾斜表面是在該基板中的一溝槽或開口的一表面，該溝槽或開口從該第一平坦表面朝向該第二平坦表面延伸，以及其中該導電元件配置以僅覆蓋該傾斜表面的一部分。
  62. 一種包括在一基板上形成一導電元件的系統，該系統包含如請求項36之總成及一或多個電連接至該總成之其他電子組件。
  63. 如請求項62之系統，其進一步包含一外殼，該總成及該等其他電子組件係安裝至該外殼。
TW99140225A 2010-07-23 2010-11-22 三維導電元件之非平版印刷生成方法 TWI460798B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/842,669 US8697569B2 (en) 2010-07-23 2010-07-23 Non-lithographic formation of three-dimensional conductive elements

Publications (2)

Publication Number Publication Date
TW201205692A TW201205692A (en) 2012-02-01
TWI460798B true TWI460798B (zh) 2014-11-11

Family

ID=45492935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99140225A TWI460798B (zh) 2010-07-23 2010-11-22 三維導電元件之非平版印刷生成方法

Country Status (3)

Country Link
US (3) US8697569B2 (zh)
TW (1) TWI460798B (zh)
WO (1) WO2012011930A1 (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
JP2010535427A (ja) 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) * 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8975751B2 (en) 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
US8723049B2 (en) 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US8846447B2 (en) 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US8963335B2 (en) 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
KR20140065282A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
US9076785B2 (en) 2012-12-11 2015-07-07 Invensas Corporation Method and structures for via substrate repair and assembly
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9496247B2 (en) 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
CN104576576B (zh) * 2013-10-25 2017-11-07 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9985063B2 (en) 2014-04-22 2018-05-29 Optiz, Inc. Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US11613070B2 (en) 2016-02-23 2023-03-28 Xerox Corporation System and method for building three-dimensional printed objects with materials having different properties
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
US10701615B2 (en) * 2017-01-23 2020-06-30 Cisco Technology, Inc. System and method to facilitate unequal cost multipath routing in a network environment
CN111113074A (zh) * 2018-10-30 2020-05-08 中国商用飞机有限责任公司 一种夹紧工装及加工方法
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200609991A (en) * 2004-06-09 2006-03-16 Nitto Denko Corp Laminated sheet, manufacturing method of back substrate for plasma display panel, back substrate for plasma display panel and plasma display panel
US20070243706A1 (en) * 2004-03-30 2007-10-18 Nec Electronics Corporation Method of manufacturing a through electrode
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
US20080156518A1 (en) * 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
US20090243083A1 (en) * 2008-03-25 2009-10-01 Stats Chippac, Ltd. Wafer Integrated with Permanent Carrier and Method Therefor
TW200947659A (en) * 2008-01-09 2009-11-16 Sony Corp Semiconductor apparatus and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
TWI287274B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
JP4979320B2 (ja) * 2006-09-28 2012-07-18 ルネサスエレクトロニクス株式会社 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
KR100800161B1 (ko) * 2006-09-30 2008-02-01 주식회사 하이닉스반도체 관통 실리콘 비아 형성방법
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
KR20110000960A (ko) * 2009-06-29 2011-01-06 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070243706A1 (en) * 2004-03-30 2007-10-18 Nec Electronics Corporation Method of manufacturing a through electrode
TW200609991A (en) * 2004-06-09 2006-03-16 Nitto Denko Corp Laminated sheet, manufacturing method of back substrate for plasma display panel, back substrate for plasma display panel and plasma display panel
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
US20080156518A1 (en) * 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TW200947659A (en) * 2008-01-09 2009-11-16 Sony Corp Semiconductor apparatus and method for manufacturing the same
US20090243083A1 (en) * 2008-03-25 2009-10-01 Stats Chippac, Ltd. Wafer Integrated with Permanent Carrier and Method Therefor

Also Published As

Publication number Publication date
US9355901B2 (en) 2016-05-31
US20150221551A1 (en) 2015-08-06
TW201205692A (en) 2012-02-01
US8697569B2 (en) 2014-04-15
US20120018894A1 (en) 2012-01-26
US9018769B2 (en) 2015-04-28
US20140210104A1 (en) 2014-07-31
WO2012011930A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
TWI460798B (zh) 三維導電元件之非平版印刷生成方法
KR101091552B1 (ko) 금속성 패드를 비아 위에 형성한 마이크로전자 요소
TWI511248B (zh) 多孔基材中之通路
US8686565B2 (en) Stacked chip assembly having vertical vias
KR101928320B1 (ko) 저-응력 비아
TWI479613B (zh) 具有在多個階段中形成之矽穿孔之堆疊式微電子組件以及在晶片上之載體
TWI458070B (zh) 具有連接主動晶片之內插物之堆疊微電子組件
TWI453958B (zh) 使用微磨料顆粒流以形成半導體元件的方法
KR101111561B1 (ko) 계단형으로 형성한 ｔｓｖ와 다수의 능동 칩을 구비하는 적층형 마이크로전자 조립체
CN103339725B (zh) 晶圆内的柔性互连
US10163757B2 (en) Method and structures for via substrate repair and assembly
US10181411B2 (en) Method for fabricating a carrier-less silicon interposer
US10403510B2 (en) Method of fabricating a carrier-less silicon interposer using photo patterned polymer as substrate
KR20120060727A (ko) 계단형으로 형성한 ｔｓｖ와 다수의 능동 칩을 구비하는 적층형 마이크로전자 조립체