TWI458070B - 具有連接主動晶片之內插物之堆疊微電子組件 - Google Patents

具有連接主動晶片之內插物之堆疊微電子組件 Download PDF

Info

Publication number
TWI458070B
TWI458070B TW100144451A TW100144451A TWI458070B TW I458070 B TWI458070 B TW I458070B TW 100144451 A TW100144451 A TW 100144451A TW 100144451 A TW100144451 A TW 100144451A TW I458070 B TWI458070 B TW I458070B
Authority
TW
Taiwan
Prior art keywords
microelectronic
conductive
interposer
component
opening
Prior art date
Application number
TW100144451A
Other languages
English (en)
Other versions
TW201246500A (en
Inventor
Belgacem Haba
Vage Oganesian
Ilyas Mohammed
Piyush Savalia
Craig Mitchell
Original Assignee
Tessera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera Inc filed Critical Tessera Inc
Publication of TW201246500A publication Critical patent/TW201246500A/zh
Application granted granted Critical
Publication of TWI458070B publication Critical patent/TWI458070B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

具有連接主動晶片之內插物之堆疊微電子組件
本發明係關於微電子裝置之封裝，尤其係關於半導體裝置之封裝。
微電子裝置通常包含半導體材料(諸如，矽或砷化鎵)之薄塊(通常被稱作晶粒或半導體晶片)。通常將半導體晶片提供為個別已預封裝之單元。在一些單元設計中，將半導體晶片安裝至基板或晶片載體，基板或晶片載體又安裝於電路面板(諸如，印刷電路板)上。
在半導體晶片之第一面(例如，前表面)中製造主動電路。為了促進至主動電路之電連接，在同一面上給晶片提供結合襯墊。結合襯墊通常按一規則陣列來置放，圍繞晶粒之邊緣或(對於許多記憶體裝置)處於晶粒中心。結合襯墊一般由約0.5微米(μm)厚之導電金屬(諸如，銅或鋁)製成。結合襯墊可包括單一金屬層或多個金屬層。結合襯墊之大小將隨著裝置類型而變化，但在一側上通常將有數十至數百微米。
矽穿孔(TSV)可用以在半導體晶片之前表面(上面安置有結合襯墊)與半導體晶片之後表面(與前表面對置)之間提供電連接。習知TSV孔可減少可用以容納主動電路之第一面的部分。第一面上可用於主動電路之可用空間之此減少可增加產生每一半導體晶片所需之矽的量，進而可能增加每一晶片之成本。
在晶片之任何實體配置中，大小為重要考慮因素。隨著攜帶型電子裝置之快速發展，對晶片之更緊湊實體配置的需求變得更加強烈。僅藉由實例，通常稱為「智慧型電話」之裝置整合蜂巢式電話與功能強大的資料處理器、記憶體及輔助裝置(諸如，全球定位系統接收器)、電子相機，及區域網路連接連同高解析度顯示器及相關聯影像處理晶片之功能。此等裝置可提供諸如完全網際網路連接性、娛樂(包括全解析度視訊)、導航、電子銀行及其他之能力，該等能力全部整合於袖珍裝置中。複雜的攜帶型裝置需要將眾多晶片包裝至小空間中。此外，該等晶片中之一些具有許多輸入及輸出連接，通常稱為「I/O」。此等I/O必須與其他晶片之I/O互連。互連應為短的且應具有低阻抗以使信號傳播延遲最小化。形成互連之部件不應極大地增加組件之大小。類似需要出現於其他應用中，例如資料伺服器(諸如用於網際網路搜尋引擎中之資料伺服器)中。舉例而言，提供複雜晶片之間的眾多短的低阻抗互連之結構可增加搜尋引擎之頻寬且減少其功率消耗。
儘管已經由形成及互連在半導體中取得進步，但可作進一步改良以增強用於在前晶片表面與後晶片表面之間形成連接之製程，且可對可由此等製程產生之結構作進一步改良。
根據本發明之一態樣，一種微電子組件可包括：一第一微電子元件及一第二微電子元件，該等微電子元件中之每一者包含鄰近該微電子元件之一前表面的主動半導體裝置；及一材料之內插物，其具有小於百萬分之10/℃之熱膨脹係數。每一微電子元件可具有遠離該各別前表面之一後表面及在該各別前表面處曝露之一導電襯墊。該內插物可具有面向相反方向(oppositely facing)之第一及第二表面及在該內插物中之一開口內延伸的一第二導電元件。該第二導電元件可在該內插物之第一及第二表面處曝露。
該內插物之第一表面可面向該第一微電子元件之前表面，且該內插物之第二表面可面向該第二微電子元件之前表面。該第一微電子元件及該第二微電子元件中之每一者亦可包括在一開口內延伸之一第一導電元件，該開口自該各別微電子元件之後表面朝向該各別微電子元件之前表面延伸。該等第一導電元件中之至少一者可延伸穿過該各別第一或第二微電子元件之導電襯墊。該等第一導電元件可與該第二導電元件電耦合。
在一特定實施例中，該第二導電元件延伸穿過之該開口可與延伸穿過該第一微電子元件及該第二微電子元件的該等開口中之至少一者相交。在一實施例中，該第二導電元件延伸穿過之該開口可與延伸穿過該第一微電子元件及該第二微電子元件的該等開口中之每一者相交。在一例示性實施例中，該第二導電元件延伸穿過之該開口可能不與延伸穿過該第一微電子元件及該第二微電子元件的該等開口中之任一者相交。在一特定實施例中，該內插物可基本上由介電材料組成。在一實施例中，該內插物可基本上由金屬或半導體材料組成。該內插物中之該開口可襯有一絕緣體。
在一例示性實施例中，每一微電子元件之第一導電元件可延伸穿過各別導電襯墊。在一特定實施例中，第二導電元件可包括在該第一表面及該第二表面處曝露之第二導電襯墊。該第一微電子元件及該第二微電子元件之襯墊可為第一襯墊。該等第一襯墊可與該等第二襯墊相鄰。該等第一導電元件可接觸該等第一及第二襯墊之相鄰表面。在一實施例中，該第二導電元件延伸穿過之該內插物中的該開口可具有一內壁，該內壁相對於該內插物之該第一表面及該第二表面按一常角(normal angle)延伸。在一例示性實施例中，該第二導電元件延伸穿過之該內插物中的該開口可在該內插物之該第一表面與該第二表面之間在一方向上漸縮。
在一實施例中，該第一微電子元件中之該開口可在自該第一微電子元件之後表面朝向該第一微電子元件之前表面的一方向上漸縮。在一特定實施例中，該第一微電子元件中之該開口的一內表面可與該第一微電子元件之前表面成一常角而延伸。在一例示性實施例中，該第二導電元件可符合該內插物中之該開口之一內表面的輪廓。在一實施例中，該第二導電元件可不符合該內插物中之該開口之一內表面的輪廓。
在一特定實施例中，該內插物中之該開口及該第一微電子元件或該第二微電子元件中之至少一者中的該開口可為漸縮的，在彼此相反的方向上變小。在一例示性實施例中，該內插物亦可包括與該第一微電子元件或該第二微電子元件中之至少一者電連接的至少一被動部件。在一實施例中，根據本發明之一態樣的一種系統可包括如上文所描述之一微電子組件及電連接至該微電子組件的一或多個其他電子部件。在一特定實施例中，該系統亦可包括一外殼，該微電子組件及該等其他電子部件安裝至該外殼。
根據本發明之另一態樣，一種製造一微電子組件之方法可包括以下步驟：組裝一第一微電子元件及一第二微電子元件，其間具有一內插物，該等微電子元件中之每一者包含鄰近該微電子元件之一前表面的主動半導體裝置；接著形成在開口內延伸之第一導電元件，該等開口自該等微電子元件之後表面朝向該等各別前表面延伸。該等微電子元件中之每一者可具有遠離該各別前表面之一後表面及在該前表面處曝露之一導電襯墊。
該內插物可基本上由半導體或無機介電材料中之至少一者組成。該內插物可具有面向相反方向之第一及第二表面及延伸穿過該內插物且在該第一表面及該第二表面處曝露的一第二導電元件。該內插物之第一表面可面向該第一微電子元件之前表面，且該內插物之第二表面可面向該第二微電子元件之前表面。該等第一導電元件中之至少一者可延伸穿過該等微電子元件中之至少一者的各別導電襯墊。該等第一導電元件可與該第二導電元件電耦合。該等微電子元件中之開口的內表面可相對於每一微電子元件之各別前表面在第一及第二方向上延伸以界定一實質角。
在一例示性實施例中，每一微電子元件之第一導電元件可延伸穿過各別導電襯墊。在一實施例中，第二導電元件可包括在該第一表面及該第二表面處曝露之第二導電襯墊。每一微電子元件之第一導電襯墊可與該等第二襯墊中之一者相鄰。該等第一導電元件可接觸該等第一及第二襯墊之相鄰表面。在一特定實施例中，該第二導電元件延伸穿過之該內插物中的該開口可具有一內壁，該內壁相對於該內插物之該第一表面及該第二表面按一常角延伸。
在一實施例中，該第二導電元件延伸穿過之該內插物中的該開口可在該內插物之該第一表面與該第二表面之間在一方向上漸縮。在一例示性實施例中，該第二導電元件可符合該內插物中之該開口之一內表面的輪廓。在一特定實施例中，該第二導電元件可不符合該內插物中之該開口之一內表面的輪廓。在一實施例中，該內插物中之該開口與該第二導電元件可在相反方向上漸縮。
圖1說明根據本發明之實施例之微電子組件100。微電子封裝包括第一微電子元件102及第二微電子元件112，其各自具有接觸承載前表面104、114，前表面104、114面向安置於該等微電子元件之間的內插物120。每一微電子元件可為(例如)嵌入於半導體晶片中之積體電路，半導體晶片可包括矽、矽之合金或其他半導體材料(諸如III-V半導體材料或II-VI半導體材料)。如圖1A之放大圖中所見，晶片102具有前表面104(亦稱作接觸承載面)，前表面104係晶片之主表面，其中晶片之第一區105在前表面處。第二晶片112可具有與晶片102相同之結構。第一區105包括介電區，該介電區通常包括複數個佈線層，其具有安置於佈線層之間及周圍的介電層。在特定實施例中，介電區可包括具有低介電常數之一或多個介電材料層(亦即，「低k」介電層)。低k介電材料包括多孔二氧化矽、摻碳二氧化矽、聚合介電質及多孔聚合介電質以及其他材料。在多孔低k介電層中，介電層可具有實質多孔性，此相對於相同材料之無孔層減小了介電材料的介電常數。介電材料通常具有顯著高於1.0之介電常數，但佔用多孔介電材料內之開放空間的空氣具有約1.0之介電常數。以此方式，一些介電材料可由於具有實質多孔性而達成介電常數之減小。
然而，一些低k介電材料(諸如聚合介電材料及多孔介電材料)相比於傳統介電材料經受得住小得多的機械應力。特定類型的操作環境及可測試微電子元件之方式可呈現等於或接近低k介電材料可耐受之極限的應力。本文中所描述之微電子組件藉由使施加應力至微電子元件之位置移動而遠離區105內的低k介電層而為微電子元件之低k介電層提供改良之保護。以此方式，製造、操作及測試施加減小了很多之應力至低k介電層，因此保護低k介電層。
層105亦包括最終藉由佈線層在前表面處與複數個導電襯墊106連接之主動半導體裝置(例如，電晶體、二極體或其他主動裝置)。當晶片為絕緣體上矽(「SOI」)型晶片時，第一區105亦可包括位於主動半導體裝置下方的內埋介電層。第一區105可將晶片之第二區107與前表面104分離。第一區通常具有0.1微米至5微米之厚度且通常不可薄化。第二區107通常基本上由半導體材料(通常為單晶或多晶材料)組成且通常具有低於20微米之厚度，該厚度通常係由初始半導體晶圓在處理期間被薄化至之程度決定。在一實施例中，晶片可僅具有第一區105且第二區107可不存在。因此，微電子元件102、112所安裝至之結構性內插物120在結構上支撐該等微電子元件，從而使得微電子元件102、112之厚度能夠在很大程度上減小。又，藉由介電區105，每一微電子元件之面向內插物，如圖1中進一步展示，微電子元件可(諸如)藉由黏合劑101與內插物120結合在一起。其他可能的結合材料可包括玻璃，在特定實施例中，玻璃可經摻雜且可具有低於500℃之玻璃轉化溫度(glass transition temperature)。通常，微電子元件112基本上由與另一微電子元件102相同之半導體材料組成。如圖1中進一步所見，微電子元件110可具有複數個導電導通體元件，該複數個導電導通體元件延伸穿過微電子元件中之開口以用於提供與導電襯墊106、116之導電連接。
微電子元件102、112可經由延伸穿過導電襯墊106、116及兩者之間的內插物120之導電元件118而電連接在一起。在一實例中，導電元件118可包括藉由沈積金屬以使其與導電襯墊106、116之曝露表面接觸而形成的金屬特徵。可使用各種金屬沈積步驟形成導電元件，如下文更詳細描述。
如圖1中進一步所見，導電元件118可諸如經由結合金屬(例如，焊料、錫、銦或其組合)之塊體128導電地結合(類似於覆晶方式)至在介電元件126之表面處曝露的觸點124。介電元件又可具有複數個端子130以用於諸如經由從介電元件126突出來之導電塊體132(例如，焊球)進一步將封裝100電連接至電路面板134之相應觸點136。圖1說明在將電路面板134接合至封裝100之前的封裝100。圖2說明包括封裝100及接合至封裝100之電路面板134的微電子組件。
散熱片140可諸如經由導熱材料142(例如，導熱油膏、導熱黏合劑或具有相對低熔化溫度之接合金屬(諸如，焊料、錫、銦、金或其他材料))熱耦合至微電子元件102之後表面137。當導熱材料142亦導電時(諸如，金屬或導電金屬化合物)，介電層(未圖示)可將微電子元件102之後表面137與此導熱且導電材料142分離。如上文所論述，微電子組件或封裝100使得微電子元件102、112之厚度能夠在很大程度上減小。以此方式，每一微電子元件102或112之厚度可僅為第一區105(圖1A)之厚度或此厚度加上第二區107之小厚度。減小之厚度可使得非常有效且均勻之熱傳遞能夠藉由散熱片140達成。
圖3係朝向封裝之微電子元件112之後表面115看的視圖，其說明在後表面處曝露之導電元件118，導電元件118展示為按區域陣列來配置。如圖3中亦展示，導電元件118在第二開口123內延伸且連接至在微電子元件110之前表面103(圖1)處曝露的導電襯墊116，導電襯墊116亦可按區域陣列來配置。或者，當微電子元件之導電襯墊116具有不同配置時(諸如，可配置成鄰近周邊邊緣144，或可配置成在前表面的中心)，導電元件118通常具有匹配型樣。
現參看圖4，現將描述用於製造根據本發明之另一實施例之微電子組件的製造方法。圖4係展示具有通孔(through hole)222之內插物220的局部剖視圖，導電導通體(via)224延伸穿過通孔222。導通體224可終止於分別在內插物之第一主表面227及第二主表面229處曝露的第一導電襯墊226及第二導電襯墊228。
內插物可具有小於約每攝氏度百萬分之10(亦即，「小於10 ppm/℃」)的線性熱膨脹係數(CTE-α)。矽、二氧化矽、一些陶瓷材料及一些金屬以及其他材料之CTE-α在此範圍內。當內插物由金屬或半導體材料製成時，介電層230可覆蓋第一及第二主表面且加襯裡於通孔222以用於使導通體224及襯墊226、228與內插物220之主體絕緣。接著，如圖5中所說明，將第一晶圓202及第二晶圓212附接至內插物，其中晶圓之前表面203、213分別面向第一內插物表面227及第二內插物表面229。黏合劑或其他介電材料201(例如，玻璃)可用於附接內插物與晶圓。通常，將晶圓附接至內插物以使得每一晶圓之導電襯墊與內插物之襯墊相鄰。舉例而言，第一晶圓202之導電襯墊204與內插物襯墊226相鄰且第二晶圓212之導電襯墊214與內插物襯墊228相鄰。
接下來，如圖6中所見，諸如藉由研磨、研光或拋光而減小晶圓之厚度，如上文所描述。在完成此步驟之後，每一晶圓202、212可具有對應於如上文所描述之不可薄化區105(圖1A)之厚度的厚度231，或可具有可包括位於不可薄化區下方之區107(圖1A)之某一材料的較大厚度。在一實施例中，一或兩個晶圓202、212之區107可具有高達20微米之厚度。
圖7說明處理之後續階段，在該後續階段之後已形成延伸穿過每一晶圓之厚度的第一開口206及第二開口216，每一晶圓上包括導電襯墊204、214。可藉由(例如)應用於每一晶圓之半導體材料的蝕刻、雷射圖案化、噴砂、機械銑削或其他技術而製成此等開口。在形成延伸穿過晶圓厚度之開口之後，可將介電層232形成於開口之內壁上，在此之後開口可延伸穿過各別襯墊204、214。形成開口206、216及介電層232之製程可如美國專利公開案第20080246136A1號或以下各自在2010年7月23日申請之美國申請案的任一者或全部中所大體描述：申請案第12/842,717號、第12/842,612號、第12/842,669號、第12/842,692號、第12/842,587號，該等案之揭示內容以引用的方式併入本文中。在一實施例中，可藉由電泳或電解沈積將介電層232選擇性地形成至開口206、216內的曝露半導體或導體表面上且形成於微電子元件的曝露面上。
圖8說明可選步驟，在此步驟中移除介電質或結合材料之介於晶圓襯墊204、214與內插物襯墊226、228之相鄰表面之間的部分。
接著，如圖9中所展示，可將一或多個金屬層沈積至開口206、216中以形成在微電子組件之各別向外表面237、239處曝露的導電元件236、238。導電元件236、238接觸各別晶圓02、212之導電襯墊204、214且經由內插物襯墊226、228及延伸穿過內插物之導通體224電耦合在一起。
在圖9中所見之實施例中，導通體224延伸穿過之開口222與延伸穿過第一晶圓202及第二晶圓212之開口206、216相交。然而，其他配置係可能的。舉例而言，如圖10中所見，晶圓202、212中之一或兩者中的導電元件可在一或多個橫向方向240(內插物主表面227延伸之方向)上自導通體224移位。在圖10中所展示的狀況下，兩個導電元件236、238可在同一方向上自導通體移位，且其中形成有導電元件之開口206、216均不與相應內插物開口222相交，導通體224延伸穿過內插物開口222且電連接導電元件236、238。如圖9中所見，微電子元件202、212中之開口216、206的內表面可相對於每一微電子元件之各別第一表面104在第一及第二方向上延伸以界定實質角109。
如圖10中進一步所見，可以一或多種方式提供內插物導通體224與襯墊204、214之間的電連接。舉例而言，微電子元件212可具有從導電襯墊214朝向內插物220延伸之跡線244，且諸如藉由使用接合金屬245(諸如，焊料、錫或銦)、擴散結合，或者藉由在熱及壓力下的直接金屬至金屬接合，可將跡線244導電地結合至內插物的導通體224。在另一實例中，內插物220可具有在內插物之第一主表面227延伸之方向240上從導通體224延伸之導電跡線242。在此狀況下，導電元件236之製造在第一晶圓之襯墊204與內插物之跡線242之間形成電連接。
圖11說明另一實例，其中導電元件236、238在方向240上自彼此移位。
現參看圖12，展示另一變化，其中內插物320中之開口322漸縮，以使得其寬度在朝向微電子元件中之一者202的前表面的方向上變小。在將開口306、316形成於微電子元件202、212中之後，可將介電層307、317形成於開口之壁及第一表面上。此後，如圖13中所見，可移除介電材料(例如，黏合劑)之介於導電襯墊304、314之相鄰表面與內插物導通體之相應結合表面326、328之間的部分。圖14說明在已形成導電元件336、338以使其與內插物導通體之相應表面接觸之後的微電子組件，其中所沈積之導電材料(例如，所沈積之金屬)填充介於導電襯墊304、314之表面與內插物導通體之相應表面326、328(其與導電襯墊304、314之表面相鄰)之間的空間。
圖15說明另一變化，其中延伸穿過內插物開口之導電元件424具有一形狀(例如，截頭圓錐形狀)，該形狀不符合內插物開口422之內表面的輪廓。圖15中所展示之結構的製造方法亦可不同於上述方法(圖4至圖14)。在此狀況下，當內插物420與微電子元件402、412接合時，內插物可具有在第一主表面與第二主表面之間延伸的開口422，該開口422由介電材料426填充。當開口406形成於微電子元件402及其上之導電襯墊404中時，材料移除製程繼續穿過黏合劑或結合層401且穿過介電材料區426，直至導電襯墊414之上表面414a在開口406內曝露為止。此後，開口406可由一或多層或金屬或導電金屬化合物填充以形成延伸穿過微電子元件402及內插物420之導電元件436。
圖16說明圖15中所展示之結構的變化，其中導電元件536形成為中空結構，其加襯裡於開口406內之介電層407之內表面但不填充該開口。導電元件536接觸在開口406內曝露之導電襯墊414的上表面414a。圖17說明另一變化，其中開口506延伸穿過兩個導電襯墊504、514之厚度，以使得導電元件636、638在形成時可與彼此直接接觸。
圖18說明上述實施例(圖11)之變化，其中內插物720包含一或多個被動電路元件。舉例而言，內插物可包含具有電極752、754之第一電容器750，電極752、754與沿著內插物720之主表面751延伸的各別跡線756、758電連接。類似地，內插物可包含具有電極762、764之第二電容器760，電極762、764與沿著內插物720之主表面761延伸的各別跡線766、768電連接。該等跡線中之一些758、766可經由另外的導電元件736、738連接至在組件之操作中攜載時變信號的導電襯墊，而其他跡線756、768可連接至在組件之操作中攜載參考電位(諸如，接地或電源供應電壓)的一或多個導電襯墊(未圖示)。
在圖18中所見的實施例之其他變化中，被動電路元件可包括以下中之一或多者：電感器、電阻器或其他被動電路元件，其如圖18中所見而安置且具有如(例如)圖18中所見的電互連配置。
微電子組件之結構及製造以及其至較高階組件中之併入可包括在以下中之一或多者中描述的結構及製造步驟：與本申請案在同一日期申請的Oganesian等人之以下共同擁有之同在申請中的申請案「STACKED MICROELECTRONIC ASSEMBLY WITH TSVS FORMED IN STAGES AND CARRIER ABOVE CHIP」(美國臨時申請案第61/419,033號；代理人案號Tessera 3.8-619)；及「STACKED MICROELECTRONIC ASSEMBLY WITH TSVS FORMED IN STAGES WITH PLURAL ACTIVE CHIPS」(美國臨時申請案第61/419,037號；代理人案號Tessera 3.8-632)，及各自在2010年7月23日申請之以下美國申請案：申請案第12/842,717號；第12/842,651號；第12/842,612號；第12/842,669號；第12/842,692號及第12/842,587號；所有此等申請案之揭示內容以引用的方式併入本文中。上文所論述之結構提供卓越的三維互連能力。此等能力可配合任何類型之晶片而使用。僅藉由實例，以下晶片組合可包括於如上文所論述之結構中：(i)處理器及配合處理器而使用之記憶體；(ii)相同類型之多個記憶體晶片；(iii)不同類型之多個記憶體晶片，諸如DRAM及SRAM；(iv)影像感測器及用以處理來自感測器之影像的影像處理器；(v)特殊應用積體電路(「ASIC」)及記憶體。上文所論述之結構可用於構造不同電子系統。舉例而言，根據本發明之另一實施例的系統800包括如上文所描述之結構806以及其他電子部件808及810。在所描繪之實例中，部件808係半導體晶片，而部件810係顯示螢幕，但可使用任何其他部件。當然，儘管為了說明之清晰起見在圖19中描繪僅兩個額外部件，但該系統可包括任何數目個此等部件。如上文所描述之結構806可為(例如)如上文結合圖1、圖9、圖10、圖14、圖15、圖16、圖18所論述的微電子組件100。在另一變體中，可提供兩者，且可使用任何數目個此等結構。結構806以及部件808及810安裝於以虛線示意性描繪之共同外殼801中，且按需要彼此電互連以形成所要電路。在所展示之例示性系統中，系統包括電路面板802(諸如可撓性印刷電路板)，且該電路面板包括使該等部件彼此互連之眾多導體804，圖19中僅描繪其中一者。然而，此僅為例示性的；可使用用於形成電連接之任何合適結構。將外殼801描繪為攜帶型外殼，其係可用於(例如)蜂巢式電話或個人數位助理中之類型，且螢幕810在外殼之表面處曝露。當結構806包括諸如成像晶片之光敏元件時，亦可提供透鏡811或其他光學裝置以用於將光導引至該結構。圖19中所展示之簡化系統同樣僅為例示性的；可使用上述結構製造其他系統，包括被通常視為固定結構的系統，諸如桌上型電腦、路由器及其類似者。
由於可在不脫離本發明之情況下利用上述特徵之此等及其他變化及組合，因此對較佳實施例之以上描述應被看作說明而非被看作對如申請專利範圍所界定之本發明的限制。
100．．．微電子組件
102．．．第一微電子元件/晶片
104．．．前表面
105．．．第一區/層/介電區
106．．．導電襯墊
107．．．第二區
109．．．實質角
110．．．微電子元件
112．．．第二微電子元件/第二晶片
114．．．前表面
115．．．後表面
116．．．導電襯墊
118．．．導電元件
120．．．內插物
123．．．第二開口
124．．．觸點
126．．．介電元件
128．．．塊體
130．．．端子
132．．．導電塊體
134．．．電路面板
136．．．觸點
137．．．後表面
140．．．散熱片
142．．．導熱材料
144．．．周邊邊緣
201．．．介電材料
202．．．第一晶圓
203．．．前表面
204．．．導電襯墊
206．．．第一開口
212．．．第二晶圓
213．．．前表面
214．．．導電襯墊
216．．．第二開口
220．．．內插物
222．．．通孔/開口
224．．．導電導通體
226．．．第一導電襯墊
227．．．第一主表面
228．．．第二導電襯墊
229．．．第二主表面
230．．．介電層
231．．．厚度
232．．．介電層
236．．．導電元件
237．．．外向表面
238．．．導電元件
239．．．外向表面
240．．．橫向方向
242．．．導電跡線
244．．．跡線
245．．．接合金屬
304．．．導電襯墊
306．．．開口
307．．．介電層
314．．．導電襯墊
316．．．開口
317．．．介電層
320．．．內插物
322．．．開口
326．．．結合表面
328．．．結合表面
336．．．導電元件
338．．．導電元件
401．．．結合層
402．．．微電子元件
404．．．導電襯墊
406．．．開口
407．．．介電層
412．．．微電子元件
414．．．導電襯墊
414a．．．上表面
420．．．內插物
422．．．開口
424．．．導電元件
426．．．介電材料
436．．．導電元件
504．．．導電襯墊
506．．．開口
514．．．導電襯墊
536．．．導電元件
636．．．導電元件
638．．．導電元件
720．．．內插物
736．．．導電元件
738．．．導電元件
750．．．第一電容器
751．．．主表面
752．．．電極
754．．．電極
756．．．跡線
758．．．跡線
760．．．第二電容器
761．．．主表面
762．．．電極
764．．．電極
766．．．跡線
768．．．跡線
800．．．系統
801．．．共同外殼
802．．．電路面板
804．．．導體
806．．．結構
808．．．電子部件
810．．．電子部件/螢幕
811．．．透鏡
圖1係說明經定位以便與電路面板附接的根據本發明之實施例之微電子組件的剖視圖。
圖1A係進一步詳細說明根據本發明之實施例之微電子組件的局部剖視圖。
圖2係說明安裝至電路面板的根據本發明之實施例之微電子組件的剖視圖。
圖3係進一步說明根據本發明之實施例之微電子組件的平面圖。
圖4、圖5、圖6、圖7、圖8、圖9、圖10及圖11係說明製造根據本發明之實施例之變化的微電子組件之方法之各階段的局部剖視圖。
圖12、圖13及圖14係說明圖4、圖5、圖6、圖7、圖8、圖9、圖10及圖11中所展示的製造根據本發明之實施例之變化的微電子組件之方法之各階段的局部剖視圖。
圖15及圖16係說明圖12、圖13及圖14中所展示的製造根據本發明之實施例之變化的微電子組件之方法之各階段的局部剖視圖。
圖17係說明圖16中所展示的根據本發明之實施例之變化的微電子組件之局部剖視圖。
圖18係說明圖10中所展示的根據本發明之實施例之另一變化的微電子組件之局部剖視圖。
圖19係根據本發明之一實施例之系統的示意性描繪。
100．．．微電子組件
102．．．第一微電子元件/晶片
104．．．前表面
106．．．導電襯墊
112．．．第二微電子元件/第二晶片
114．．．前表面
115．．．後表面
116．．．導電襯墊
118．．．導電元件
120．．．內插物
124．．．觸點
126．．．介電元件
128．．．塊體
130．．．端子
132．．．導電塊體
134．．．電路面板
136．．．觸點
137．．．後表面
140．．．散熱片
142．．．導熱材料

Claims (26)

  1. 一種微電子組件，其包含：一第一微電子元件及一第二微電子元件，該等微電子元件中之每一者包含鄰近該微電子元件之一前表面的主動半導體裝置，每一微電子元件具有遠離該各別前表面之一後表面，且各自具有在該各別前表面處曝露之一導電襯墊；一材料之一內插物，其具有小於百萬分之10/℃之一熱膨脹係數(「CTE」)，該內插物具有面向相反方向之第一及第二表面及在該內插物中之一開口內延伸且在該第一表面及該第二表面處曝露的一第二導電元件，該第一表面面向該第一微電子元件之該前表面，且該第二表面面向該第二微電子元件之該前表面；該第一微電子元件及該第二微電子元件中之每一者進一步包括在一開口內延伸之一第一導電元件，該開口自該各別微電子元件之該後表面朝向該各別微電子元件之該前表面延伸，其中該等第一導電元件中之至少一者延伸穿過該各別第一或第二微電子元件之該導電襯墊，且該等第一導電元件與該第二導電元件電耦合，其中該第二導電元件包括在該第一表面及該第二表面處曝露之第二導電襯墊，該第一微電子元件及該第二微電子元件之該等襯墊係第一襯墊，該等第一襯墊與該等第二襯墊相鄰，且該等第一導電元件接觸該等第一及第二襯墊之相鄰表面。
  2. 如請求項1之微電子組件，其中該第二導電元件延伸穿過之該開口與延伸穿過該第一微電子元件及該第二微電子元件的該等開口中之至少一者相交。
  3. 如請求項1之微電子組件，其中該第二導電元件延伸穿過之該開口與延伸穿過該第一微電子元件及該第二微電子元件的該等開口中之每一者相交。
  4. 如請求項1之微電子組件，其中該第二導電元件延伸穿過之該開口不與延伸穿過該第一微電子元件及該第二微電子元件的該等開口中之任一者相交。
  5. 如請求項1之微電子組件，其中該內插物基本上由介電材料組成。
  6. 如請求項1之微電子組件，其中該內插物基本上由金屬或半導體材料組成，其中該內插物中之該開口襯有一絕緣體。
  7. 如請求項1之微電子組件，其中每一微電子元件之該第一導電元件延伸穿過該各別導電襯墊。
  8. 如請求項1之微電子組件，其中該第二導電元件延伸穿過之該內插物中的該開口具有一內壁，該內壁相對於該內插物之該第一表面及該第二表面按一常角延伸。
  9. 如請求項1之微電子組件，其中該第二導電元件延伸穿過之該內插物中的該開口在該內插物之該第一表面與該第二表面之間在一方向上漸縮。
  10. 如請求項8之微電子組件，其中該第一微電子元件中之該開口在自該第一微電子元件之該後表面朝向該第一微 電子元件之該前表面的一方向上漸縮。
  11. 如請求項9之微電子組件，其中該第一微電子元件中之該開口在自該第一微電子元件之該後表面朝向該第一微電子元件之該前表面的一方向上漸縮。
  12. 如請求項8之微電子組件，其中該第一微電子元件中之該開口的一內表面與該第一微電子元件之該前表面成一常角而延伸。
  13. 如請求項9之微電子組件，其中該第一微電子元件中之該開口的一內表面與該第一微電子元件之該前表面成一常角而延伸。
  14. 如請求項1之微電子組件，其中該第二導電元件符合該內插物中之該開口之一內表面的一輪廓。
  15. 如請求項1之微電子組件，其中該第二導電元件不符合該內插物中之該開口之一內表面的一輪廓。
  16. 如請求項1之微電子組件，其中該內插物中之該開口及該第一微電子元件或該第二微電子元件中之至少一者中的該開口為漸縮的，在彼此相反的方向上變小。
  17. 如請求項1之微電子組件，其中該內插物進一步包括與該第一微電子元件或該第二微電子元件中之至少一者電連接的至少一被動部件。
  18. 一種微電子系統，其包含如請求項1之微電子組件及電連接至該微電子組件的一或多個其他電子部件。
  19. 如請求項18之微電子系統，其進一步包含一外殼，該微電子組件及該等其他電子部件安裝至該外殼。
  20. 一種製造一微電子組件之方法，其包含：組裝一第一微電子元件及一第二微電子元件，兩者之間具有一內插物，該等微電子元件中之每一者包含鄰近該微電子元件之一前表面的主動半導體裝置，具有遠離該各別前表面之一後表面，且具有在該前表面處曝露之一導電襯墊，該內插物基本上由半導體或一無機介電材料中之至少一者組成，該內插物具有面向相反方向之第一及第二表面及延伸穿過該內插物且在該第一表面及該第二表面處曝露的一第二導電元件，以使得該第一表面面向該第一微電子元件之該前表面，且該第二表面面向該第二微電子元件之該前表面；接著形成在開口內延伸之第一導電元件，該等開口自該等微電子元件之後表面朝向該等各別前表面延伸，該等第一導電元件中之至少一者延伸穿過該等微電子元件中之至少一者的該各別導電襯墊，該等第一導電元件與該第二導電元件電耦合，其中該等微電子元件中之該等開口的內表面在第一及第二方向上相對於每一微電子元件之該各別前表面延伸以界定一實質角，其中該第二導電元件包括在該第一表面及該第二表面處曝露之第二導電襯墊，每一微電子元件之該第一導電襯墊與該等第二襯墊中之一者相鄰，且該等第一導電元件接觸該等第一及第二襯墊之相鄰表面。
  21. 如請求項20之方法，其中每一微電子元件之該第一導電 元件延伸穿過該各別導電襯墊。
  22. 如請求項20之方法，其中該第二導電元件延伸穿過之該內插物中的該開口具有一內壁，該內壁相對於該內插物之該第一表面及該第二表面按一常角延伸。
  23. 如請求項20之方法，其中該第二導電元件延伸穿過之該內插物中的該開口在該內插物之該第一表面與該第二表面之間在一方向上漸縮。
  24. 如請求項20之方法，其中該第二導電元件符合該內插物中之該開口之一內表面的一輪廓。
  25. 如請求項20之方法，其中該第二導電元件不符合該內插物中之該開口之一內表面的一輪廓。
  26. 如請求項25之方法，其中該內插物中之該開口與該第二導電元件在相反方向上漸縮。
TW100144451A 2010-12-02 2011-12-02 具有連接主動晶片之內插物之堆疊微電子組件 TWI458070B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/958,866 US8637968B2 (en) 2010-12-02 2010-12-02 Stacked microelectronic assembly having interposer connecting active chips

Publications (2)

Publication Number Publication Date
TW201246500A TW201246500A (en) 2012-11-16
TWI458070B true TWI458070B (zh) 2014-10-21

Family

ID=45373838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144451A TWI458070B (zh) 2010-12-02 2011-12-02 具有連接主動晶片之內插物之堆疊微電子組件

Country Status (7)

Country Link
US (1) US8637968B2 (zh)
EP (1) EP2647046B1 (zh)
JP (1) JP5857065B2 (zh)
KR (1) KR101871866B1 (zh)
CN (1) CN103329266B (zh)
TW (1) TWI458070B (zh)
WO (1) WO2012075371A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8329578B2 (en) * 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8587126B2 (en) * 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US20130073755A1 (en) * 2011-09-20 2013-03-21 Advanced Micro Devices, Inc. Device protocol translator for connection of external devices to a processing unit package
TWI500125B (zh) * 2012-12-21 2015-09-11 Unimicron Technology Corp 電子元件封裝之製法
CN103903990B (zh) * 2012-12-28 2016-12-28 欣兴电子股份有限公司 电子组件封装的制法
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9691693B2 (en) * 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
JP6502751B2 (ja) * 2015-05-29 2019-04-17 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9666560B1 (en) 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US11652036B2 (en) * 2018-04-02 2023-05-16 Santa Clara Via-trace structures
FR3080218B1 (fr) * 2018-04-11 2022-02-11 St Microelectronics Grenoble 2 Dispositif electronique comprenant des puces electroniques
US11749645B2 (en) * 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11309285B2 (en) * 2019-06-13 2022-04-19 Micron Technology, Inc. Three-dimensional stacking semiconductor assemblies and methods of manufacturing the same
US11610833B2 (en) * 2020-10-22 2023-03-21 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166846A1 (en) * 2007-12-28 2009-07-02 Micron Technology, Inc. Pass-through 3d interconnect for microelectronic dies and associated systems and methods
US20100117242A1 (en) * 2008-11-10 2010-05-13 Miller Gary L Technique for packaging multiple integrated circuits
US20100230795A1 (en) * 2009-03-13 2010-09-16 Tessera Technologies Hungary Kft. Stacked microelectronic assemblies having vias extending through bond pads
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board

Family Cites Families (221)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8403613A (nl) 1984-11-28 1986-06-16 Philips Nv Elektronenbundelinrichting en halfgeleiderinrichting voor een dergelijke inrichting.
US4765864A (en) 1987-07-15 1988-08-23 Sri International Etching method for producing an electrochemical cell in a crystalline substrate
EP0316799B1 (en) 1987-11-13 1994-07-27 Nissan Motor Co., Ltd. Semiconductor device
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5322816A (en) 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
US5380681A (en) 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
IL110261A0 (en) 1994-07-10 1994-10-21 Schellcase Ltd Packaged integrated circuit
GB2292015B (en) 1994-07-29 1998-07-22 Plessey Semiconductors Ltd Trimmable inductor structure
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5703408A (en) 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5686762A (en) 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
TW343210B (en) 1996-01-12 1998-10-21 Matsushita Electric Works Ltd Process for impregnating a substrate, impregnated substrate and products thereof
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5700735A (en) 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
JP3620936B2 (ja) 1996-10-11 2005-02-16 浜松ホトニクス株式会社 裏面照射型受光デバイスおよびその製造方法
US6143396A (en) 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
EP0926723B1 (en) 1997-11-26 2007-01-17 STMicroelectronics S.r.l. Process for forming front-back through contacts in micro-integrated electronic devices
US6620731B1 (en) 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
WO1999038204A1 (fr) 1998-01-23 1999-07-29 Rohm Co., Ltd. Interconnexion damasquinee et dispositif a semi-conducteur
US6982475B1 (en) 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US5986343A (en) 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6103552A (en) 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
US6261865B1 (en) 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
JP2000195896A (ja) 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6181016B1 (en) 1999-06-08 2001-01-30 Winbond Electronics Corp Bond-pad with a single anchoring structure
US6368410B1 (en) 1999-06-28 2002-04-09 General Electric Company Semiconductor processing article
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
JP4139533B2 (ja) 1999-09-10 2008-08-27 大日本印刷株式会社 半導体装置とその製造方法
US6277669B1 (en) 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
JP2001102479A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2001127243A (ja) 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
US6507113B1 (en) 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
JP3684978B2 (ja) 2000-02-03 2005-08-17 セイコーエプソン株式会社 半導体装置およびその製造方法ならびに電子機器
US6498387B1 (en) 2000-02-15 2002-12-24 Wen-Ken Yang Wafer level package and the process of the same
US6586955B2 (en) 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
JP3879816B2 (ja) 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US6472247B1 (en) 2000-06-26 2002-10-29 Ricoh Company, Ltd. Solid-state imaging device and method of production of the same
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
JP3433193B2 (ja) 2000-10-23 2003-08-04 松下電器産業株式会社 半導体チップおよびその製造方法
US6693358B2 (en) 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
EP1207015A3 (en) 2000-11-17 2003-07-30 Keltech Engineering, Inc. Raised island abrasive, method of use and lapping apparatus
JP2002162212A (ja) 2000-11-24 2002-06-07 Foundation Of River & Basin Integrated Communications Japan 堤体ひずみ計測センサ
US20020098620A1 (en) 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
KR100352236B1 (ko) 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
KR100869013B1 (ko) 2001-02-08 2008-11-17 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치 및 그 제조방법
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP2002270718A (ja) 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002373957A (ja) 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003020404A (ja) 2001-07-10 2003-01-24 Hitachi Ltd 耐熱性低弾性率材およびそれを用いた装置
US6531384B1 (en) 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
US20030059976A1 (en) 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
JP2003124393A (ja) 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
US6727576B2 (en) 2001-10-31 2004-04-27 Infineon Technologies Ag Transfer wafer level packaging
US20040051173A1 (en) 2001-12-10 2004-03-18 Koh Philip Joseph High frequency interconnect system using micromachined plugs and sockets
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6743660B2 (en) 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
JP2003282791A (ja) 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法
JP2003318178A (ja) 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6716737B2 (en) 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6903442B2 (en) 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US7030010B2 (en) 2002-08-29 2006-04-18 Micron Technology, Inc. Methods for creating electrophoretically insulated vias in semiconductive substrates and resulting structures
US7329563B2 (en) 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
JP4440554B2 (ja) 2002-09-24 2010-03-24 浜松ホトニクス株式会社 半導体装置
AU2003268667A1 (en) 2002-09-24 2004-04-19 Hamamatsu Photonics K.K. Photodiode array and method for manufacturing same
JP2004128063A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US20040104454A1 (en) 2002-10-10 2004-06-03 Rohm Co., Ltd. Semiconductor device and method of producing the same
TW569395B (en) 2002-10-30 2004-01-01 Intelligent Sources Dev Corp Method of forming a stacked-gate cell structure and its NAND-type flash memory array
US20050012225A1 (en) 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
JP3918935B2 (ja) 2002-12-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP4072677B2 (ja) 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
SG137651A1 (en) 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP3680839B2 (ja) 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
EP1519410A1 (en) 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for producing electrical through hole interconnects and devices made thereof
US6908856B2 (en) 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
JP4373695B2 (ja) 2003-04-16 2009-11-25 浜松ホトニクス株式会社 裏面照射型光検出装置の製造方法
DE10319538B4 (de) 2003-04-30 2008-01-17 Qimonda Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
EP1482553A3 (en) 2003-05-26 2007-03-28 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US6927156B2 (en) 2003-06-18 2005-08-09 Intel Corporation Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
JP3646720B2 (ja) 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
EP1639634B1 (en) 2003-06-20 2009-04-01 Nxp B.V. Electronic device, assembly and methods of manufacturing an electronic device
JP2005026405A (ja) 2003-07-01 2005-01-27 Sharp Corp 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置
JP2005045073A (ja) 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
JP4499386B2 (ja) 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7180149B2 (en) 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005093486A (ja) 2003-09-12 2005-04-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005101268A (ja) 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置の製造方法
US20050095835A1 (en) 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
GB2406720B (en) 2003-09-30 2006-09-13 Agere Systems Inc An inductor formed in an integrated circuit
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
TWI259564B (en) 2003-10-15 2006-08-01 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
US7132743B2 (en) * 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
TWI234244B (en) 2003-12-26 2005-06-11 Intelligent Sources Dev Corp Paired stack-gate flash cell structure and its contactless NAND-type flash memory arrays
US20050156330A1 (en) 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US7026175B2 (en) 2004-03-29 2006-04-11 Applied Materials, Inc. High throughput measurement of via defects in interconnects
US7368695B2 (en) 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
US20050248002A1 (en) 2004-05-07 2005-11-10 Michael Newman Fill for large volume vias
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
KR100605314B1 (ko) 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
US7750487B2 (en) 2004-08-11 2010-07-06 Intel Corporation Metal-metal bonding of compliant interconnect
US7598167B2 (en) 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7378342B2 (en) 2004-08-27 2008-05-27 Micron Technology, Inc. Methods for forming vias varying lateral dimensions
US7129567B2 (en) 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
KR100604049B1 (ko) 2004-09-01 2006-07-24 동부일렉트로닉스 주식회사 반도체 칩 패키지 및 그 제조방법
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4139803B2 (ja) 2004-09-28 2008-08-27 シャープ株式会社 半導体装置の製造方法
JP4246132B2 (ja) 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
US7819119B2 (en) 2004-10-08 2010-10-26 Ric Investments, Llc User interface having a pivotable coupling
TWI273682B (en) 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
US7081408B2 (en) 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20060278997A1 (en) 2004-12-01 2006-12-14 Tessera, Inc. Soldered assemblies and methods of making the same
JP4795677B2 (ja) 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP4290158B2 (ja) 2004-12-20 2009-07-01 三洋電機株式会社 半導体装置
KR20060087273A (ko) 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
US7675153B2 (en) 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US7538032B2 (en) 2005-06-23 2009-05-26 Teledyne Scientific & Imaging, Llc Low temperature method for fabricating high-aspect ratio vias and devices fabricated by said method
TWI244186B (en) 2005-03-02 2005-11-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
TWI264807B (en) 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US20060264029A1 (en) 2005-05-23 2006-11-23 Intel Corporation Low inductance via structures
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
US20070049470A1 (en) 2005-08-29 2007-03-01 Johnson Health Tech Co., Ltd. Rapid circuit training machine with dual resistance
US20070052050A1 (en) 2005-09-07 2007-03-08 Bart Dierickx Backside thinned image sensor with integrated lens stack
JP2007157844A (ja) 2005-12-01 2007-06-21 Sharp Corp 半導体装置、および半導体装置の製造方法
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US7456479B2 (en) 2005-12-15 2008-11-25 United Microelectronics Corp. Method for fabricating a probing pad of an integrated circuit chip
JP4826248B2 (ja) 2005-12-19 2011-11-30 Ｔｄｋ株式会社 Ｉｃ内蔵基板の製造方法
KR100714310B1 (ko) 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US20080029879A1 (en) 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
JP4659660B2 (ja) 2006-03-31 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100837269B1 (ko) 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
JP2007311676A (ja) 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
JP4950559B2 (ja) 2006-05-25 2012-06-13 パナソニック株式会社 スルーホール電極の形成方法
US7605019B2 (en) * 2006-07-07 2009-10-20 Qimonda Ag Semiconductor device with stacked chips and method for manufacturing thereof
KR100750741B1 (ko) 2006-09-15 2007-08-22 삼성전기주식회사 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
US7531445B2 (en) 2006-09-26 2009-05-12 Hymite A/S Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
US20080079779A1 (en) 2006-09-28 2008-04-03 Robert Lee Cornell Method for Improving Thermal Conductivity in Micro-Fluid Ejection Heads
JP2008091632A (ja) 2006-10-02 2008-04-17 Manabu Bonshihara 半導体装置の外部回路接続部の構造及びその形成方法
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7719121B2 (en) 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US7759166B2 (en) 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
KR100830581B1 (ko) 2006-11-06 2008-05-22 삼성전자주식회사 관통전극을 구비한 반도체 소자 및 그 형성방법
US7781781B2 (en) 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US20080136038A1 (en) 2006-12-06 2008-06-12 Sergey Savastiouk Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate
FR2911006A1 (fr) 2007-01-03 2008-07-04 St Microelectronics Sa Puce de circuit electronique integre comprenant une inductance
JP2008177249A (ja) 2007-01-16 2008-07-31 Sharp Corp 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器
US7518226B2 (en) 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
KR100845006B1 (ko) 2007-03-19 2008-07-09 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
JP2008258258A (ja) 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
US7977155B2 (en) 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods
US20080284041A1 (en) 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4937842B2 (ja) 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7767497B2 (en) 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
US7932179B2 (en) 2007-07-27 2011-04-26 Micron Technology, Inc. Method for fabricating semiconductor device having backside redistribution layers
EP2186134A2 (en) 2007-07-27 2010-05-19 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
KR101387701B1 (ko) * 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US7902069B2 (en) 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
WO2009023462A1 (en) 2007-08-10 2009-02-19 Spansion Llc Semiconductor device and method for manufacturing thereof
KR100905784B1 (ko) 2007-08-16 2009-07-02 주식회사 하이닉스반도체 반도체 패키지용 관통 전극 및 이를 갖는 반도체 패키지
KR101213175B1 (ko) * 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
JP2009088201A (ja) 2007-09-28 2009-04-23 Nec Electronics Corp 半導体装置
JP2009129953A (ja) 2007-11-20 2009-06-11 Hitachi Ltd 半導体装置
US20090127667A1 (en) 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
US7998524B2 (en) 2007-12-10 2011-08-16 Abbott Cardiovascular Systems Inc. Methods to improve adhesion of polymer coatings over stents
US7446036B1 (en) 2007-12-18 2008-11-04 International Business Machines Corporation Gap free anchored conductor and dielectric structure and method for fabrication thereof
WO2009104668A1 (ja) 2008-02-21 2009-08-27 日本電気株式会社 配線基板及び半導体装置
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US7791174B2 (en) 2008-03-07 2010-09-07 Advanced Inquiry Systems, Inc. Wafer translator having a silicon core isolated from signal paths by a ground plane
US7842548B2 (en) 2008-04-22 2010-11-30 Taiwan Semconductor Manufacturing Co., Ltd. Fixture for P-through silicon via assembly
US7838967B2 (en) * 2008-04-24 2010-11-23 Powertech Technology Inc. Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US20090267183A1 (en) 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US7939449B2 (en) 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
US7863721B2 (en) 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
US20100013060A1 (en) 2008-06-22 2010-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
JP5183340B2 (ja) 2008-07-23 2013-04-17 日本電波工業株式会社 表面実装型の発振器およびこの発振器を搭載した電子機器
KR20100020718A (ko) * 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
US7906404B2 (en) 2008-11-21 2011-03-15 Teledyne Scientific & Imaging, Llc Power distribution for CMOS circuits using in-substrate decoupling capacitors and back side metal layers
US7939926B2 (en) 2008-12-12 2011-05-10 Qualcomm Incorporated Via first plus via last technique for IC interconnects
US20100159699A1 (en) 2008-12-19 2010-06-24 Yoshimi Takahashi Sandblast etching for through semiconductor vias
JP5308145B2 (ja) 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
TWI366890B (en) 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
KR20100087566A (ko) 2009-01-28 2010-08-05 삼성전자주식회사 반도체 소자 패키지의 형성방법
US8158515B2 (en) 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
US7998860B2 (en) 2009-03-12 2011-08-16 Micron Technology, Inc. Method for fabricating semiconductor components using maskless back side alignment to conductive vias
TWI466258B (zh) * 2009-04-10 2014-12-21 Nanya Technology Corp 電性通透連接及其形成方法
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
JP5715334B2 (ja) * 2009-10-15 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8519538B2 (en) 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8421193B2 (en) * 2010-11-18 2013-04-16 Nanya Technology Corporation Integrated circuit device having through via and method for preparing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US20090166846A1 (en) * 2007-12-28 2009-07-02 Micron Technology, Inc. Pass-through 3d interconnect for microelectronic dies and associated systems and methods
US20100117242A1 (en) * 2008-11-10 2010-05-13 Miller Gary L Technique for packaging multiple integrated circuits
US20100230795A1 (en) * 2009-03-13 2010-09-16 Tessera Technologies Hungary Kft. Stacked microelectronic assemblies having vias extending through bond pads

Also Published As

Publication number Publication date
CN103329266B (zh) 2016-10-19
KR20130122959A (ko) 2013-11-11
US8637968B2 (en) 2014-01-28
WO2012075371A1 (en) 2012-06-07
JP5857065B2 (ja) 2016-02-10
US20120139094A1 (en) 2012-06-07
TW201246500A (en) 2012-11-16
EP2647046A1 (en) 2013-10-09
KR101871866B1 (ko) 2018-06-27
EP2647046B1 (en) 2020-11-18
CN103329266A (zh) 2013-09-25
JP2013546192A (ja) 2013-12-26

Similar Documents

Publication Publication Date Title
TWI458070B (zh) 具有連接主動晶片之內插物之堆疊微電子組件
US9620437B2 (en) Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
US9368476B2 (en) Stacked microelectronic assembly with TSVs formed in stages with plural active chips
TWI406383B (zh) 同時晶圓結合及互連接合
US10396114B2 (en) Method of fabricating low CTE interposer without TSV structure
US10181411B2 (en) Method for fabricating a carrier-less silicon interposer
US10403510B2 (en) Method of fabricating a carrier-less silicon interposer using photo patterned polymer as substrate

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees