JP5857065B2 - 能動チップを接続するインターポーザを有する積層超小型電子アセンブリ - Google Patents

能動チップを接続するインターポーザを有する積層超小型電子アセンブリ Download PDF

Info

Publication number
JP5857065B2
JP5857065B2 JP2013542197A JP2013542197A JP5857065B2 JP 5857065 B2 JP5857065 B2 JP 5857065B2 JP 2013542197 A JP2013542197 A JP 2013542197A JP 2013542197 A JP2013542197 A JP 2013542197A JP 5857065 B2 JP5857065 B2 JP 5857065B2
Authority
JP
Japan
Prior art keywords
microelectronic
conductive
interposer
microelectronic element
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013542197A
Other languages
English (en)
Other versions
JP2013546192A (ja
JP2013546192A5 (ja
Inventor
ハーバ,ベルガセム
オガネシアン,ヴァーゲ
モハメッド,イリヤス
サヴァリア,ピーユーシュ
ミッチェル,クレイグ
Original Assignee
テッセラ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ,インコーポレイテッド filed Critical テッセラ,インコーポレイテッド
Publication of JP2013546192A publication Critical patent/JP2013546192A/ja
Publication of JP2013546192A5 publication Critical patent/JP2013546192A5/ja
Application granted granted Critical
Publication of JP5857065B2 publication Critical patent/JP5857065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

(関連出願の相互参照)
本出願は、2010年12月2日に出願された米国特許出願第12/958,866号の継続出願であり、その出願の開示内容は、参照することにより本明細書の一部をなすものとする。
本発明は、超小型電子デバイスのパッケージング、特に半導体デバイスのパッケージングに関する。
超小型電子デバイスは、一般にダイ又は半導体チップと呼ばれる、シリコン又はガリウムヒ素等の半導体材料の薄いスラブを一般的に備えている。半導体チップは、一般的に、個々の予めパッケージ化されたユニットとして提供される。幾つかのユニット設計では、半導体チップは基板又はチップキャリアに実装され、それらの基板又はチップキャリアは更にプリント回路基板等の回路パネル上に実装される。
半導体チップの第1の片面(例えば前面)には能動回路が作製される。能動回路との電気的接続を容易にするために、チップは同じ面上にボンドパッドを設けられる。ボンドパッドは通常、ダイのエッジの周辺に、又は多くのメモリデバイスの場合にはダイの中央に、規則的なアレイとして配置される。ボンドパッドは一般的に、約0.5ミクロン(μm)厚の銅又はアルミニウム等の導電性金属から形成される。ボンドパッドは、単一層又は複数層の金属を含むことができる。ボンドパッドのサイズはデバイスタイプによって異なるが、通常は一辺が数十ミクロン(μm)から数百ミクロン(μm)である。
シリコン貫通電極(through-silicon via)(TSV)を用いて、ボンドパッドが配置される半導体チップの前面と、前面とは反対側の半導体チップの背面との間の電気接続を提供することができる。従来のTSVホールは、能動回路を含むように使用することができる第1の面の部分を低減する可能性がある。このように、能動回路に使用することができる第1の面の利用可能な空間が低減することにより、各半導体チップを製造するために必要なシリコンの量が増大する可能性があり、それにより、各チップのコストが増大する可能性がある。
チップのいかなる物理的構成においても、サイズは重要な考慮事項である。チップのより小型の物理的構成に対する要求は、携帯型電子デバイスの急速な発展に伴い更に強くなってきている。単に例として、一般に「スマートフォン」と呼ばれるデバイスは、携帯電話の機能と、強力なデータプロセッサやメモリ、並びに、全地球測位システム受信器、電子カメラ、ローカルエリアネットワーク接続等の補助デバイスとを、高解像度ディスプレイ及び関連する画像処理チップとともに一体化している。こうしたデバイスは、完全なインターネット接続、最大解像度の映像を含むエンターテイメント、ナビゲーション、電子銀行等の機能を、全てポケットサイズのデバイスで提供することができる。複雑な携帯型デバイスでは、多数のチップを小さい空間に詰め込む必要がある。さらに、チップのうちの幾つかは、一般に「I/O」と呼ばれる多くの入出力接続を有している。これらのI/Oを、他のチップのI/Oと相互接続しなければならない。相互接続は、短くあるべきであり、信号伝播遅延を最小限にするために低インピーダンスであるべきである。相互接続を形成するコンポーネントは、アセンブリのサイズを大幅に増大させるべきではない。同様の必要性は、例えばインターネット検索エンジンで使用されるようなデータサーバにおける用途等の他の用途でも発生する。例えば、複雑なチップ間に多数の短い低インピーダンス相互接続を提供する構造により、検索エンジンの帯域幅を増大させ、その電力消費量を低減することができる。
半導体ビア形成及び相互接続においてもたらされた進歩にもかかわらず、チップ前面とチップ背面との間を接続するプロセスを強化することについて、及びそのようなプロセスからもたらすことのできる構造体について、更なる改善を行うことができる。
本発明の一態様によれば、超小型電子アセンブリであって、
第1の超小型電子素子及び第2の超小型電子素子であって、該超小型電子素子の各々はその前面に隣接して能動半導体デバイスを具現化する、第1の超小型電子素子及び第2の超小型電子素子と、
熱膨張係数が10ppm/℃未満である材料からなるインターポーザと、
を具備する。各超小型電子素子は、それぞれの前記前面から離れている背面を有し、それぞれの前記前面において露出している導電性パッドを有する。前記インターポーザは、反対側に面している第1の面及び第2の面と、該インターポーザの開口部内に延在する第2の導電性素子と、を有することができる。前記第2の導電性素子は、前記インターポーザの前記第1の面及び前記第2の面において露出することができる。
前記第1の面は前記第1の超小型素子の前記前面に面することができ、前記第2の面は前記第2の超小型電子素子の前記前面に面することができる。前記第1の超小型電子素子及び前記第2の超小型電子素子の各々はまた、該それぞれの超小型電子素子の前記背面から該それぞれの超小型電子素子の前記前面に向かって延在している開口部内に延在している第1の導電性素子を備えることができる。前記第1の導電性素子の少なくとも1つは、該それぞれの第1の超小型電子素子又は第2の超小型電子素子の前記導電性パッドを通って延在することができる。前記第1の導電性素子は前記第2の導電性素子に電気的に結合することができる。
特定の実施形態では、前記第2の導電性素子が延在している前記開口部は、前記第1の超小型電子素子及び前記第2の超小型電子素子を通って延在している前記開口部のうちの少なくとも一方と交差することができる。一実施形態では、前記第2の導電性素子が延在している前記開口部は、前記第1の超小型電子素子及び前記第2の超小型電子素子を通って延在している前記開口部のうちの各々と交差することができる。例示的な実施形態では、前記第2の導電性素子が延在している前記開口部は、前記第1の超小型電子素子及び前記第2の超小型電子素子を通って延在している前記開口部のうちのいずれとも交差しなくてもよい。特定の実施形態では、前記インターポーザは、本質的に誘電材料から構成されることができる。一実施形態では、前記インターポーザは、本質的に金属又は半導体材料から構成されることができる。前記インターポーザの前記開口部は絶縁体によって裏打ちすることができる。
例示的な実施形態では、各超小型電子素子の前記第1の導電性素子は、それぞれの前記導電性パッドを通って延在することができる。特定の実施形態では、前記第2の導電性素子は、前記第1の面及び前記第2の面において露出している第2の導電性パッドを備えることができる。前記第1の超小型電子素子及び前記第2の超小型電子素子の前記パッドは第1のパッドとすることができる。該第1のパッドは前記第2のパッドと並置することができる。前記第1の導電性素子は前記第1のパッド及び前記第2のパッドの並置された面と接触することができる。一実施形態では、前記第2の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第1の面及び前記第2の面に対して直角に延在している内壁を有することができる。例示的な実施形態では、前記第2の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第1の面と前記第2の面との間の方向おいて先細りにすることができる。
一実施形態では、前記第1の超小型電子素子の前記開口部は、該第1の超小型電子素子の前記背面から該第1の超小型電子素子の前記前面に向かう方向において先細りにすることができる。特定の実施形態では、前記第1の超小型電子素子の前記開口部の内面は、該第1の超小型電子素子の前記前面に対して直角に延在することができる。例示的な実施形態では、前記第2の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿うことができる。一実施形態では、前記第2の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わなくてもよい。
特定の実施形態では、前記インターポーザの前記開口部と前記第1の超小型電子素子又は前記第2の超小型電子素子のうちの少なくとも一方の前記開口部とは先細りになって、互いから反対方向に小さくなっていることができる。例示的な実施形態では、前記インターポーザはまた、前記第1の超小型電子素子又は前記第2の超小型電子素子のうちの少なくとも一方に電気的に接続された少なくとも1つの受動コンポーネントを備えることができる。一実施形態では、本発明の一態様によるシステムは、上述の超小型電子アセンブリと、該超小型電子アセンブリに電気的に接続された1つ又は複数の他の電子コンポーネントと、を具備することができる。特定の実施形態では、前記システムはまた、ハウジングを具備することができ、前記超小型電子アセンブリ及び前記他の電子コンポーネントは前記ハウジングに実装されている。
本発明の別の態様によれば、超小型電子アセンブリを製造する方法は、
第1の超小型電子素子及び第2の超小型電子素子を、それらの間のインターポーザとともに組み立てるステップであって、前記超小型電子素子の各々は、その前面に隣接して能動半導体デバイスを具現化する、ステップと、
次いで、前記超小型電子素子の背面からそれぞれの前記前面に向かって延在する開口部内に延在する第1の導電性素子を形成するステップと、
を含むことができる。前記超小型電子アセンブリの各々は、それぞれの前記前面から離れている背面と、前記前面において露出する導電性パッドと、を有することができる。
前記インターポーザは、本質的に半導体材料又は無機誘電材料のうちの少なくとも1つから構成されることができる。前記インターポーザは、反対側に面する第1の面及び第2の面と、前記インターポーザを通って延在し、かつ前記第1の面及び前記第2の面において露出している第2の導電性素子と、を有することができる。前記インターポーザの前記第1の面は前記第1の超小型電子素子の前記前面に面することができ、前記インターポーザの前記第2の面は前記第2の超小型電子素子の前記前面に面することができる。該第1の導電性素子のうちの少なくとも1つは、前記超小型電子素子のうちの少なくとも1つにおけるそれぞれの前記導電性パッドを通って延在することができる。前記第1の導電性素子は、前記第2の導電性素子に電気的に結合することができる。前記超小型電子素子の前記開口部の内面は、各超小型電子素子のそれぞれの前記前面に対して第1の方向及び第2の方向に延在して実質的な角度を画定することができる。
例示的な実施形態では、各超小型電子素子の前記第1の導電性素子は、それぞれの前記導電性パッドを通って延在することができる。一実施形態では、前記第2の導電性素子は、前記第1の面及び前記第2の面において露出する第2の導電性パッドを備えることができる。各超小型電子素子の前記第1の導電性パッドは前記第2のパッドのうちの1つと並置することができる。前記第1の導電性素子は前記第1のパッド及び前記第2のパッドの並置された面と接触することができる。特定の実施形態では、前記第2の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第1の面及び前記第2の面に対して直角に延在する内壁を有することができる。
一実施形態では、前記第2の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第1の面と前記第2の面との間の方向に先細りにすることができる。例示的な実施形態では、前記第2の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿うことができる。特定の実施形態では、前記第2の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わなくてもよい。一実施形態では、前記インターポーザの前記開口部及び前記第2の導電性素子は反対方向に先細りにすることができる。
回路パネルに取り付けられるように配置された、本発明の一実施形態による超小型電子アセンブリを示す断面図である。 本発明の一実施形態による超小型電子アセンブリを詳細に更に示す部分断面図である。 回路パネルに取り付けられる、本発明の一実施形態による超小型電子アセンブリを示す断面図である。 本発明の一実施形態による超小型電子アセンブリを更に示す平面図である。 本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 図4、図5、図6、図7、図8、図9、図10及び図11に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 図4、図5、図6、図7、図8、図9、図10及び図11に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 図4、図5、図6、図7、図8、図9、図10及び図11に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 図12、図13及び図14に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 図12、図13及び図14に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。 図16に示す本発明の実施形態の変形形態による超小型電子アセンブリを示す部分断面図である。 図10に示す本発明の実施形態の更なる変形形態による超小型電子アセンブリを示す部分断面図である。 本発明の一実施形態によるシステムの概略図である。
(詳細な説明)
図1は、本発明の一実施形態による超小型電子アセンブリ100を示す。超小型電子パッケージは、第1の超小型電子素子102及び第2の超小型電子素子112を備え、各々、それら超小型電子素子の間に配置されたインターポーザ120に向かって面している、コンタクト支持前面104、114を有している。各超小型電子素子を、例えば、シリコン、シリコンの合金、又はIII−V族半導体材料若しくはII−VI族半導体材料等の他の半導体材料を含むことができる、半導体チップにおいて具現化された集積回路とすることができる。図1Aの拡大図に見られるように、チップ102は、チップの主面である、コンタクト支持面とも呼ばれる前面104を有し、その前面にチップの第1の領域105がある。第2のチップ112は、チップ102と同じ構造を有することができる。第1の領域105は誘電体領域を含み、その誘電体領域は、通常、複数の配線層を備え、配線層の間及びその周囲に誘電体層が配置されている。特定の実施形態では、誘電体領域は、誘電率が低い誘電材料の1つ又は複数の層、すなわち「low−k」誘電体層を含むことができる。low−k誘電材料としては、特に、多孔質二酸化ケイ素、炭素ドープ二酸化ケイ素、高分子誘電体及び多孔質高分子誘電体が挙げられる。多孔質low−k誘電体層では、誘電体層は実質的な多孔性を有することができ、それにより、同じ材料の非多孔質層に比較して誘電材料の誘電率が低下する。誘電材料は、一般に、誘電率が約1.0を著しく上回るが、多孔質誘電材料内の開放空間を占有する空気は、誘電率が約1.0である。このように、幾つかの誘電材料は、実質的な多孔性を有することにより、誘電率の低下を達成することができる。
しかしながら、高分子誘電材料及び多孔質誘電材料等の幾つかのlow−k誘電材料は、従来の誘電材料より、耐えられる機械的応力がはるかに小さい。超小型電子素子を試験することができる特定のタイプの動作環境及び方法は、low−k誘電材料が許容できる限界か又はその近くの応力を与える可能性がある。本明細書に記載する超小型電子アセンブリは、超小型電子素子に応力が加えられる位置をlow−k誘電体層105から離れるように移動させることにより、超小型電子素子のlow−k誘電体層に対する保護を改善する。このように、製造、動作及び試験がlow−k誘電体層に加える応力をはるかに低下させることができ、したがって、low−k誘電体層が保護される。
層105はまた、能動半導体デバイス(例えば、トランジスタ、ダイオード又は他の能動デバイス)を含み、それらは、配線層により、前面にある複数の導電性パッド106に最終的に接続される。チップがシリコン・オン・インシュレータ(「SOI」)型チップである場合、第1の領域105は、能動半導体デバイスの下に位置する埋込誘電体層も含むことができる。第1の領域105は、前面104からチップの第2の領域107を分離することができる。第1の領域は、通常、厚さが0.1ミクロン(μm)から5ミクロン(μm)であり、通常、薄化することができない。第2の領域107は、通常、本質的に半導体材料(通常、単結晶又は多結晶のいずれか)から構成され、通常、厚さが20ミクロン(μm)未満であり、その厚さは、通常、処理中に初期半導体ウェハが薄化された程度によって決まる。一実施形態では、チップは、第1の領域105しか有しない場合があり、第2の領域107は存在しない場合がある。したがって、超小型電子素子102、112が実装されるインターポーザ120は、超小型電子素子を構造的に支持し、超小型電子素子102、112の厚さを並外れた程度まで減少させることができる。
図1に更に示すように、超小型電子素子を、接着剤101等により、インターポーザ120に合わせて接合することができる。他のあり得る接合材料としてはガラスを挙げることができ、ガラスは、特定の実施形態では、ドープすることができ、500℃未満のガラス転移温度を有することができる。通常、超小型電子素子112は、本質的に他の超小型電子素子102と同じ半導体材料から構成される。図1に更に見られるように、超小型電子素子110は、複数の導電性ビア素子を有することができ、それらは、導電性パッド106、116との導電性接続を提供するように、超小型電子素子の開口部を通って延在している。
超小型電子素子102、112を、導電性パッド106、116及びそれらの間のインターポーザ120を通って延在している導電性素子118を介して、互いに電気的に接続することができる。一例では、導電性素子118は、導電性パッド106、116の露出面と接触して金属を堆積させることによって形成される金属構造物(feature)を含むことができる。後に更に詳細に説明するように、様々な金属堆積ステップを使用して導電性素子を形成することができる。
図1に更に見られるように、導電性素子118を、フリップ−チップ式と同様に、ボンドメタル、例えばはんだ、錫、インジウム又はそれらの組合せの塊128等を介して、誘電体素子126の面において露出したコンタクト124に導電接合することができる。そして、誘電体素子は、誘電体素子126から突出している導体塊132、例えばはんだボール等を介して、パッケージ100を、回路パネル134の対応するコンタクト136に更に電気的に接続する複数の端子130を有することができる。図1は、回路パネル134を接合する前のパッケージ100を示す。図2は、パッケージ100とそれに接合された回路パネル134とを備えた超小型電子アセンブリを示す。
熱伝導性材料142、例えば熱伝導性グリース、熱伝導性接着剤、又は、はんだ、錫、インジウム、金若しくは他の材料等の比較的溶融温度の低い接合金属等により、超小型電子素子102の背面137にヒートスプレッダ140を熱的に結合することができる。金属又は金属の導電性化合物のように、熱伝導性材料142が導電性でもある場合、誘電体層(図示せず)は、こうした熱伝導性かつ導電性材料142から超小型電子素子102の背面137を分離することができる。上述したように、超小型電子素子アセンブリ又はパッケージ100により、超小型電子素子102、112の厚さを並外れた程度まで減少させることができる。このように、各超小型電子素子102又は112の厚さを、第1の領域105(図1A)の厚さのみ、又はこうした厚さに第2の領域107のわずかな厚さを足した厚さのみとすることができる。厚さの減少により、ヒートスプレッダ140によって、著しく有効かつ均一な熱伝達を達成するのを可能にすることができる。
図3は、エリアアレイで配置されるように示される、背面において露出された導電性素子118を示す、パッケージの超小型電子素子112の背面115に向かって見たときの図である。図3においてまた示されるように、導電性素子118は、第2の開口部123内に延在し、超小型電子素子110の前面103(図1)において露出している導電性パッド116(同様にエリアアレイで配置することができる)に接続されている。代替的に、超小型電子素子の導電性パッド116が、周縁144に隣接して配置することができるか、又は前面に対して中心に配置することができる等の異なる配置を有する場合、導電性素子118は、通常、整合パターンを有している。
ここで図4を参照して、本発明の別の実施形態による超小型電子アセンブリを作製する製造方法について説明する。図4は、導電性ビア224が延在しているスルーホール222を有するインターポーザ220を示す部分断面図である。ビア224は、インターポーザの第1の主面227及び第2の主面229それぞれにおいて露出している第1の導電性パッド226及び第2の導電性パッド228において終端することができる。
インターポーザは、約10ppm/摂氏度未満、すなわち「10ppm/℃未満」の線熱膨張係数(CTE−α)を有することができる。特に、シリコン、二酸化ケイ素、幾つかのセラミック材料及び幾つかの金属のCTE−αはこの範囲内にある。インターポーザが金属又は半導体材料から作製される場合、誘電体層230が、第1の主面及び第2の主面の上に重なり、インターポーザ220の本体からビア224及びパッド226、228を絶縁するように、スルーホール222を裏打ちすることができる。そして、図5に示すように、ウェハの前面203、213が第1のインターポーザ面227及び第2のインターポーザ面229それぞれに面するように、第1のウェハ202及び第2のウェハ212がインターポーザに取り付けられる。インターポーザをウェハに取り付けるために、接着剤又は他の誘電材料201、例えばガラスを使用することができる。通常、ウェハは、各ウェハの導電性パッドがインターポーザのパッドと並置されるように、インターポーザに取り付けられる。例えば、第1のウェハ202の導電性パッド204は、インターポーザパッド226と並置され、第2のウェハ212の導電性パッド214は、インターポーザパッド228と並置される。
次に、図6に見られるように、ウェハの厚さが、上述したように、研削、ラップ仕上げ又は研磨等によって減少される。このステップを完了した後、各ウェハ202、212は、上述したように非薄化可能領域105(図1A)の厚さに対応する厚さ231を有することができ、又は非薄化可能領域の下に位置する領域107(図1A)の何らかの材料を含むことができる、より大きい厚さを有することができる。一実施形態では、一方又は両方のウェハ202、212の領域107は、最大20ミクロン(μm)の厚さを有することができる。
図7は、処理の後続段階を示し、上に導電性パッド204、214を有する各ウェハの厚さを貫通して延在する第1の開口部206及び第2の開口部216が形成される。こうした開口部を、例えば、エッチング、レーザパターニング、サンドブラスト加工、機械的フライス加工、又は各ウェハの半導体材料に適用される他の技法により、作製することができる。ウェハ厚さを貫通して延在する開口部を形成した後、開口部の内壁に誘電体層232を形成することができ、その後、それぞれのパッド204、214を貫通して開口部を延在させることができる。開口部206、216及び誘電体層232を形成するプロセスを、米国特許出願公開第20080246136号、又は各々が2010年7月23日に出願された、米国特許出願第12/842,717号、同第12/842,612号、同第12/842,669号、同第12/842,692号、同第12/842、587号のいずれか又は全てに概略的に記載されているようなものとすることができ、それらの開示内容は、参照することにより本明細書の一部をなすものとする。一実施形態では、誘電体層232を、開口部206、216内の露出した半導体面又は導電性面の上に、かつ超小型電子素子の露出面の上に、電気泳動堆積又は電着によって選択的に形成することができる。
図8は、ウェハパッド204、214とインターポーザパッド226、228とのそれぞれの並置された面の間の誘電材料又は接合材料の一部が除去される任意選択的なステップを示す。
次いで、図9に示すように、開口部206、216内に金属の1つ又は複数の層を堆積させて、超小型電子アセンブリのそれぞれの外側に面する面237、239において露出している導電性素子236、238を形成することができる。導電性素子236、238は、それぞれのウェハ202、212の導電性パッド204、214と接触し、インターポーザパッド226、228及びインターポーザを通って延在しているビア224を介して合わせて電気的に結合される。
図9に見られる実施形態では、ビア224が延在している開口部222は、第1のウェハ202及び第2のウェハ212を貫通して延在している開口部206、216と交差する。しかしながら、他の構成もあり得る。例えば、図10に見られるように、ウェハ202、212の一方又は両方における導電性素子を、ビア224から1つ又は複数の横方向240(インターポーザ主面227が延在する方向)にずらすことができる。図10に示す場合では、両導電性素子236、238を、ビアから同じ方向にずらすことができ、導電性素子が形成される開口部206、216のいずれもが、ビア224が延在しかつ該ビア224が導電性素子236、238に電気的に接続する対応するインターポーザ開口部222と交差しない。図9に見られるように、超小型電子素子202、212の開口部216、206の内面は、各超小型電子素子のそれぞれの第1の面104に対して第1の方向及び第2の方向に延在して、実質的な角度109を画定することができる。
図10に更に見られるように、インターポーザビア224とパッド204、214との間の電気的接続を、1つ又は複数の方法で設けることができる。例えば、超小型電子素子212は、インターポーザ220に面する導電性パッド214から離れる方向に延在するトレース244を有することができ、トレース244を、はんだ、錫又はインジウム等の接合金属245、拡散接合の使用、又は代替的に熱及び圧力下での直接金属間接合等によって、インターポーザのビア224に導電接合することができる。別の例では、インターポーザ220は、インターポーザの第1の主面227が延在する方向240において、ビア224から離れるように延在する導電性トレース242を有することができる。この場合、導電性素子236の製造により、第1のウェハのパッド204とインターポーザのトレース242との間に電気的接続が形成される。
図11は、導電性素子236、238が方向240において互いからずれている別の例を示す。
ここで図12を参照すると、インターポーザ320の開口部322が、その幅が超小型電子素子202のうちの1つにおいて、その前面に向かう方向において小さくなるように先細りになっている、更なる変形形態が示されている。超小型電子素子202、212の開口部306、316を形成した後、開口部の壁及び第1の面に、誘電体層307、317を形成することができる。その後、図13に見られるように、導電性パッド304、314とインターポーザビアの対応する接合面326、328との並置された面の間の誘電材料、例えば接着剤の一部を除去することができる。図14は、導電性素子336、338がインターポーザビアの対応する面と接触して形成された後の超小型電子アセンブリを示し、堆積した導電性材料、例えば堆積した金属は、導電性パッド304、314の面とそれと並置されるインターポーザビアの対応する面326、328との間の空間を充填する。
図15は、更なる変形形態を示し、そこでは、インターポーザ開口部を通って延在している導電性素子424は、インターポーザ開口部422の内面の輪郭に沿わない形状、例えば円錐台形状を有している。図15に示す構造体の製造方法もまた、上述した方法(図4〜図14)と異なる可能性がある。この場合、インターポーザ420は、超小型電子素子402、412と並置されるとき、第1の主面と第2の主面との間に延在する、誘電材料426で充填される開口部422を有することができる。超小型電子素子402及びその上の導電性パッド404に開口部406が形成されるとき、材料除去プロセスは、接着剤又は接合層401を通して、かつ誘電材料426の領域を通して、導電性パッド414の上面414aが開口部406内で露出するまで続けられる。その後、開口部406を、金属又は金属の導電性化合物の1つ又は複数の層で充填して、超小型電子素子402及びインターポーザ420を貫通して延在する導電性素子436を形成することができる。
図16は、図15に示す構造体の変形形態を示し、そこでは導電性素子536が、開口部406内の誘電体層407の内面を裏打ちするが、開口部を充填しない、中空構造体として形成されている。導電性素子536は、開口部406内に露出する導電性パッド414の上面414aと接触する。図17は更なる変形形態を示し、そこでは、導電性素子636、638が形成されたときに互いに直接接触することができるように、開口部506が両導電性パッド504、514の厚さを貫通して延在している。
図18は、上述した実施形態(図11)の変形形態を示し、そこでは、インターポーザ720は1つ又は複数の受動回路素子を具現化している。例えば、インターポーザは、第1のコンデンサ750を具現化することができ、第1のコンデンサは、インターポーザ720の主面751に沿って延在するそれぞれのトレース756、758と電気的に接続された電極752、754を有している。同様に、インターポーザは、第2のコンデンサ760を具現化することができ、第2のコンデンサは、インターポーザ720の主面761に沿って延在するそれぞれのトレース766、768と電気的に接続された電極762、764を有している。トレース758、766のうちの幾つかを、更なる導電性素子736、738を介して、アセンブリの動作時に時間変化する信号を搬送する導電性パッドに接続することができる一方、他のトレース756、768を、アセンブリの動作時に接地又は電源電圧等の基準電位を搬送する1つ又は複数の導電性パッド(図示せず)に接続することができる。
図18に見られる実施形態の他の変形形態では、受動回路素子は、図18に見られるように配置され、かつ例えば図18に見られるように電気的相互接続構成を有する、インダクタ、抵抗器又は他の受動回路素子のうちの1つ又は複数を含むことができる。
超小型電子アセンブリの構造及び製造、並びにそれを高レベルのアセンブリに組み込むことは、本出願と同日に出願されたOganesian他の以下の本願と同一の所有者によって所有される同時係属出願、すなわち「STACKED MICROELECTRONIC ASSEMBLY WITH TSVS FORMED IN STAGES AND CARRIER ABOVE CHIP」(米国仮特許出願第61/419,033号、代理人整理番号第Tessera 3.8-619号)及び「STACKED MICROELECTRONIC ASSEMBLY WIGH TSVS FORMED IN STAGES WITH PLURAL ACTIVE CHIPS」(米国仮特許出願第61/419,037号、代理人整理番号第Tessera 3.8-632号)、並びに各々が2010年7月23日に出願された以下の米国特許出願、すなわち米国特許出願第12/842,717号、同第12/842,651号、同第12/842,612号、同第12/842,669号、同第12/842,692号及び同第12/842,587号のうちの1つ又は複数に記載されている構造体及び製造ステップを含むことができ、こうした出願の全ての開示内容は、参照することにより本明細書の一部をなすものとする。上述した構造体は、並外れた3次元相互接続機能を提供する。これらの機能をあらゆるタイプのチップで使用することができる。単に例として、チップの以下の組合せを、上述したような構造体に含めることができる。すなわち、(i)プロセッサ及びプロセッサとともに使用されるメモリ、(ii)同じタイプの複数のメモリチップ、(iii)DRAM及びSRAM等の異なるタイプの複数のメモリチップ、(iv)画像センサ及びセンサからの画像を処理するために使用される画像プロセッサ、(v)特定用途向け集積回路(「ASIC」)及びメモリである。上述した構造体を、別の電子システムの構成で利用することができる。例えば、本発明の更なる実施形態によるシステム800は、他の電子コンポーネント808及び810とともに上述したような構造体806を含む。説明した例では、コンポーネント808は半導体チップであり、コンポーネント810が表示画面であるが、他のあらゆるコンポーネントを使用することができる。当然ながら、例示を明確にするために図19には2つの追加のコンポーネントのみを示すが、本システムは、あらゆる数のこうしたコンポーネントを含むことができる。上述した構造体806を、例えば、図1、図9、図10、図14、図15、図16、図18に関連して上述したような超小型電子アセンブリ100とすることができる。更なる変形形態では、両方を提供することができ、あらゆる数のこうした構造体を使用することができる。構造体806並びにコンポーネント808及び810は、破線で概略的に示す共通ハウジング801内に取り付けられ、必要に応じて互いに電気的に相互接続されて所望の回路を形成する。図示する例示的なシステムでは、システムは、可撓性印刷回路基板等の回路パネル802を含み、回路パネルは、コンポーネントを互いに相互接続する多数の導体804を含み、それらのうちの1つのみを図19に示す。しかしながら、これは単に例示的なものであり、電気接続をもたらすあらゆる適当な構造を使用することができる。ハウジング801は、例えば携帯電話又は携帯情報端末における使用可能なタイプの携帯型ハウジングとして示されており、画面810は、ハウジングの表面において露出している。構造体806が、撮像チップ等の感光素子を含む場合、光を構造体に誘導するために、レンズ811又は他の光学デバイスもまた提供することができる。この場合もまた、図19に示す簡略化システムは単に例示的なものであり、上述した構造体を用いて、デスクトップコンピュータ、ルータ等、一般に固定構造体とみなされるシステムを含む他のシステムを作製することができる。
上記で検討した特徴のこれらの変形形態及び組み合わせ、並びに他の変形形態及び組み合わせは、本発明から逸脱することなく利用することができるので、好ましい実施形態の上述した説明は、特許請求の範囲によって規定されるような本発明を限定するものではなく例示するものとして受け取られるべきである。
本発明は、限定されないが超小型電子アセンブリ及び超小型電子アセンブリを製造する方法を含む、広い産業上の利用可能性を有している。
なお、出願当初の特許請求の範囲は以下の通りである。
(請求項1)
第1の超小型電子素子及び第2の超小型電子素子であって、該超小型電子素子の各々はその前面に隣接して能動半導体デバイスを具現化し、各超小型電子素子は、それぞれの前記前面から離れている背面を有し、各々は、それぞれの前記前面において露出している導電性パッドを有する、第1の超小型電子素子及び第2の超小型電子素子と、
熱膨張係数(CTE)が10ppm/℃未満である材料から構成されるインターポーザであって、反対側に面している第1の面及び第2の面と、該インターポーザの開口部内に延在しかつ前記第1の面及び前記第2の面において露出している第2の導電性素子と、を有し、前記第1の面は前記超小型電子素子の前記前面に面し、前記第2の面は前記第2の超小型電子素子の前記前面に面している、インターポーザと、
を具備し、
前記第1の超小型電子素子及び前記第2の超小型電子素子の各々は、該それぞれの超小型電子素子の前記背面から該それぞれの超小型電子素子の前記前面に向かって延在している開口部内に延在している第1の導電性素子を更に備え、前記第1の導電性素子の少なくとも1つは、対応する第1の超小型電子素子又は第2の超小型電子素子の前記導電性パッドを通って延在し、前記第1の導電性素子は前記第2の導電性素子に電気的に結合されている、超小型電子アセンブリ。
(請求項2)
前記第2の導電性素子が延在している前記開口部は、前記第1の超小型電子素子及び前記第2の超小型電子素子を通って延在している前記開口部のうちの少なくとも一方と交差している、請求項1に記載の超小型電子アセンブリ。
(請求項3)
前記第2の導電性素子が延在している前記開口部は、前記第1の超小型電子素子及び前記第2の超小型電子素子を通って延在している前記開口部の各々と交差している、請求項1に記載の超小型電子アセンブリ。
(請求項4)
前記第2の導電性素子が延在している前記開口部は、前記第1の超小型電子素子及び前記第2の超小型電子素子を通って延在している前記開口部のうちのいずれとも交差しない、請求項1に記載の超小型電子アセンブリ。
(請求項5)
前記インターポーザは、本質的に誘電材料から構成される、請求項1に記載の超小型電子アセンブリ。
(請求項6)
前記インターポーザは、本質的に金属又は半導体材料から構成され、前記インターポーザの前記開口部は絶縁体によって裏打ちされている、請求項1に記載の超小型電子アセンブリ。
(請求項7)
各超小型電子素子の前記第1の導電性素子は、それぞれの前記導電性パッドを通って延在している、請求項1に記載の超小型電子アセンブリ。
(請求項8)
前記第2の導電性素子は、前記第1の面及び前記第2の面において露出している第2の導電性パッドを備え、前記第1の超小型電子素子及び前記第2の超小型電子素子の前記パッドは第1のパッドであり、該第1のパッドは前記第2のパッドと並置され、前記第1の導電性素子は前記第1のパッド及び前記第2のパッドの並置された面と接触している、請求項1に記載の超小型電子アセンブリ。
(請求項9)
前記第2の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第1の面及び前記第2の面に対して直角に延在している内壁を有する、請求項1に記載の超小型電子アセンブリ。
(請求項10)
前記第2の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第1の面と前記第2の面との間の方向おいて先細りになっている、請求項1に記載の超小型電子アセンブリ。
(請求項11)
前記第1の超小型電子素子の前記開口部は、該第1の超小型電子素子の前記背面から該超小型電子素子の前記前面に向かう方向において先細りになっている、請求項9に記載の超小型電子アセンブリ。
(請求項12)
前記第1の超小型電子素子の前記開口部は、該第1の超小型電子素子の前記背面から該第1の超小型電子素子の前記前面に向かう方向において先細りになっている、請求項10に記載の超小型電子アセンブリ。
(請求項13)
前記第1の超小型電子素子の前記開口部の内面は、該第1の超小型電子素子の前記前面に対して直角に延在している、請求項9に記載の超小型電子アセンブリ。
(請求項14)
前記第1の超小型電子素子の前記開口部の内面は、該第1の超小型電子素子の前記前面に対して直角に延在している、請求項10に記載の超小型電子アセンブリ。
(請求項15)
前記第2の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿っている、請求項1に記載の超小型電子アセンブリ。
(請求項16)
前記第2の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わない、請求項1に記載の超小型電子アセンブリ。
(請求項17)
前記インターポーザの前記開口部と前記第1の超小型電子素子又は前記第2の超小型電子素子のうちの少なくとも一方の前記開口部とは先細りになって、互いから反対方向に小さくなっている、請求項1に記載の超小型電子アセンブリ。
(請求項18)
前記インターポーザは、前記第1の超小型電子素子又は前記第2の超小型電子素子のうちの少なくとも一方に電気的に接続された少なくとも1つの受動コンポーネントを更に備えている、請求項1に記載の超小型電子アセンブリ。
(請求項19)
請求項1に記載の超小型電子アセンブリと、該超小型電子アセンブリに電気的に接続された1つ又は複数の他の電子コンポーネントと、を具備するシステム。
(請求項20)
ハウジングを更に具備し、前記超小型電子アセンブリ及び前記他の電子コンポーネントは前記ハウジングに実装されている、請求項19に記載のシステム。
(請求項21)
超小型電子アセンブリを製造する方法であって、
第1の超小型電子素子及び第2の超小型電子素子を、それらの間のインターポーザとともに組み立てるステップであって、前記超小型電子素子の各々は、その前面に隣接して能動半導体デバイスを具現化し、それぞれの前記前面から離れている背面を有し、前記前面において露出する導電性パッドを有する、ステップ、
を含み、
前記インターポーザは、本質的に半導体材料又は無機誘電材料のうちの少なくとも1つから構成され、前記インターポーザは、反対側に面する第1の面及び第2の面と、前記インターポーザを通って延在し、かつ前記第1の面及び前記第2の面において露出している第2の導電性素子と、を有し、前記第1の面は前記第1の超小型電子素子の前記前面に面し、前記第2の面は前記第2の超小型電子素子の前記前面に面しており、
次いで、前記超小型電子素子の背面からそれぞれの前記前面に向かって延在する開口部内に延在する第1の導電性素子を形成するステップであって、該第1の導電性素子のうちの少なくとも1つは、前記超小型電子素子のうちの少なくとも1つにおける対応する前記導電性パッドを通って延在し、前記第1の導電性素子は、前記第2の導電性素子に電気的に結合され、前記超小型電子素子の前記開口部の内面は、各超小型電子素子のそれぞれの前記前面に対して第1の方向及び第2の方向に延在して実質的な角度を画定する、ステップ、
を含む、方法。
(請求項22)
各超小型電子素子の前記第1の導電性素子は、それぞれの前記導電性パッドを通って延在する、請求項21に記載の方法。
(請求項23)
前記第2の導電性素子は、前記第1の面及び前記第2の面において露出する第2の導電性パッドを備え、各超小型電子素子の前記第1の導電性パッドは前記第2のパッドのうちの1つと並置され、前記第1の導電性素子は前記第1のパッド及び前記第2のパッドの並置された面と接触する、請求項21に記載の方法。
(請求項24)
前記第2の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第1の面及び前記第2の面に対して直角に延在する内壁を有する、請求項21に記載の方法。
(請求項25)
前記第2の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第1の面と前記第2の面との間の方向に先細りになる、請求項21に記載の方法。
(請求項26)
前記第2の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿っている、請求項21に記載の方法。
(請求項27)
前記第2の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わない、請求項21に記載の方法。
(請求項28)
前記インターポーザの前記開口部及び前記第2の導電性素子は反対方向に先細りにされる、請求項27に記載の方法。

Claims (15)

  1. 第1の超小型電子素子及び第2の超小型電子素子であって、該超小型電子素子の各々はその前面に隣接して能動半導体デバイスを具現化し、各超小型電子素子は、それぞれの前記前面から離れている背面を有し、かつ、それぞれの前記前面において露出している導電性パッドを有する、第1の超小型電子素子及び第2の超小型電子素子と、
    熱膨張係数(CTE)が10ppm/℃未満である材料から構成されるインターポーザであって、反対側に面している第1の面及び第2の面と、該インターポーザの開口部内に延在しかつ前記第1の面及び前記第2の面において露出している第2の導電性素子と、を有し、前記第1の面は前記第1の超小型電子素子の前記前面に面し、前記第2の面は前記第2の超小型電子素子の前記前面に面している、インターポーザと、
    を具備し、
    前記第1の超小型電子素子及び前記第2の超小型電子素子の各々は、該それぞれの超小型電子素子の前記背面から該それぞれの超小型電子素子の前記前面に向かって延在している開口部内に延在している第1の導電性素子を更に備え、前記第1の導電性素子の少なくとも1つは、対応する第1の超小型電子素子又は第2の超小型電子素子の前記導電性パッドを通って延在し、前記第1の導電性素子は前記第2の導電性素子に電気的に結合され、
    前記第2の導電性素子は、前記インターポーザの前記第1の面及び前記第2の面において露出している第2の導電性パッドを備え、前記第1の超小型電子素子及び前記第2の超小型電子素子の前記導電性パッドは第1の導電性パッドであり、該第1の導電性パッドは前記第2の導電性パッドと並置され、前記第1の導電性素子は前記第1の導電性パッド及び前記第2の導電性パッドの並置された面と接触している、超小型電子アセンブリ。
  2. 前記第2の導電性素子が延在している開口部は、前記第1の超小型電子素子及び前記第2の超小型電子素子を通って延在している開口部のうちの少なくとも1つと交差している、請求項1に記載の超小型電子アセンブリ。
  3. 前記第2の導電性素子が延在している開口部は、前記第1の超小型電子素子及び前記第2の超小型電子素子を通って延在している開口部の各々と交差している、請求項1に記載の超小型電子アセンブリ。
  4. 前記第2の導電性素子が延在している開口部は、前記第1の超小型電子素子及び前記第2の超小型電子素子を通って延在している開口部のうちのいずれとも交差しない、請求項1に記載の超小型電子アセンブリ。
  5. 各超小型電子素子の前記第1の導電性素子は、それぞれの前記第1の導電性パッドを通って延在している、請求項1に記載の超小型電子アセンブリ。
  6. 前記第2の導電性素子が延在している前記インターポーザの開口部は、該インターポーザの前記第1の面と前記第2の面との間の方向おいて先細りになっている、請求項1に記載の超小型電子アセンブリ。
  7. 前記第1の超小型電子素子の開口部は、該第1の超小型電子素子の前記背面から該第1の超小型電子素子の前記前面に向かう方向において先細りになっている、請求項6に記載の超小型電子アセンブリ。
  8. 前記第2の導電性素子は、前記インターポーザの開口部の内面の輪郭に沿っている、請求項1に記載の超小型電子アセンブリ。
  9. 前記第2の導電性素子は、前記インターポーザの開口部の内面の輪郭に沿わない、請求項1に記載の超小型電子アセンブリ。
  10. 前記インターポーザの開口部と前記第1の超小型電子素子又は前記第2の超小型電子素子のうちの少なくとも一方の開口部とは先細りになって、互いから反対方向に小さくなっている、請求項1に記載の超小型電子アセンブリ。
  11. 超小型電子アセンブリを製造する方法であって、
    第1の超小型電子素子及び第2の超小型電子素子を、それらの間のインターポーザとともに組み立てるステップであって、前記超小型電子素子の各々は、その前面に隣接して能動半導体デバイスを具現化し、それぞれの前記前面から離れている背面を有し、前記前面において露出する第1の導電性パッドを有する、ステップ、
    を含み、
    前記インターポーザは、本質的に半導体材料又は無機誘電材料のうちの少なくとも1つから構成され、前記インターポーザは、反対側に面する第1の面及び第2の面と、前記インターポーザを通って延在し、かつ前記第1の面及び前記第2の面において露出している第2の導電性素子と、を有し、前記第1の面は前記第1の超小型電子素子の前面に面し、前記第2の面は前記第2の超小型電子素子の前面に面しており、
    次いで、前記超小型電子素子の背面からそれぞれの前面に向かって延在する開口部内に延在する第1の導電性素子を形成するステップであって、該第1の導電性素子のうちの少なくとも1つは、前記超小型電子素子のうちの少なくとも1つにおける対応する前記第1の導電性パッドを通って延在し、前記第1の導電性素子は、前記第2の導電性素子に電気的に結合され、前記超小型電子素子の開口部の内面は、各超小型電子素子のそれぞれの前面に対して第1の方向及び第2の方向に延在して実質的な角度を画定する、ステップ、
    を含む、方法。
  12. 各超小型電子素子の前記第1の導電性素子は、それぞれの前記第1の導電性パッドを通って延在する、請求項11に記載の方法。
  13. 前記第2の導電性素子は、前記第1の面及び前記第2の面において露出する第2の導電性パッドを備え、各超小型電子素子の前記第1の導電性パッドは前記第2の導電性パッドのうちの1つと並置され、前記第1の導電性素子は前記第1の導電性パッド及び前記第2の導電性パッドの並置された面と接触する、請求項11に記載の方法。
  14. 前記第2の導電性素子は、前記インターポーザの開口部の内面の輪郭に沿わない、請求項11に記載の方法。
  15. 前記インターポーザの開口部及び前記第2の導電性素子は反対方向に先細りにされる、請求項14に記載の方法。
JP2013542197A 2010-12-02 2011-12-02 能動チップを接続するインターポーザを有する積層超小型電子アセンブリ Active JP5857065B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/958,866 2010-12-02
US12/958,866 US8637968B2 (en) 2010-12-02 2010-12-02 Stacked microelectronic assembly having interposer connecting active chips
PCT/US2011/063025 WO2012075371A1 (en) 2010-12-02 2011-12-02 Stacked microelectronic assembly having interposer connecting active chips

Publications (3)

Publication Number Publication Date
JP2013546192A JP2013546192A (ja) 2013-12-26
JP2013546192A5 JP2013546192A5 (ja) 2015-01-22
JP5857065B2 true JP5857065B2 (ja) 2016-02-10

Family

ID=45373838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013542197A Active JP5857065B2 (ja) 2010-12-02 2011-12-02 能動チップを接続するインターポーザを有する積層超小型電子アセンブリ

Country Status (7)

Country Link
US (1) US8637968B2 (ja)
EP (1) EP2647046B1 (ja)
JP (1) JP5857065B2 (ja)
KR (1) KR101871866B1 (ja)
CN (1) CN103329266B (ja)
TW (1) TWI458070B (ja)
WO (1) WO2012075371A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8329578B2 (en) * 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) * 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US20130073755A1 (en) * 2011-09-20 2013-03-21 Advanced Micro Devices, Inc. Device protocol translator for connection of external devices to a processing unit package
TWI500125B (zh) * 2012-12-21 2015-09-11 Unimicron Technology Corp 電子元件封裝之製法
CN103903990B (zh) * 2012-12-28 2016-12-28 欣兴电子股份有限公司 电子组件封装的制法
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
JP6502751B2 (ja) * 2015-05-29 2019-04-17 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9666560B1 (en) 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US11652036B2 (en) * 2018-04-02 2023-05-16 Santa Clara Via-trace structures
FR3080218B1 (fr) * 2018-04-11 2022-02-11 St Microelectronics Grenoble 2 Dispositif electronique comprenant des puces electroniques
EP3807927A4 (en) * 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US11309285B2 (en) * 2019-06-13 2022-04-19 Micron Technology, Inc. Three-dimensional stacking semiconductor assemblies and methods of manufacturing the same
US11610833B2 (en) * 2020-10-22 2023-03-21 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same

Family Cites Families (225)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8403613A (nl) 1984-11-28 1986-06-16 Philips Nv Elektronenbundelinrichting en halfgeleiderinrichting voor een dergelijke inrichting.
US4765864A (en) 1987-07-15 1988-08-23 Sri International Etching method for producing an electrochemical cell in a crystalline substrate
EP0316799B1 (en) 1987-11-13 1994-07-27 Nissan Motor Co., Ltd. Semiconductor device
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5322816A (en) 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
US5380681A (en) 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
IL110261A0 (en) 1994-07-10 1994-10-21 Schellcase Ltd Packaged integrated circuit
GB2292015B (en) 1994-07-29 1998-07-22 Plessey Semiconductors Ltd Trimmable inductor structure
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5703408A (en) 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5686762A (en) 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
TW343210B (en) 1996-01-12 1998-10-21 Matsushita Electric Works Ltd Process for impregnating a substrate, impregnated substrate and products thereof
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5700735A (en) 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
JP3620936B2 (ja) 1996-10-11 2005-02-16 浜松ホトニクス株式会社 裏面照射型受光デバイスおよびその製造方法
US6143396A (en) 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
EP0926723B1 (en) 1997-11-26 2007-01-17 STMicroelectronics S.r.l. Process for forming front-back through contacts in micro-integrated electronic devices
US6620731B1 (en) 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
TW410392B (en) 1998-01-23 2000-11-01 Rohm Co Ltd Damascene interconnection and semiconductor device
US6982475B1 (en) 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US5986343A (en) 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6103552A (en) 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
US6261865B1 (en) 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
JP2000195896A (ja) 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6181016B1 (en) 1999-06-08 2001-01-30 Winbond Electronics Corp Bond-pad with a single anchoring structure
US6368410B1 (en) 1999-06-28 2002-04-09 General Electric Company Semiconductor processing article
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
JP4139533B2 (ja) 1999-09-10 2008-08-27 大日本印刷株式会社 半導体装置とその製造方法
US6277669B1 (en) 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
JP2001102479A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2001127243A (ja) 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
US6507113B1 (en) 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
JP3684978B2 (ja) 2000-02-03 2005-08-17 セイコーエプソン株式会社 半導体装置およびその製造方法ならびに電子機器
US6498387B1 (en) 2000-02-15 2002-12-24 Wen-Ken Yang Wafer level package and the process of the same
US6586955B2 (en) 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
JP3879816B2 (ja) 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US6472247B1 (en) 2000-06-26 2002-10-29 Ricoh Company, Ltd. Solid-state imaging device and method of production of the same
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
JP3433193B2 (ja) 2000-10-23 2003-08-04 松下電器産業株式会社 半導体チップおよびその製造方法
US6693358B2 (en) 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
EP1207015A3 (en) 2000-11-17 2003-07-30 Keltech Engineering, Inc. Raised island abrasive, method of use and lapping apparatus
JP2002162212A (ja) 2000-11-24 2002-06-07 Foundation Of River & Basin Integrated Communications Japan 堤体ひずみ計測センサ
US20020098620A1 (en) 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
KR100352236B1 (ko) 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
KR100869013B1 (ko) 2001-02-08 2008-11-17 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치 및 그 제조방법
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP2002270718A (ja) 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002373957A (ja) 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003020404A (ja) 2001-07-10 2003-01-24 Hitachi Ltd 耐熱性低弾性率材およびそれを用いた装置
US6531384B1 (en) 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
US20030059976A1 (en) 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
JP2003124393A (ja) 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
US6727576B2 (en) 2001-10-31 2004-04-27 Infineon Technologies Ag Transfer wafer level packaging
US20040051173A1 (en) 2001-12-10 2004-03-18 Koh Philip Joseph High frequency interconnect system using micromachined plugs and sockets
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6743660B2 (en) 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
JP2003282791A (ja) 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法
JP2003318178A (ja) 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6716737B2 (en) 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6903442B2 (en) 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US7030010B2 (en) 2002-08-29 2006-04-18 Micron Technology, Inc. Methods for creating electrophoretically insulated vias in semiconductive substrates and resulting structures
US7329563B2 (en) 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
KR101087866B1 (ko) 2002-09-24 2011-11-30 하마마츠 포토닉스 가부시키가이샤 포토 다이오드 어레이 및 그 제조 방법
JP4440554B2 (ja) 2002-09-24 2010-03-24 浜松ホトニクス株式会社 半導体装置
JP2004128063A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US20040104454A1 (en) 2002-10-10 2004-06-03 Rohm Co., Ltd. Semiconductor device and method of producing the same
TW569395B (en) 2002-10-30 2004-01-01 Intelligent Sources Dev Corp Method of forming a stacked-gate cell structure and its NAND-type flash memory array
US20050012225A1 (en) 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
JP3918935B2 (ja) 2002-12-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP4072677B2 (ja) 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
SG137651A1 (en) 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP3680839B2 (ja) 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6908856B2 (en) 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
EP1519410A1 (en) 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for producing electrical through hole interconnects and devices made thereof
JP4373695B2 (ja) 2003-04-16 2009-11-25 浜松ホトニクス株式会社 裏面照射型光検出装置の製造方法
DE10319538B4 (de) 2003-04-30 2008-01-17 Qimonda Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
EP1482553A3 (en) 2003-05-26 2007-03-28 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US6927156B2 (en) 2003-06-18 2005-08-09 Intel Corporation Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
JP3646720B2 (ja) 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
EP1639634B1 (en) 2003-06-20 2009-04-01 Nxp B.V. Electronic device, assembly and methods of manufacturing an electronic device
JP2005026405A (ja) 2003-07-01 2005-01-27 Sharp Corp 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置
JP2005045073A (ja) 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
JP4499386B2 (ja) 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7180149B2 (en) 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005093486A (ja) 2003-09-12 2005-04-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005101268A (ja) 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007516602A (ja) 2003-09-26 2007-06-21 テッセラ,インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
US7068139B2 (en) 2003-09-30 2006-06-27 Agere Systems Inc. Inductor formed in an integrated circuit
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
TWI259564B (en) 2003-10-15 2006-08-01 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
US7132743B2 (en) * 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
TWI234244B (en) 2003-12-26 2005-06-11 Intelligent Sources Dev Corp Paired stack-gate flash cell structure and its contactless NAND-type flash memory arrays
US20050156330A1 (en) 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US7026175B2 (en) 2004-03-29 2006-04-11 Applied Materials, Inc. High throughput measurement of via defects in interconnects
US7368695B2 (en) 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
US20050248002A1 (en) 2004-05-07 2005-11-10 Michael Newman Fill for large volume vias
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
KR100605314B1 (ko) 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
US7750487B2 (en) 2004-08-11 2010-07-06 Intel Corporation Metal-metal bonding of compliant interconnect
US7598167B2 (en) 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7378342B2 (en) 2004-08-27 2008-05-27 Micron Technology, Inc. Methods for forming vias varying lateral dimensions
US7129567B2 (en) 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
KR100604049B1 (ko) 2004-09-01 2006-07-24 동부일렉트로닉스 주식회사 반도체 칩 패키지 및 그 제조방법
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4139803B2 (ja) 2004-09-28 2008-08-27 シャープ株式会社 半導体装置の製造方法
JP4246132B2 (ja) 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
KR100676493B1 (ko) 2004-10-08 2007-02-01 디엔제이 클럽 인코 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
US7819119B2 (en) 2004-10-08 2010-10-26 Ric Investments, Llc User interface having a pivotable coupling
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7081408B2 (en) 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
US20060278997A1 (en) 2004-12-01 2006-12-14 Tessera, Inc. Soldered assemblies and methods of making the same
JP4795677B2 (ja) 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP4290158B2 (ja) 2004-12-20 2009-07-01 三洋電機株式会社 半導体装置
KR20060087273A (ko) 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
US7675153B2 (en) 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US7538032B2 (en) 2005-06-23 2009-05-26 Teledyne Scientific & Imaging, Llc Low temperature method for fabricating high-aspect ratio vias and devices fabricated by said method
TWI244186B (en) 2005-03-02 2005-11-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
TWI264807B (en) 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US20060264029A1 (en) 2005-05-23 2006-11-23 Intel Corporation Low inductance via structures
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
US20070049470A1 (en) 2005-08-29 2007-03-01 Johnson Health Tech Co., Ltd. Rapid circuit training machine with dual resistance
US20070052050A1 (en) 2005-09-07 2007-03-08 Bart Dierickx Backside thinned image sensor with integrated lens stack
JP2007157844A (ja) 2005-12-01 2007-06-21 Sharp Corp 半導体装置、および半導体装置の製造方法
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US7456479B2 (en) 2005-12-15 2008-11-25 United Microelectronics Corp. Method for fabricating a probing pad of an integrated circuit chip
JP4826248B2 (ja) 2005-12-19 2011-11-30 Tdk株式会社 Ic内蔵基板の製造方法
KR100714310B1 (ko) 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US20080002460A1 (en) 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
JP4659660B2 (ja) 2006-03-31 2011-03-30 Okiセミコンダクタ株式会社 半導体装置の製造方法
JP2007311676A (ja) 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
KR100837269B1 (ko) 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
JP4950559B2 (ja) 2006-05-25 2012-06-13 パナソニック株式会社 スルーホール電極の形成方法
US7605019B2 (en) * 2006-07-07 2009-10-20 Qimonda Ag Semiconductor device with stacked chips and method for manufacturing thereof
KR100750741B1 (ko) 2006-09-15 2007-08-22 삼성전기주식회사 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
US7531445B2 (en) 2006-09-26 2009-05-12 Hymite A/S Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
US20080079779A1 (en) 2006-09-28 2008-04-03 Robert Lee Cornell Method for Improving Thermal Conductivity in Micro-Fluid Ejection Heads
JP2008091632A (ja) 2006-10-02 2008-04-17 Manabu Bonshihara 半導体装置の外部回路接続部の構造及びその形成方法
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7719121B2 (en) 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US7759166B2 (en) 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
KR100830581B1 (ko) 2006-11-06 2008-05-22 삼성전자주식회사 관통전극을 구비한 반도체 소자 및 그 형성방법
US7781781B2 (en) 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US20080136038A1 (en) 2006-12-06 2008-06-12 Sergey Savastiouk Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate
FR2911006A1 (fr) 2007-01-03 2008-07-04 St Microelectronics Sa Puce de circuit electronique integre comprenant une inductance
JP2008177249A (ja) 2007-01-16 2008-07-31 Sharp Corp 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器
US7518226B2 (en) 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
EP2135280A2 (en) 2007-03-05 2009-12-23 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
KR100845006B1 (ko) 2007-03-19 2008-07-09 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
JP2008258258A (ja) 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
US7977155B2 (en) 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods
US20080284041A1 (en) 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4937842B2 (ja) 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7767497B2 (en) 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
US7932179B2 (en) 2007-07-27 2011-04-26 Micron Technology, Inc. Method for fabricating semiconductor device having backside redistribution layers
JP5572089B2 (ja) 2007-07-27 2014-08-13 テッセラ,インコーポレイテッド 適用後パッド延在部を伴う再構成ウエハ積層パッケージング
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
KR101387701B1 (ko) * 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US7902069B2 (en) 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
WO2009023462A1 (en) 2007-08-10 2009-02-19 Spansion Llc Semiconductor device and method for manufacturing thereof
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
KR100905784B1 (ko) 2007-08-16 2009-07-02 주식회사 하이닉스반도체 반도체 패키지용 관통 전극 및 이를 갖는 반도체 패키지
KR101213175B1 (ko) * 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
JP2009088201A (ja) 2007-09-28 2009-04-23 Nec Electronics Corp 半導体装置
JP2009129953A (ja) 2007-11-20 2009-06-11 Hitachi Ltd 半導体装置
US20090127667A1 (en) 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
US7998524B2 (en) 2007-12-10 2011-08-16 Abbott Cardiovascular Systems Inc. Methods to improve adhesion of polymer coatings over stents
US7446036B1 (en) 2007-12-18 2008-11-04 International Business Machines Corporation Gap free anchored conductor and dielectric structure and method for fabrication thereof
US8084854B2 (en) * 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
JP5515744B2 (ja) 2008-02-21 2014-06-11 日本電気株式会社 配線基板及び半導体装置
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US7791174B2 (en) 2008-03-07 2010-09-07 Advanced Inquiry Systems, Inc. Wafer translator having a silicon core isolated from signal paths by a ground plane
US7842548B2 (en) 2008-04-22 2010-11-30 Taiwan Semconductor Manufacturing Co., Ltd. Fixture for P-through silicon via assembly
US7838967B2 (en) * 2008-04-24 2010-11-23 Powertech Technology Inc. Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US20090267183A1 (en) 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US7939449B2 (en) 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
US7863721B2 (en) 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
US20100013060A1 (en) 2008-06-22 2010-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
JP5183340B2 (ja) 2008-07-23 2013-04-17 日本電波工業株式会社 表面実装型の発振器およびこの発振器を搭載した電子機器
KR20100020718A (ko) * 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
US20100117242A1 (en) 2008-11-10 2010-05-13 Miller Gary L Technique for packaging multiple integrated circuits
US7906404B2 (en) 2008-11-21 2011-03-15 Teledyne Scientific & Imaging, Llc Power distribution for CMOS circuits using in-substrate decoupling capacitors and back side metal layers
US7939926B2 (en) 2008-12-12 2011-05-10 Qualcomm Incorporated Via first plus via last technique for IC interconnects
JP5308145B2 (ja) 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
US20100159699A1 (en) 2008-12-19 2010-06-24 Yoshimi Takahashi Sandblast etching for through semiconductor vias
TWI366890B (en) 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
KR20100087566A (ko) 2009-01-28 2010-08-05 삼성전자주식회사 반도체 소자 패키지의 형성방법
US8158515B2 (en) 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
US7998860B2 (en) 2009-03-12 2011-08-16 Micron Technology, Inc. Method for fabricating semiconductor components using maskless back side alignment to conductive vias
CN102422412A (zh) * 2009-03-13 2012-04-18 德塞拉股份有限公司 具有穿过结合垫延伸的通路的堆叠式微电子组件
TWI466258B (zh) * 2009-04-10 2014-12-21 Nanya Technology Corp 電性通透連接及其形成方法
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
JP5715334B2 (ja) * 2009-10-15 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8519538B2 (en) 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8421193B2 (en) * 2010-11-18 2013-04-16 Nanya Technology Corporation Integrated circuit device having through via and method for preparing the same

Also Published As

Publication number Publication date
CN103329266A (zh) 2013-09-25
TW201246500A (en) 2012-11-16
KR101871866B1 (ko) 2018-06-27
EP2647046A1 (en) 2013-10-09
US8637968B2 (en) 2014-01-28
TWI458070B (zh) 2014-10-21
CN103329266B (zh) 2016-10-19
KR20130122959A (ko) 2013-11-11
EP2647046B1 (en) 2020-11-18
US20120139094A1 (en) 2012-06-07
JP2013546192A (ja) 2013-12-26
WO2012075371A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5857065B2 (ja) 能動チップを接続するインターポーザを有する積層超小型電子アセンブリ
US9368476B2 (en) Stacked microelectronic assembly with TSVs formed in stages with plural active chips
JP5881734B2 (ja) 同時のウェハ結合及び相互接続接合
JP2013544444A (ja) チップ上方のキャリアと段状に形成されたシリコン貫通電極とを有する積層超小型電子アセンブリ
US10396114B2 (en) Method of fabricating low CTE interposer without TSV structure
US10181411B2 (en) Method for fabricating a carrier-less silicon interposer
KR20120060727A (ko) 계단형으로 형성한 tsv와 다수의 능동 칩을 구비하는 적층형 마이크로전자 조립체

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5857065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250