JP2009088201A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009088201A
JP2009088201A JP2007255386A JP2007255386A JP2009088201A JP 2009088201 A JP2009088201 A JP 2009088201A JP 2007255386 A JP2007255386 A JP 2007255386A JP 2007255386 A JP2007255386 A JP 2007255386A JP 2009088201 A JP2009088201 A JP 2009088201A
Authority
JP
Japan
Prior art keywords
inductor
semiconductor device
wiring
metal ball
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007255386A
Other languages
English (en)
Inventor
Shinichi Uchida
慎一 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007255386A priority Critical patent/JP2009088201A/ja
Priority to US12/232,887 priority patent/US7834418B2/en
Publication of JP2009088201A publication Critical patent/JP2009088201A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components
    • H03H5/02—One-port networks comprising only passive electrical elements as network components without voltage- or current-dependent elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】非接触の検査に関して、検査時に必要なインダクタと、ボンディング時に必要なボンディングパッドの両方が、各端子に必要であり、従来のボンディングパッドだけで十分であった場合と比較して、チップ面積の増大を招いてしまう。
【解決手段】半導体装置１００は、半導体基板２と、半導体基板２上に設けられたインダクタ４と、インダクタ４上に、インタクタ４と接触するように設けられた金属ボール８と、金属ボール８に電気的に接続されたボンディングワイヤ１０を含み、インダクタ４と、金属ボール８とを介して、外部との信号のやりとりを行なう。インダクタ４が、ボンディングパッドの機能を兼ねているので、インダクタとボンディングパッドを対にして配置する必要がない。
【選択図】 図１

Description

本発明は、半導体装置に関し、特にインダクタを有する半導体装置に関する。
従来、半導体装置においては、インダクタは、インダクタの誘導成分Ｌとキャパシタの容量成分Ｃとを組み合わせて形成した共振回路の一構成要素などとして、利用されていた。
特許文献１には、このようなインダクタが開示されている。具体的には、特許文献１には、インダクタと、インダクタ上に上下可変に平面電極とを設けることによってインダクタと平面電極との間に形成された可変容量とを有する共振回路が、開示されている。
しかしながら、上述した用途のほかに、半導体装置に含まれるインダクタを、チップ間を無線で通信するために使うことが検討されており、さらに、半導体装置の検査時にインダクタの誘導カップリングを用いて、非接触の検査を行なうことも検討されている。
特開２００６−３１１４２３号公報
しかしながら、上述した非接触の検査に関して、以下のような問題点がある。すなわち、検査時に必要なインダクタと、ボンディング時に必要なボンディングパッドの両方が、各端子に必要であり、従来のボンディングパッドだけで十分であった場合と比較して、チップ面積の増大を招いてしまう。
以下に図面を参照して、上記の問題点について詳細に説明する。
図６は、問題点を説明するための図面である。図６は、半導体装置２００の上面図であり、半導体装置２００の一部（コーナー部）を示している。
図６の半導体装置２００は、非接触の検査を行なうことができる半導体装置を示している。半導体装置２００は、半導体基板２０２上に、非接触の検査時に必要なインダクタ２０４と、ボンディング時に必要なボンディングパッド２０６とを有している。
さらに、ボンディングパッド２０６は、金ボール２０８を介してボンディングワイヤ２１０に接続されており、ボンディングワイヤ２１０はさらに、半導体装置２００が実装される実装基板の電極等（不図示）に接続されている。
インダクタ２０４と、ボンディングパッド２０６とは、対になっており、非接触の検査時には、インダクタ２０４を介して、半導体装置２００の内部回路（不図示）と信号のやりとりを行う一方で、組み立て後には、ボンディングパッド２０６を介して、半導体装置２００の内部回路（不図示）と信号のやりとりを行っている。なお、図６には示されていないが、半導体装置２００上には、上述したインダクタ２０４とボンディングパッド２０６の対が多数形成されている。
ボンディングパッドにプローブ針を当てることによって検査を行なう従来の半導体装置においては、ボンディングパッド２０６だけで十分であったけれども、インダクタ２０４を介して非接触の検査を行なう図６に示される半導体装置２００においては、ボンディングパッド２０６のほかに対となるインダクタ２０４が必要であり、インダクタ２０４を設けるスペース２１２を確保するために、従来の半導体装置と比較してチップ面積の増大を招いてしまう。
上述した課題を鑑みて、本発明によれば、半導体基板と、前記半導体基板上に設けられた第１のインダクタと、 前記第１のインダクタ上に、前記第１のインタクタと接触するように設けられた金属ボールと、を含み、前記第１のインダクタと、前記金属ボールとを介して、外部との信号のやりとりを行なうことを特徴とする半導体装置が提供される。
本発明の半導体装置によれば、インダクタが、ボンディングパッドの機能を兼ねているので、インダクタとボンディングパッドを対にして配置する必要がない。したがって、チップ面積の増大を招くことなく、非接触で検査可能な構成にすることが可能になる。
本発明によれば、チップ面積の増大を招くことなく、非接触で検査可能な構成にすることが可能になる。
（第１の実施形態）
本発明の第１の実施形態を、図面を参照して、説明する。
図１は、本発明の第１の実施形態を示すための図である。図１（ａ）は、本発明の第１の実施形態の半導体装置１００の上面図を示しており、図１（ｂ）および図１（ｃ）は、図１のＡ−Ａ’断面図である。
図１（ａ）および図１（ｂ）に示すように、半導体装置１００は、半導体基板２上に配線層１４を有しており、配線層１４上にインダクタ４を有していて、非接触で検査可能な構成になっている。ここで配線層とは、その中に配線およびビアが形成された絶縁層を意味している。インダクタ４は、例えば、銅またはアルミニウムで形成されている。
インダクタ４の中心部分は、配線層１４中に形成された配線１６にビアプラグ１８を介して、電気的に接続されている。配線１６はさらに、内部回路（不図示）に接続されている。
配線層１４上には、保護絶縁膜１２が形成されており、保護絶縁膜１２には、少なくともインダクタ４の一部を露出させるように開口部１３が設けられている。
インダクタ４上には、金属ボール（例えば、金ボール、半田ボールなど）８が設けられており、金属ボールはインタクダ４に電気的に接続されている。金属ボールはさらに、ボンディングワイヤ１０に電気的に接続されている。
金属ボール８およびボンディングワイヤ１０は、非接触の検査が終了した後の組み立て工程において半導体装置１００に装着される。したがって、非接触の検査の時には、インタクダ４上には、金属ボール８およびボンディングワイヤ１０がないので、非接触の検査時になんら悪影響を及ぼさないことは明らかである。
また、非接触の検査が終了し、組み立て工程において金属ボール８およびボンディングワイヤが半導体装置１００に装着された後には、金属ボール８およびボンディングワイヤは、インダクタ４、ビアプラグ１８および配線１６を介して、内部回路（不図示）に電気的に接続される。さらに、金属ボール８は、インダクタ４を構成する各配線と密着することによって、所定のボンディング強度を得ることができる。すなわち、インダクタ４は、図６のボンディングパッド２０６の機能を兼ねている。
図１（ｃ）は、図１（ｂ）の変形例であり、図１（ｂ）と異なる点は、インダクタ４が保護絶縁膜１２上に設けられている点と、インダクタ４が保護絶縁膜１２を貫通するビアプラグ１８’を介して配線１６に接続されている点であり、その他については、図１（ｂ）と同じである。
次に本実施形態の効果について、以下に述べる。
本実施形態においては、図１に示すように、インダクタ４が、図６のボンディングパッド２０６の機能を兼ねているので、インダクタとボンディングパッドを対にして配置する必要がない。したがって、本実施形態の半導体装置１００によれば、チップ面積の増大を招くことなく、非接触で検査可能な構成にすることが可能になる。
（第２の実施形態）
次に、本発明の第２の実施形態を、図面を参照して、説明する。
図２は、本発明の第１の実施形態を示すための図である。図２（ａ）は、本発明の第２の実施形態の半導体装置１０１の上面図を示しており、図２（ｂ）および図２（ｃ）は、図２のＢ−Ｂ’断面図である。
以下に、本実施形態が第１の実施形態と異なる点を中心にして、本実施形態について説明する。
図２（ａ）および図２（ｂ）に示すように、半導体装置１０１に設けられたインダクタ４’は、その中心部に太幅配線部２０を有しており、太幅配線部２０はビアプラグ１８を介して、配線１６に接続されている。配線１６はさらに、内部回路（不図示）に接続されている。その他の点は、第１の実施形態と同様である。
また、図２（ｃ）は、図２（ｂ）の変形例であり、図２（ｂ）と異なる点は、太幅配線部２０を有するインダクタ４’が保護絶縁膜１２上に設けられている点と、インダクタ４’の太幅配線部２０が保護絶縁膜１２を貫通するビアプラグ１８’を介して配線１６に接続されている点であり、その他については、図２（ｂ）と同じである。
次に本実施形態の効果について、以下に述べる。
本実施形態においても、第１の実施形態と同様に、図２に示すように、インダクタ４’が、図６のボンディングパッド２０６の機能を兼ねているので、インダクタとボンディングパッドを対にして配置する必要がない。したがって、本実施形態の半導体装置１０１においても、チップ面積の増大を招くことなく、非接触で検査可能な構成にすることが可能になる。
さらに、本実施形態においては、インダクタ４’の中央部に太幅配線部２０を設けているので、金属ボール８とインダクタ４’との密着性を向上させることができる。
（第３の実施形態）
次に、本発明の第３の実施形態を、図面を参照して、説明する。
図３は、本発明の第３の実施形態を示すための図である。図３（ａ）は、本発明の第３の実施形態の半導体装置１０２の上面図を示しており、図３（ｂ）および図３（ｃ）は、図３のＣ−Ｃ’断面図である。
以下に、本実施形態が第１の実施形態と異なる点を中心にして、本実施形態について説明する。
図３（ａ）および図３（ｂ）に示すように、半導体装置１０２は、インダクタ４の下層に、さらに、別のインダクタ３０を有している。インダクタ４とインダクタ３０とは、図示されていないけれども、電気的に接続されている。さらに、インダクタ３０の中心部分は、配線層１４中に形成された配線１６にビアプラグ１８を介して、電気的に接続されている。配線１６はさらに、内部回路（不図示）に接続されている。すなわち、金属ボール８およびボンディングワイヤ１０は、インダクタ４、インダクタ３０、ビアプラグ１８および配線１６を介して、内部回路（不図示）に接続されている。その他の点は、第１の実施形態と同様である。
また、図３（ｃ）は、図３（ｂ）の変形例であり、図３（ｂ）と異なる点は、インダクタ４が保護絶縁膜１２上に設けられている点と、インダクタ３０が配線層１４上に設けられている点であり、その他については、図３（ｂ）と同じである。なお、図３（ｃ）において、インダクタ３０が配線層１４上に配置されているけれども、インダクタ３０は配線層１４中に設けられていてもよい。
次に本実施形態の効果について、以下に述べる。
本実施形態においても、第１の実施形態と同様に、図３に示すように、インダクタ４が、図６のボンディングパッド２０６の機能を兼ねているので、インダクタとボンディングパッドを対にして配置する必要がない。したがって、本実施形態の半導体装置１０２においても、チップ面積の増大を招くことなく、非接触で検査可能な構成にすることが可能になる。
さらに、本実施形態においては、インダクタ４の下層にインダクタ３０を設けているので、インダクタのトータルの巻き数が実質的に増加している。したがって、非接触の検査時により良好な誘電カップリングを得ることができる。
（第４の実施形態）
次に、本発明の第４の実施形態を、図面を参照して、説明する。
図４は、本発明の第４の実施形態を示すための図である。図４（ａ）は、本発明の第４の実施形態の半導体装置１０３の上面図を示しており、図４（ｂ）および図４（ｃ）は、図４のＤ−Ｄ’断面図である。
以下に、本実施形態が第１の実施形態と異なる点を中心にして、本実施形態について説明する。
図４（ａ）および図４（ｂ）に示すように、半導体装置１０３に設けられたインダクタ４”は、その外周部に太幅配線部４０を有している。さらに、インダクタ４”の中心部の細幅配線部は、ビアプラグ１８を介して、配線１６に接続されている。配線１６はさらに、内部回路（不図示）に接続されている。その他の点は、第１の実施形態と同様である。
第２の実施形態が、インダクタ４’の中央部に太幅配線部を設けているのに対して、本実施形態においては、インダクタ４”の外周部に太幅配線部を設けている。
また、図４（ｃ）は、図４（ｂ）の変形例であり、図４（ｂ）と異なる点は、太幅配線部４０を有するインダクタ４”が保護絶縁膜１２上に設けられている点と、インダクタ４”が保護絶縁膜１２を貫通するビアプラグ１８’を介して配線１６に接続されている点であり、その他については、図４（ｂ）と同じである。
次に本実施形態の効果について、以下に述べる。
本実施形態においても、第１の実施形態と同様に、図４に示すように、インダクタ４”が、図６のボンディングパッド２０６の機能を兼ねているので、インダクタとボンディングパッドを対にして配置する必要がない。したがって、本実施形態の半導体装置１０３においても、チップ面積の増大を招くことなく、非接触で検査可能な構成にすることが可能になる。
さらに、本実施形態においては、インダクタ４”の外周部に太幅配線部４０を設けているので、金属ボール８とインダクタ４”との密着性を向上させることができる。
（第５の実施形態）
次に、本発明の第５の実施形態を、図面を参照して、説明する。
図５は、本発明の第５の実施形態を示すための図である。図５（ａ）は、本発明の第５の実施形態の半導体装置１０４の上面図を示しており、図５（ｂ）および図５（ｃ）は、図５のＥ−Ｅ’断面図である。
以下に、本実施形態が第１の実施形態と異なる点を中心にして、本実施形態について説明する。
図５（ａ）および図５（ｂ）に示すように、本実施形態の半導体装置１０４は、第１の実施形態と異なり、金属ボール８にボンディングワイヤが電気的に接続されていない。すなわち、本実施形態の半導体装置１０４は、実装基板に対してフリップチップ接続可能な構成になっている。その他の点は、第１の実施形態と同様である。
また、図５（ｃ）は、図５（ｂ）の変形例であり、図５（ｂ）と異なる点は、インダクタ４が保護絶縁膜１２上に設けられている点と、インダクタ４が保護絶縁膜１２を貫通するビアプラグ１８’を介して配線１６に接続されている点であり、その他については、図５（ｂ）と同じである。
次に本実施形態の効果について、以下に述べる。
本実施形態においても、第１の実施形態と同様に、図５に示すように、インダクタ４が、図６のボンディングパッド２０６の機能を兼ねているので、インダクタとボンディングパッドを対にして配置する必要がない。したがって、本実施形態の半導体装置１０４においても、チップ面積の増大を招くことなく、非接触で検査可能な構成にすることが可能になる。
さらに、本実施形態においては、実装基板に対してフリップチップ接続可能な構成になっているので、実装基板への実装工程の簡略化が可能になるとともに、高密度実装が可能である。
以上、図面を参照して各実施形態について説明したが、本発明は上記の実施形態に限定されるわけでなく、さまざまな変更が可能である。
例えば、第３の実施形態においては、２層のインダクタを設けることを例示しているけれども、３層以上のインダクタを設けてもよい。
さらに、上記の実施形態を組み合わせることも可能である。例えば、第２の実施形態で例示されている中央部に太幅配線部を有するインダクタ４’の下層に、第３の実施形態で例示されているインダクタ３０を設けてもよいし、第４の実施形態で例示されている外周部に太幅配線部を有するインダクタ４”の下層に、第３の実施形態で例示されているインダクタ３０を設けてもよい。
また、第５の実施形態で例示されているボンディングワイヤを金属ボール８に電気的に接続しない構成を、第２乃至第４の実施形態に適用してもよい。
本発明の第１の実施形態を示すための図である。 本発明の第２の実施形態を示すための図である。 本発明の第３の実施形態を示すための図である。 本発明の第４の実施形態を示すための図である。 本発明の第５の実施形態を示すための図である。 問題点を説明するための図である。
符号の説明
２ 半導体基板
４ インダクタ
４’ インダクタ
４” インダクタ
８ 金属ボール
１０ ワイヤボンディング
１２ 保護絶縁膜
１３ 開口部
１４ 配線層
１６ 配線
１８ ビアプラグ
１８’ ビアプラグ
２０ 配線幅の広い部分
３０ インダクタ
４０ 配線幅の広い部分
１００ 半導体装置
１０１ 半導体装置
１０２ 半導体装置
１０３ 半導体装置
２００ 半導体装置
２０２ 半導体基板
２０４ インダクタ
２０６ ボンディングパッド
２０８ 金ボール
２１０ ボンディングワイヤ
２１２ インダクタが配置されているスペース

Claims (15)

  1. 半導体基板と、
    前記半導体基板上に設けられた第１のインダクタと、
    前記第１のインダクタ上に、前記第１のインタクタと接触するように設けられた金属ボールと、
    を含み、
    前記第１のインダクタと、前記金属ボールとを介して、外部との信号のやりとりを行なうことを特徴とする半導体装置。
  2. 前記金属ボールに電気的に接続されたボンディングワイヤをさらに含み、
    前記第１のインダクタと、前記金属ボールと、前記ボンディングワイヤを介して、外部との信号のやりとりを行なうことを特徴とする請求項１記載の半導体装置。
  3. 前記第１のインダクタは、スパイラル状に配置された第１の配線から構成されることを特徴とする請求項１または２記載の半導体装置。
  4. 前記第１のインダクタの中央部と外周部で、前記第１の配線の幅が異なっていることを特徴とする請求項３記載の半導体装置。
  5. 中央部の前記第１の配線の幅が、外周部の前記第１の配線の幅より広いことを特徴とする請求項４記載の半導体装置。
  6. 外周部の前記第１の配線の幅が、中央部の前記第１の配線の幅より広いことを特徴とする請求項４記載の半導体装置。
  7. 前記第１のインダクタの下層に設けられている第２のインダクタをさらに含むことを特徴とする請求項１乃至６記載の半導体装置。
  8. 前記第２のインダクタは、スパイラル状に配置された第２の配線から構成されることを特徴とする請求項７記載の半導体装置。
  9. 前記第１のインダクタと前記第２のインダクタは、電気的に接続されていることを特徴とする請求項７または８記載の半導体装置。
  10. 前記半導体基板上に設けられた配線層をさらに含み、
    前記第１のインダクタは、前記配線層上に設けられていることを特徴とする請求項１乃至９記載の半導体装置。
  11. 前記配線層は、第３の配線を含み、
    前記第１のインダクタは、前記第３の配線と電気的に接続されていることを特徴とする請求項１０記載の半導体装置。
  12. 前記配線層は、ビアプラグを含み、
    前記第１のインダクタは、前記ビアプラグを介して、前記第３の配線と電気的に接続されていることを特徴とする請求項１１記載の半導体装置。
  13. 前記配線層上に設けられている保護絶縁膜をさらに含むことを特徴とする請求項１０乃至１２記載の半導体装置。
  14. 前記保護絶縁膜は、前記第１のインダクタの少なくとも１部を露出させるような開口部が有していることを特徴とする請求項１３記載の半導体装置。
  15. 前記第１のインダクタは、前記保護絶縁膜上に設けられていることを特徴とする請求項１３記載の半導体装置。
JP2007255386A 2007-09-28 2007-09-28 半導体装置 Pending JP2009088201A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007255386A JP2009088201A (ja) 2007-09-28 2007-09-28 半導体装置
US12/232,887 US7834418B2 (en) 2007-09-28 2008-09-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255386A JP2009088201A (ja) 2007-09-28 2007-09-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2009088201A true JP2009088201A (ja) 2009-04-23

Family

ID=40507268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255386A Pending JP2009088201A (ja) 2007-09-28 2007-09-28 半導体装置

Country Status (2)

Country Link
US (1) US7834418B2 (ja)
JP (1) JP2009088201A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013136388A1 (ja) * 2012-03-14 2015-07-30 パナソニック株式会社 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
JP2010535427A (ja) 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
JP2009088201A (ja) * 2007-09-28 2009-04-23 Nec Electronics Corp 半導体装置
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101059490B1 (ko) * 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
IT1404587B1 (it) 2010-12-20 2013-11-22 St Microelectronics Srl Struttura di connessione induttiva per uso in un circuito integrato

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878633B2 (en) * 2002-12-23 2005-04-12 Freescale Semiconductor, Inc. Flip-chip structure and method for high quality inductors and transformers
JP2006311423A (ja) 2005-05-02 2006-11-09 Fujitsu Component Ltd Ｍｅｍｓ型可変共振器
JP2009088201A (ja) * 2007-09-28 2009-04-23 Nec Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013136388A1 (ja) * 2012-03-14 2015-07-30 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
US20090085208A1 (en) 2009-04-02
US7834418B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
JP2009088201A (ja) 半導体装置
JP4185499B2 (ja) 半導体装置
US10916449B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US10109576B2 (en) Capacitor mounting structure
KR20140039736A (ko) 스택 패키지 및 그 제조 방법
JP2010109269A (ja) 半導体装置
WO2015178136A1 (ja) コイル部品およびこのコイル部品を備えるモジュール
JP2008153536A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
US7968918B2 (en) Semiconductor package
JP2007115957A (ja) 半導体装置及びその製造方法
JP4213672B2 (ja) 半導体装置及びその製造方法
TWI621229B (zh) 晶片封裝體及其製造方法
JP2019129173A (ja) 電子部品
TWI646652B (zh) 電感組合及其線路結構
JP2009016732A (ja) 半導体デバイス及びその製造方法
JP2007184415A (ja) 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器
JP4089402B2 (ja) 半導体装置
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법
US20100127401A1 (en) Semiconductor device
JP2000260661A (ja) チップ部品およびチップ部品実装基板
JP2007150181A (ja) 積層型実装構造体
JP2005259969A (ja) 半導体装置およびその製造方法
JP4134694B2 (ja) 高周波信号用回路基板