TWI621229B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI621229B
TWI621229B TW105110330A TW105110330A TWI621229B TW I621229 B TWI621229 B TW I621229B TW 105110330 A TW105110330 A TW 105110330A TW 105110330 A TW105110330 A TW 105110330A TW I621229 B TWI621229 B TW I621229B
Authority
TW
Taiwan
Prior art keywords
conductive
wafer
pad structure
opening
chip package
Prior art date
Application number
TW105110330A
Other languages
English (en)
Other versions
TW201639101A (zh
Inventor
何彥仕
張恕銘
沈信隆
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201639101A publication Critical patent/TW201639101A/zh
Application granted granted Critical
Publication of TWI621229B publication Critical patent/TWI621229B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/08267—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/08268—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16267—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種晶片封裝體，包含一第一晶片與一第二晶片。第一晶片包含一第一基板，具有相對的一第一表面與一第二表面。一第一被動元件位於第一表面上，而一第一保護層覆蓋第一被動元件，第一保護層更具有相對於該第一表面的一第三表面。一第一導電墊結構與一第二導電墊結構位於第一保護層中，並電性連接至第一被動元件。第二晶片位於第三表面上，第二晶片具有一主動元件與一第二被動元件電性連接至主動元件，其中主動元件電性連接至第一導電墊結構。

Description

晶片封裝體及其製造方法
本發明是有關一種晶片封裝體及一種晶片封裝體的製造方法。
在各項電子產品要求多功能且外型尚須輕薄短小的需求之下，各項電子產品所對應的晶片，不僅其尺寸微縮化，當中之佈線密度亦隨之提升，因此後續在製造晶片封裝體的挑戰亦漸趨嚴峻。其中，晶圓級晶片封裝是晶片封裝方式的一種，係指晶圓上所有晶片生產完成後，直接對整片晶圓上所有晶片進行封裝製程及測試，完成之後才切割製成單顆晶片封裝體的晶片封裝方式。
晶片封裝體中通常具有整合的主動元件與被動元件，以使晶片封裝體正常運作。然而，整合主動元件與被動元件涉及多道圖案化製程與材料沉積製程，不僅耗費生產成本，還需較長的製程時間，且特徵尺寸的縮減更大幅限制製程能力。因此，業界急需更為簡化與快速的晶片封裝技術。
本發明之一態樣係提供一種晶片封裝體，包含一第一晶片與一第二晶片。第一晶片包含一第一基板，具有相對的一第一表面與一第二表面。一第一被動元件位於第一表面上，而一第一保護層覆蓋第一被動元件，第一保護層更具有相對於該第一表面的一第三表面。一第一導電墊結構與一第二導電墊結構位於第一保護層中，並電性連接至第一被動元件。第二晶片位於第三表面上，第二晶片具有一主動元件與一第二被動元件電性連接至主動元件，其中主動元件電性連接至第一導電墊結構。
根據本發明一或多個實施方式，第一被動元件與第二被動元件的形狀包含U形、平面螺旋狀與立體螺旋狀。
根據本發明一或多個實施方式，第二晶片包含一第二基板，其中主動元件位於第二基板下；一第二保護層位於第二基板下，並覆蓋主動元件；一第三導電墊結構位於第二保護層中，並電性連接至主動元件，其中第二保護層具有一第二穿孔以暴露第三導電墊結構；一第二絕緣層位於第二保護層下，並延伸至第二穿孔中覆蓋第二穿孔的孔壁；一第二導電層包含一第二導電部分位於第二絕緣層下，且部分的第二導電部分位於第二穿孔中，並接觸第三導電墊結構，以及第二被動元件位於第二絕緣層下，且第二被動元件與第二導電部分相連接；以及一第二阻隔層覆蓋第二導電層，第二阻隔層具有一第三開口暴露第二導電部分。
根據本發明一或多個實施方式，第一晶片更包含一第一開口位於第一保護層的第三表面，以暴露第一導電 墊結構，以及一第二開口位於第一保護層的第三表面，以暴露第二導電墊結構。
根據本發明一或多個實施方式，一第一外部導電連結位於第一導電墊結構與第三導電墊結構之間，其中部分第一外部導電連結位於第一開口中，而部分第一外部導電連結位於第三開口中，以及一第二外部導電連結位於第二開口中，並接觸第二導電墊結構，其中第二外部導電連結之尺寸大於第一外部導電連結。
根據本發明一或多個實施方式，第一晶片更包含一第一開口位於第一保護層的第三表面，並暴露第一導電墊結構，以及一第一穿孔自第二表面朝第三表面延伸，並暴露第二導電墊結構。
根據本發明一或多個實施方式，第一晶片更包含一第一絕緣層位於第二表面下，並延伸至第一穿孔中覆蓋第一穿孔的孔壁；一第一導電層，包含一第一導電部分位於第一絕緣層下，且部分的第一導電部分位於第一穿孔接觸第二導電墊結構，以及一第三被動元件位於第一絕緣層下，且第三被動元件與第一導電部分相連接；以及一第一阻隔層覆蓋第一導電層，第一阻隔層具有一第二開口暴露第一導電部分。
根據本發明一或多個實施方式，第三被動元件的形狀包含U形、平面螺旋狀與立體螺旋狀。
根據本發明一或多個實施方式，一第一外部導電連結位於第一導電墊結構與第三導電墊結構之間，其中部 分第一外部導電連結位於第一開口中，而部分第一外部導電連結位於第三開口中，以及一第二外部導電連結位於第二開口中，並接觸第一導電部分。
根據本發明一或多個實施方式，一第三晶片設置於第三表面上，第三晶片具有一主動元件與一第四被動元件電性連接至該主動元件，主動元件電性連接至第一導電墊結構，且第三晶片及第二晶片具有相同或不同功能。
本發明之另一態樣係提供一種晶片封裝體的製備方法，包含下列步驟。先提供一第一晶圓，第一晶圓包含一第一基板，具有相對的一第一表面與一第二表面；一第一被動元件位於第一表面上；一第一保護層覆蓋第一被動元件，第一保護層具有相對於第一表面的一第三表面；以及一第一導電墊結構與一第二導電墊結構位於第一保護層中，並電性連接至該第一被動元件。接著形成一第一開口於第一保護層中，以暴露第一導電墊結構。更形成一第二晶片，第二晶片具有一主動元件與一第二被動元件電性連接至主動元件。最後接合第二晶片至第一晶圓的第三表面，令使主動元件電性連接至第一導電墊結構。
根據本發明一或多個實施方式，形成第二晶片包含下列步驟。先提供一第二晶圓，第二晶圓包含一第二基板，而主動元件位於第二基板下；一第二保護層位於第二基板下，並覆蓋主動元件；以及一第三導電墊結構位於第二保護層中，並電性連接至主動元件。接著形成一第二穿孔於第二保護層中，以暴露第三導電墊結構，更形成一第二絕緣層 於第二保護層下，其延伸至第二穿孔中覆蓋第二穿孔的孔壁。繼續形成一第二導電層於第二絕緣層與第三導電墊結構下，第二導電層包含一第二導電部分以及第二被動元件，且第二被動元件與第二導電部分相連接。繼續形成一第二阻隔層覆蓋第二導電層，並形成一第三開口於第二阻隔層中以暴露該第二導電部分。最後沿著一第二切割道切割第二基板、第二保護層與第二阻隔層，以形成第二晶片。
根據本發明一或多個實施方式，形成一第二開口於第一保護層中，以暴露第二導電墊結構，其中第一開口與第二開口係於相同製程步驟中形成。接著形成一第二外部導電連結於第二開口中，以接觸第二導電墊結構。
根據本發明一或多個實施方式，形成一第一外部導電連結於第三開口中，以接觸第二導電部分，並接合第一外部導電連結與第一導電墊結構，以令使部分第一外部導電連結位於第一開口中。最後沿著一第一切割道切割第一晶圓，以形成一晶片封裝體。
根據本發明一或多個實施方式，形成一第一外部導電連結於第一開口中，並接觸第一導電墊結構，並接合第一外部導電連結與第二導電部分，以令使部分第一外部導電連結位於第三開口中。最後沿著一第一切割道切割第一晶圓，以形成一晶片封裝體。
根據本發明一或多個實施方式，形成一第一穿孔自第二表面朝第三表面延伸，以暴露第二導電墊結構，並形成一第一絕緣層於第二表面下，其延伸至第一穿孔中覆蓋 第一穿孔的孔壁。再形成一第一導電層於第一絕緣層與第二導電墊結構下，第一導電層包含一第一導電部分以及一第三被動元件，且第三被動元件與第一導電部分相連接。
根據本發明一或多個實施方式，形成一第一阻隔層覆蓋第一導電層，並形成一第二開口於第一阻隔層中，以暴露第一導電部分。再形成一第二外部導電連結於第二開口中，以接觸第一導電部分。
根據本發明一或多個實施方式，形成一第一外部導電連結於該第三開口中，並接觸該第二導電部分，再接合第一外部導電連結與第一導電墊結構，以令使部分第一外部導電連結位於第一開口中。最後沿著一第一切割道切割第一晶圓，以形成一晶片封裝體。
根據本發明一或多個實施方式，形成一第一外部導電連結於該第一開口中，並接觸第一導電墊結構，再接合第一外部導電連結與第二導電部分，以令使部分第一外部導電連結位於第三開口中。最後沿著一第一切割道切割第一晶圓，以形成一晶片封裝體。
根據本發明一或多個實施方式，形成一第三晶片，第三晶片具有一主動元件與一第四被動元件電性連接至主動元件。接合第三晶片至第一晶圓的第三表面，使主動元件電性連接至第一導電墊結構，第三晶片及第二晶片具有相同或不同功能。
1000‧‧‧晶片封裝體
1210‧‧‧第二基板
1100‧‧‧第一晶片
1220‧‧‧主動元件
1200‧‧‧第二晶片
1230‧‧‧第二保護層
1300‧‧‧第一外部導電連結
1234‧‧‧第二穿孔
1240‧‧‧第三導電墊結構
1400‧‧‧第二外部導電連結
1250‧‧‧第二絕緣層
1260‧‧‧第二導電層
1000‧‧‧晶片封裝體
3120‧‧‧第一被動元件
1110‧‧‧第一基板
3130‧‧‧第一保護層
1112‧‧‧第一表面
3132‧‧‧第三表面
1114‧‧‧第二表面
3134‧‧‧第一開口
1120‧‧‧第一被動元件
3140‧‧‧第一導電墊結構
1130‧‧‧第一保護層
3160‧‧‧第二導電墊結構
1132‧‧‧第三表面
3170‧‧‧第一絕緣層
1134‧‧‧第一開口
3180‧‧‧第一導電層
1136‧‧‧第二開口
3182‧‧‧第一導電部分
1140‧‧‧第一導電墊結構
3184‧‧‧第三被動元件
1142a,b‧‧‧第一導電墊
3400‧‧‧第二導電墊結構
1144‧‧‧導線
510-570‧‧‧步驟
1160‧‧‧第二導電墊結構
710-760‧‧‧步驟
1262‧‧‧第二導電部分
910-990‧‧‧步驟
1264‧‧‧第二被動元件
6200‧‧‧第二晶圓
1270‧‧‧第二阻隔層
6300‧‧‧第二切割道
1272‧‧‧第三開口
8100‧‧‧第一晶圓
3110‧‧‧第一基板
8200‧‧‧第一切割道
3112‧‧‧第一表面
11000‧‧‧第一晶圓
3114‧‧‧第二表面
12000‧‧‧第一切割道
3115‧‧‧第一穿孔
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：第1圖繪示依據本發明部分實施例之一種晶片封裝體的剖面圖；第2圖繪示依據本發明之部分實施例中，第1圖中第二晶片的放大圖；第3圖繪示依據本發明其他部分實施例之一種晶片封裝體的剖面圖；第4圖繪示第3圖之晶片封裝體之第一導電層的線路布局示意圖；第5圖為本發明部分實施例中第二晶片的製備方法流程圖；6A-6F圖繪示第2圖之第二晶片，在製程各個階段的剖面圖；第7圖為本發明部分實施方式中，晶片封裝體的製備方法流程圖；第8A-8D圖繪示第1圖之晶片封裝體，在製程各個階段的剖面圖；第9圖為本發明其他部分實施例方式中，晶片封裝體的製備方法流程圖；第10A-10H圖繪示第3圖之晶片封裝體，在製程各個階段的剖面圖。
以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。並為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，熟悉本領域之技術人員應當瞭解到，在本發明部分實施方式中，這些實務上的細節並非必要的，因此不應用以限制本發明。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
此外，相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』，根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』，可以包含『上方』和『上方』兩種方位。
請先參閱第1圖，第1圖繪示依據本發明部分實施例之一種晶片封裝體的剖面圖。如第1圖所示，一晶片封裝體1000包含一第一晶片1100、一第二晶片1200、複數個第一外部導電連結1300位於第一晶片1100與第二晶片 1200之間、以及複數個第二外部導電連結1400環繞此些第一外部導電連結1300。第一外部導電連結1300令使第一晶片1100電性連接至第二晶片1200，而第二外部導電連結1400設置以傳輸晶片封裝體1000的訊號，舉例來說，在後續製程中晶片封裝體1000會封裝至一印刷電路板上，第二外部導電連結1400即可將訊號傳輸至印刷電路板中。此外，第二外部導電連結1400之尺寸大於第一外部導電連結1300。在本發明之部分實施方式中，晶片封裝體1000可以為射頻感測器(RF sensor)，但並不以此為限。在本發明之其他部分實施例中，第一外部導電連結1300與第二外部導電連結1400為焊球、凸塊等業界熟知之結構，且形狀可以為圓形、橢圓形、方形、長方形，並不用以限制本發明。
第一晶片1100包含一第一基板1110、一第一被動元件1120、一第一保護層1130、一第一導電墊結構1140與一第二導電墊結構1160。在此需特別說明，第一導電墊結構1140包含複數個第一導電墊1142a與1142b，以及複數條導線1144電性連接此些第一導電墊1142a與1142b，而第二導電墊結構1160之結構與第一導電墊結構1140類似，在此不再詳述。
第一基板1110具有相對的一第一表面1112與一第二表面1114，第一被動元件1120位於第一表面1112上。在本發明之部分實施例中，第一基板1110之材質包含矽、氮化鋁、或其組合，但並不以此為限。在本發明之其他部分實施例中，第一被動元件1120可為電容元件、電感元 件或電阻元件。在本發明之其他部分實施例中，第一被動元件1120、第一導電墊結構1140與第二導電墊結構1160之材質為鋁、銅、鎳、或任何合適的導電材料。在本發明之部分實施例中，第一被動元件1120的形狀包含U形、平面螺旋狀與立體螺旋狀。
第一保護層1130同樣位於第一表面1112上，並覆蓋第一被動元件1120，且第一保護層1130具有相對於第一表面1112的一第三表面1132。第一導電墊結構1140與第二導電墊結構116則位於第一保護層1130中，並藉由第一保護層1130中的導體電性連接至第一被動元件1120，其中第二導電墊結構1160環繞第一導電墊結構1140。更詳細的說，第一保護層1130可包含內層介電層(ILD)、內金屬介電層(IMD)、鈍化層(passivation layer)與內連線路，第一導電墊結構1140與第二導電墊結構1160可藉由內連線路電性連接至第一被動元件1120。此外，第一保護層1130更具有位於第三表面1132的一第一開口1134以及一第二開口1136，其中此第一開口1134暴露第一導電墊結構1140，而此第二開口1136暴露第二導電墊結構1160。值得注意的是，第一晶片1100中並不具有任何主動元件。
請接著參閱第2圖，第2圖繪示依據本發明之部分實施例中，第1圖中第二晶片1200的放大圖。如第2圖所示，第二晶片1200包含一第二基板1210、一主動元件1220、一第二保護層1230、一第三導電墊結構1240、一第二絕緣層1250、一第二導電層1260以及一第二阻隔層 1270。其中，主動元件1220位於第二基板1210下，且第二保護層1240同樣位於第二基板1210下，並覆蓋主動元件1220。第三導電墊結構1240則位於第二保護層1230中，並藉由第二保護層1230中的導體電性連接至主動元件1220。更清楚的說，第三導電墊結構1240藉由第二保護層1230中的內連線路層電性連接至主動元件1220。在本發明之部分實施例中，主動元件1220為一互補式金屬氧化物半導體(Complementary Metal Oxide Semiconductor,CMOS)。
第二保護層1230具有一第二穿孔1234以暴露第三導電墊結構1240，而第二絕緣層1250位於第二保護層1230下，並延伸至第二穿孔1234中覆蓋第二穿孔1234的孔壁。在本發明之部分實施例中，第二絕緣層1250之材質包含氧化矽、氮化矽、氮氧化矽或其它合適之絕緣材料。第二導電層1260位於第二絕緣層1250下，且部分的第二導電層1260位於第二穿孔1234中以接觸第三導電墊結構1240。此處需特別說明，第二導電層1260包含一第二導電部分1262，以及一第二被動元件1264。其中，第二導電部分1262用以電性連接暴露於第二穿孔1234中的第三導電墊結構1240，使主動元件1220能藉由第三導電墊結構1240與第二導電部分1262傳輸訊號至外部。而第二被動元件1264可於相同製程中與第二導電部分1262同時形成，且其更與第二導電部分1262相連接，以電性連接至第二導電部分1262，據此使主動元件1220得以控制第二被動元件1264。在本發 明之部分實施例中，第二被動元件1264的形狀包含U形、平面螺旋狀與立體螺旋狀。在本發明之部分實施例中，第三導電墊結構1240與第二導電層1260之材質為鋁、銅、鎳、或任何合適的導電材料。
第二阻隔層1270覆蓋第二導電層1260的第二導電部分1262與第二被動元件1264，第二阻隔層1270更具有一第三開口1272以暴露第二導電部分1262。在本發明之部分實施例中，第二阻隔層1270之材質為環氧樹脂系材料，例如綠漆(solder mask)。
在理解第二晶片1200的內部結構後，請重新參閱第1圖。如第1圖所示，第一外部導電連結1300位於第一晶片1100與第二晶片1200之間，更具體的說，第一外部導電連結1300位於第一導電墊結構1140與第三導電墊結構1240之間，且部分的第一外部導電連結1300位於第一開口1134中，並接觸第一導電墊結構1140，而部分的第一外部導電連結1300則位於第三開口1272中，以接觸第二導電部分1262。據此，主動元件1220可藉由第三導電墊結構1240、第二導電部分1262、第一外部導電連結1300與第一導電墊結構1140電性連結至第一被動元件1120。第二外部導電連結1400則位於第二開口1136中，並接觸第二導電墊結構1160。
由於第一晶片1100與第二晶片1200中均具有被動元件，其可增加晶片封裝體1000的功效與活用性。在本發明之部分實施例中，第一被動元件1120與第二被動元 件1264可作為晶片封裝體1000的電感元件(inductor)，且第一被動元件1120與第二被動元件1264可具有不同的電感值。舉例來說，第一晶片1100因具有較大之尺寸，使第一被動元件1120較不受限於製程能力，同樣可具有較大之尺寸。藉此使電感值變大，品質因素(Q值)變高，進而減少電阻耗損，以提高晶片封裝體1000的效率。
根據本發明部分實施例，第一晶片1100上還設置一第三晶片〈圖未示〉，第三晶片具有一主動元件與一第四被動元件電性連接至該主動元件。第三晶片的主動元件電性連接至第一導電墊結構1140，第三晶片結構與第二晶片1200類似，可參考以上有關第二晶片1200敘述，於此不再贅述。第三晶片可與第二晶片1200有相同或不同功能。
請同時參閱第3圖與第4圖，第3圖繪示依據本發明其他部分實施例之一種晶片封裝體的剖面圖，而第4圖繪示第3圖之晶片封裝體之第一導電層的線路布局示意圖。一晶片封裝體3000包含一第一晶片3100、一第二晶片1200、複數個第一外部導電連結1300位於第一晶片3100與第二晶片1200之間、以及複數個第二外部導電連結3400。第一外部導電連結1300令使第一晶片3100電性連接至第二晶片1200。第二晶片1200的內部結構可參考第2圖，在此處不再詳述。
第一晶片3100包含一第一基板3110、一第一被動元件3120、一第一保護層3130、一第一導電墊結構3140與一第二導電墊結構3150。第一基板3110具有相對的一第 一表面3112與一第二表面3114，第一被動元件3120位於第一表面3112上。第一保護層3130同樣位於第一表面3112上，並覆蓋第一被動元件3120，且第一保護層3130具有相對於第一表面3112的一第三表面3132。第一導電墊結構3140與第二導電墊結構3160則位於第一保護層3130中，並藉由第一保護層3130中的導體電性連接至第一被動元件3120，且第二導電墊結構3160環繞第一導電墊結構3140。更詳細的說，第一導電墊結構3140與第二導電墊結構3160可藉由內連線路層電性連接至第一被動元件3120。
第一保護層3130之第三表面3132具有一第一開口3134，且第一開口3134暴露第一導電墊結構3140。晶片封裝體3000與晶片封裝體1000的差別在於，第一保護層3130並不具有暴露出第二導電墊結構3160的第二開口。晶片封裝體3000具有一第一穿孔3115自第一基板3110的第二表面3114朝第一保護層3130的第三表面3132延伸，以暴露第二導電墊結構3160。一第一絕緣層3170位於第二表面3114下，並延伸至第一穿孔3115中覆蓋第一穿孔3115的孔壁。
一第一導電層3180位於第一絕緣層3170下，且部分的第一導電層3180位於第一穿孔3115中以接觸第二導電墊結構3160。此處需特別說明，第一導電層3180包含第一導電部分3182與第三被動元件3184，其中第一導電部分3182位於第一絕緣層3170下，且部分的第一導電部分3182位於第一穿孔3115中，並接觸第二導電墊結構3160。第三 被動元件3184同樣位於第一絕緣層3170下，且第三被動元件3184的一端與連接部分3182相連接。在本實施方式中，第三被動元件3184的形狀為U形，但並不此為限。設計者可依實際需求設計第一導電層3180的線路布局，使第三被動元件3184具有其他形狀，例如平面螺旋狀與立體螺旋狀。在本發明之其他部分實施例中，更包含一磁性元件以提高晶片封裝體3000的感值(inductance value)，且磁性元件由第三被動元件3184環繞。
在本實施例中，第一晶片3100除了第一被動元件3120外，其第一導電層3180更具有第三被動元件3184。舉例來說，第一被動元件3120與第三被動元件3184可作為晶片封裝體3000的電感元件(inductor)，而第三被動元件3184可進一步增加感值。由於在圖案化第一導電層3180時，第一導電部分3182與第三被動元件3184會同時形成，因此可節省製作第三被動元件3184的時間。或者，第一晶片3100中可直接省略第一被動元件3120，以提升設計上的便利性。在本發明之其他部分實施例中，第一晶片3100不需習知獨立的電感元件(例如：第一被動元件3120)便具有電感元件的功能。如此一來，不僅可節省大量的製程時間，且能降低習知電感元件的成本。
第一晶片3100更包含第一阻隔層3190覆蓋第一導電部分3182與第三被動元件3184。第一阻隔層3190具有一第二開口3192以暴露第一導電層3180的第一導電部分3182。一第二外部導電連結3400位於第二開口3192中，並接觸第一導電部分3182。第二外部導電連結3400設置以傳輸 晶片封裝體3000的訊號，舉例來說，在後續製程中晶片封裝體3000會封裝至一印刷電路板上，第二外部導電連結3400即可將訊號傳輸至印刷電路板中。
與晶片封裝體1000相同，在晶片封裝體3000中，部分的第一外部導電連結1300位於第一開口3134中，並接觸第一導電墊結構3140，而部分的第一外部導電連結1300則位於第三開口1272中，以接觸第二導電部分1262。藉此，主動元件1220可藉由第三導電墊結構1240、第二導電部分1262、第一外部導電連結1300與第一導電墊結構3140以電性連結至第一被動元件3120。
接著請參閱下述說明以進一步理解晶片封裝體的製備方法。請先參閱第5圖與第6A-6F以理解第2圖的第二晶片之製備方法。第5圖為本發明部分實施例中第二晶片的製備方法流程圖，而第6A-6F圖繪示第2圖之第二晶片，在製程各個階段的剖面圖。
先進行步驟510，並請同時參閱第6A圖。在步驟510中，提供一第二晶圓6200，其具有第二基板1210、主動元件1220、第二保護層1230與第三導電墊結構1240。主動元件1220位於第二基板1210下，第二保護層1230覆蓋主動元件1220，而第三導電墊結構1240位於第二保護層1230中，並電性連接至主動元件1220。在以下敘述中，第二晶圓6200意指第2圖之第二晶片1200尚未經切割製程的半導體結構。
接著進行步驟520，並請同時參閱第6B圖。在 步驟520中，先形成第二穿孔1234於第二保護層1230中，以暴露第三導電墊結構1240。形成第二穿孔1234的方式例如可以是以微影蝕刻，但不以此為限。
接著進行步驟530，並請同時參閱第6C圖。在步驟530中，形成第二絕緣層1250於第二保護層1230下，並延伸至第二穿孔1234中覆蓋第二穿孔1234的孔壁。在此步驟中，先形成第二絕緣層1250覆蓋第二保護層1230與第二穿孔1234，接著使用微影蝕刻方式移除部分的第二絕緣層1234，以使第三導電墊結構1240於第二穿孔1234中暴露出來。
繼續進行步驟540，並請同時參閱第6D圖。在步驟540中，形成一第二導電層1260於第二絕緣層1250與第三導電墊結構1240下，第二導電層1260包含一第二導電部分1262以及第二被動元件1264，且第二被動元件1264與第二導電部分1262相連接。在此步驟中，可利用例如是濺鍍、蒸鍍、電鍍或無電鍍的方式來沉積導電材料於第二絕緣層1250下與第二穿孔1234中的第三導電墊結構1240下，接著圖案化導電材料以形成第二被動元件1264，以及環繞第二被動元件1264的第二導電部分1262。且第二被動元件1264的一端與第二導電部分1262相連接。第二被動元件1264與第二導電部分1262係於相同的製程步驟中形成。
接著進行步驟550，並請同時參閱第6E圖。在步驟550中，形成一第二阻隔層1270覆蓋第二導電層1260，並圖案化第二阻隔層1270以形成複數個第三開口1272以暴露第二導電層1260的第二導電部分1262。可藉由刷塗環氧樹脂 系的材料於第二導電層1260上，以形成第二阻隔層1270。接著，再圖案化第二阻隔層1270以形成第三開口1272，使部分的第二導電部分1262於第二阻隔層1270的第三開口1272中暴露出來。
最後進行步驟560，並請繼續參閱第6E圖。在步驟560中，形成第三開口1272後，沿著切割道6300切割第二基板1210、第二保護層1230與第二阻隔層1270，形成如第2圖所示之第二晶片1200。
或者可在進行步驟570後，再進行步驟560，並請同時參閱第6F圖。在其他實施例中，在形成第三開口1272後，接著形成第一外部導電連結1300於第三開口1272中，以接觸暴露於第三開口1272中的第二導電部分1262。在形成第一外部導電連結1300後，沿著切割道6300切割第二基板1210、第二保護層1230與第二阻隔層1270，形成具有第一外部導電連結1300的第二晶片1200。
請繼續參閱第7圖與第8A-8D以理解第1圖的晶片封裝體之製備方法。第7圖為本發明部分實施例中晶片封裝體的製備方法流程圖，而第8A-8D圖繪示第1圖之晶片封裝體，在製程各個階段的剖面圖。
先進行步驟710，並請同時參閱第8A圖。在步驟710中，先提供第一晶圓8100，其具有第一基板1100，第一基板具有相對的第一表面1112與第二表面1114。第一被動元件1120位於第一表面1112上，第一保護層1130覆蓋第一被動元件1120，第一保護層1130具有相對於第一表面 1112的第三表面1132。第一導電墊結構1140與第二導電墊結構1160位於第一保護層1130中，並電性連接至第一被動元件1120，且第二導電墊結構1160環繞並電性連接至第一導電墊結構1140。在以下敘述中，第一晶圓8100意指第1圖中第一晶片1100尚未經切割製程的半導體結構。
接著進行步驟720，並請同時參閱第8B圖。在步驟720中，形成第一開口1134於第一保護層1130中，以暴露第一導電墊結構1140，以及形成第二開口1136於第一保護層1130中，以暴露第二導電墊結構1150。形成第一開口1134與第二開口1136的方式例如可以是以微影蝕刻，但不以此為限。且第一開口1134與第二開口1136係於相同製程步驟中形成。
接著進行步驟730，並請同時參閱第8C圖。形成第一外部導電連結1300於第一開口1134中，以及形成第二外部導電連結1400於第二開口1136中。藉此，第一外部導電連結1300能接觸暴露於第一開口1134中的第一導電墊結構1140，而第二外部導電連結1400能接觸暴露於第二開口1136中的第二導電墊結構1160。在本發明之部分實施例中，第一外部導電連結1300與第二外部導電連結1400係於相同製程步驟中形成。
繼續進行步驟750，並請繼續參閱第8C圖。在步驟750中，接合第二晶片1200至第一晶圓8100的第三表面1132，令使主動元件1220電性連接至第一導電墊結構1140。在第8C圖中已先形成形成第一外部導電連結1300 於第一開口1134中，因此可使用第6E圖中不具有第一外部導電連結1300的第二晶片1200。之後接合第一外部導電連結1300與第二導電部分1262，以令使部分第一外部導電連結1300位於第三開口1272中。
最後進行步驟760，並請繼續參閱第8C圖。在步驟760中，沿著第一切割道8200切割第一晶圓8100，以形成一晶片封裝體1000。在接合第一晶圓8100與第二晶片1200後，即可沿著第一切割道8200切割第一晶圓8100，以形成如第1圖所示的晶片封裝體1000。
在本發明之其他部分實施例中，在步驟720後可進行步驟740，請同時參閱第8D圖。在步驟740中，只形成第二外部導電連結1400於第二開口1136中。
在步驟740後進行步驟750，接合第二晶片1200至第一晶圓8100的第三表面1132，令使主動元件1220電性連接至第一導電墊結構1140。在第8D圖中因不具有第一外部導電連結1300於第一開口1134中，因此可使用第6F圖中具有第一外部導電連結1300的第二晶片1200。之後接合第一外部導電連結1300與第一導電墊結構1140，以令使部分第一外部導電連結1300位於第一開口1134中。
最後進行步驟760，並請繼續參閱第8D圖。在步驟760中，沿著第一切割道8200切割第一晶圓8100，以形成一晶片封裝體1000。在接合第一晶圓8100與第二晶片1200後，即可沿著第一切割道8200切割第一晶圓8100，以形成如第1圖所示的晶片封裝體1000。
根據本發明部分實施例，第一晶片8100上還形成一第三晶片〈圖未示〉，第三晶片具有一主動元件與一第四被動元件。接合第三晶片至第一晶圓8100的第三表面1132，使第三晶片的主動元件電性連接至第一導電墊結構1140。第三晶片結構與第二晶片1200類似，可參考以上有關第二晶片1200敘述，於此不再贅述。第三晶片可與第二晶片1200有相同或不同功能。
請繼續參閱第9圖與第10A-10H圖以理解第3圖的晶片封裝體之製備方法。第9圖為本發明部分實施例中晶片封裝體的製備方法流程圖，而第10A-10H圖繪示第3圖之晶片封裝體，在製程各個階段的剖面圖。
先進行步驟910，並請同時參閱第10A圖。在步驟910中，先提供第一晶圓11100，其具有第一基板3100，第一基板3100具有相對的第一表面3112與第二表面3114。第一被動元件3120位於第一表面3112上，第一保護層3130覆蓋第一被動元件3120，並具有相對於第一表面3112的第三表面3132。第一導電墊結構3140與第二導電墊結構3160位於第一保護層3130中，並電性連接至第一被動元件3120，其中第二導電墊結構3160環繞並電性連接至第一導電墊結構3140。在以下敘述中，第一晶圓11100意指第3圖中第一晶片3100尚未經切割製程的半導體結構。
接著進行步驟920，並請同時參閱第10B圖。在步驟920中，形成第一穿孔3115自第二表面3114朝第三表面3132延伸，以暴露第二導電墊結構3150。形成第一穿孔 3115方式例如可以是以微影蝕刻，但不以此為限。
繼續進行步驟930，並請同時參閱第10C圖。在步驟930中，形成第一絕緣層3170於第二表面3114下，並延伸至第一穿孔3115中覆蓋第一穿孔3115的孔壁。在此步驟中，先形成第一絕緣層3170覆蓋第二表面3114與第一穿孔3115，接著使用微影蝕刻方式移除部分的第一絕緣層3170，以使第二導電墊結構3160於第一穿孔3115中暴露出來。
繼續進行步驟940，並請同時參閱第10D圖。在步驟940中，形成第一導電層3180於第一絕緣層3170與第二導電墊結構3160下，第一導電層3180包含第一導電部分3182以及第三被動元件3184，且第三被動元件3184與第一導電部分3182相連接。在此步驟中，可利用例如是濺鍍、蒸鍍、電鍍或無電鍍的方式來沉積導電材料於第一絕緣層3170下與第一穿孔3115中的第二導電墊結構3160下，接著圖案化導電材料以形成第三被動元件3184，以及環繞第三被動元件3184的第一導電部分3182，且第三被動元件3184的一端與第一導電部分3182相連接。第三被動元件3184與第一導電部分3182係於相同製程步驟中形成。
接著進行步驟950，並請同時參閱第10E圖。在步驟950中，形成第3190阻隔層覆蓋第一導電層3180，並圖案化第一阻隔層3190以形成第二開口3192以暴露第一導電層3180的第一導電部分3182，接著形成第二外部導電連結3400於第二開口3192中，以接觸第一導電部分3182。可藉由刷塗環氧樹脂系的材料於第一導電層3180上，以形成第 一阻隔層3190。接著，再圖案化第一阻隔層3190以形成第二開口3192，使部分的導電部分3182於第一阻隔層3190的第二開口3192中暴露出來。接著形成一第二外部導電連結3400於第二開口3192中，以接觸第一導電部分3182。
繼續進行步驟960，並請同時參閱第10F圖。在步驟960中，形成第一開口3134於第一保護層3130中，以暴露第一導電墊結構3140。形成第一開口3134例如可以是以微影蝕刻，但不以此為限。
接著進行步驟970，並請繼續參閱第10G圖。在步驟970中，形成第一外部導電連結1300於第一開口3134中。藉此，第一外部導電連結1300能接觸暴露於第一開口3134中的第一導電墊結構3140。
繼續進行步驟980，並請繼續參閱第10G圖。在步驟980中，接合第二晶片1200至第一晶圓11000的第三表面3132，令使主動元件1220電性連接至第一導電墊結構3140。在第10G圖中因已先形成第一外部導電連結1300於第一開口3134中，因此可使用第6E圖中不具有第一外部導電連結1300的第二晶片1200。之後接合第一外部導電連結1300與第二導電部分1262，以令使部分第一外部導電連結1300位於第三開口1272中。
最後進行步驟990，並請繼續參閱第10G圖。在步驟990中，沿著第一切割道12000切割第一晶圓11000，以形成一晶片封裝體3000。在接合第一晶圓11000與第二晶片1200後，即可沿著第一切割道12000切割第一 晶圓11000，以形成如第3圖所示的晶片封裝體3000。
在本發明之其他部分實施例中，在步驟960後可直接進行步驟980，請同時參閱第10H圖。在步驟960後直接進行步驟980，接合第二晶片1200至第一晶圓8100的第三表面1132，令使主動元件1220電性連接至第一導電墊結構1140。在第10F圖中因不具有第一外部導電連結1300於第一開口3134中，因此可使用第6F圖中具有第一外部導電連結1300的第二晶片1200。之後接合第一外部導電連結1300與第一導電墊結構3140，以令使部分第一外部導電連結1300位於第一開口3134中。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (20)

  1. 一種晶片封裝體，包含：一第一晶片，包含：一第一基板，具有相對的一第一表面與一第二表面；一第一被動元件位於該第一表面上；一第一保護層覆蓋該第一被動元件，該第一保護層具有相對於該第一表面的一第三表面；以及一第一導電墊結構與一第二導電墊結構位於該第一保護層中，並電性連接至該第一被動元件；以及一第二晶片位於該第三表面上，該第二晶片包含：一主動元件，電性連接至該些第一導電墊結構；以及一第二導電層，包含：一第二導電部分；以及一第二被動元件，電性連接至該主動元件及該第二導電部分，其中該第二被動元件在該第三表面上的投影與該主動元件在該第三表面上的投影重疊，且該第二被動元件位於該主動元件與該第一被動元件之間。
  2. 如請求項1所述之晶片封裝體，其中該第一被動元件包含一第一電感元件，該第二被動元件包含一第二電感元件，且該第一電感元件的電感值大於該第二被動元件的電感值。
  3. 如請求項1所述之晶片封裝體，其中該第二晶片更包含：一第二基板，其中該主動元件位於該第二基板下；一第二保護層位於該第二基板下，並覆蓋該主動元件；一第三導電墊結構位於該第二保護層中，並電性連接至該主動元件，其中該第二保護層具有一第二穿孔以暴露該第三導電墊結構；一第二絕緣層位於該第二保護層下，並延伸至該第二穿孔中覆蓋該第二穿孔的孔壁，其中該第二導電部分位於該第二絕緣層下，且部分的該第二導電部分位於該第二穿孔中，並接觸該第三導電墊結構，該第二被動元件位於該第二絕緣層下；以及一第二阻隔層覆蓋該第二導電層，該第二阻隔層具有一第三開口暴露該第二導電部分。
  4. 如請求項3所述之晶片封裝體，其中該第一晶片更包含：一第一開口位於該第一保護層的該第三表面，以暴露該第一導電墊結構；以及一第二開口位於該第一保護層的該第三表面，以暴露該第二導電墊結構。
  5. 如請求項4所述之晶片封裝體，更包含：一第一外部導電連結位於該第一導電墊結構與該第三 導電墊結構之間，其中部分該第一外部導電連結位於該第一開口中，而部分該第一外部導電連結位於該第三開口中；以及一第二外部導電連結位於該第二開口中，並接觸該第二導電墊結構，其中該第二外部導電連結之尺寸大於該第一外部導電連結。
  6. 如請求項3所述之晶片封裝體，其中該第一晶片更包含：一第一開口位於該第一保護層的該第三表面，並暴露該第一導電墊結構；以及一第一穿孔自該第二表面朝該第三表面延伸，並暴露該第二導電墊結構。
  7. 如請求項6所述之晶片封裝體，其中該第一晶片更包含：一第一絕緣層位於該第二表面下，並延伸至該第一穿孔中覆蓋該第一穿孔的孔壁；一第一導電層，包含：一第一導電部分位於該第一絕緣層下，且部分的該第一導電部分位於該第一穿孔中，並接觸該第二導電墊結構；以及一第三被動元件位於該第一絕緣層下，且該第三被動元件與該第一導電部分相連接；以及一第一阻隔層覆蓋該第一導電層，該第一阻隔層具有 一第二開口暴露該第一導電部分。
  8. 如請求項7所述之晶片封裝體，其中該第三被動元件的形狀包含U形、平面螺旋狀與立體螺旋狀。
  9. 如請求項7所述之晶片封裝體，更包含：一第一外部導電連結位於該第一導電墊結構與該第三導電墊結構之間，其中部分該第一外部導電連結位於該第一開口中，而部分該第一外部導電連結位於該第三開口中；以及一第二外部導電連結位於該第二開口中，並接觸該第一導電部分。
  10. 如請求項1所述之晶片封裝體，更包含：一第三晶片設置於該第三表面上，該第三晶片具有一主動元件與一第四被動元件電性連接至該主動元件，其中該主動元件電性連接至該些第一導電墊結構，且該第三晶片及該第二晶片具有相同或不同功能。
  11. 一種晶片封裝體的製備方法，包含：提供一第一晶圓，該第一晶圓包含：一第一基板，具有相對的一第一表面與一第二表面；一第一被動元件位於該第一表面上；一第一保護層覆蓋該第一被動元件，該第一保護 層具有相對於該第一表面的一第三表面；以及一第一導電墊結構與一第二導電墊結構位於該第一保護層中，並電性連接至該第一被動元件；形成一第一開口於該第一保護層中，以暴露該第一導電墊結構；形成一第二晶片，該第二晶片具有一主動元件與一第二被動元件電性連接至該主動元件；以及接合該第二晶片至該第一晶圓的該第三表面，令使該主動元件電性連接至該第一導電墊結構。
  12. 如請求項11所述之晶片封裝體的製備方法，其中形成該第二晶片包含：提供一第二晶圓，該第二晶圓包含：一第二基板；該主動元件位於該第二基板下；一第二保護層位於該第二基板下，並覆蓋該主動元件；以及一第三導電墊結構位於該第二保護層中，並電性連接至該主動元件；形成一第二穿孔於該第二保護層中，以暴露該第三導電墊結構；形成一第二絕緣層於該第二保護層下，並延伸至該第二穿孔中覆蓋該第二穿孔的孔壁；形成一第二導電層於該第二絕緣層與該第三導電墊結構下，該第二導電層包含一第二導電部分以及該第二被動 元件，且該第二被動元件與該第二導電部分相連接；形成一第二阻隔層覆蓋該第二導電層；形成一第三開口於該第二阻隔層中以暴露該第二導電部分；以及沿著一第二切割道切割該第二基板、該第二保護層與該第二阻隔層，以形成該第二晶片。
  13. 如請求項12所述之晶片封裝體的製備方法，更包含：形成一第二開口於該第一保護層中，以暴露該第二導電墊結構，其中該第一開口與該第二開口係於相同製程步驟中形成；以及形成一第二外部導電連結於該第二開口中，以接觸該第二導電墊結構。
  14. 如請求項13所述之晶片封裝體的製備方法，更包含：形成一第一外部導電連結於該第三開口中，並接觸第二導電部分；接合該第一外部導電連結與該第一導電墊結構，以令使部分該第一外部導電連結位於該第一開口中；以及沿著一第一切割道切割該第一晶圓，以形成一晶片封裝體。
  15. 如請求項13所述之晶片封裝體的製備方 法，更包含：形成一第一外部導電連結於該第一開口中，並接觸該第一導電墊結構；接合該第一外部導電連結與該第二導電部分，以令使部分該第一外部導電連結位於該第三開口中；以及沿著一第一切割道切割該第一晶圓，以形成一晶片封裝體。
  16. 如請求項12所述之晶片封裝體的製備方法，更包含：形成一第一穿孔自該第二表面朝該第三表面延伸，以暴露該第二導電墊結構；形成一第一絕緣層於該第二表面下，並延伸至該第一穿孔中覆蓋該第一穿孔的孔壁；以及形成一第一導電層於該第一絕緣層與該第二導電墊結構下，該第一導電層包含一第一導電部分以及一第三被動元件，且該第三被動元件與該第一導電部分相連接。
  17. 如請求項16所述之晶片封裝體的製備方法，更包含：形成一第一阻隔層覆蓋該第一導電層；形成一第二開口於該第一阻隔層中，以暴露該第一導電部分；以及形成一第二外部導電連結於該第二開口中，以接觸該第一導電部分。
  18. 如請求項17所述之晶片封裝體的製備方法，更包含：形成一第一外部導電連結於該第三開口中，並接觸該第二導電部分；接合該第一外部導電連結與該第一導電墊結構，以令使部分該第一外部導電連結位於該第一開口中；以及沿著一第一切割道切割該第一晶圓，以形成一晶片封裝體。
  19. 如請求項17所述之晶片封裝體的製備方法，更包含：形成一第一外部導電連結於該第一開口中，並接觸該第一導電墊結構；接合該第一外部導電連結與該第二導電部分，以令使部分該第一外部導電連結位於該第三開口中；以及沿著一第一切割道切割該第一晶圓，以形成一晶片封裝體。
  20. 如請求項11所述之晶片封裝體的製備方法，更包含：形成一第三晶片，該第三晶片具有一主動元件與一第三被動元件電性連接至該主動元件；以及接合該第三晶片至該第一晶圓的該第三表面，令使該主動元件電性連接至該第一導電墊結構，其中該第三晶片 及該第二晶片具有相同或不同功能。
TW105110330A 2015-04-27 2016-03-31 晶片封裝體及其製造方法 TWI621229B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562153408P 2015-04-27 2015-04-27
US62/153,408 2015-04-27

Publications (2)

Publication Number Publication Date
TW201639101A TW201639101A (zh) 2016-11-01
TWI621229B true TWI621229B (zh) 2018-04-11

Family

ID=57147979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105110330A TWI621229B (zh) 2015-04-27 2016-03-31 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US9793234B2 (zh)
CN (1) CN106098666B (zh)
TW (1) TWI621229B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373883B2 (en) * 2017-10-26 2019-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN114698259B (zh) * 2020-12-30 2024-05-28 中芯集成电路（宁波）有限公司 射频前端模组板级系统封装结构及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707683A (en) * 2005-08-04 2007-02-16 Phoenix Prec Technology Corp Chip embedded packaging structure
TW201110308A (en) * 2009-09-09 2011-03-16 Universal Scient Ind Co Ltd System-in-package structure and a method for manufacturing the system-in-package structure are provided
TW201232735A (en) * 2011-01-27 2012-08-01 Unimicron Technology Corp Package stack device and method of forming same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US20090065936A1 (en) * 2005-03-16 2009-03-12 Jenny Wai Lian Ong Substrate, electronic component, electronic configuration and methods of producing the same
US20080024998A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
CN101490839B (zh) * 2006-07-10 2011-02-23 Nxp股份有限公司 集成电路、发射机应答器、制造集成电路的方法和制造发射机应答器的方法
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US20120133381A1 (en) * 2010-11-30 2012-05-31 Electro Scientific Industries, Inc. Stackable semiconductor chip with edge features and methods of fabricating and processing same
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US9496238B2 (en) * 2015-02-13 2016-11-15 Advanced Semiconductor Engineering, Inc. Sloped bonding structure for semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707683A (en) * 2005-08-04 2007-02-16 Phoenix Prec Technology Corp Chip embedded packaging structure
TW201110308A (en) * 2009-09-09 2011-03-16 Universal Scient Ind Co Ltd System-in-package structure and a method for manufacturing the system-in-package structure are provided
TW201232735A (en) * 2011-01-27 2012-08-01 Unimicron Technology Corp Package stack device and method of forming same

Also Published As

Publication number Publication date
CN106098666B (zh) 2018-11-30
TW201639101A (zh) 2016-11-01
US9793234B2 (en) 2017-10-17
CN106098666A (zh) 2016-11-09
US20160315061A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
US10297466B2 (en) Semiconductor device and manufacturing method thereof
TWI499021B (zh) 半導體元件及其製造方法
US7834418B2 (en) Semiconductor device
US9728451B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
KR101255335B1 (ko) 반도체 패키지 및 그 제조 방법
TWI515843B (zh) 晶片封裝結構
US10204853B2 (en) Semiconductor device
CN110690165B (zh) 一种芯片封装方法及封装结构
JP7140530B2 (ja) 電子部品およびその製造方法
TWI591764B (zh) 晶片封裝體及其製造方法
US8018032B2 (en) Silicon substrate and chip package structure with silicon base having stepped recess for accommodating chip
TW202125839A (zh) 具有積體化電感器的半導體封裝元件及其製造方法
TW201535641A (zh) 晶片封裝體及其製造方法
WO2017113921A1 (zh) 集成无源器件的框架封装结构及其制备方法
TW201644016A (zh) 晶片封裝體與其製備方法
TWI621229B (zh) 晶片封裝體及其製造方法
TWI607539B (zh) 晶片封裝體及其製造方法
JP2003007910A (ja) 半導体装置
CN116798993A (zh) 封装结构及其形成方法
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
JP2009266964A (ja) 半導体装置
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
JP2010093076A (ja) 半導体パッケージ及び半導体装置
JP3729680B2 (ja) 半導体装置の製造方法および半導体装置
US9373597B2 (en) Chip package and method thereof