JP4139533B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4139533B2 JP4139533B2 JP25800399A JP25800399A JP4139533B2 JP 4139533 B2 JP4139533 B2 JP 4139533B2 JP 25800399 A JP25800399 A JP 25800399A JP 25800399 A JP25800399 A JP 25800399A JP 4139533 B2 JP4139533 B2 JP 4139533B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- layer
- semiconductor device
- wiring
- semiconductor pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ペレットの端子（電極パッド）を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を二次元的に配列させた半導体装置と、その製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子は、ますます高集積化、高性能化の一途をたどってきており、その端子数の増加も著しい。
半導体素子を搭載する半導体ペレットは、通常、図４（ａ）に示すように、その一面の周辺部に端子部（パッドとも言う）を設けており、多数の端子を有するため、その端子間ピッチは狭く、これを直接プリント基板に搭載することが難しく、一般には、半導体ペレットを一旦リードフレーム等に搭載し、その端子間隔を実質的に拡大した状態の半導体装置の形態で、プリント基板に搭載していた。
尚、図４（ｂ）は、図４（ａ）のＣ１−Ｃ２における断面図である。
半導体ペレットをリードフレームに搭載する半導体装置の例としては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプのものが、特に多端子に対応できるものとして知られている。
ＱＦＰは、ダイパッド上に半導体ペレットを搭載し、銀めっき等の表面処理がなされたインナーリード先端部と半導体ペレットの端子とをワイヤにて結線し、封止樹脂で封止を行い、この後、ダムバー部をカットし、アウターリードを設けた構造で多端子化に対応できるものとして開発されてきた。
【０００３】
しかし、半導体素子の信号処理の高速化、高機能化は、更に多くの端子数を必要とするようになってきた。
ＱＦＰでは外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきたが、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなり、外部端子の強度が低下するため、フオーミング等の後工程におけるアウターリードのスキュ一対応やコプラナリティー（平坦性）維持が難しくなり、実装に際しては、パッケージ搭載精度維持が難しくなるという問題を抱えていた。
即ち、ＱＦＰでも、更なる半導体ペレットの多端子化に対応できなくなってきた。
【０００４】
これに対応するため、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ぱれるプラスチックパッケージが開発されてきた。
このＢＧＡは、通常、両面基板の片面に半導体ペレットを搭載し、もう一方の面に球状の半田ボールを通じて半導体ペレットの端子と外部端子（半田ボール）との導通をとったもので、実装性の対応を図ったパッケージである。
ＢＧＡはパッケージの４辺に外部端子を設けたＱＦＰに比べ、同じ外部端子数でも外部端子間隔（ピッチ）を大きくとれるという利点があり、半導体実装工程を難しくすることなく、入出力端子の増加に対応できた。
このＢＧＡはＢＴレジン（ビスマレイド樹脂）を代表とする耐熟性を有する平板（樹脂板）の基材の片面に半導体ペレットを塔載するダイパッドと半導体ペレットの端子からボンディングワイヤにより電気的に接続されるボンディングパッドを持ち、もう一方の面に、外部回路と電気的、物理的接続を行う格子状あるいは千鳥状に二次元的に配列された半田ボールにより形成した外部接続端子をもち、外部接続端子とボンディングパッドの間を配線とスルーホール、配線により電気的に接続している構造である。
しかし、このＢＧＡは、めっき形成したスルーホールを介して、半導体ペレットの端子とボンディングワイヤで結線を行う回路と、半導体装置化した後にプリント基板に実装するための外部接続端子部（単に外部端子部とも言う）とを、電気的に接続した複雑な構造で、樹脂の熱膨張の影響により、スルホール部に断線を生じる等信頼性の面で問題があり、且つ作製上の面でも問題が多かった。
【０００５】
一方、プリント基板への実装密度を上げるために、ＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) の開発も盛んになってきている。
【０００６】
【発明が解決しようとする課題】
このような中、更なる半導体ペレットの多端子化に対応でき、半導体ペレットのプリント基板への搭載を実用レベルで可能とし、実装密度を上げることができるＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置が求められていた。
本発明は、これに対応するもので、半導体ペレットの多端子化に対応でき、且つ、半導体ペレットのプリント基板への搭載が実用レベルで行え、ＢＧＡよりも信頼性の面で優れたＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置を提供しようとするものである。
同時にそのような半導体装置の製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明の半導体装置は、半導体ペレットの端子（電極パッドとも言う）を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を、半導体ペレットの各端子と接続させて二次元的に配列させ、外部端子部とした半導体装置であって、端子領域を除き、半導体ペレットの端子面側全体を覆った平坦な絶縁性の最終保護膜（パッシベーション層とも言う）上に、第２の端子部を含む配線部を粘接着性絶縁層を介して配設したもので、配線部は、接続部を介して、半導体ペレットの端子と電気的に接続されており、且つ、半導体ペレットの端子面側表面を、第２の端子部のみを突出するように、封止層を兼ねる絶縁層で覆っており、前記配線部は選択めっき形成された導電性層からなり、且つ、前記粘接着性絶縁層は電着樹脂層からなり、前記配線部は、該粘接着性絶縁層を介して転写により配設されたものであることを特徴とするものである。
そして、上記の半導体装置において、接続部が導電性ペーストからなることを特徴とするものである。
そしてまた、上記いずれかの半導体装置において、粘接着性絶縁層がポリイミド樹脂からなり、最終保護膜がＳｉ3 Ｎ4 等の窒化硅素膜からなることを特徴とするものである。
また、上記いずれかの半導体装置において、半導体ペレットの端子は、端子面に二次元的に配列されたもので、第２の各端子部は、それぞれ、接続する半導体ペレットの端子の近傍に形成されていることを特徴とするものである。
また、上記いずれかの半導体装置において、半導体ペレットの端子の表面部に、バリア性金属層を設けていることを特徴とするものである。
また、上記いずれかの半導体装置において、配線部は、表面側から順に、銅、ニッケルの２層、あるいは、ニッケル、銅、ニッケルの３層、あるいは、金、ニッケル、銅、ニッケルの４層からなることを特徴とするものである。
尚、半導体作製においては、ウエハ上で目的とする半導体を多数、面付けして形成するが、その１単位を半導体ペレットと言い、半導体素子あるいは半導体素子群、配線、端子部、最終保護膜（パッシベーション層）等がこの中には備えられる。
ここでは、ウエハ上およびウエハから分離された上記１単位を半導体ペレットと呼ぶ。
また、端子部を二次元的に配列するとは、半導体ペレット面に、格子状等、面に沿い配列させるもので、一般にはエリアアレイ配列とも言われる。
【０００８】
本発明の半導体装置の製造方法は、半導体ペレットの端子（電極パッド）を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を、半導体ペレットの各端子と接続させて二次元的に配列させ、外部端子部とした半導体装置で、端子領域を除き、半導体ペレットの端子面側全体を覆った平坦な絶縁性の最終保護膜（パッシベーション層）上に、第２の端子部を含む配線部を粘接着性絶縁層を介して配設したもので、配線部は、接続部を介して、半導体ペレットの端子と電気的に接続されており、且つ、半導体ペレットの端子面側表面を、第２の端子部のみを突出するように、封止層を兼ねる絶縁層で覆っている半導体装置の製造方法であって、順に、（ａ）最終保護膜（パッシベーション層）を設けたウエハレベルで、端子表面部にバリア性金属層を配設するバリア性金属層形成工程と、（ｂ）ウエハレベルで、各半導体ペレットの、平坦な絶縁性の最終保護膜（パッシベーション層）上に、第２の端子部形成領域を配線形成領域として含む配線部を粘接着性絶縁層を介して転写形成する転写工程と、（ｃ）ウエハレベルで、第２の端子部形成領域を配線形成領域として含む配線部を、半導体ペレットの端子と電気的に接続する接続部を形成する配線部接続工程と、（ｄ）ウエハレベルで、各半導体ペレットの端子面側表面を、第２の端子部を形成する配線部領域を除くように、開口を設けて、封止層を兼ねる絶縁層を配設する絶縁層形成工程と、（ｅ）ウエハレベルで、第２の端子部を形成する配線部領域に、半田ボールからなる第２の端子部を、外側に突出するように配設する第２の端子部形成工程と、（ｆ）ウエハレベルの状態から各半導体ペレットを切断分離する切断分離工程とを行うことを特徴とするものである。
そして、上記の半導体装置の製造方法において、配線部接続工程が、導電性ペーストを所定の位置に印刷して、接続部として形成するものであることを特徴とするものである。
あるいは、上記の半導体装置の製造方法において、配線部接続工程が、マスクを用い、選択的に蒸着ないしスパッタし、所定の位置に金属層を接続部として形成するものであることを特徴とするものである。
あるいはまた、上記の半導体装置の製造方法において、配線部接続工程が、ワンヤボンディングにより、ボンディングワイヤを所定の位置に接続部として形成するものであることを特徴とするものである。
また、上記いずれかの半導体装置の製造方法において、転写工程は、順にベース基材の導電性を有する一面に、形成する各半導体ペレットの配線部に対応して所定の形状のレジスト膜を設け、配線部となる導電性層をめっき形成し、更に導電性層上に樹脂層を電着形成し、必要に応じて電着形成された樹脂層を乾燥、熱処理して、これを粘接着性絶縁層とした転写版を形成し、形成された転写版を用い、転写版の粘接着性絶縁層を介して配線部となる転写版の導電性層を半導体ペレット上に形成するものであることを特徴とするものである。
尚、ウエハレベルとは、ウエハの形態を維持していることを意味する。
【０００９】
【作用】
本発明の半導体装置は、上記のように構成することにより、半導体素子の多端子化に対応でき、且つ、半導体素子のプリント基板への搭載が実用レベルで行え、ＢＧＡよりも信頼性の面で優れたＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置の提供を可能としている。
具体的には、半導体ペレットの端子（電極パッド）を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を、半導体ペレットの各端子と接続させて二次元的に配列させ、外部端子部とした半導体装置であって、端子領域を除き、半導体ペレットの端子面側全体を覆った平坦な絶縁性の最終保護膜（パッシベーション層）上に、第２の端子部を含む配線部を粘接着性絶縁層を介して配設したもので、配線部は、接続部を介して、半導体ペレットの端子と電気的に接続されており、且つ、半導体ペレットの端子面側表面を、第２の端子部のみを突出するように、封止層を兼ねる絶縁層で覆っていることによりこれを達成している。
即ち、本発明の半導体装置は、ほぼチップサイズとその面積を同じとするもので、且つ、外部端子部を二次元的に配列させており、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプで、且つ、エリアアレイタイプの半導体装置とも言える。
【００１０】
接続部としては、導電性ペースト、金属層、ボンディングワイヤを挙げることができるが、特に、導電性ペーストを接続部とする場合には、スクリーン印刷により形成でき、処理性が良く、品質も信頼できる。
【００１１】
また、粘接着性絶縁層をポリイミド樹脂とした場合、最終保護膜（パッシベーション層）を、Ｓｉ3 Ｎ4 等の窒化硅素膜とすることにより、半導体ペレットの最終保護膜（パッシベーション層）と粘接着性絶縁層との接着を確実なものとできる。
【００１２】
また、配線部は、表面側から順に、銅、ニッケルの２層、あるいは、ニッケル、銅、ニッケルの３層、あるいは、金、ニッケル、銅、ニッケルの４層のように、半導体ペレット側にニッケル層を設けることにより、配線の主材となる銅の、半導体ペレット側へのイオンマイグレーションを防止でき、ニッケル、銅、ニッケルの３層のように、表面側にニッケルを設けることにより、配線にバリア効果を与えており、金、ニッケル、銅、ニッケルの４層のように表面側にニッケル上に金層を設けることにより、半田ボール等への接続を容易にしている。
【００１３】
本発明の半導体装置の製造方法は、上記のように構成することにより、本発明の半導体装置の製造を可能としている。
【００１４】
【発明の実施の形態】
本発明の実施の形態を挙げて、図を基に説明する。
図１（ａ）は本発明の半導体装置の実施の形態の１例の特徴部の概略断面図で、図１（ｂ）は本発明の半導体装置を第２の端子部（半田ボール）側（図１（ａ）Ａ０側）から見た図で、その一部を透視して示した図で、図２は本発明の半導体装置の製造方法の実施の形態の１例の特徴部の工程断面である。
尚、図１（ａ）は図１（ｂ）のＡ２−Ａ３における１断面を示した図で、図１（ｂ）におけるＡ１領域は透視して示した領域である。
また、図１（ｂ）においては、分かり易くするため第２の端子部（半田ボール）を少なくして示してある。
図１、図２中、１００は半導体装置、１０５はウエハ（半導体ウエハとも言う）、１１０は半導体ペレット、１１０Ｓは端子面、１１１は半導体本体部、１１５は端子、１１７は最終保護膜（パッシベーション膜）、１２０、１２０Ａはバリア性金属層、１３０は配線部、１４０は粘接着性絶縁層、１５０は導電性ペースト（接続部）、１６０は絶縁層、１７０は第２の端子部（半田ボール）である。
【００１５】
はじめに、本発明の半導体装置の実施の形態の１例を挙げる。
先ず、第１の例を図１に基づいて説明する。
本例の半導体装置１００は、図１（ａ）に示すように、半導体ペレット１１０の端子（電極パッド）１１５を形成した側の面である端子面（図２（ａ）の１１０Ｓに相当）上に、選択めっき形成された配線部１３０を設け、該配線部１３０に半導体ペレット１１０の端子１１５とは別の、半田ボールからなる第２の端子部１７０を図１（ｂ）に示すように、二次元的に配列させ、これを外部端子部としたＣＳＰタイプの半導体装置で、半導体ペレット１１０の端子１１５面上を、該端子領域を除き、全体を平坦な絶縁性の最終保護膜（パッシベーション層）１１７で覆い、最終保護膜（パッシベーション層）１１７上に第２の端子部形成領域を配線形成領域として含む配線部１３０を粘接着性絶縁層１４０を介して配設したもので、配線部１３０は、導電性ペースト１５０を介して、半導体ペレット１１０の端子１１５と電気的に接続されており、且つ、半導体ペレット１１０の端子面側表面を、第２の端子部１７０のみを突出するように、封止層を兼ねる絶縁層１６０で覆っている。
【００１６】
配線部１３０は、選択めっき形成された導電性層からなり、材質としては、銅および銅合金、ニッケル、ニッケル合金、亜鉛、錫、クロム、金、銀、白金等が挙げられる。
めっき法としては、公知のめっき法が適用できる。
導電性、コストの面から、銅および銅合金が、通常、用いられる。
【００１７】
粘接着性絶縁層１４０としては、絶縁性、化学的安定性、強度の面で優れたものが好ましく、本例では電着樹脂層を用いている。
絶縁性の電着樹脂層を形成する高分子としては、天然系樹脂、アクリル系樹脂、ポリエステル系樹脂、アルキッド系樹脂、マレイン化油系樹脂、ポリブタジエン系樹脂、エポキシ系樹脂、ポリアミド系樹脂、ポリイミド系樹脂等が挙げられる。
特に、絶縁性の面からポリイミド系樹脂が良い。
【００１８】
本例においては、半導体ペレット１１０の端子（電極パッド）１１５は、端子面に二次元的に配列されたもので、第２の各端子部１７０は、それぞれ、半導体ペレット１１０の子（電極パッド）１１５の近傍に形成されている。
最終保護膜（パッシベーション層）１１７としては、Ｓｉ3 Ｎ4 等の窒化硅素膜が、配線の転写が容易という理由から用いられる。
図４に示す半導体ペレットの場合は、配線部が長くなるのに対し、本例の半導体ペレットの場合は、端子１１５が二次元的に配列されているため、配線部は長くならなず、信号の高速化にも対応できる構造と言える。
【００１９】
また、半導体ペレット１１０の端子（電極パッド）１１５の表面部に、バリア性金属層１２０Ａを設けており、半導体ペレット側（半導体素子）への、配線部１３０材質のイオンマイグレーションの影響を無くすことができる。
バリア性金属層１２０Ａとしては、ニッケル、ニッケル合金、チタン（Ｔｉ）、金等を用い、一般には、複数層にして形成する。
【００２０】
導電性ペースト１５０としては、樹脂に、導電性の粉末（銀、Ａｇ−Ｐｄ、Ａｇ−Ｃｕ合金）などを混合したものが用いられ、通常、市販の銀ペースト等が用いられる。
【００２１】
本例の変形例としては、図４に示すような、端子面の周辺部のみに端子を有する半導体ペレット１１０を用いるものが挙げられが、この場合、配線部の自由度は、本例に劣り、多端子化のへの適応性の面でも劣る。
また、本例では接続部として導電性ペースト１５０を用いたが、これに限定はされない。
導電性の金属層やボンディングワイヤを接続部としても良い。
【００２２】
次に、本発明の半導体装置の製造方法の実施の形態の１例を図２に基づいて説明する。
図１に示す半導体装置１００の製造方法で、簡単には、半導体ペレット１１０を多数面付けした状態のウエハ１０５用意しておき、ウエハレベルで、各半導体ペレットに対し、図２に示す工程を行った後、切断分離して各半導体ペレットを得るものである。
先ず、導体ペレット１１０を多数面付けした状態のウエハ１０５を用意しておき（図２（ａ））、端子１１５が形成されている端子面１１０Ｓ上に、スパッタリング等によりバリアメタル層１２０を成膜する。（図２（ｂ））
バリア性金属層１２０Ａとしては、ニッケル、ニッケル合金、チタン（Ｔｉ）、金等を用い、一般には、複数層にして形成する。
次いで、フォトリソグラフイ −により、エッチングマスクとしてのレジストパターン１２５を形成した（図２（ｃ））後、レジストパターン１２５の開口１２５Ａから露出した部分をエッチング除去し、さらにレジストパターン１２５の除去を行っておく。（図２（ｄ））
【００２３】
次いで、転写層として、配線部、粘接着性絶縁層を所定の形状に形成した転写版を用て、各半導体ペレットの、平坦な絶縁性の最終保護膜（パッシベーション層）１１７上に、第２の端子部形成領域を配線形成領域として含む配線部１３０を粘接着性絶縁層１４０を介して転写形成する。（図２（ｅ））
【００２４】
ここで、転写版の作製方法の１例と転写について、図３に基づいて簡単に説明しておく。
先ず、ステンレス（ＳＵＳ３０４）等の導電性基板３１０を用意し（図３（ａ））、その一面に、形成する配線に合わせて所定の開口３２５を有するレジスト３２０を形成する。（図３（ｂ））
レジスト３２０としては、ノボラック系レジスト等が用いられるが、耐めっき性のもので処理性の良いものであれば、これに限定されない。
尚、必要に応じ、めっき前処理を行っておく。
次いで、レジストの開口部３２５に、配線部となる導電性層３３０をめっき形成する。（図３（ｃ））
導電性層３３０としては、通常、銅めっき層が用いられる。
次いで、導電性層３３０上に更に、電着により、絶縁性あるいは導電性の接着剤層３４０を電着形成する。（図３（ｄ））
接着剤層３４０は、図２に示す粘接着性絶縁層３４０に相当するものである。
ここでは、図３（ｄ）に示すものを転写版と言っている。
また、配線部３３０と導電性の接着剤層３４０を合わせて、転写層と言っている。
尚、電着形成に代え、ディスペンス塗布や印刷塗布により、導電性層３３０上に、絶縁性あるいは導電性の接着剤層３４０を形成しても良い。
転写は、接着剤層３４０を被転写基材（図示していない）側に向け、 圧着した後、導電性基板３１０をレジスト３２０とともに剥がし、転写層を被転写基材（図示していない）側に形成する。
圧着に際しては、必要に応じて、熱をかける。
【００２５】
絶縁性の接着剤層３４０としては、常温もしくは、加熱により粘着性を示すものであれば良く、例えば、使用する高分子としては、粘着性を有する合成高分子樹脂を挙げることができる。
合成高分子樹脂としては、アクリル性樹脂、ポリエステル樹脂、マレイン化油樹脂、ボリブタジエン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミド樹脂等を単独で、あるいは、これらの樹脂の任意の組合せによる混合物として使用できる。さらに、上記のアニオン性合成樹脂とメラミン樹脂、フエノール樹脂、ウレタン樹脂等の架橋性樹脂とを併用しても良い。
また、上記の高分子樹脂に粘着性を付与するために、ロジン系、テルペン系、石油樹脂等の粘着性付与樹脂を必要に応じて添加することも可能である。
上記高分子樹脂は、アルカリ性または酸性物質により中和して水に可溶化された状態、または水分散状態で電着法に供される。すなわち、アニオン性合成高分子樹脂は、トリメチルアミン、ジエチルアミン、ジメチルエタノールアミン、ジイソプロパノールアミン等のアミン類、アンモニア、苛性カリ等の無機アルカリで中和する。カチオン性合成高分子樹脂は、酢酸、ぎ酸、プロピオン酸、乳酸等の酸で中和する。そして、中和された水に可溶化された高分子樹脂は、水分散型または溶解型として水に希釈された状態で使用される。
特に、絶縁性、強度、化学的安定性の面から接着剤層がポリイミド樹脂であるとが好ましい。
【００２６】
次いで、第２の端子部形成領域を配線形成領域として含む各配線部１３０を、導電性ペースト１５０を介して、半導体ペレット１１０の所定の端子１１５と電気的に接続する。導電性ペースト１５０としては、樹脂に、導電性の粉末（銀、Ａｇ−Ｐｄ、Ａｇ−Ｃｕ合金）などを適当に混合分散させた銀ペースト等を用いる。（図２（ｆ））
次いで、各半導体ペレットの端子面側表面を覆うように、第２の端子部を形成する配線部領域を除くように、開口を設けて、封止層を兼ねる絶縁層１６０を配設する。絶縁層１６０としては、ポリイミド層が通常は用いられる。
【００２７】
次いで、絶縁層１６０に覆われていない第２の端子部を形成する配線部領域に、半田ボールからなる第２の端子部を、外側に突出するように配設する。
所定位置に半田ペーストをスクリーン印刷した後、リフローを行って半田ボールを形成し、第２の端子部を形成した。
【００２８】
【実施例】
実施例を挙げて本発明を更に説明する。
実施例は、図２に示す半導体装置の製造方法により、図１に示す半導体装置を作製したものである。
図１、図２に基づいて説明する。
【００２９】
先ず、最終保護膜（パッシベーション層）が形成されたウエハ１０５を用意し（図２（ａ）、ウエハ１０５の端子面１１０Ｓ上に、全面を覆うように、スパッタリングにより、Ｔｉ／Ｎｉの２層構造からなるバリアメタル層１２０を形成した。（図２（ｂ））
次いで、感光性レジストトしてＯＦＰＲ−８００（東京応化株式会社製）を用い、端子１１５の形状に合わせレジスト１２５を形成した（図２（ｃ））後、レジストの開口１２５Ａから露出した部分をふっ酸からなるエッチング液によりエッチング除去し、さらに、レジスト１２５を所定の剥離液にて剥離した。（図２（ｄ））
【００３０】
次いで、転写層として、配線部、粘接着性絶縁層を所定の形状に形成した転写版を用て、バリアメタル層１２０が形成されたウエハ１０５の各半導体ペレットの、平坦な絶縁性の最終保護膜（パッシベーション層）１１７上に、下記条件にて、、加熱圧着し、冷却して、転写層を残し転写版をベース基材等を剥離し、第２の端子部を含む配線部１３０を粘接着性絶縁層１４０を介して転写形成した。（図２（ｅ））
温度 ２１０°Ｃ
圧 ５Ｋｇ／ｃｍ2
【００３１】
転写版は、厚さ０．１ｍｍのステンレス板ＳＵＳ３０４ＣＳＰ（新日本製鉄株式会社製）を転写版のベース基板である導電性基板３１０として用い、以下のようにして形成した。
図３に基づいて説明する。
ステンレス板からなる導電性基板３１０の一面に、環化ゴム系のネガ型フォトレジストＯＭＲ−８５（東京応化工業株式会社製、１００ｃｐｓ）を約２μｍの厚さに塗布し、８５°Ｃのクリーンオーブンで３０分間プレベークした後、形成する配線部の形状に対応する所定のパター版を用いて、下記の条件で露光を行い、現像液（東京応化工業株式会社製、ＯＭＲ現像液）で現像し、リンス液（東京応化工業株式会社製、ＯＭＲリンス液）でリンスした。
次いで、１４５°Ｃのクリーンオーブンで３０分間ポストベークして、マスクパターンを形成した。（図３（ｂ））
尚、マスクパターンとは、図３（ｂ）の開口３２５を有するレジスト３２０のことを言う。
（露光条件）
アライメント露光機 大日本スクリーン製造株式会社製 ＭＡＰ−１２００
露光時間 ５０秒
【００３２】
次いで、マスクパターンを形成した導電性基板３１０を白金チタン陽極と対向させて下記条件の亜硫酸金めっき浴中に浸漬し、導電性基板３１０を陰極として、定電流源により０．４Ａ／ｃｍ2 の電流密度で４．５分間通電し、レジストの開口３２５から露出した導電性基板３１０上に、厚さ１μｍの金めっき層を形成した。
（めっき液浴組成）
めっき液 Ｋ−９１Ｓ（日本高純度化学株式会社製）
ｐＨ７．３
浴温度 ６５°Ｃ
【００３３】
次いで、マスクパターンを形成した導電性基板３１０を電解ニッケル陽極と対向させて下記組成のワットニッケルめっき浴中に浸漬し、導電性基板３１０を陰極として、定電流源により１Ａ／ｃｍ2 の電流密度で５分間通電し、レジストの開口３２５から露出した部分に、先に形成した金めっき層を下地として、厚さ１μｍにニッケルめっき層を形成した。
（ワットニッケルめっき浴条件）
ワットニッケルめっき浴組成
ＮｉＳＯ4 ・６Ｈ2 Ｏ ３００ｇ／ｌ
ＮｉＣｌ4 ・６Ｈ2 Ｏ ４０ｇ／ｌ
Ｈ3 ＢＯ3 ４０ｇ／ｌ
ＰＣニッケル Ａ−１（上村工業株式会社製） １０ｍｌ／ｌ
ＰＣニッケル Ａ−２（上村工業株式会社製） １ｍｌ／ｌ
浴温度 ５５°Ｃ
ｐＨ４．０
【００３４】
次いで、ニッケルめっきが施された導電性基板３１０を含燐銅電極と対向させて下記の組成の硫酸銅めっき浴中に浸漬して直流電源の陰極に接続し、直流電源の陽極に含燐銅電極を接続し、電流密度２Ａ／ｄｍ2 で２４分間の通電を行い、レジスト３２０で被膜されていない導電性基材３１０の露出部に膜厚約１０μｍの、配線の主材となる銅めっき層を形成した。（図３（ｃ））
（めっき浴組成）
ＣｕＳＯ4 ・５Ｈ2 Ｏ ２００ｇ／ｌ
Ｈ2 ＳＯ4 ５０ｇ／ｌ
ＨＣｌ ０．１５ｍｌ／ｌ（Ｃｌとして６０ｐｐｍ）
Ｃｕ−Ｂｏａｒｄ ＨＡ ＭＵ（荏原ユージライト株式会社製）１０ｍｌ／ｌ
【００３５】
次いで、銅めっき層を形成した導電性基板３１０を電解ニッケル陽極と対向させて下記組成のワットニッケルめっき浴中に浸漬し、導電性基板３１０を陰極として、定電流源により１Ａ／ｃｍ2 の電流密度で２．５分間通電し、レジストの開口３２５から露出した部分に、先に形成した銅めっき層上に、厚さ０．５μｍにニッケルめっき層からなる、耐イオンマイグレーション性バリア層を形成した。
（ワットニッケルめっき浴条件）
ワットニッケルめっき浴組成
ＮｉＳＯ4 ・６Ｈ2 Ｏ ２８０ｇ／ｌ
ＮｉＣｌ4 ・６Ｈ2 Ｏ ５０ｇ／ｌ
Ｈ3 ＢＯ3 ３０ｇ／ｌ
浴温度 ５０°Ｃ
ｐＨ２．９
これにより、導電性基板３１０上に表面から順に、ニッケル、銅、ニッケル、金の４層からなる配線部（導電性層３３０に相当）が形成された。（図３（ｃ））
【００３６】
次いで、以下のように、導電性層３３０上に設ける絶縁性の接着剤層３４０電着形成するための電着液の調整を行い、電着を行った。
＜ポリイミドワニスの製造＞
１１容量の三つ口セパラブルフラスコにステンレス製イカリ攪拌器，窒素導入管及びストップコックの付いたトラップの上に玉付き冷却管をつけた還流冷却器を取り付ける。窒素気流中を流しながら温度調整機のついたシリコーン浴中にセパラブルフラスコをつけて加熱した。反応温度は浴温で示す。
３、４、３’、４’−ベンゾフェノンテトラカルボン酸ジ無水物（以後ＢＴＤＡと呼ぶ）３２．２２ｇ（０．ｌモル）、ビス（４−（３−アミノフェノキシ）フェニル）スルホン（ｍ−ＢＡＰＳ）２１．６３ｇ（０．０５モル），γ−バレロラクトン１．５ｇ（０．０１５モル）、ピリジン２．３７ｇ（０．０３モル）、ＮＭＰ（Ｎ−メチル−２−ピロリドンの略）２００ｇ、トルエン３０ｇを加えて、窒素を通じながらシリコン浴中，室温で３０分撹件（２００ｒｐｍ）、ついで昇温して１８０°Ｃ、ｌ時間、２００ｒｐｍに攪拌しながら反応させる。トルエン−水留出分１５ｍｌを除去し、空冷して、ＢＴＤＡ１６．１１ｇ（０．０５モル）、３、５ジアミノ安息香酸（以後ＤＡＢｚと呼ぶ）１５．２２ｇ（０．１モル）、ＮＭＰ１１９ｇ、トルエン３０ｇを添加し、室温で３０分攪拌したのち（２００ｒｐｍ）、次いで昇温して１８０°Ｃに加熱攪拌しトルエンー水留出分１５ｍｌを除去する。その後、トルエンー水留出分を系外に除きながら、１８０°Ｃ、３時間、加熱、撹拌して反応を終了した。
２０％ポリイミドワニスを得た。
酸当量（１個のＣＯＯあたりのポリマー量は１５５４）は７０である。
＜電着液の調製＞
２０％濃度ポリイミドワニス１００ｇに３ＳＮ（ＮＭＰ：テトラヒドロチオフェンー１、ｌ−ジオキシド＝ｌ：３（重量）の混合溶液）１５０ｇ、ベンジルアルコール７５ｇ、メチルモルホリン５．０ｇ（中和率２００％）、水３０ｇを攪拌して水性電着液を調製する。得られた水性電着液は、ポリイミド７．４％、ｐＨ７．８、暗赤褐色透明液である。
＜電着条件＞
配線部（導電性層３３０）を有する導電性基材３１０をステンレス製陰極（ＳＵＳ４３０ＭＡ、新日本製鉄株式会社製）と対向させて上記で調整したアニオン型の絶縁樹脂層用の電着液中に浸漬し、導電性基材３１０を陰極として、直流電源により１００Ｖの電圧で３分間通電した後、水洗し、８０°Ｃのホットプレートで３０分間乾燥し、導電性層３３０上に厚さ１０μｍの上記ポリイミドからなる電着塗膜を形成し、これを転写の際の、接着剤層３４０とした。（図３（ｄ））
接着剤層３４０は図２の粘接着剤層１４０に相当する。
これにより、転写版が形成された。
【００３７】
次いで、銀ペーストを導電性ペースト１５０とし用い、下記の条件で、これを所定の位置にスクリーン印刷して、各半導体ペレットの端子１１５と配線部１３０とを電気的に接続した。（図２（ｆ））
（スクリーン印刷条件）
スクリーン印刷機 ＭＴ−３２０ＴＶＣ マイクロ・テック株式会社製
メタルマスク 孔径 １５０μｍ
スキージアタック角度 ４０°
スキージ速度 ２０ｍｍ／ｓｅｃ
クリアランス １ｍｍ
【００３８】
次いで、ウエハ上に感光性ポリイミドをスピンコーティングした後、プリベークを行い、所定のパターン版を用い露光し、現像を経て、硬化させ、各半導体ペレットの端子面側表面を、第２の端子部を形成する配線部領域（これをラウンド領域とも言う）を除くように、開口を設け、封止層を兼ねる絶縁層１６０を配設した。（図２（ｇ））
処理条件は以下の通りである。
（処理条件）
【００３９】
次いで、配線部１３０の第２の端子部を形成する配線部領域（ラウンド領域）上に、スクリーン印刷により半田ペーストを塗布供給し、リフローを行って、半田ボールからなる第２の端子部を、外側に突出するように配設した。（図２（ｈ））
半田ペースとしては、スパークルペーストＯＺ ６３−３３０Ｆ−４０−１０（千住金属工業株式会社製）を粘度２００ｃｐｓにて用い、以下のスクリーン印刷条件、リフロー条件にて行った。
（スクリーン印刷条件）
スクリーン印刷機 ＭＴ−３２０ＴＶＣ マイクロ・テック株式会社製
メタルマスク 孔径 ５５０μｍ
スキージアタック角度 ５０°
スキージ速度 １０ｍｍ／ｓｅｃ
クリアランス １ｍｍ
（リフロー条件）
Ｎ2 リフロー炉 ２６０°Ｃ
【００４０】
次いで、公知の切断機により、ウエハを各半導体ペレット単位に分離し、ＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置を得た。
【００４１】
【発明の効果】
本発明は、上記のように、半導体ペレットの多端子化に対応でき、且つ、半導体ペレットのプリント基板への搭載が実用レベルで行え、ＢＧＡよりも信頼性の面で優れたＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置の提供を可能とした。
同時にそのような半導体装置の製造方法の提供を可能とした。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の半導体装置の実施の形態の１例の特徴部の概略断面図で、図１（ｂ）は本発明の半導体装置を第２の端子部（半田ボール）側から見た図で、その一部を透視して示した図である。
【図２】本発明の半導体装置の製造方法の実施の形態の１例の特徴部の工程断面
【図３】転写版の作製の工程断面図
【図４】半導体ペレットの１例を示した図
【符号の説明】
１００ 半導体装置
１０５ ウエハ（半導体ウエハとも言う）
１１０ 半導体ペレット
１１０Ｓ 端子面
１１１ 半導体本体部
１１５ 端子（端子部）
１１７ 最終保護膜（パッシベーション膜）
１２０、１２０Ａ バリア性金属層
１３０ 配線部
１４０ 粘接着性絶縁層
１５０ 導電性ペース（接続部）
１６０ 絶縁層
１７０ 第２の端子部（半田ボール）
３１０ 導電性基板
３２０ レジスト
３２５ レジスト開口部
３３０ 導電性層
３４０ 接着剤層
【発明の属する技術分野】
本発明は、半導体ペレットの端子（電極パッド）を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を二次元的に配列させた半導体装置と、その製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子は、ますます高集積化、高性能化の一途をたどってきており、その端子数の増加も著しい。
半導体素子を搭載する半導体ペレットは、通常、図４（ａ）に示すように、その一面の周辺部に端子部（パッドとも言う）を設けており、多数の端子を有するため、その端子間ピッチは狭く、これを直接プリント基板に搭載することが難しく、一般には、半導体ペレットを一旦リードフレーム等に搭載し、その端子間隔を実質的に拡大した状態の半導体装置の形態で、プリント基板に搭載していた。
尚、図４（ｂ）は、図４（ａ）のＣ１−Ｃ２における断面図である。
半導体ペレットをリードフレームに搭載する半導体装置の例としては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプのものが、特に多端子に対応できるものとして知られている。
ＱＦＰは、ダイパッド上に半導体ペレットを搭載し、銀めっき等の表面処理がなされたインナーリード先端部と半導体ペレットの端子とをワイヤにて結線し、封止樹脂で封止を行い、この後、ダムバー部をカットし、アウターリードを設けた構造で多端子化に対応できるものとして開発されてきた。
【０００３】
しかし、半導体素子の信号処理の高速化、高機能化は、更に多くの端子数を必要とするようになってきた。
ＱＦＰでは外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきたが、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなり、外部端子の強度が低下するため、フオーミング等の後工程におけるアウターリードのスキュ一対応やコプラナリティー（平坦性）維持が難しくなり、実装に際しては、パッケージ搭載精度維持が難しくなるという問題を抱えていた。
即ち、ＱＦＰでも、更なる半導体ペレットの多端子化に対応できなくなってきた。
【０００４】
これに対応するため、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ぱれるプラスチックパッケージが開発されてきた。
このＢＧＡは、通常、両面基板の片面に半導体ペレットを搭載し、もう一方の面に球状の半田ボールを通じて半導体ペレットの端子と外部端子（半田ボール）との導通をとったもので、実装性の対応を図ったパッケージである。
ＢＧＡはパッケージの４辺に外部端子を設けたＱＦＰに比べ、同じ外部端子数でも外部端子間隔（ピッチ）を大きくとれるという利点があり、半導体実装工程を難しくすることなく、入出力端子の増加に対応できた。
このＢＧＡはＢＴレジン（ビスマレイド樹脂）を代表とする耐熟性を有する平板（樹脂板）の基材の片面に半導体ペレットを塔載するダイパッドと半導体ペレットの端子からボンディングワイヤにより電気的に接続されるボンディングパッドを持ち、もう一方の面に、外部回路と電気的、物理的接続を行う格子状あるいは千鳥状に二次元的に配列された半田ボールにより形成した外部接続端子をもち、外部接続端子とボンディングパッドの間を配線とスルーホール、配線により電気的に接続している構造である。
しかし、このＢＧＡは、めっき形成したスルーホールを介して、半導体ペレットの端子とボンディングワイヤで結線を行う回路と、半導体装置化した後にプリント基板に実装するための外部接続端子部（単に外部端子部とも言う）とを、電気的に接続した複雑な構造で、樹脂の熱膨張の影響により、スルホール部に断線を生じる等信頼性の面で問題があり、且つ作製上の面でも問題が多かった。
【０００５】
一方、プリント基板への実装密度を上げるために、ＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) の開発も盛んになってきている。
【０００６】
【発明が解決しようとする課題】
このような中、更なる半導体ペレットの多端子化に対応でき、半導体ペレットのプリント基板への搭載を実用レベルで可能とし、実装密度を上げることができるＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置が求められていた。
本発明は、これに対応するもので、半導体ペレットの多端子化に対応でき、且つ、半導体ペレットのプリント基板への搭載が実用レベルで行え、ＢＧＡよりも信頼性の面で優れたＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置を提供しようとするものである。
同時にそのような半導体装置の製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明の半導体装置は、半導体ペレットの端子（電極パッドとも言う）を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を、半導体ペレットの各端子と接続させて二次元的に配列させ、外部端子部とした半導体装置であって、端子領域を除き、半導体ペレットの端子面側全体を覆った平坦な絶縁性の最終保護膜（パッシベーション層とも言う）上に、第２の端子部を含む配線部を粘接着性絶縁層を介して配設したもので、配線部は、接続部を介して、半導体ペレットの端子と電気的に接続されており、且つ、半導体ペレットの端子面側表面を、第２の端子部のみを突出するように、封止層を兼ねる絶縁層で覆っており、前記配線部は選択めっき形成された導電性層からなり、且つ、前記粘接着性絶縁層は電着樹脂層からなり、前記配線部は、該粘接着性絶縁層を介して転写により配設されたものであることを特徴とするものである。
そして、上記の半導体装置において、接続部が導電性ペーストからなることを特徴とするものである。
そしてまた、上記いずれかの半導体装置において、粘接着性絶縁層がポリイミド樹脂からなり、最終保護膜がＳｉ3 Ｎ4 等の窒化硅素膜からなることを特徴とするものである。
また、上記いずれかの半導体装置において、半導体ペレットの端子は、端子面に二次元的に配列されたもので、第２の各端子部は、それぞれ、接続する半導体ペレットの端子の近傍に形成されていることを特徴とするものである。
また、上記いずれかの半導体装置において、半導体ペレットの端子の表面部に、バリア性金属層を設けていることを特徴とするものである。
また、上記いずれかの半導体装置において、配線部は、表面側から順に、銅、ニッケルの２層、あるいは、ニッケル、銅、ニッケルの３層、あるいは、金、ニッケル、銅、ニッケルの４層からなることを特徴とするものである。
尚、半導体作製においては、ウエハ上で目的とする半導体を多数、面付けして形成するが、その１単位を半導体ペレットと言い、半導体素子あるいは半導体素子群、配線、端子部、最終保護膜（パッシベーション層）等がこの中には備えられる。
ここでは、ウエハ上およびウエハから分離された上記１単位を半導体ペレットと呼ぶ。
また、端子部を二次元的に配列するとは、半導体ペレット面に、格子状等、面に沿い配列させるもので、一般にはエリアアレイ配列とも言われる。
【０００８】
本発明の半導体装置の製造方法は、半導体ペレットの端子（電極パッド）を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を、半導体ペレットの各端子と接続させて二次元的に配列させ、外部端子部とした半導体装置で、端子領域を除き、半導体ペレットの端子面側全体を覆った平坦な絶縁性の最終保護膜（パッシベーション層）上に、第２の端子部を含む配線部を粘接着性絶縁層を介して配設したもので、配線部は、接続部を介して、半導体ペレットの端子と電気的に接続されており、且つ、半導体ペレットの端子面側表面を、第２の端子部のみを突出するように、封止層を兼ねる絶縁層で覆っている半導体装置の製造方法であって、順に、（ａ）最終保護膜（パッシベーション層）を設けたウエハレベルで、端子表面部にバリア性金属層を配設するバリア性金属層形成工程と、（ｂ）ウエハレベルで、各半導体ペレットの、平坦な絶縁性の最終保護膜（パッシベーション層）上に、第２の端子部形成領域を配線形成領域として含む配線部を粘接着性絶縁層を介して転写形成する転写工程と、（ｃ）ウエハレベルで、第２の端子部形成領域を配線形成領域として含む配線部を、半導体ペレットの端子と電気的に接続する接続部を形成する配線部接続工程と、（ｄ）ウエハレベルで、各半導体ペレットの端子面側表面を、第２の端子部を形成する配線部領域を除くように、開口を設けて、封止層を兼ねる絶縁層を配設する絶縁層形成工程と、（ｅ）ウエハレベルで、第２の端子部を形成する配線部領域に、半田ボールからなる第２の端子部を、外側に突出するように配設する第２の端子部形成工程と、（ｆ）ウエハレベルの状態から各半導体ペレットを切断分離する切断分離工程とを行うことを特徴とするものである。
そして、上記の半導体装置の製造方法において、配線部接続工程が、導電性ペーストを所定の位置に印刷して、接続部として形成するものであることを特徴とするものである。
あるいは、上記の半導体装置の製造方法において、配線部接続工程が、マスクを用い、選択的に蒸着ないしスパッタし、所定の位置に金属層を接続部として形成するものであることを特徴とするものである。
あるいはまた、上記の半導体装置の製造方法において、配線部接続工程が、ワンヤボンディングにより、ボンディングワイヤを所定の位置に接続部として形成するものであることを特徴とするものである。
また、上記いずれかの半導体装置の製造方法において、転写工程は、順にベース基材の導電性を有する一面に、形成する各半導体ペレットの配線部に対応して所定の形状のレジスト膜を設け、配線部となる導電性層をめっき形成し、更に導電性層上に樹脂層を電着形成し、必要に応じて電着形成された樹脂層を乾燥、熱処理して、これを粘接着性絶縁層とした転写版を形成し、形成された転写版を用い、転写版の粘接着性絶縁層を介して配線部となる転写版の導電性層を半導体ペレット上に形成するものであることを特徴とするものである。
尚、ウエハレベルとは、ウエハの形態を維持していることを意味する。
【０００９】
【作用】
本発明の半導体装置は、上記のように構成することにより、半導体素子の多端子化に対応でき、且つ、半導体素子のプリント基板への搭載が実用レベルで行え、ＢＧＡよりも信頼性の面で優れたＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置の提供を可能としている。
具体的には、半導体ペレットの端子（電極パッド）を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を、半導体ペレットの各端子と接続させて二次元的に配列させ、外部端子部とした半導体装置であって、端子領域を除き、半導体ペレットの端子面側全体を覆った平坦な絶縁性の最終保護膜（パッシベーション層）上に、第２の端子部を含む配線部を粘接着性絶縁層を介して配設したもので、配線部は、接続部を介して、半導体ペレットの端子と電気的に接続されており、且つ、半導体ペレットの端子面側表面を、第２の端子部のみを突出するように、封止層を兼ねる絶縁層で覆っていることによりこれを達成している。
即ち、本発明の半導体装置は、ほぼチップサイズとその面積を同じとするもので、且つ、外部端子部を二次元的に配列させており、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプで、且つ、エリアアレイタイプの半導体装置とも言える。
【００１０】
接続部としては、導電性ペースト、金属層、ボンディングワイヤを挙げることができるが、特に、導電性ペーストを接続部とする場合には、スクリーン印刷により形成でき、処理性が良く、品質も信頼できる。
【００１１】
また、粘接着性絶縁層をポリイミド樹脂とした場合、最終保護膜（パッシベーション層）を、Ｓｉ3 Ｎ4 等の窒化硅素膜とすることにより、半導体ペレットの最終保護膜（パッシベーション層）と粘接着性絶縁層との接着を確実なものとできる。
【００１２】
また、配線部は、表面側から順に、銅、ニッケルの２層、あるいは、ニッケル、銅、ニッケルの３層、あるいは、金、ニッケル、銅、ニッケルの４層のように、半導体ペレット側にニッケル層を設けることにより、配線の主材となる銅の、半導体ペレット側へのイオンマイグレーションを防止でき、ニッケル、銅、ニッケルの３層のように、表面側にニッケルを設けることにより、配線にバリア効果を与えており、金、ニッケル、銅、ニッケルの４層のように表面側にニッケル上に金層を設けることにより、半田ボール等への接続を容易にしている。
【００１３】
本発明の半導体装置の製造方法は、上記のように構成することにより、本発明の半導体装置の製造を可能としている。
【００１４】
【発明の実施の形態】
本発明の実施の形態を挙げて、図を基に説明する。
図１（ａ）は本発明の半導体装置の実施の形態の１例の特徴部の概略断面図で、図１（ｂ）は本発明の半導体装置を第２の端子部（半田ボール）側（図１（ａ）Ａ０側）から見た図で、その一部を透視して示した図で、図２は本発明の半導体装置の製造方法の実施の形態の１例の特徴部の工程断面である。
尚、図１（ａ）は図１（ｂ）のＡ２−Ａ３における１断面を示した図で、図１（ｂ）におけるＡ１領域は透視して示した領域である。
また、図１（ｂ）においては、分かり易くするため第２の端子部（半田ボール）を少なくして示してある。
図１、図２中、１００は半導体装置、１０５はウエハ（半導体ウエハとも言う）、１１０は半導体ペレット、１１０Ｓは端子面、１１１は半導体本体部、１１５は端子、１１７は最終保護膜（パッシベーション膜）、１２０、１２０Ａはバリア性金属層、１３０は配線部、１４０は粘接着性絶縁層、１５０は導電性ペースト（接続部）、１６０は絶縁層、１７０は第２の端子部（半田ボール）である。
【００１５】
はじめに、本発明の半導体装置の実施の形態の１例を挙げる。
先ず、第１の例を図１に基づいて説明する。
本例の半導体装置１００は、図１（ａ）に示すように、半導体ペレット１１０の端子（電極パッド）１１５を形成した側の面である端子面（図２（ａ）の１１０Ｓに相当）上に、選択めっき形成された配線部１３０を設け、該配線部１３０に半導体ペレット１１０の端子１１５とは別の、半田ボールからなる第２の端子部１７０を図１（ｂ）に示すように、二次元的に配列させ、これを外部端子部としたＣＳＰタイプの半導体装置で、半導体ペレット１１０の端子１１５面上を、該端子領域を除き、全体を平坦な絶縁性の最終保護膜（パッシベーション層）１１７で覆い、最終保護膜（パッシベーション層）１１７上に第２の端子部形成領域を配線形成領域として含む配線部１３０を粘接着性絶縁層１４０を介して配設したもので、配線部１３０は、導電性ペースト１５０を介して、半導体ペレット１１０の端子１１５と電気的に接続されており、且つ、半導体ペレット１１０の端子面側表面を、第２の端子部１７０のみを突出するように、封止層を兼ねる絶縁層１６０で覆っている。
【００１６】
配線部１３０は、選択めっき形成された導電性層からなり、材質としては、銅および銅合金、ニッケル、ニッケル合金、亜鉛、錫、クロム、金、銀、白金等が挙げられる。
めっき法としては、公知のめっき法が適用できる。
導電性、コストの面から、銅および銅合金が、通常、用いられる。
【００１７】
粘接着性絶縁層１４０としては、絶縁性、化学的安定性、強度の面で優れたものが好ましく、本例では電着樹脂層を用いている。
絶縁性の電着樹脂層を形成する高分子としては、天然系樹脂、アクリル系樹脂、ポリエステル系樹脂、アルキッド系樹脂、マレイン化油系樹脂、ポリブタジエン系樹脂、エポキシ系樹脂、ポリアミド系樹脂、ポリイミド系樹脂等が挙げられる。
特に、絶縁性の面からポリイミド系樹脂が良い。
【００１８】
本例においては、半導体ペレット１１０の端子（電極パッド）１１５は、端子面に二次元的に配列されたもので、第２の各端子部１７０は、それぞれ、半導体ペレット１１０の子（電極パッド）１１５の近傍に形成されている。
最終保護膜（パッシベーション層）１１７としては、Ｓｉ3 Ｎ4 等の窒化硅素膜が、配線の転写が容易という理由から用いられる。
図４に示す半導体ペレットの場合は、配線部が長くなるのに対し、本例の半導体ペレットの場合は、端子１１５が二次元的に配列されているため、配線部は長くならなず、信号の高速化にも対応できる構造と言える。
【００１９】
また、半導体ペレット１１０の端子（電極パッド）１１５の表面部に、バリア性金属層１２０Ａを設けており、半導体ペレット側（半導体素子）への、配線部１３０材質のイオンマイグレーションの影響を無くすことができる。
バリア性金属層１２０Ａとしては、ニッケル、ニッケル合金、チタン（Ｔｉ）、金等を用い、一般には、複数層にして形成する。
【００２０】
導電性ペースト１５０としては、樹脂に、導電性の粉末（銀、Ａｇ−Ｐｄ、Ａｇ−Ｃｕ合金）などを混合したものが用いられ、通常、市販の銀ペースト等が用いられる。
【００２１】
本例の変形例としては、図４に示すような、端子面の周辺部のみに端子を有する半導体ペレット１１０を用いるものが挙げられが、この場合、配線部の自由度は、本例に劣り、多端子化のへの適応性の面でも劣る。
また、本例では接続部として導電性ペースト１５０を用いたが、これに限定はされない。
導電性の金属層やボンディングワイヤを接続部としても良い。
【００２２】
次に、本発明の半導体装置の製造方法の実施の形態の１例を図２に基づいて説明する。
図１に示す半導体装置１００の製造方法で、簡単には、半導体ペレット１１０を多数面付けした状態のウエハ１０５用意しておき、ウエハレベルで、各半導体ペレットに対し、図２に示す工程を行った後、切断分離して各半導体ペレットを得るものである。
先ず、導体ペレット１１０を多数面付けした状態のウエハ１０５を用意しておき（図２（ａ））、端子１１５が形成されている端子面１１０Ｓ上に、スパッタリング等によりバリアメタル層１２０を成膜する。（図２（ｂ））
バリア性金属層１２０Ａとしては、ニッケル、ニッケル合金、チタン（Ｔｉ）、金等を用い、一般には、複数層にして形成する。
次いで、フォトリソグラフイ −により、エッチングマスクとしてのレジストパターン１２５を形成した（図２（ｃ））後、レジストパターン１２５の開口１２５Ａから露出した部分をエッチング除去し、さらにレジストパターン１２５の除去を行っておく。（図２（ｄ））
【００２３】
次いで、転写層として、配線部、粘接着性絶縁層を所定の形状に形成した転写版を用て、各半導体ペレットの、平坦な絶縁性の最終保護膜（パッシベーション層）１１７上に、第２の端子部形成領域を配線形成領域として含む配線部１３０を粘接着性絶縁層１４０を介して転写形成する。（図２（ｅ））
【００２４】
ここで、転写版の作製方法の１例と転写について、図３に基づいて簡単に説明しておく。
先ず、ステンレス（ＳＵＳ３０４）等の導電性基板３１０を用意し（図３（ａ））、その一面に、形成する配線に合わせて所定の開口３２５を有するレジスト３２０を形成する。（図３（ｂ））
レジスト３２０としては、ノボラック系レジスト等が用いられるが、耐めっき性のもので処理性の良いものであれば、これに限定されない。
尚、必要に応じ、めっき前処理を行っておく。
次いで、レジストの開口部３２５に、配線部となる導電性層３３０をめっき形成する。（図３（ｃ））
導電性層３３０としては、通常、銅めっき層が用いられる。
次いで、導電性層３３０上に更に、電着により、絶縁性あるいは導電性の接着剤層３４０を電着形成する。（図３（ｄ））
接着剤層３４０は、図２に示す粘接着性絶縁層３４０に相当するものである。
ここでは、図３（ｄ）に示すものを転写版と言っている。
また、配線部３３０と導電性の接着剤層３４０を合わせて、転写層と言っている。
尚、電着形成に代え、ディスペンス塗布や印刷塗布により、導電性層３３０上に、絶縁性あるいは導電性の接着剤層３４０を形成しても良い。
転写は、接着剤層３４０を被転写基材（図示していない）側に向け、 圧着した後、導電性基板３１０をレジスト３２０とともに剥がし、転写層を被転写基材（図示していない）側に形成する。
圧着に際しては、必要に応じて、熱をかける。
【００２５】
絶縁性の接着剤層３４０としては、常温もしくは、加熱により粘着性を示すものであれば良く、例えば、使用する高分子としては、粘着性を有する合成高分子樹脂を挙げることができる。
合成高分子樹脂としては、アクリル性樹脂、ポリエステル樹脂、マレイン化油樹脂、ボリブタジエン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミド樹脂等を単独で、あるいは、これらの樹脂の任意の組合せによる混合物として使用できる。さらに、上記のアニオン性合成樹脂とメラミン樹脂、フエノール樹脂、ウレタン樹脂等の架橋性樹脂とを併用しても良い。
また、上記の高分子樹脂に粘着性を付与するために、ロジン系、テルペン系、石油樹脂等の粘着性付与樹脂を必要に応じて添加することも可能である。
上記高分子樹脂は、アルカリ性または酸性物質により中和して水に可溶化された状態、または水分散状態で電着法に供される。すなわち、アニオン性合成高分子樹脂は、トリメチルアミン、ジエチルアミン、ジメチルエタノールアミン、ジイソプロパノールアミン等のアミン類、アンモニア、苛性カリ等の無機アルカリで中和する。カチオン性合成高分子樹脂は、酢酸、ぎ酸、プロピオン酸、乳酸等の酸で中和する。そして、中和された水に可溶化された高分子樹脂は、水分散型または溶解型として水に希釈された状態で使用される。
特に、絶縁性、強度、化学的安定性の面から接着剤層がポリイミド樹脂であるとが好ましい。
【００２６】
次いで、第２の端子部形成領域を配線形成領域として含む各配線部１３０を、導電性ペースト１５０を介して、半導体ペレット１１０の所定の端子１１５と電気的に接続する。導電性ペースト１５０としては、樹脂に、導電性の粉末（銀、Ａｇ−Ｐｄ、Ａｇ−Ｃｕ合金）などを適当に混合分散させた銀ペースト等を用いる。（図２（ｆ））
次いで、各半導体ペレットの端子面側表面を覆うように、第２の端子部を形成する配線部領域を除くように、開口を設けて、封止層を兼ねる絶縁層１６０を配設する。絶縁層１６０としては、ポリイミド層が通常は用いられる。
【００２７】
次いで、絶縁層１６０に覆われていない第２の端子部を形成する配線部領域に、半田ボールからなる第２の端子部を、外側に突出するように配設する。
所定位置に半田ペーストをスクリーン印刷した後、リフローを行って半田ボールを形成し、第２の端子部を形成した。
【００２８】
【実施例】
実施例を挙げて本発明を更に説明する。
実施例は、図２に示す半導体装置の製造方法により、図１に示す半導体装置を作製したものである。
図１、図２に基づいて説明する。
【００２９】
先ず、最終保護膜（パッシベーション層）が形成されたウエハ１０５を用意し（図２（ａ）、ウエハ１０５の端子面１１０Ｓ上に、全面を覆うように、スパッタリングにより、Ｔｉ／Ｎｉの２層構造からなるバリアメタル層１２０を形成した。（図２（ｂ））
次いで、感光性レジストトしてＯＦＰＲ−８００（東京応化株式会社製）を用い、端子１１５の形状に合わせレジスト１２５を形成した（図２（ｃ））後、レジストの開口１２５Ａから露出した部分をふっ酸からなるエッチング液によりエッチング除去し、さらに、レジスト１２５を所定の剥離液にて剥離した。（図２（ｄ））
【００３０】
次いで、転写層として、配線部、粘接着性絶縁層を所定の形状に形成した転写版を用て、バリアメタル層１２０が形成されたウエハ１０５の各半導体ペレットの、平坦な絶縁性の最終保護膜（パッシベーション層）１１７上に、下記条件にて、、加熱圧着し、冷却して、転写層を残し転写版をベース基材等を剥離し、第２の端子部を含む配線部１３０を粘接着性絶縁層１４０を介して転写形成した。（図２（ｅ））
温度 ２１０°Ｃ
圧 ５Ｋｇ／ｃｍ2
【００３１】
転写版は、厚さ０．１ｍｍのステンレス板ＳＵＳ３０４ＣＳＰ（新日本製鉄株式会社製）を転写版のベース基板である導電性基板３１０として用い、以下のようにして形成した。
図３に基づいて説明する。
ステンレス板からなる導電性基板３１０の一面に、環化ゴム系のネガ型フォトレジストＯＭＲ−８５（東京応化工業株式会社製、１００ｃｐｓ）を約２μｍの厚さに塗布し、８５°Ｃのクリーンオーブンで３０分間プレベークした後、形成する配線部の形状に対応する所定のパター版を用いて、下記の条件で露光を行い、現像液（東京応化工業株式会社製、ＯＭＲ現像液）で現像し、リンス液（東京応化工業株式会社製、ＯＭＲリンス液）でリンスした。
次いで、１４５°Ｃのクリーンオーブンで３０分間ポストベークして、マスクパターンを形成した。（図３（ｂ））
尚、マスクパターンとは、図３（ｂ）の開口３２５を有するレジスト３２０のことを言う。
（露光条件）
アライメント露光機 大日本スクリーン製造株式会社製 ＭＡＰ−１２００
露光時間 ５０秒
【００３２】
次いで、マスクパターンを形成した導電性基板３１０を白金チタン陽極と対向させて下記条件の亜硫酸金めっき浴中に浸漬し、導電性基板３１０を陰極として、定電流源により０．４Ａ／ｃｍ2 の電流密度で４．５分間通電し、レジストの開口３２５から露出した導電性基板３１０上に、厚さ１μｍの金めっき層を形成した。
（めっき液浴組成）
めっき液 Ｋ−９１Ｓ（日本高純度化学株式会社製）
ｐＨ７．３
浴温度 ６５°Ｃ
【００３３】
次いで、マスクパターンを形成した導電性基板３１０を電解ニッケル陽極と対向させて下記組成のワットニッケルめっき浴中に浸漬し、導電性基板３１０を陰極として、定電流源により１Ａ／ｃｍ2 の電流密度で５分間通電し、レジストの開口３２５から露出した部分に、先に形成した金めっき層を下地として、厚さ１μｍにニッケルめっき層を形成した。
（ワットニッケルめっき浴条件）
ワットニッケルめっき浴組成
ＮｉＳＯ4 ・６Ｈ2 Ｏ ３００ｇ／ｌ
ＮｉＣｌ4 ・６Ｈ2 Ｏ ４０ｇ／ｌ
Ｈ3 ＢＯ3 ４０ｇ／ｌ
ＰＣニッケル Ａ−１（上村工業株式会社製） １０ｍｌ／ｌ
ＰＣニッケル Ａ−２（上村工業株式会社製） １ｍｌ／ｌ
浴温度 ５５°Ｃ
ｐＨ４．０
【００３４】
次いで、ニッケルめっきが施された導電性基板３１０を含燐銅電極と対向させて下記の組成の硫酸銅めっき浴中に浸漬して直流電源の陰極に接続し、直流電源の陽極に含燐銅電極を接続し、電流密度２Ａ／ｄｍ2 で２４分間の通電を行い、レジスト３２０で被膜されていない導電性基材３１０の露出部に膜厚約１０μｍの、配線の主材となる銅めっき層を形成した。（図３（ｃ））
（めっき浴組成）
ＣｕＳＯ4 ・５Ｈ2 Ｏ ２００ｇ／ｌ
Ｈ2 ＳＯ4 ５０ｇ／ｌ
ＨＣｌ ０．１５ｍｌ／ｌ（Ｃｌとして６０ｐｐｍ）
Ｃｕ−Ｂｏａｒｄ ＨＡ ＭＵ（荏原ユージライト株式会社製）１０ｍｌ／ｌ
【００３５】
次いで、銅めっき層を形成した導電性基板３１０を電解ニッケル陽極と対向させて下記組成のワットニッケルめっき浴中に浸漬し、導電性基板３１０を陰極として、定電流源により１Ａ／ｃｍ2 の電流密度で２．５分間通電し、レジストの開口３２５から露出した部分に、先に形成した銅めっき層上に、厚さ０．５μｍにニッケルめっき層からなる、耐イオンマイグレーション性バリア層を形成した。
（ワットニッケルめっき浴条件）
ワットニッケルめっき浴組成
ＮｉＳＯ4 ・６Ｈ2 Ｏ ２８０ｇ／ｌ
ＮｉＣｌ4 ・６Ｈ2 Ｏ ５０ｇ／ｌ
Ｈ3 ＢＯ3 ３０ｇ／ｌ
浴温度 ５０°Ｃ
ｐＨ２．９
これにより、導電性基板３１０上に表面から順に、ニッケル、銅、ニッケル、金の４層からなる配線部（導電性層３３０に相当）が形成された。（図３（ｃ））
【００３６】
次いで、以下のように、導電性層３３０上に設ける絶縁性の接着剤層３４０電着形成するための電着液の調整を行い、電着を行った。
＜ポリイミドワニスの製造＞
１１容量の三つ口セパラブルフラスコにステンレス製イカリ攪拌器，窒素導入管及びストップコックの付いたトラップの上に玉付き冷却管をつけた還流冷却器を取り付ける。窒素気流中を流しながら温度調整機のついたシリコーン浴中にセパラブルフラスコをつけて加熱した。反応温度は浴温で示す。
３、４、３’、４’−ベンゾフェノンテトラカルボン酸ジ無水物（以後ＢＴＤＡと呼ぶ）３２．２２ｇ（０．ｌモル）、ビス（４−（３−アミノフェノキシ）フェニル）スルホン（ｍ−ＢＡＰＳ）２１．６３ｇ（０．０５モル），γ−バレロラクトン１．５ｇ（０．０１５モル）、ピリジン２．３７ｇ（０．０３モル）、ＮＭＰ（Ｎ−メチル−２−ピロリドンの略）２００ｇ、トルエン３０ｇを加えて、窒素を通じながらシリコン浴中，室温で３０分撹件（２００ｒｐｍ）、ついで昇温して１８０°Ｃ、ｌ時間、２００ｒｐｍに攪拌しながら反応させる。トルエン−水留出分１５ｍｌを除去し、空冷して、ＢＴＤＡ１６．１１ｇ（０．０５モル）、３、５ジアミノ安息香酸（以後ＤＡＢｚと呼ぶ）１５．２２ｇ（０．１モル）、ＮＭＰ１１９ｇ、トルエン３０ｇを添加し、室温で３０分攪拌したのち（２００ｒｐｍ）、次いで昇温して１８０°Ｃに加熱攪拌しトルエンー水留出分１５ｍｌを除去する。その後、トルエンー水留出分を系外に除きながら、１８０°Ｃ、３時間、加熱、撹拌して反応を終了した。
２０％ポリイミドワニスを得た。
酸当量（１個のＣＯＯあたりのポリマー量は１５５４）は７０である。
＜電着液の調製＞
２０％濃度ポリイミドワニス１００ｇに３ＳＮ（ＮＭＰ：テトラヒドロチオフェンー１、ｌ−ジオキシド＝ｌ：３（重量）の混合溶液）１５０ｇ、ベンジルアルコール７５ｇ、メチルモルホリン５．０ｇ（中和率２００％）、水３０ｇを攪拌して水性電着液を調製する。得られた水性電着液は、ポリイミド７．４％、ｐＨ７．８、暗赤褐色透明液である。
＜電着条件＞
配線部（導電性層３３０）を有する導電性基材３１０をステンレス製陰極（ＳＵＳ４３０ＭＡ、新日本製鉄株式会社製）と対向させて上記で調整したアニオン型の絶縁樹脂層用の電着液中に浸漬し、導電性基材３１０を陰極として、直流電源により１００Ｖの電圧で３分間通電した後、水洗し、８０°Ｃのホットプレートで３０分間乾燥し、導電性層３３０上に厚さ１０μｍの上記ポリイミドからなる電着塗膜を形成し、これを転写の際の、接着剤層３４０とした。（図３（ｄ））
接着剤層３４０は図２の粘接着剤層１４０に相当する。
これにより、転写版が形成された。
【００３７】
次いで、銀ペーストを導電性ペースト１５０とし用い、下記の条件で、これを所定の位置にスクリーン印刷して、各半導体ペレットの端子１１５と配線部１３０とを電気的に接続した。（図２（ｆ））
（スクリーン印刷条件）
スクリーン印刷機 ＭＴ−３２０ＴＶＣ マイクロ・テック株式会社製
メタルマスク 孔径 １５０μｍ
スキージアタック角度 ４０°
スキージ速度 ２０ｍｍ／ｓｅｃ
クリアランス １ｍｍ
【００３８】
次いで、ウエハ上に感光性ポリイミドをスピンコーティングした後、プリベークを行い、所定のパターン版を用い露光し、現像を経て、硬化させ、各半導体ペレットの端子面側表面を、第２の端子部を形成する配線部領域（これをラウンド領域とも言う）を除くように、開口を設け、封止層を兼ねる絶縁層１６０を配設した。（図２（ｇ））
処理条件は以下の通りである。
（処理条件）
次いで、配線部１３０の第２の端子部を形成する配線部領域（ラウンド領域）上に、スクリーン印刷により半田ペーストを塗布供給し、リフローを行って、半田ボールからなる第２の端子部を、外側に突出するように配設した。（図２（ｈ））
半田ペースとしては、スパークルペーストＯＺ ６３−３３０Ｆ−４０−１０（千住金属工業株式会社製）を粘度２００ｃｐｓにて用い、以下のスクリーン印刷条件、リフロー条件にて行った。
（スクリーン印刷条件）
スクリーン印刷機 ＭＴ−３２０ＴＶＣ マイクロ・テック株式会社製
メタルマスク 孔径 ５５０μｍ
スキージアタック角度 ５０°
スキージ速度 １０ｍｍ／ｓｅｃ
クリアランス １ｍｍ
（リフロー条件）
Ｎ2 リフロー炉 ２６０°Ｃ
【００４０】
次いで、公知の切断機により、ウエハを各半導体ペレット単位に分離し、ＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置を得た。
【００４１】
【発明の効果】
本発明は、上記のように、半導体ペレットの多端子化に対応でき、且つ、半導体ペレットのプリント基板への搭載が実用レベルで行え、ＢＧＡよりも信頼性の面で優れたＣＳＰ( Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ) タイプの半導体装置の提供を可能とした。
同時にそのような半導体装置の製造方法の提供を可能とした。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の半導体装置の実施の形態の１例の特徴部の概略断面図で、図１（ｂ）は本発明の半導体装置を第２の端子部（半田ボール）側から見た図で、その一部を透視して示した図である。
【図２】本発明の半導体装置の製造方法の実施の形態の１例の特徴部の工程断面
【図３】転写版の作製の工程断面図
【図４】半導体ペレットの１例を示した図
【符号の説明】
１００ 半導体装置
１０５ ウエハ（半導体ウエハとも言う）
１１０ 半導体ペレット
１１０Ｓ 端子面
１１１ 半導体本体部
１１５ 端子（端子部）
１１７ 最終保護膜（パッシベーション膜）
１２０、１２０Ａ バリア性金属層
１３０ 配線部
１４０ 粘接着性絶縁層
１５０ 導電性ペース（接続部）
１６０ 絶縁層
１７０ 第２の端子部（半田ボール）
３１０ 導電性基板
３２０ レジスト
３２５ レジスト開口部
３３０ 導電性層
３４０ 接着剤層
Claims (11)
- 半導体ペレットの端子を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を、半導体ペレットの各端子と接続させて二次元的に配列させ、外部端子部とした半導体装置であって、端子領域を除き、半導体ペレットの端子面側全体を覆った平坦な絶縁性の最終保護膜上に、第２の端子部を含む配線部を粘接着性絶縁層を介して配設したもので、配線部は、接続部を介して、半導体ペレットの端子と電気的に接続されており、且つ、半導体ペレットの端子面側表面を、第２の端子部のみを突出するように、封止層を兼ねる絶縁層で覆っており、前記配線部は選択めっき形成された導電性層からなり、且つ、前記粘接着性絶縁層は電着樹脂層からなり、前記配線部は、該粘接着性絶縁層を介して転写により配設されたものであることを特徴とする半導体装置。
- 請求項１に記載の半導体装置において、接続部が導電性ペーストからなることを特徴とする半導体装置。
- 請求項１から２のいずれか１項に記載の半導体装置において、粘接着性絶縁層がポリイミド樹脂からなり、最終保護膜がＳｉ3 Ｎ4 等の窒化硅素膜からなることを特徴とする半導体装置。
- 請求項１から３のいずれか１項に記載の半導体装置において、半導体ペレットの端子は、端子面に二次元的に配列されたもので、第２の各端子部は、それぞれ、接続する半導体ペレットの端子の近傍に形成されていることを特徴とする半導体装置。
- 請求項１から４のいずれか１項に記載の半導体装置において、半導体ペレットの端子の表面部に、バリア性金属層を設けていることを特徴とする半導体装置。
- 請求項１から４のいずれか１項に記載の半導体装置において、配線部は、表面側から順に、銅、ニッケルの２層、あるいは、ニッケル、銅、ニッケルの３層、あるいは、金、ニッケル、銅、ニッケルの４層からなることを特徴とする半導体装置。
- 半導体ペレットの端子を形成した側の面である端子面上に、選択めっき形成された配線部を設け、該配線部に半導体ペレットの端子とは別の、半田ボールからなる第２の端子部を、半導体ペレットの各端子と接続させて二次元的に配列させ、外部端子部とした半導体装置で、端子領域を除き、半導体ペレットの端子面側全体を覆った平坦な絶縁性の最終保護膜上に、第２の端子部を含む配線部を粘接着性絶縁層を介して配設したもので、配線部は、接続部を介して、半導体ペレットの端子と電気的に接続されており、且つ、半導体ペレットの端子面側表面を、第２の端子部のみを突出するように、封止層を兼ねる絶縁層で覆っている半導体装置の製造方法であって、順に、（ａ）最終保護膜を設けたウエハレベルで、端子表面部にバリア性金属層を配設するバリア性金属層形成工程と、（ｂ）ウエハレベルで、各半導体ペレットの、平坦な絶縁性の最終保護膜上に、第２の端子部形成領域を配線形成領域として含む配線部を粘接着性絶縁層を介して転写形成する転写工程と、（ｃ）ウエハレベルで、第２の端子部形成領域を配線形成領域として含む配線部を、半導体ペレットの端子と電気的に接続する接続部を形成する配線部接続工程と、（ｄ）ウエハレベルで、各半導体ペレットの端子面側表面を、第２の端子部を形成する配線部領域を除くように、開口を設けて、封止層を兼ねる絶縁層を配設する絶縁層形成工程と、（ｅ）ウエハレベルで、第２の端子部を形成する配線部領域に、半田ボールからなる第２の端子部を、外側に突出するように配設する第２の端子部形成工程と、（ｆ）ウエハレベルの状態から各半導体ペレットを切断分離する切断分離工程とを行うことを特徴とする半導体装置の製造方法。
- 請求項７に記載の半導体装置の製造方法において、配線部接続工程が、導電性ペーストを所定の位置に印刷して、接続部として形成するものであることを特徴とする半導体装置の製造方法。
- 請求項７に記載の半導体装置の製造方法において、配線部接続工程が、マスクを用い、選択的に蒸着ないしスパッタし、所定の位置に金属層を接続部として形成するものであることを特徴とする半導体装置の製造方法。
- 請求項７に記載の半導体装置の製造方法において、配線部接続工程が、ワンヤボンディングにより、ボンディングワイヤを所定の位置に接続部として形成するものであることを特徴とする半導体装置の製造方法。
- 請求項７から１０のいずれか１項に記載の半導体装置の製造方法において、転写工程は、順にベース基材の導電性を有する一面に、形成する各半導体ペレットの配線部に対応して所定の形状のレジスト膜を設け、配線部となる導電性層をめっき形成し、更に導電性層上に樹脂層を電着形成し、必要に応じて電着形成された樹脂層を乾燥、熱処理して、これを粘接着性絶縁層とした転写版を形成し、形成された転写版を用い、転写版の粘接着性絶縁層を介して配線部となる転写版の導電性層を半導体ペレット上に形成するものであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25800399A JP4139533B2 (ja) | 1999-09-10 | 1999-09-10 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25800399A JP4139533B2 (ja) | 1999-09-10 | 1999-09-10 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085559A JP2001085559A (ja) | 2001-03-30 |
| JP4139533B2 true JP4139533B2 (ja) | 2008-08-27 |
Family
ID=17314195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25800399A Expired - Fee Related JP4139533B2 (ja) | 1999-09-10 | 1999-09-10 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4139533B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791199B2 (en) | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
| US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| KR101460141B1 (ko) | 2007-03-05 | 2014-12-02 | 인벤사스 코포레이션 | 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩 |
| EP2183770B1 (en) | 2007-07-31 | 2020-05-13 | Invensas Corporation | Method of forming through-substrate vias and corresponding decvice |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
| US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
-
1999
- 1999-09-10 JP JP25800399A patent/JP4139533B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001085559A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4139533B2 (ja) | 半導体装置とその製造方法 | |
| TWI358973B (ja) | ||
| WO2010116622A1 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
| JP4352294B2 (ja) | 半導体装置の製造方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| JP4286965B2 (ja) | 配線部材の製造方法 | |
| JP4249328B2 (ja) | 配線部材の製造方法 | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JP4184540B2 (ja) | 配線基板とその製造方法 | |
| JP4390930B2 (ja) | 積層配線基板とその製造方法、及び半導体装置 | |
| JP4489221B2 (ja) | 転写用配線部材およびその製造方法 | |
| JPH0727789A (ja) | 回路配線板およびその製造方法 | |
| JP4043611B2 (ja) | 配線基板の製造方法および配線基板 | |
| JP4372906B2 (ja) | 配線接続部形成方法 | |
| JP4270678B2 (ja) | 配線形成方法および転写版 | |
| JP2004165238A (ja) | プラスチックパッケージ及びその製造方法 | |
| WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2002198635A (ja) | 配線板及びその製造方法 | |
| JP2001060754A (ja) | 配線形成用転写部材とその製造方法、及び配線基板 | |
| JP4101919B2 (ja) | 転写用部材の製造法及び転写用部材 | |
| JP2000183223A (ja) | 配線部材の製造方法と配線部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |