JP4372906B2 - 配線接続部形成方法 - Google Patents

配線接続部形成方法 Download PDF

Info

Publication number
JP4372906B2
JP4372906B2 JP24920199A JP24920199A JP4372906B2 JP 4372906 B2 JP4372906 B2 JP 4372906B2 JP 24920199 A JP24920199 A JP 24920199A JP 24920199 A JP24920199 A JP 24920199A JP 4372906 B2 JP4372906 B2 JP 4372906B2
Authority
JP
Japan
Prior art keywords
wiring
conductive paste
opening
wiring board
wiring connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24920199A
Other languages
English (en)
Other versions
JP2001070865A (ja
Inventor
将人 岡部
吉沼  洋人
正人 井手上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP24920199A priority Critical patent/JP4372906B2/ja
Publication of JP2001070865A publication Critical patent/JP2001070865A/ja
Application granted granted Critical
Publication of JP4372906B2 publication Critical patent/JP4372906B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Application Of Or Painting With Fluid Materials (AREA)
  • Coating Apparatus (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、選択めっき形成された配線層を単層ないし複数層形成した配線基板の作製における配線接続部の形成方法に関し、特に、導電性ペーストを塗布して、所定の配線から他の配線等へ電気的接続を行うための配線接続部を形成する配線接続部の形成方法に関する。
【0002】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小の傾向からLSI、ASICに代表されるように、ますます高集横化、高性能化の一途をたどってきている。
半導体装置の高集積化、高機能化は外部端子総数の増加を招き、半導体装置の多端子化が求められるようになってきた。
多端子IC、特にゲートアレイやスタンダードセルに代表されるASICあるいは、マイコン、DSP(Digital Signal Processor)等をコストパフオーマンス高くユーザに提供するパッケージとしてリードフレームを用いたプラステイックQFP(Quad Flat Package)が主流となり、現在では300ピンを超えるものまで実用化に至っている。
QFPは、ダイパッド上に半導体素子を搭載し、銀めっき等の表面処理がなされたインナーリード先端部と半導体素子の端子とをワイヤにて結線し、封止樹脂で封止を行い、この後、ダムバー部をカットし、アウターリードを設けた構造で多端子化に対応できるものとして開発されてきた。
ここで用いる単層リードフレームは、通常、42合金(42%ニッケルー鉄合金)あるいは銅合金などの電気伝導率が高く、且つ機械的強度が大きい金属材を素材とし、フオトエッチング法かあるいはスタンピング法により、外形加工されていた。
【0003】
しかし、半導体素子の信号処理の高速化、高機能化は、更に多くの端子数を必要とするようになってきた。
QFPでは外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきたが、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなり、外部端子の強度が低下するため、フオーミング等の後工程におけるアウターリードのスキュ一対応やコプラナリティー(平坦性)維持が難しくなり、実装に際しては、パッケージ搭載精度維持が難しくなるという問題を抱えていた。
このようなQFPの実装面での間題に対応するため、BGA(Ball Grig Array)と呼ぱれるプラスッチックパッケージが開発されてきた。
このBGAは、通常、両面基板の片面に半導体素子を搭載し、もう一方の面に球状の半田ボールを通じて半導体素子と外部端子(半田ボール)との導通をとったもので、実装性の対応を図ったパッケージである。
BGAはパッケージの4辺に外部端子を設けたQFPに比べ、同じ外部端子数でも外部端子間隔(ピッチ)を大きくとれるという利点があり、半導体実装工程を難しくすることなく、入出力端子の増加に対応できた。
このBGAはBTレジン(ビスマレイド樹脂)を代表とする耐熟性を有する平板(樹脂板)の基材の片面に半導体素子を塔載するダイパッドと半導体素子からボンディングワイヤにより電気的に接続されるボンディングパッドを持ち、もう一方の面に、外部回路と半導体装置との電気的、物理的接続を行う格子状あるいは千鳥状に二次元的に配列された半田ボールにより形成した外部接続端子をもち、外部接続端子とボンディングパッドの間を配線とスルーホール、配線により電気的に接続している構造である。
【0004】
しかしながら、このBGAは、めっき形成したスルホールを介して、半導体素子とボンディングワイヤで結線を行う配線と、半導体装置化した後にプリント基板に実装するための外部接続端子部(単に外部端子部とも言う)とを、電気的に接続した複雑な構造で、樹脂の熱膨張の影響により、スルホール部に断線を生じる等信頼性の面で問題があり、且つ作製上の面でも問題が多かった。
尚、ここでは、BGAのように、二次元的に端子を配列した構造のものをエリアアレイタイプと言う。
【0005】
この為、作製プロセスの簡略化、信頼性の向上をはかり、従来のリードフレームの作製と同様、金属薄板をエッチング加工等により所定の形状加工し、これ(リードフレームとも言う)をコア材として、配線を形成したエリアアレイタイプの半導体装置も種々提案されている。
このタイプのものは、基本的に、金属薄板の板厚に加工精度、配線の微細化が制限される。
【0006】
一方、半導体素子をプリント回路基板へ搭載するためのインターポーザとしては、薄くするためにTAB(Tape Automated Bonding)を使用してきた。
しかし、半導体素子をバンプを使用して搭載するタイプのTABインターポーザは、バンプをめっきにより形成するため、工程が複雑になり、コスト高となるという問題に加え、バンプ形成用のめっきリード線が必要なため、最終形態においても、そのめっきリードが残り、高周波特性を悪化させるという品質的な問題もある。
また、このタイプのものは、TABのベースとなるPIフィルムは80μm程度が、薄層化の限界であり、それより薄型化できないという問題もある。
【0007】
このため、選択めっき形成された配線層を単層ないし複数層形成した配線基板を、インターポーザ用の配線基板ないし半導体装置用の配線基板としようとする試みが、行われるようになってきた。
例えば、本願出願人により、複数の転写版に、それぞれ、所定の形状にめっき形成された配線層を、配線を形成するベース基板に、順次、配線を固定する接着剤層である絶縁層を介して転写して、配線層を多層に形成する多層配線基板の製造方法が提案されている。
この方法の場合、配線を固定し、且つ、重なる配線間を絶縁する絶縁層(接着剤層)の形成方法としては、▲1▼印刷方法、▲2▼感光性樹脂のフォトリソグラフィー法、▲3▼電着形成法がある。
▲1▼印刷方法は、スクリーン印刷等の印刷によるもので、量産的で、安価となるが、精度的に問題があり、高精度高密度の配線形成には適していない。
▲2▼感光性樹脂のフォトリソグラフィー法の場合、高精度高密度の配線形成には適しているが、工程が長く、作業時間が長く、且つ複雑で、設備も高価となり、結果コスト高となる。
▲3▼電着形成法としては、本願出願人により、導電性基板上に、配線層をめっき形成し、更に配線層上に電着により、配線を固定し、且つ重なる配線間を絶縁する絶縁層(接着剤層)の形成する方法が提案されている。
【0008】
上記転写による多層配線基板の製造方法においては、転写した配線層と他の配線層との接続方法としては、導電性ペースト(インキ)等をスクリーン印刷等で導電性層相互間に跨がるように印刷して接続配線(接合部)を形成する印刷法、導電性のインキを微細なノズルから噴出させ、接続配線(接合部)を直接描画形成して接続配線(接合部)を形成するディスペンス法、ボンディングワイヤを用い接続配線を形成するワイヤーボンディング法等が比較的簡単な方法として知られているが、これらの公知の方法は、接続配線(接合部)を品質的に安定して形成できる方法とは言えず、その対応が求められていた。
【0009】
【発明が解決しようとする課題】
このように、転写により、インターポーザ用の配線基板ないし半導体装置用の配線基板を作製する場合に、転写後の所定配線から他の配線等への配線接続部の形成を接続品質良くでき、且つ 配線の微細化、高密度化に対応できる配線接続方法が求められていた。
本発明はこれに対応するもので、具体的には、選択めっき形成された配線層を単層ないし複数層形成した配線基板を転写版を用いて作製する際、導電性ペーストを塗布して、所定の配線から他の配線等へ電気的接続を行うための配線接続部を形成する配線接続部の形成方法において、配線接続部形成を接続品質良くできる配線接続方法を提供しようとするものである。
【0010】
【課題を解決するための手段】
本発明の配線接続部形成方法は、選択めっき形成された配線層を単層ないし複数層形成した配線基板の作製において、導電性ペーストを塗布して、所定の配線から他の配線へ電気的接続を行うための配線接続部を形成する配線接続部の形成方法であって、その一部または全体を電極として配置したオリフィスまたはノズルの開口部を有し、且つ、導電性ペーストを充填し、導電性ペーストを前記開口部から吐出する吐出手段を用い、その開口部から導電性ペーストを吐出して、配線基板の所定位置に導電性ペーストを付着させるもので、吐出手段内の導電性ペーストに圧力をかけ導電性ペーストのメニスカスを形成し、前記電極を介して吐出手段の開口部に第1の所定電圧値のパルス電圧を印加して、開口部に導電性ペーストのメニスカスを縦長に伸長した伸長部を形成した状態で伸長部先端から、垂れ流すようにして、あるいは、伸長部を形成した状態で、更に、前記電極を介して吐出手段の開口部に第2の所定電圧値以上のパルス電圧を印加することにより、伸長部の先端よりその一部を分離して、間接的に、配線基板に導電性ペーストを付着するものであり、導電性ペーストを、吐出手段の開口部と配線基板間の、前記伸長部先端近傍に設けられた、パルス電圧を印加時の電気力線を制御するための微小な針状物に当て、該微小な針状物から導電性ペーストを配線基板上に落下させて付着させるものであることを特徴とするものである。
そして、上記において、各配線層を、それぞれ、配線層を選択めっき形成した転写版より転写形成するものであることを特徴とするものである。
また、上記いずれかの配線接続部形成方法であって、針状物は、その振動により、針状物の先を配線基板に接するようにして、導電性ペーストを配線基板上に付着させるものであることを特徴とするものである。
また、上記いずれかの配線接続部形成方法であって、開口径は、50μm〜1mm程度で、導電性ペーストの粘度が1000cps〜1000000cpsの範囲であることを特徴とするものである。
また、上記いずれかの配線接続部形成方法であって、パルス電圧の周波数が10〜100kHzであることを特徴とするものである。
また、上記いずれかの配線接続部形成方法であって、配線基板がインターポーザ用の配線基板ないし半導体装置用の配線基板であることを特徴とするものであり、該半導体装置用の配線基板が、エリアアレイタイプの半導体装置用の配線基板であることを特徴とするものである。
【0011】
尚、上記において、吐出手段の開口部から配線基板までの距離は0.1〜10mmで適用できる。
また、上記において、導電性ペーストが開口部の開口径の1/10以下の粒径の粒子を含んでいる場合にも適用できる。
更にまた、上記において、導電性ペーストが1〜10μmの平均粒径の粒子を含んでいる場合にも適用できる。
また、上記の針状物の表面は、フッ素加工されているか、テフロンまたはパーフルオロフッ素化合物からなることが好ましい。
【0012】
【作用】
本発明の配線接続部形成方法は、このような構成にすることにより、選択めっき形成された配線層を単層ないし複数層形成した配線基板を転写版を用いて作製する際、導電性ペーストを塗布して、所定の配線から他の配線等へ電気的接続を行うための配線接続部を形成する配線接続部の形成方法において、配線接続部形成を接続品質良くできる配線接続方法の提供を可能とするものである。
具体的には、選択めっき形成された配線層を単層ないし複数層形成した配線基板の作製において、導電性ペーストを塗布して、所定の配線から他の配線へ電気的接続を行うための配線接続部を形成する配線接続部の形成方法であって、その一部または全体を電極として配置したオリフィスまたはノズルの開口部を有し、且つ、導電性ペーストを充填し、導電性ペーストを前記開口部から吐出する吐出手段を用い、その開口部から導電性ペーストを吐出して、配線基板の所定位置に導電性ペーストを付着させるもので、吐出手段内の導電性ペーストに圧力をかけ導電性ペーストのメニスカスを形成し、前記電極を介して吐出手段の開口部に第1の所定電圧値のパルス電圧を印加して、開口部に導電性ペーストのメニスカスを縦長に伸長した伸長部を形成した状態で伸長部先端から、垂れ流すようにして、あるいは、伸長部を形成した状態で、更に、前記電極を介して吐出手段の開口部に第2の所定電圧値以上のパルス電圧を印加することにより、伸長部の先端よりその一部を分離して、間接的に、配線基板に導電性ペーストを付着するものであり、導電性ペーストを、吐出手段の開口部と配線基板間の、前記伸長部先端近傍に設けられた、パルス電圧を印加時の電気力線を制御するための微小な針状物に当て、該微小な針状物から導電性ペーストを配線基板上に落下させて付着させるものであることにより、これを達成している。
詳しくは、選択めっき形成された配線層を単層ないし複数層形成していることにより、配線、端子の微細化や高密度化が可能で、半導体素子の多端子化に対応できる、インターポーザ用の配線基板ないし半導体装置用の配線基板の作製を可能としている。
そして、各配線層は、それぞれ、配線層を選択めっき形成した転写版より転写形成されたものであることにより、量産にも対応できる。
続が導電性ペーストであることより、電気的には接続信頼性の良いものと言える。
【0013】
また、導電性ペーストを、吐出手段の開口部と配線基板間の、前記伸長部先端近傍に設けられた、パルス電圧を印加時の電気力線を制御するための微小な針状物に当て、該微小な針状物から導電性ペーストを配線基板上に落下させて付着させるものであることにより、導電性ペーストを付着させる位置精度を、より優れたものとできる。
【0014】
導電ペーストを付着させる対象とする配線基板がインターポーザ用の配線基板ないし半導体装置用の配線基板である場合には、有効で、エリアアレイタイプ半導体装置用の配線基板にも適用でき、益々の高密度配線、多端子化にも対応できる。
【0015】
【発明の実施の形態】
本発明の配線接続部形成方法の実施の形態例を図を基に説明する。
図1は本発明に関わる配線接続部形成方法の第1例の工程断面図で、図2は本発明に関わる配線接続部形成方法の第2例の工程断面図で、図3は本発明に関わる配線接続部形成方法の第3例の工程断面図で、図4(a)は第1の例の導電性ペースト吐出手段を示した概略構成図で、図4(b)は第2の例の導電性ペースト吐出手段を示した概略構成図で、図5は第2の例の導電性ペースト吐出手段を用いた場合の塗布形態を示した図で、図6は従来のディスペンス法と本発明の配線接続部形成方法との違いを説明するための図で、図7は本発明の配線接続部形成方法におけるディスペンサの吐出原理を説明するための図で、図8はパルス電圧の印加と滴化を説明するための図で、図9は導電性ペーストの滴化制御を説明するための図で、図10〜図12はパルス電圧の印加と滴化を説明するための図で、図13は転写版と転写を説明するための図である。
尚、図1(b1)、図1(d1)は、それぞれ、図1(b)、図1(d)の上面図である。
図1〜図13中、10は導電性ペース(高粘度物質とも言う)、10Aは配線接続部、11は制御部、12は容器、13は開口部、14は電極、15は電源、16は配線基板、17はメニスカス、18は伸長部、19は滴、20は針状物、25は回転軸、30は吐出手段、35は加圧手段、50は固定部、60はステージ、110は金属基材、111は基材(ベース基材とも言う)、120は配線部、121は配線、122はラウンド(端子部)、122Aは孔部、130は絶縁性樹脂層、210は基材(ベース基材とも言う)、221、222は配線層(配線部とも言う)、231、232は絶縁樹脂層(電着樹脂層とも言う)、310と金属基材(導電性基板とも言う)、315は貫通孔(単に孔部とも言う)、315Aは孔部、320は電着樹脂層、330は配線(めっき配線とも言う)、350は半田ポール、370は半導体素子、371は端子(パッドとも言う)、710は導電性基板、720はレジスト、725は開口部、730は導電性層(めっき金属)、740は電着樹脂層、740Aは絶縁性樹脂層、780は被転写基板である。
【0016】
本発明に関わる配線接続部形成方法の第1例を図1に基づいて説明する。
本例は、金属基材110の一面上に転写により、絶縁性樹脂層130を介して、選択めっき形成された配線部120を1層形成した後、配線部120のラウンド(端子部)122と金属基材110とを、導電性ペースト10により、電気的に接続する配線接続部10Aを形成する配線接続部形成方法である。
まず、金属基材110(図1(a))の一面上に、絶縁性樹脂層130を介して配線部120を転写版から、転写形成する。(図1(b)、図1(b1))
本例では、絶縁性樹脂層130は、転写版に配線部120を選択めっき形成した後、露出した配線部120の表面に電着形成したものである。
【0017】
転写版の製造、および転写は、例えば、図13のようにして行うが、これに限定はされない。
以下、図13に示す転写版の製造方法、および転写方法を、簡単に説明する。
先ず、導電性基板710上に、耐めっき性のレジスト720を塗布、乾燥した(図13(a))後、作成する電極群とその引出し電極の形状に合わせたパターン版を用いて貼着露光し、現像、乾燥処理を経て、作成する配線体の形状に合わせた開口部725を有するレジスト720のパターンを形成する。(図13(b))
導電性基板710としては、めっき剥離性の良いものが好ましく、通常、ステンレス板材が使用される。
レジスト720としては、耐めっき性があり、処理性の良いものが好ましいく、例えば、ノボラック系のフォトレジスト等が適用できる。
ここでは、レジスト720の膜厚としては、作成する導電性層の所望の厚さよりも厚く、且つ、作成する配線体の厚さ(導電性層とその上の電着樹脂層との厚さを併せた厚さ)よりも薄くなるようにする。
通常、0.5〜40μm程度である。
ここでは、フォトレジストを用いてレジスト720を所定の形状に開口したが、スクリーン印刷等を用いて、所定形状に開口した耐めっき性のレジストを形成しても良いことは言うまでもない。
【0018】
次いで、レジスト720の開口部725に導電性層(めっき金属)730を、レジスト720の膜厚より薄くなる状態でめっき形成する。(図13(c))
導電性層730をめっき銅とする場合には、公知の銅めっき浴にてめっき形成できる。
【0019】
次いで、洗浄処理等を経て、導電性層730の露出した部分に電着により絶縁樹脂層(電着粘着剤あるいは電着接着剤)740Aを形成する。(図13(d))
電着は、イオン性基を含有するポリイミド樹脂と、該ポリイミド樹脂を溶解可能な有機溶剤、水、前記イオン性基と極性が異なるイオン性化合物からなる電着塗料組成物を用いて行う。
更に具体的には、イオン性基を含有するポリイミド樹脂は、アルカリ性または酸性物質により中和して水に可溶化された状態、または水分散状態で電着法に供される。すなわち、アニオン性の場合、トリメチルアミン、ジエチルアミン、ジメチルエタノールアミン、ジイソプロパノールアミン等のアミン類、アンモニア、苛性カリ等の無機アルカリで中和する。カチオン性の場合は、酢酸、ぎ酸、プロピオン酸、乳酸等の酸で中和する。そして、中和された水に可溶化されたイオン性基を含有するポリイミド樹脂は、水分散型または溶解型として水に希釈された状態で使用される。
電着後、導電性層730上に形成された絶縁性樹脂層(電着粘着剤あるいは電着接着剤)740Aを乾燥、必要に応じて熱処理を施しておく。
絶縁性樹脂層740Aは、転写性の面から、常温ないし加熱により粘着性あるいは接着性を有することが必要である。
図13(d)に示す状態のものをここでは転写版と言う。
【0020】
次いで、図13(d)に示す転写版の絶縁性樹脂層740Aを、被転写基板780に向け、転写版と被転写基板780とを圧着し(図13(e))、転写版の導電性基板710とレジスト720のみを剥離して、導電性層730を絶縁性樹脂層740Aを介して、被転写基板780側に転写した後、絶縁性樹脂層740Aを硬化させて電着樹脂層740とし、所望形状の電極群とその取り出し電極とが、その下に電着樹脂層740を設けて形成される。(図13(f))
【0021】
このようにして、配線部120は、絶縁性樹脂層130を介して、金属基材110の一面に転写形成されるが、次いで、金属基材110と配線部120の所定の配線とを電気的に接続する。
ここでは、図1(b)、図1(b1)に示すラウンド122の孔部122Aに導電性ペースト10を付着させ(図1(c))、金属基材110と配線部120のラウンド122とを接続する配線接続部10Aを形成する。(図1(d)、図1(d1))
そして、この後、必要に応じて、乾燥、熱処理を施しておく。
【0022】
本例は、その一部または全体を電極として配置したオリフィス、ノズル等の開口部を有し、且つ、導電性ペーストを充填し、導電性ペーストを前記開口部から吐出する吐出手段を用い、その開口部から導電性ペーストを吐出して、配線基板の所定位置に導電性ペーストを付着させて接続部を形成するものであるが、図6(a)に示すような塗布形態を採る従来のディスペンス塗布方法とは異なり、図6(b)に示すような、塗布する導電ペースト620を開口部610から長く、細く伸長した状態で、その先端部から基材630へ塗布を行うものである。
更に、図6に基づき、従来のディスペンス法との違いを簡単に述べておく。
図6(a)に示す従来のディスペンス法では、開口部610よりも太い状態の導電性ペースト620をそのまま基材630に付着させるものであるが、図6()に示す本例の方法においては、開口部610から導電性ペースト620を伸長した状態でその先端部から基材630へ付着させるため、L1はL2比べ格段に小さくとることができる。
また、開口部610の基材630面からの高さH2については、図6(a)に示す従来のディスペンス法での高さH1に比べ数倍から10倍程度とすることができる。
これにより、本例の方法は、従来のディスペンス法よりも、微細な箇所への導電性ペーストの付着を可能とするとともに、種々の立体形状にも対応できるものとしている。
また、50μmφ程度の開口を有するオリフィス(ないしノズル)は高価で、従来のディスペンス法では、実用的であい。
【0023】
また、スクリンーン印刷による導電性ペースの充填は、空気溜まりを無くすために充填する孔部122Aの径よりも小さいパターン版が必要であり、且つ、丸孔形状にするため、実際には、微細な孔(150μmφ程度以下)は難しく、実用的でない。
【0024】
次いで、導電性ペースト吐出手段を具体的に挙げ、本例の接続部の形成方法を説明する。
第1の例の導電性ペースト吐出手段としては、図4(a)に示すような概略構成のものが挙げられる。
第1の例の導電性ペースト吐出手段は、その一部を電極14として配置したオリフィスの開口部13を有し、且つ、導電性ペースト10を容器12に充填し、導電性ペースト10を開口部13から吐出するものである。
吐出手段には、導電性ペースト10に圧力をかける加圧手段35と、開口部13先端に、所定周波数の高圧パルス電圧をかける電源15と、これらを関連つけて制御する制御部11を備えている。
そして、電極14を介して吐出手段の開口部13と配線基板16間に第1の所定電圧値のパルス電圧を印加して、開口部13に導電性ペースト10のメニスカスを縦長に伸長した伸長部18を形成した状態で、伸長部18先端から、垂れ流すようにして、あるいは、伸長部18を形成した状態で、更に、電極14を介して吐出手段の開口部13と配線基板16間に第2の所定電圧値以上のパルス電圧を印加することにより、伸長部18の先端よりその一部を分離して、直接、配線基板16に導電性ペースト10を付着する。
第2の例の導電性ペースト吐出手段としては、図4(b)に示すような概略構成のものが挙げられる。
第2の例の導電性ペースト吐出手段は、第1の例の導電性ペースト吐出手段に対し、導電性ペースト10を、吐出手段の開口部13と配線基板16間の、伸長部18先端近傍に設けられた、電極14にパルス電圧を印加時の電気力線を制御するための微小な針状物20を設けているものである。
この吐出手段の場合は、図5(a)に示すように、伸長部18の先端より、その一部を分離し、針状物20に当て、更に、針状物20より配線基板16上に付着させるか、あるいは、図5(b)に示すように、伸長部18の先端より垂れ流すようにして針状物20から配線基板16へと付着させる。
場合によっては、図5(c)に示すように、針状物20を回転軸25を中心として、その上に乗った導電性ペースト10(滴19)の重さにより上下して、配線基板16上に付着させる。
【0025】
更に、開口部13から縦長に伸長する導電性ペースト10の伸長部18の形成と、分離について図7、図8を基に説明する。
導電性ペースト10が容器12より充填されたオリフィスの開口部13に所定の圧力を加えると、先端開口に突出したメニスカス17が形成される。(図7(a))
この状態で図8に示すように、10Hz〜1kHz以下の繰り返し周波数での電圧値V1のパルス電圧(矩形電圧)を電極14と対象物16間(図4参照)に加えていくと、次第にメニスカス17が下方へ伸長して伸長部18が生成される。(図7(b)■図7(c))
電圧値V1のパルス電圧を繰り返し印加していくと、伸長部18はあるところで伸ぴなくなる。(図7(d))
この状態は、導電性ペースト10の表面張力と、電界及ぴ重力による下方への引っ張り力とがバランスした状態である。
このとき、図8に示すように、電圧値V2のパルス電圧を印加すると、伸長部l8が延ぴて先端部が切断分離して、滴(ドットとも言う)19が形成される。(図7(e))
この状態で印加するパルス電圧を電圧値V1に戻すと、伸長部18が若干収縮して短くなりその状態で安定し、滴19の形成は行われなくなる。
さらに、パルス電圧の印加を停止すると、導電性ペースト10の表面張力によって伸長部18はさらに又縮し(図7(c)■図7(b))、図7(a)に示すメニスカス17の状態に復帰する。
なお、上記の例におけるパルス電圧の電圧値V1、V2は導電性ペースト10の種類によって異なるので、物質の粘度、表面張力、の開口部13の開口径等に応じて適宜電圧を変える必要がある。
メニスカス17は吐出させる開口径とほぼ同じ径を有しているが、メニスカス先端から延ぴた伸長部18の先端は開口径よりはるかに小さく、伸長部18の先端から分離して形成される滴19の径も開口径よりはるかに小さい。
このように、大きな径の開口から、その先端の径が小さい伸長部18、あるいは滴19が得られるので、
導電性ペースト10を前記伸長部18の先端のから垂れ流して、あるいは分離して、目的とする媒体に付着させる場合、細線状に、あるいは狭い領域に付着させることができる。
開口部の径を大きくすることにより100万cps程度の高粘度の導電性ペースト10であっても、上記のように伸長部18を形成して、目的とする媒体に付着させることができる。
【0026】
滴19の形成は、図8に示すように、電圧値V2のパルス電圧の立ち上がり、立ち下がりのタイミングで行われ、この場合、1パルスに対して2つの滴19が形成されるが、パルス電圧が印加される時間を極端に小さくしていくと、1パルスに対して1つの滴19が形成される。
勿論、図8では、パルス電圧が印加される時間が極端に小でない場合である。図8中、丸印は、その時刻(タイミング)で1回の滴化が行われることを示している。
更に、パルス電圧の電圧値の大きさを小さくしていくと、所定の電圧(電圧値Vm)以下で、滴化は行われなくなる。
パルス電圧が印加される時間が極端に小になった場合には、前述の所定の電圧(電圧値V0)以上でも、1パルスに対し1つの滴19しか形成されないこともあるが、パルス電圧が前述の所定の電圧(電圧値V0)以上で、且つ、約10mmsec以上の印加時間である場合には、印加時間によらず、パルス電圧の立ち上がり、立ち下がりのタイミングで滴化がそれぞれ行われる。
【0027】
したがって、例えば、所定の電圧(電圧値V0)より大きい、上記電圧値V3のパルス電圧と、所定の電圧(電圧値Vm)より小さい、電圧値V4のパルス電圧を用い、図9のようにかけて、導電性ペースト10の滴化を制御することができる。
図9中、丸印は、図8と同様、その時刻(タイミング)で1回の滴化が行われることを示している。
即ち、電圧値V3のパルス電圧の立ち上がり、立ち下がりのタイミングで滴化を行い、電圧値V4のパルス電圧の印加により、伸長部18を所定の長さに保ちもので、電圧値V4のパルス電圧の印加により、電圧値V3のパルス電圧の立ち上がり、立ち下がりのタイミングで滴化がスムーズに行えるように制御するものである。
尚、メニスカスの作成は、所定の電圧(図8の電圧値V1のパルス電圧に相当)をかけて行うが、必ずしもV1と上記V4とを同じにする必要はないが、作業上、V1、V4とをVmに近い(Vmよりも小さい)、同じ値とすることもある。
勿論、図9は、パルス電圧が印加される時間が極端に小でない場合である。
【0028】
尚、図7(d)の状態から、図10に示すようにパルス電圧をかけた場合にも、滴化が見られることが知られている。
尚、図7(d)の状態から、図11に示すようにパルス電圧をかけた場合にも、滴化が見られることが知られている。
また、図7(d)の状態から図12のようにかけた場合には、滴化がみられないことも知られている。
尚、図10〜図12中、丸印は、図8、図9と同様、その時刻(タイミング)で1回の滴化が行われることを示している。
勿論、図10〜図12においてもは、パルス電圧が印加される時間は極端に小ではない。
【0029】
このような導電性ペースト10の配線基板16への付着方法は、1000cps〜1000000cpsの高粘度の導電性ペーストの媒体16への形成に適用でき、開口部の径としては50μm〜1mm程度が好ましい。
1000cps以下では対象物上に付着したドットの形状が維持できないため好ましくなく、また100万cpsを超えるものでは導電性ペーストのノズルヘの充墳が困難である。
また、吐出させる導電性ペースト10に含まれる粒子の径は、吐出開口径(50μm〜1mm)のl/10程度まで可能である。
【0030】
電源14の出力電圧としては周波数10Hz〜1kHzが適用できる。
開口部13の先端から、配線基板16までの距離としては0.1mm〜10mmが好ましい。
【0031】
針状物20としては、導電性ペースト10をそのまま配線基板16へ落とすため、導電性ペースト10をはじくことが好ましく、表面が、フッ素加工されているか、テフロンまたはパーフルオロフッ素化合物からなるものが好ましい。
【0032】
本発明に関わる配線接続部形成方法の第2例を図2に基づいて説明する。
本例は、基材210の一面上に転写により、絶縁性樹脂層231、232を介して、それぞれ、選択めっき形成された配線部221、222を2層にして形成した後、露出している1層目の配線部221と2層目の配線部222とを、導電性ペースト10により、電気的に接続する配線接続部10Aを形成する配線接続部形成方法である。
第1例の配線接続部形成方法と同様にして、基材210の一面上に転写により、1層目、2層目の配線層221、222を、それぞれ転写形成した後、配線接続部を形成する所定の領域に、開口から導電性ペースト10を縦長にした伸長部の先端より、導電性ペースト10を付着させ(図2(a))、配線接続部10Aを形成する。(図2(b))
この後、必要に応じて、乾燥、熱処理をほどこしておく。
転写版の形成、転写、および導電性ペースト10の配線基板への付着は、第1の例の配線接続部形成方法と同様にして行うので、ここでは説明を省く。
本例の場合、基材210としては、金属、ガラス、フィルム、プラスチック材等が挙げられる。
【0033】
本発明に関わる配線接続部形成方法の第3例を図3に基づいて説明する。
本例は、金属基材からなるベース基板の一面に半導体素子と接続するための配線部を設け、且つ配線部とは反対側の他面に外部端子部を二次元的に配列したエリアアレイタイプの半導体装置用の配線基板を作製する際、配線部と外部端子部とを電気的に接続するための接続部(ビアホールとも言う)を形成する配線接続部形成方法である。先ず、ビアホール形成位置に貫通孔315を設けた金属基材310(図3(a))の表面部に、第1の例の配線接続部形成方法における電着法を用い、絶縁性の電着樹脂層320を形成する。(図3(b))
次いで、半導体素子搭載側に、半導体素子と電気的に接続し、外部端子部と接続するための配線部330を転写形成する。(図3(c))
配線部330は、第1例の配線接続部形成方法と同様、転写版に選択めっき形成された配線部を転写して形成するものであるが、本例の場合は、転写版の配線層に沿う絶縁性樹脂層を形成せず、金属基材310表面の電着樹脂層を転写の際の接着剤層として用いている。
即ち、図13(c)において、レジスト720を除去した状態のものを転写版としている。
次いで、第1例の配線接続部形成方法と同様にして、導電性ペースト10を開口部13から伸長した状態で、伸長部先端から垂れ流し、あるいは分離して(図3(d))、孔部315Aを導電性ペースト10で充填し、配線接続部10Aを形成する。(図3(e)) この後、必要に応じ、乾燥、熱処理を施した後、半導体素子370を搭載し、半田ボール350を形成しておく。(図3(f))
尚、半導体素子370を搭載部、半田ボール350形成部には、必要に応じて、所定のめっき処理を施しておく。
【0034】
(参考実施例)
参考実施例は、図3に示す第3例の配線接続部の製造方法を実施し、図3(f)に示すような半導体装置で、外部電極(半田ボール350)をその周辺部に所定ピッチで二次元的に配列したエリアアレイタイプの半導体装置を形成したものである。図3に基づいて説明する。先ず、エッチング加工にて外形加工して、配線接続部10A形成用の孔を周辺部に、500μmピッチ、孔径290μmφで456個設けた、厚さ0.1mmの銅材からなる金属基材310(図3(a))を用意した。(図3(a))
エッチング加工は、重クロム酸カリウムを感光剤とするカゼインレジストを用い、銅材の両面を覆った後、これを所定のパターン版を用い、高圧水銀灯で所定の領域のみ露光し、現像し、硬膜処理、乾燥等を経て、所定形状のレジストパターンを形成した後、レジストの開口部に、塩化第二鉄溶液(41ボーメ)を吹き付けて、外形加工と孔開け加工を行ったものである。次いで、洗浄処理等を経て、金属基材310の表面に、下記のようにして調整した電着液を用いて、乾燥後、厚さ15μmに電着樹脂層320を形成した。電着形成は、金属基材310と白金電極とを対向させて、調整したアニオン型の絶縁性の樹脂層用の電着液中に浸漬し、定電圧電源の陽極に金属基材310を、陰極に白金電極を接続し、150Vの電圧で5分間の電着を行い、これを150°C、5分間で乾燥、熱処理して、配線層上に厚さ15μm の接着性を有する絶縁性の樹脂層を形成した。(図3(b))
【0035】
(電着液の調整)
<ポリイミドワニスの製造>
11容量の三つ口セパラブルフラスコにステンレス製イカリ攪拌器,窒素導入管及びストップコックの付いたトラップの上に玉付き冷却管をつけた還流冷却器を取り付ける。窒素気流中を流しながら温度調整機のついたシリコーン浴中にセパラブルフラスコをつけて加熱した。反応温度は浴温で示す。
3、4、3’、4’−ベンゾフェノンテトラカルボン酸ジ無水物(以後BTDAと呼ぶ)32.22g(0.lモル)、ビス(4−(3−アミノフェノキシ)フェニル)スルホン(m−BAPS)21.63g(0.05モル),γ−バレロラクトン1.5g(0.015モル)、ピリジン2.37g(0.03モル)、NMP(N−メチル−2−ピロリドンの略)200g、トルエン30gを加えて、窒素を通じながらシリコン浴中,室温で30分撹件(200rpm)、ついで昇温して180℃、l時間、200rpmに攪拌しながら反応させる。トルエン−水留出分15mlを除去し、空冷して、BTDA16.11g(0.05モル)、3、5ジアミノ安息香酸(以後DABzと呼ぶ)15.22g(0.1モル)、NMP119g、トルエン30gを添加し、室温で30分攪拌したのち(200rpm)、次いで昇温して180℃に加熱攪拌しトルエンー水留出分15mlを除去する。その後、トルエンー水留出分を系外に除きながら、180℃、3時間、加熱、撹拌して反応を終了した。20%ポリイミドワニスを得た。
酸当量(1個のCOOH当たりのポリマー量は1554)は70である。
<電着液の調製>
20%濃度ポリイミドワニス100gに3SN(NMP:テトラヒドロチオフェンー1、l−ジオキシド=l:3(重量)の混合溶液)150g、ベンジルアルコール75g、メチルモルホリン5.0g(中和率200%)、水30gを攪拌して水性電着液を調製する。得られた水性電着液は、ポリイミド7.4%、pH7.8、暗赤褐色透明液である。
【0036】
次いで、以下のようにして、選択めっき形成された配線層を転写版に形成し、電着樹脂層をその表面部に覆った金属基材の一面に熱圧着して、配線部のみを転写形成した。(図3(c))
圧着は200°C、1分、1Kg/cm2 (線圧)で行った。
転写版は以下のようにして作製した。
ベース基板として、0.1mm厚のステンレス板を用い、このベース基板上に、それぞれ、市販のフォトレジスト( 東京応化工業製、AR−900)をスピンコート法により膜厚約15μmに塗布し、オーブンで85°C30分間乾燥を行った。
そして所定のフォトマスクを用いて、露光装置P−202−G(大日本スクリーン製造製) を用いて密着露光を行った。
露光条件は、300カウントとした。
次いで、現像、水洗、乾燥し、所定のパタ−ンを有するフォトレジスト層を形成した後、ベース基板と含燐銅電極を対向させて下記組成の硫酸銅めっき浴中に浸漬し、直流電源の陽極に含燐銅電極を、陰極に上記ベース基板を接続し、電流密度4A/cm2 、12分間の通電を行い、フォトレジストで被覆されていないベース基板の露出部に膜厚約10μmの銅メッキ膜を形成し、ベース基板側からニッケルめっき層、銅めっき層とする配線層を形成した後、フォトレジストを全面を露光し、アセトンに揺動浸漬し、フォトレジストの剥離を行い転写版を得た。
Figure 0004372906
【0037】
次いで、導電性ペーストとして、以下のようにして調整した、40000CPSの導電性ペーストを用いて、図4(b)に示す第2の例の導電性ペースト吐出手段で、開口部13から伸長した伸長部先端から垂れ流すようにして、孔部315Aへの導電性ペースト充填を行い(図3(d))、配線接続部10Aを形成した。(図3(e))
<導電性ペーストの調製>
固形分として、平均粒径15μmの銀粒子60重量部とエチルセルロース40重量部に、溶媒としてターピネオールとブチルカルビトール1:1の混合溶媒を用いて、これらを固形分の割合が560%となるように混合し、これを3本ロールを用いて良く混練した。
尚、本例では、吐出手段の開口数を10個、1mm間隔に直線的設けたものを用い、ずらしながら充填を行ったが、充填する孔部315Aのピッチ配列にあった、所定の配列で、より多くの開口数を備えた吐出手段を用いた場合には、導電性ペーストの充填作業時間を短くできる。
【0038】
全ての孔部315Aを導電性ペーストで充填した後、露出した配線層330表面を、下記組成のニッケルめっきを、電流密度5A/cm2 、1分間の通電を行い、厚さ1μmに形成した。
Figure 0004372906
尚、めっきは、配線部330側と対向する側から各配線接続部10Aを介して配線部330の各配線と接続する電極治具を用いて行った。
【0039】
この後、同様にして、半導体素子とバンプ接続する箇所の配線部表面には、下記条件にて錫めっきを行い錫めっき層を形成した。
配線部330表面のNiめっき層を覆うように、下記の錫めっき浴にて、電流密度1A/cm2 で2分間めっきを行い、厚さ1μmの錫めっき層を形成した。
(錫めっき液組成および条件)
硫酸第1錫 55g/l
クレゾールスルホン酸 100g/l
ゼラチン 2g/l
ベータナフトール 1g/l
液温 20°C
【0040】
この後、半導体素子を配線部330上に、金−錫共晶によりバンプ接続し、配線部330とは反対側の、配線接続部10A表面部分に半田ボール350を形成した。(図3(f))
【0041】
このようにして作製されたエリアアレイタイプの半導体装置を、実際にプリント基板に搭載し使用してみたが、特に問題はなく、実用に耐えるものであることが分かった。
【0042】
【発明の効果】
以上のように本発明によれば、選択めっき形成された配線層を単層ないし複数層形成した配線基板を転写版を用いて作製する際、導電性ペーストを塗布して、所定の配線から他の配線等へ電気的接続を行うための配線接続部を形成する配線接続部の形成方法において、配線接続部形成を接続品質良くできる配線接続方法の提供を可能とした。
これにより、インターポーザ用の配線基板ないし半導体装置用の配線基板の、高密度配線化、多端子化を実現可能とした。
特に、高密度配線、多端子のエリアアレイタイプの半導体装置用の配線基板の作製を可能とした。
【図面の簡単な説明】
【図1】 本発明に関わる配線接続部形成方法の第1例の工程断面図である。
【図2】 本発明に関わる配線接続部形成方法の第2例の工程断面図である。
【図3】 本発明に関わる配線接続部形成方法の第3例の工程断面図である。
【図4】 図4(a)は第1の例の導電性ペースト吐出手段を示した概略構成図で、図4(b)は第2の例の導電性ペースト吐出手段を示した概略構成図である。
【図5】 第2の例の導電性ペースト吐出手段を用いた場合の塗布形態を示した図である。
【図6】 従来のディスペンス法と本発明の配線接続部形成方法との違いを説明するための図である。
【図7】 本発明の配線接続部形成方法におけるディスペンサの吐出原理を説明するための図である。
【図8】 パルス電圧の印加と滴化を説明するための図である。
【図9】 導電性ペーストの滴化制御を説明するための図である。
【図10】 導電性ペーストの滴化制御を説明するための図である。
【図11】 導電性ペーストの滴化制御を説明するための図である。
【図12】 導電性ペーストの滴化制御を説明するための図である。
【図13】 転写版と転写を説明するための図である。
【符号の説明】
10 導電性ペース(高粘度物質とも言う)
10A 配線接続部
11 制御部
12 容器
13 開口部
14 電極
15 電源
16 配線基板
17 メニスカス
18 伸長部
19 滴
20 針状物
25 回転軸
30 吐出手段
35 加圧手段
50 固定部
60 ステージ
110 金属基材
111 基材(ベース基材とも言う)
120 配線部
121 配線
122 ラウンド(端子部)
122A 孔部
130 絶縁性樹脂層
310 金属基材(導電性基板とも言う)
210 基材(ベース基材とも言う)
221、222 配線層(配線部とも言う)
231、232 絶縁樹脂層(電着樹脂層とも言う)
315 貫通孔(単に孔部とも言う)
315A 孔部
320 電着樹脂層
330 配線(めっき配線とも言う)
350 半田ポール
370 半導体素子
371 端子(パッドとも言う)
710 導電性基板
720 レジスト
725 開口部
730 導電性層(めっき金属)
740 電着樹脂層
740A 絶縁性樹脂層
780 被転写基板

Claims (7)

  1. 選択めっき形成された配線層を単層ないし複数層形成した配線基板の作製において、導電性ペーストを塗布して、所定の配線から他の配線へ電気的接続を行うための配線接続部を形成する配線接続部の形成方法であって、その一部または全体を電極として配置したオリフィスまたはノズルの開口部を有し、且つ、導電性ペーストを充填し、導電性ペーストを前記開口部から吐出する吐出手段を用い、その開口部から導電性ペーストを吐出して、配線基板の所定位置に導電性ペーストを付着させるもので、吐出手段内の導電性ペーストに圧力をかけ導電性ペーストのメニスカスを形成し、前記電極を介して吐出手段の開口部に第1の所定電圧値のパルス電圧を印加して、開口部に導電性ペーストのメニスカスを縦長に伸長した伸長部を形成した状態で伸長部先端から、垂れ流すようにして、あるいは、伸長部を形成した状態で、更に、前記電極を介して吐出手段の開口部に第2の所定電圧値以上のパルス電圧を印加することにより、伸長部の先端よりその一部を分離して、間接的に、配線基板に導電性ペーストを付着するものであり、導電性ペーストを、吐出手段の開口部と配線基板間の、前記伸長部先端近傍に設けられた、パルス電圧を印加時の電気力線を制御するための微小な針状物に当て、該微小な針状物から導電性ペーストを配線基板上に落下させて付着させるものであることを特徴とする配線接続部形成方法。
  2. 請求項1において、各配線層を、それぞれ、配線層を選択めっき形成した転写版より転写形成するものであることを特徴とする配線接続部形成方法。
  3. 請求項1または2に記載の配線接続部形成方法であって、針状物は、その振動により、針状物の先を配線基板に接するようにして、導電性ペーストを配線基板上に付着させるものであることを特徴とする配線接続部形成方法。
  4. 請求項1ないし3のいずれか1項に記載の配線接続部形成方法であって、開口径は、50μm〜1mm程度で、導電性ペーストの粘度が1000cps〜1000000cpsの範囲であることを特徴とする配線接続部形成方法。
  5. 請求項1ないし4のいずれか1項に記載の配線接続部形成方法であって、パルス電圧の周波数が10〜100kHzであることを特徴とする配線接続部形成方法。
  6. 請求項1ないし5のいずれか1項に記載の配線接続部形成方法であって、配線基板がインターポーザ用の配線基板ないし半導体装置用の配線基板であることを特徴とする配線接続部形成方法。
  7. 請求項6に記載の配線接続部形成方法であって、前記半導体装置用の配線基板が、エリアアレイタイプの半導体装置用の配線基板であることを特徴とする配線接続部形成方法。
JP24920199A 1999-09-02 1999-09-02 配線接続部形成方法 Expired - Fee Related JP4372906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24920199A JP4372906B2 (ja) 1999-09-02 1999-09-02 配線接続部形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24920199A JP4372906B2 (ja) 1999-09-02 1999-09-02 配線接続部形成方法

Publications (2)

Publication Number Publication Date
JP2001070865A JP2001070865A (ja) 2001-03-21
JP4372906B2 true JP4372906B2 (ja) 2009-11-25

Family

ID=17189424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24920199A Expired - Fee Related JP4372906B2 (ja) 1999-09-02 1999-09-02 配線接続部形成方法

Country Status (1)

Country Link
JP (1) JP4372906B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541030B2 (ja) * 2004-05-25 2010-09-08 三菱電機株式会社 配線基板および配線基板の形成方法
JP4760621B2 (ja) * 2006-09-01 2011-08-31 セイコーエプソン株式会社 テープ回路基板の製造方法、及びテープ回路基板

Also Published As

Publication number Publication date
JP2001070865A (ja) 2001-03-21

Similar Documents

Publication Publication Date Title
US6150717A (en) Direct die contact (DDC) semiconductor package
US20080185711A1 (en) Semiconductor package substrate
WO2000007419A1 (fr) Procede de production d'un substrat souple
WO2010035509A1 (ja) リードフレーム基板の製造方法と半導体装置
JP4139533B2 (ja) 半導体装置とその製造方法
JP4352294B2 (ja) 半導体装置の製造方法
TWI473175B (zh) 半導體元件用基板之製造方法及半導體裝置
JP4372906B2 (ja) 配線接続部形成方法
US20060286716A1 (en) Flip-chip mounting electronic component and method for producing the same, circuit board and method for producing the same, method for producing package
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
JP2002076185A (ja) 回路基板装置及びその製造方法
JP4286965B2 (ja) 配線部材の製造方法
JP4249328B2 (ja) 配線部材の製造方法
JP4390930B2 (ja) 積層配線基板とその製造方法、及び半導体装置
JP4489221B2 (ja) 転写用配線部材およびその製造方法
JP3041290B1 (ja) テープ形チップサイズパッケージの製造方法
JP2001060754A (ja) 配線形成用転写部材とその製造方法、及び配線基板
JPH06204290A (ja) 回路基板の製造方法及び前記電気接続部材と電気的回路部品との接続方法
JP2003197812A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2000077565A (ja) 半導体装置および半導体装置の製造方法
KR100511965B1 (ko) 테이프기판의 주석도금방법
JP4043611B2 (ja) 配線基板の製造方法および配線基板
JP4270678B2 (ja) 配線形成方法および転写版
JPH10294549A (ja) プリント配線基板の製造方法及びプリント配線基板
JP2000151051A (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060621

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Effective date: 20090608

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090903

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120911

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20130911

LAPS Cancellation because of no payment of annual fees