TWI473175B - 半導體元件用基板之製造方法及半導體裝置 - Google Patents

半導體元件用基板之製造方法及半導體裝置 Download PDF

Info

Publication number
TWI473175B
TWI473175B TW99107433A TW99107433A TWI473175B TW I473175 B TWI473175 B TW I473175B TW 99107433 A TW99107433 A TW 99107433A TW 99107433 A TW99107433 A TW 99107433A TW I473175 B TWI473175 B TW I473175B
Authority
TW
Taiwan
Prior art keywords
substrate
resin layer
semiconductor device
metal plate
semiconductor element
Prior art date
Application number
TW99107433A
Other languages
English (en)
Other versions
TW201113956A (en
Inventor
Junko Toda
Susumu Maniwa
Yasuhiro Sakai
Takehito Tsukamoto
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of TW201113956A publication Critical patent/TW201113956A/zh
Application granted granted Critical
Publication of TWI473175B publication Critical patent/TWI473175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

半導體元件用基板之製造方法及半導體裝置
本發明係有關用於安裝半導體元件之半導體元件用基板。特別是引線框架狀基板之製造方法及使用它之半導體裝置。
晶圓製程中所製造之各種記憶體、CMOS、CPU等半導體元件具有電性連接用端子。該電性連接用端子之間距和裝設半導體元件之印刷基板側的連接部之間距，其規模(Scale)為數倍至數百倍程度之差異。因此，欲連接半導體元件和印刷基板時，使用被稱為「內插板(interpose)」之間距變換用之仲介用基板(半導體元件安裝用基板)。
在該內插板一方之面安裝半導體元件，在另一方之面或基板周邊形成與印刷基板之連接。內插板係於內部或表面具有金屬引線框架(lead frame)，藉由引線框架迂迴電性連接路徑，將進行與印刷基板連接的外部連接端子之間距擴張。
第2A圖至第2C圖係示意顯示習知技術之內插板的一例之使用QFN(Quad Flat Non-lead)式引線框架的內插板構造的圖。
如第2A圖所示，在以材質主要為鋁或銅任一者所製成的引線框架之中央部，設置搭載半導體元件16的引線框架之平坦部分15。在引線框架的外周部配設間距寬的引線17。引線17和半導體元件16的電性連接用端子之連接，係藉由使用金線等金屬線18之線接合法進行。如第2B圖所示，最終係以成型用樹脂19將全體成型而一體化。
此外，第2A圖和第2B圖中描述的保持材21係用於保持引線框架者，以成型用樹脂19成型後，如第2C圖所示予以除去。
但是，在第2A圖至第2C圖所示之內插板，電性連接係僅在半導體元件16的外周部和引線框架的外周部進行，因此有不適於端子數多的半導體元件之問題。
於半導體元件之端子數少的情形下，印刷基板和內插板之連接係於內插板的外周部之取出電極20裝設金屬接腳(metal pin)來進行。又，已知在半導體元件之端子數多的情形下，在內插板的外周部之外部連接端子將焊錫球配置成陣列狀之BGA(Ball Grid Array)。
於面積窄而端子數多的半導體元件，在配線層只有一層的內插板變換間距是困難的。因此經常採用將內插板之配線層多層化積層之手法。
面積窄而端子數多的半導體元件之連接端子，大多是形成為在半導體元件底面配置成陣列狀。因此，經常採用將內插板側之外部連接端子作成與半導體元件之連接端子同一陣列狀之配置，且在內插板和印刷基板之連接時使用微少的焊錫球之覆晶(flip-chip)方式。內插板內之配線係藉由從上部朝垂直方向利用鑽頭或雷射等穿孔，且在其孔內進行鍍金屬，進行上下層間之電性導通。在藉由該方式之內插板，外部連接端子之間距大約微細化至150~200μm程度，因此能增加連接端子數。
但是，接合之可靠性或安定性降低，不適於被要求高度可靠性之車載用途等。
如此作成之內插板係根據使用的材料或構造，可考慮數種：保持引線框架部分的部分之構造為陶瓷者，或如P-BGA(Plastic Ball Grid Array)、CSP(Chip Size Package)、或LGA(Land Drid Array)般基材為有機物者等，配合實際用途或要求規格而適當分別使用。
上述任一內插板皆對應半導體元件之小型化、多接腳化或高速化，在內插板側，亦發展與半導體元件的連接部分之間距微細化即精細間距化或對高速信號之適合化。考慮到微細化之進展，最近的內插板之端子部分之間距必須有大約80~100μm。
然而，兼具導通部和支持構件之任務的引線框架，其代表例為藉由將薄金屬板蝕刻加工所形成。為了安定之蝕刻處理和其後之加工製程中適當的操作，金屬板之厚度較佳為大約120μm程度。且為了獲得線接合時有充分之接合強度，必須有某種程度之金屬層厚度和墊面積。
考慮到上述條件，引線框架用的金屬板厚度最低須有大約100~120μm程度。
又，於該情形下，從金屬板兩側進行蝕刻加工，至引線間距為120μm程度、引線線寬達60μm程度之微細化為界限。
再者，其他問題有，在內插板製造製程中，如第2C圖所示，有廢棄保持材之必要性，從材料費或加工費之觀點評價此點，可說是一種浪費，結果可想見會造成較高成本。關於此點，再用第2A圖至第2C圖說明。
引線框架係貼附在由聚醯亞胺膠帶所構成的保持材21，以固定用樹脂或固定用膠帶22將半導體元件16固定於引線框架之平坦部分15。
然後，進行線接合，利用移轉成型法(transfer mold method)將複數晶片亦即半導體元件16以成型用樹脂19一次成型。
然後施行外裝加工，且將內插板裁斷成1個1個。
在使引線框架的背面成為與印刷基板之連接面的情況，成型時成型用樹脂19繞入引線框架背面的連接端子面，使其不附着於端子為不可欠缺之事。因此，內插板製造製程中，必須有保持材21。
但是，最後不需要保持材21，因此成型加工後，必須取下保持材21予以廢棄而事關成本提高。
解決該等問題，即能形成超精細間距之配線亦即間距極小之配線，而能進行安定之線接合加工，而且，作為提供經濟性亦優異之類的半導體元件用基板之手法，例如專利文獻1記載有將預成型用樹脂作為配線之支持體的構造之引線框架狀半導體元件用基板。
關於專利文獻1記載的引線框架狀半導體元件用基板之製造方法如下述。
例如分別在銅製金屬板之第1面形成連接用柱形成用阻劑圖案，且在第2面形成配線圖案形成用阻劑圖案，從第1面上方將金屬板蝕刻至所期望的厚度之後，在第1面塗布預成型用樹脂，形成預成型層，然後從第2面進行蝕刻，形成配線，最後剝離兩面的阻劑。
如此地製造之引線框架狀半導體元件用基板，係即使金屬厚度薄至可精細蝕刻(fine etching)的程度，仍因使預成型用樹脂成為支持體，所以能進行安定之蝕刻。又，由於超音波能量之擴散小，因此線接合性亦優異。再者，由於不使用聚醯亞胺膠帶等保持材，因此亦可刪減其耗費之成本。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開平10-223828號公報
但是，專利文獻1之技術亦能看出問題點。亦即，專利文獻1之技術係藉由澆注法(potting method)來將液狀預成型用樹脂塗布於已將金屬板蝕刻至厚度方向的途中之面，但其係於技術上有困難。亦即，塗布之膜厚度為了對引線框架賦予必要之剛性而必須有充分程度，而且連接用柱之底面必須完全地露出。
作為如此之用於控制厚度而進行塗布之具體對策，例如可考慮使用注入器等從塗布面底部的一點流入樹脂，等待其潤濕擴展至塗布面全體之手法。但是，預成型用樹脂具有某種程度的黏性，因此為了讓預成型用樹脂潤濕擴展至塗布面全體，需要相當長的時間，其在生產性上會成為問題。
又，預成型用樹脂因為其表面張力的作用而有成為球狀，停留在窄範圍的情形，於該情形下，注入之預成型用樹脂即使少量，仍擔心發生高度變高的不良品，或因塗布成連接用柱(connecting post)的高度以上而引起的不良情形。
又，亦可考慮使用分配器等裝置，在塗布面底部設置複數個注入部位來進行的對策案，但考量到畢竟預成型用樹脂的黏性高，因此在預成型用樹脂從某注入部位移動到其他部位之期間，該預成型用樹脂會拉絲，而易發生絲附着在連接用柱底面之不良，或因為預成型用樹脂在塗布面移動而易發生含有氣泡之不良。
鑑於前述習知技術抱持的問題點，本發明係提供一種半導體元件用基板之製造方法和半導體裝置，該半導體元件用基板係於使用液狀樹脂之附有預成型之引線框架狀的半導體元件用基板的製造過程中，能容易地將預成型用樹脂設置成適當之厚度。
本發明之第1態樣係一種半導體元件用基板之製造方法，其係包含遮罩製程、成型製程、配線圖案形成製程之半導體元件用基板之製造方法，前述遮罩製程係包含：在金屬板之第1面設置第1感光性樹脂層；在前述金屬板之與前述第1面不同的第2面設置第2感光性樹脂層；藉由對前述第1感光性樹脂層配合第1圖案而選擇性地進行曝光，將前述第1感光性樹脂層顯影，來在前述金屬板之前述第1面，形成由經前述顯影之前述第1感光性樹脂層所構成之連接用柱形成用的第1蝕刻用遮罩；及藉由對前述第2感光性樹脂層配合第2圖案而選擇性地進行曝光，將前述第2感光性樹脂層顯影，來在前述金屬板之前述第2面，形成由經前述顯影之前述第2感光性樹脂層所構成之配線圖案形成用的第2蝕刻用遮罩；前述成型製程係包含：在前述遮罩製程之後，自前述第1面側至前述金屬板的中途進行前述金屬板之前述第1面之蝕刻，形成前述連接用柱；將預成型用的液狀樹脂塗布在經前述蝕刻之前述金屬板之前述第1面；及使前述經塗布之預成型用的液狀樹脂硬化而形成預成型樹脂層；前述配線圖案形成製程係包含自前述第2面側進行前述金屬板的前述第2面蝕刻，形成配線圖案。
本發明之第2態樣係如本發明之第1態樣之半導體元件用基板之製造方法，其中在真空處理室內(vacuum chamber)進行前述預成型用的液狀樹脂之塗布。
本發明之第3態樣係如本發明之第1態樣或本發明之第2態樣之任一態樣之半導體元件用基板之製造方法，其中使塗布前述預成型用的液狀樹脂之厚度不高於前述連接用柱之高度。
本發明之第4態樣係如本發明之第1態樣或本發明之第2態樣之任一態樣半導體元件用基板之製造方法，其中在前述成型製程、及前述配線圖案形成製程結束後，將前述第1及第2蝕刻用遮罩剝離。
本發明之第5態樣係如本發明之第3態樣之半導體元件用基板之製造方法，其中在前述成型製程、及前述配線圖案形成製程結束後，將前述第1及第2蝕刻用遮罩剝離。
本發明之第6態樣係一種半導體元件用基板，其包含：具有第1面及不同於前述第1面之第2面的金屬板；被配置在前述金屬板之前述第1面的連接用柱；被配置在前述金屬板的前述第2面的配線圖案；及在前述第1面的不存在有前述連接用柱之部分填充有預成型用樹脂之預成型樹脂層。
本發明之第7態樣係一種半導體基板，其特徵為：在如本發明之第6態樣之半導體元件用基板安裝半導體元件，將前述半導體元件用基板和前述半導體元件以線接合而電性地連接。
本發明之第8態樣係如本發明之第6態樣之半導體元件用基板，其中前述預成型樹脂層之高度不高於前述連接用柱之高度。
本發明之第9態樣係如本發明之第7態樣之半導體基板，其中前述預成型樹脂層之高度不高於前述連接用柱之高度。
藉由本發明，在製造附有預成型之引線框架狀基板時，能使其不含氣泡而且能簡便地使液狀預成型樹脂之高度不高於連接用柱。
預成型樹脂之該高度，作為引線框架狀基板的支持體，呈現具有充分的剛性且連接用柱容易露出之優點。因此，具有充分的機械強度而且進行電性連接時能獲得高可靠性和高接合強度。
以下，作為本發明之引線框架狀基板的製造方法之一實施例，舉出以LGA型半導體元件用基板為對象，一面參照第1A圖至第1H圖，一面說明。
[實施例]
經製造之各個單位之LGA尺寸為邊長10mm之方形，具有168接腳(pin)之俯視為陣列狀之外部連接部者。將該LGA排版(impose)於基板，經以下製造製程後進行切斷、裁斷，獲得各個LGA型引線框架狀基板。
首先，如第1A圖所示，準備寬度為150mm、厚度為150μm之長尺帶狀銅基板1。接著，如第1B圖所示，將銅基板1的兩面以輥塗機(roll coater)塗布感光性阻劑2(東京應化(股)製、OFPR4000)形成5μm厚度後，以90℃預烘烤。
接著，透過具有所期望的圖案之圖案曝光用光罩，從兩面進行圖案曝光，然後以1%氫氧化鈉溶液進行顯影處理後，進行水洗及後烘烤，如第1C圖所示獲得第1阻劑圖案3及第2阻劑圖案7。
此外，在銅基板1的一方之面側(搭載半導體元件10的面之相反側之面，本實施例中，以下記載為第1面側)，形成用於形成連接用柱5之第1阻劑圖案3。在銅基板1的另一方之面側(搭載半導體元件10的面，本實施例中，以下記載為第2面側)，形成用於形成配線圖案之第2阻劑圖案7。
此外，如第1H圖所示，半導體元件10係搭載在銅基板1的中央部之引線框架上面。關於本實施例之配線圖案，係於半導體元件10的外周附近之引線框架的外周上面形成有線接合用之墊(land)4。半導體元件10的外周和墊4係以金細線8連接。在引線框架的背面例如以俯視陣列狀配置有連接用柱5，用以將來自上部配線的電性訊號引導至背面。
又，必須使墊4之中的數個電性連接在連接用柱5。因此，為了將數個墊4、及各自所連接的配線圖案6之連接用柱5連接而從基板的外周向中心方向，形成為例如放射狀(未圖示)。
接著，將銅基板的第2面側以背薄片覆蓋保護後，使用氯化亞鐵從銅基材的第1面側進行第1次蝕刻處理，如第1D圖所示，使從第1面側的第1阻劑圖案3露出之銅基板1部位的厚度薄至30μm。
氯化亞鐵溶液的比重設為1.38、液溫50℃。第1次蝕刻時，在形成有連接用柱5形成用之第1阻劑圖案3的部位之銅基板1，不進行蝕刻處理。因此，在銅基板1的厚度方向能形成可與印刷基板外部連接之連接用柱5，其具有從第1次蝕刻處理所形成之蝕刻面至銅基板1下側面之高度且延伸。
此外，第1次蝕刻中，並非將進行蝕刻處理的部位之銅基板1以蝕刻處理完全地溶解除去者，而是在達到預定厚度之銅基板1的階段即結束蝕刻處理，將蝕刻處理進行到中途。
接著，如第1E圖所示，關於第1面，係藉由20%氫氧化鈉水溶液進行阻劑圖案3之剝離，剝離液溫度為100℃。
接著，如第1F圖所示，在第1次蝕刻所形成之第1面的下面，藉由澆注法塗布預成型用液狀樹脂。作為預成型用液狀樹脂，係使用液狀熱硬化性樹脂(信越化學股份有限公司製「SMC-376KF1」)。在經塗布之預成型用液狀樹脂上被覆彈性率低至5~0.01GPa之脫模薄膜14，在真空處理室內進行加壓加工，形成預成型樹脂層11。關於脫模薄膜14的厚度，係調整成將預成型用液狀樹脂填充至不覆蓋在連接用柱的底面之高度，設定為130μm。
上述加壓加工時，係使用真空加壓式層疊(laminate)裝置。加壓部的溫度為100℃，真空處理室內的真空度為0.2torr，以加壓時間為30秒，進行預成型用液狀樹脂之加壓加工。
如此地，在預成型用液狀樹脂上方，被覆彈性率低的脫模薄膜14進行真空加壓加工的方式，不僅使使用液狀樹脂的澆注法進行的加工較簡便，而且藉由調整預成型用液狀樹脂之塗布量，消除樹脂覆蓋在連接用柱5上之不良情形，能使連接用柱比樹脂面高，而能有效地與印刷基板安定地連接。
又，藉由在真空處理室內進行加壓加工的方式，具有消除在樹脂內產生空隙之效果，能抑制樹脂內的空洞(voide)之產生。
然後，在將液狀樹脂加壓加工後，以180℃進行60分鐘之加熱，作為後烘烤。在預成型樹脂之後烘烤後，取下脫模薄膜，除去第2面背薄片後，進行第2面蝕刻。作為蝕刻液係使用氯化亞鐵溶液，液之比重係設為1.32、液溫為50℃。蝕刻係以在第2面形成配線圖案6為目的，溶解除去從第2面上的第2阻劑圖案7露出之銅。接著，如第1G圖所示，進行第2面的第2阻劑圖案7及脫模薄膜14之剝離，獲得所期望的引線框架狀LGA。
接著，對露出的第1面之金屬面，施行藉由無電解鍍鎳/鈀/金形成法之表面處理，形成鍍覆層12。
其中，除了對引線框架形成鍍覆層12之外，亦可適用電解鍍覆法。但是，利用電解鍍覆法時，必須形成用以供給鍍覆電流之鍍覆電極，因此形成鍍覆電極的部分會使配線區域變得狹窄，所以亦擔心有容易使配線繞拉變得困難之缺點。
就此觀點而言，不需要供給用電極之無電解鍍鎳/鈀/金形成法，一般而言較佳。
本實施例中，在金屬面按照酸性脫脂、軟式蝕刻、酸洗浄、白金觸媒活性處理、鍍敷(plating)、無電解鍍白金、無電解鍍金的順序，形成鍍覆層12。
電鍍厚度係鎳為3μm、鈀為0.2μm、金為0.03μm。使用的鍍覆液係鎳為Emplate-NI(Meltex公司製)、鈀為PAUROBON-EP(Rohm and Haas公司製)、金為PAUROBON-IG(Rohm and Haas公司製)。
接著，以固定用接著劑或固定用膠帶13將半導體元件10接合、搭載在引線框架上。然後，使用金細線8將半導體元件10的電性連接用端子和配線圖案的線接合用墊4進行線接合。然後，以被覆引線框架和半導體元件10的方式進行成型。然後，對已排版的半導體基板進行裁斷，獲得各個半導體基板。
本實施例之半導體元件用基板之製造方法及半導體裝置，係於使用液狀樹脂之附有預成型的引線框架狀半導體元件用基板之製造過程中，能容易地將預成型樹脂設置成適當厚度者。
以上，已就本發明之適合的實施例加以說明並舉例證明，但該等終究只是發明之例示，不應考慮受其限定者，在不超出本發明之範圍內，可進行追加、刪除、取代及其他變更。亦即，本發明並非被前述實施例限定者，而是受申請專利範圍限定者。
[產業上之利用可能性]
根據本發明，在製造附有預成型之引線框架狀基板時，能使其不含氣泡，而且能簡便地使液狀預成型樹脂之高度不高於連接用柱。
預成型樹脂之該高度，作為引線框架型基板的支持體，呈現出具有充分的剛性且容易露出連接用柱之優點。因此，具有充分的機械強度而且進行電性連接時能獲得高度可靠性和高度接合強度。
1．．．銅基板
2．．．感光性阻劑
3．．．第1阻劑圖案
4．．．線接合用墊
5．．．連接用柱
6．．．配線圖案
7．．．第2阻劑圖案
8．．．金細線
10．．．半導體元件
11．．．預成型樹脂層
12．．．鍍覆層
13．．．固定用接著劑或固定用膠帶
14．．．脫模薄膜
15．．．引線框架之平坦部分
16．．．半導體元件
17．．．引線
18．．．金屬線
19．．．成型用樹脂
20．．．取出電極
21．．．保持材
22．．．固定用樹脂或固定用膠帶
第1A圖係示意地顯示關於本發明之實施例之引線框架狀半導體元件用基板的製造製程之說明圖。
第1B圖係示意地顯示關於本發明之實施例之引線框架狀半導體元件用基板的製造製程之說明圖。
第1C圖係示意地顯示關於本發明之實施例之引線框架狀半導體元件用基板的製造製程之說明圖。
第1D圖係示意地顯示關於本發明之實施例之引線框架狀半導體元件用基板的製造製程之說明圖。
第1E圖係示意地顯示關於本發明之實施例之引線框架狀半導體元件用基板的製造製程之說明圖。
第1F圖係示意地顯示關於本發明之實施例之引線框架狀半導體元件用基板的製造製程之說明圖。
第1G圖係示意地顯示關於本發明之實施例之引線框架狀半導體元件用基板的製造製程之說明圖。
第1H圖係示意地顯示關於本發明之實施例之引線框架狀半導體元件用基板的製造製程之說明圖。
第2A圖係示意地顯示使用習知技術的內插板之一例之QFN(Quad Flat Non-lead)式引線框架之內插板構造圖。
第2B圖係示意地顯示使用習知技術的內插板之一例之QFN(Quad Flat Non-lead)式引線框架之內插板構造圖。
第2C圖係示意地顯示使用習知技術的內插板之一例之QFN(Quad Flat Non-lead)式引線框架之內插板構造圖。
4．．．線接合用島部
5．．．連接用柱
6．．．配線圖案
8．．．金細線
10．．．半導體元件
12．．．半導體元件
13．．．固定用接著劑或固定用膠帶

Claims (4)

  1. 一種半導體元件用基板之製造方法，其係包含遮罩製程、成型製程、配線圖案形成製程之半導體元件用基板之製造方法，前述遮罩製程係包含：在金屬板之第1面設置第1感光性樹脂層；在前述金屬板之與前述第1面不同的第2面設置第2感光性樹脂層；藉由對前述第1感光性樹脂層配合第1圖案而選擇性地進行曝光，將前述第1感光性樹脂層顯影，來在前述金屬板之前述第1面，形成由經前述顯影之前述第1感光性樹脂層所構成之連接用柱形成用的第1蝕刻用遮罩；及藉由對前述第2感光性樹脂層配合第2圖案而選擇性地進行曝光，將前述第2感光性樹脂層顯影，來在前述金屬板之前述第2面，形成由經前述顯影之前述第2感光性樹脂層所構成之配線圖案形成用的第2蝕刻用遮罩；前述成型製程係包含：在前述遮罩製程之後，自前述第1面側至前述金屬板的中途進行前述金屬板之前述第1面之蝕刻，形成前述連接用柱；在真空處理室內，將預成型用的液狀樹脂塗布在經前述蝕刻之前述金屬板之前述第1面，從其上方透過彈性率低的脫模薄膜而使前述經塗布之預成型用的液狀樹脂加壓硬化而形成預成型樹脂層； 前述配線圖案形成製程係包含自前述第2面側進行前述金屬板的前述第2面之蝕刻，形成配線圖案。
  2. 如申請專利範圍第1項之半導體元件用基板之製造方法，其中使塗布前述預成型用的液狀樹脂之厚度不高於前述連接用柱之高度。
  3. 如申請專利範圍第1或2項之半導體元件用基板之製造方法，其中在前述成型製程、及前述配線圖案形成製程結束後，將前述第1及第2蝕刻用遮罩剝離。
  4. 一種半導體基板，其特徵為：在利用如申請專利範圍第1至3項中任一項之半導體元件用基板之製造方法所得到之半導體元件用基板安裝半導體元件，將前述半導體元件用基板和前述半導體元件以線接合(Wire bonding)而電性地連接。
TW99107433A 2009-03-17 2010-03-15 半導體元件用基板之製造方法及半導體裝置 TWI473175B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009064231A JP5672652B2 (ja) 2009-03-17 2009-03-17 半導体素子用基板の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
TW201113956A TW201113956A (en) 2011-04-16
TWI473175B true TWI473175B (zh) 2015-02-11

Family

ID=42739447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99107433A TWI473175B (zh) 2009-03-17 2010-03-15 半導體元件用基板之製造方法及半導體裝置

Country Status (7)

Country Link
US (1) US20120061809A1 (zh)
JP (1) JP5672652B2 (zh)
KR (1) KR101648602B1 (zh)
CN (1) CN102356462B (zh)
SG (1) SG174486A1 (zh)
TW (1) TWI473175B (zh)
WO (1) WO2010106779A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102747366A (zh) * 2012-06-26 2012-10-24 昆山世铭金属塑料制品有限公司 一种金属标牌的蚀刻方法
TWM539698U (zh) * 2016-12-29 2017-04-11 Chang Wah Technology Co Ltd 具改良式引腳的導線架預成形體
CN107507780B (zh) * 2017-08-09 2020-05-12 杰群电子科技（东莞）有限公司 一种半导体封装方法及半导体结构
KR20200087137A (ko) * 2017-11-16 2020-07-20 미츠비시 가스 가가쿠 가부시키가이샤 패터닝된 금속박 부착 적층체의 제조 방법 및 패터닝된 금속박 부착 적층체
US20210376563A1 (en) * 2020-05-26 2021-12-02 Excelitas Canada, Inc. Semiconductor Side Emitting Laser Leadframe Package and Method of Producing Same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022440A (ja) * 1996-05-01 1998-01-23 Toyo Seimitsu Kogyo Kk 半導体装置及びその製造方法
JP2001127228A (ja) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123985A (en) * 1986-09-02 1992-06-23 Patricia Evans Vacuum bagging apparatus and method including a thermoplastic elastomer film vacuum bag
IT1274181B (it) * 1994-05-18 1997-07-15 Amedeo Candore Laminazione di pellicole fotosensibili per formare una maschera di saldatura su schede di circuito stampato
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JP3642911B2 (ja) 1997-02-05 2005-04-27 大日本印刷株式会社 リードフレーム部材とその製造方法
JP3282988B2 (ja) * 1997-05-01 2002-05-20 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
JP4058182B2 (ja) * 1998-12-09 2008-03-05 アピックヤマダ株式会社 樹脂封止方法
JP3494586B2 (ja) * 1999-03-26 2004-02-09 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
JP2000299334A (ja) * 1999-04-14 2000-10-24 Apic Yamada Corp 樹脂封止装置
JP4077118B2 (ja) * 1999-06-25 2008-04-16 富士通株式会社 半導体装置の製造方法および半導体装置製造用金型
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
JP2001176902A (ja) * 1999-12-16 2001-06-29 Apic Yamada Corp 樹脂封止方法
JP3971541B2 (ja) * 1999-12-24 2007-09-05 富士通株式会社 半導体装置の製造方法及びこの方法に用いる分割金型
JP2001310348A (ja) * 2000-04-27 2001-11-06 Apic Yamada Corp リリースフィルム使用樹脂成形用モールド金型装置
JP2002026047A (ja) * 2000-07-04 2002-01-25 Apic Yamada Corp チップサイズパッケージの樹脂封止方法及び樹脂封止装置
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP5004410B2 (ja) * 2004-04-26 2012-08-22 Ｔｏｗａ株式会社 光素子の樹脂封止成形方法および樹脂封止成形装置
JP4443334B2 (ja) * 2004-07-16 2010-03-31 Ｔｏｗａ株式会社 半導体素子の樹脂封止成形方法
KR101048712B1 (ko) * 2005-06-24 2011-07-14 엘지디스플레이 주식회사 소프트 몰드를 이용한 미세패턴 형성방법
US7520052B2 (en) * 2005-06-27 2009-04-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US20070063393A1 (en) * 2005-09-22 2007-03-22 Nicolas Vernin Vacuum assisted resin transfer molding techniques with flow flooding chamber
JP2007227503A (ja) * 2006-02-22 2007-09-06 Sanyo Electric Co Ltd 板状体およびそれを用いた回路装置の製造方法
JP4668096B2 (ja) * 2006-03-09 2011-04-13 芝浦メカトロニクス株式会社 樹脂層形成装置及び樹脂層形成方法
JP2007251094A (ja) * 2006-03-20 2007-09-27 Towa Corp 半導体チップの樹脂封止成形装置
US20070243667A1 (en) * 2006-04-18 2007-10-18 Texas Instruments Incorporated POP Semiconductor Device Manufacturing Method
KR100857521B1 (ko) * 2006-06-13 2008-09-08 엘지디스플레이 주식회사 박막트랜지스터 제조용 몰드의 제조방법 및 그 제조장비
JP2008021904A (ja) * 2006-07-14 2008-01-31 Apic Yamada Corp コーティング装置及びコーティング方法
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
JP4857175B2 (ja) * 2007-04-26 2012-01-18 芝浦メカトロニクス株式会社 樹脂層形成方法及び樹脂層形成装置
JP2008293575A (ja) * 2007-05-23 2008-12-04 Shibaura Mechatronics Corp 樹脂層形成装置及び樹脂層形成方法
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
US8906743B2 (en) * 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022440A (ja) * 1996-05-01 1998-01-23 Toyo Seimitsu Kogyo Kk 半導体装置及びその製造方法
JP2001127228A (ja) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20110129446A (ko) 2011-12-01
SG174486A1 (en) 2011-11-28
KR101648602B1 (ko) 2016-08-16
WO2010106779A1 (ja) 2010-09-23
CN102356462B (zh) 2015-07-29
JP5672652B2 (ja) 2015-02-18
TW201113956A (en) 2011-04-16
JP2010219288A (ja) 2010-09-30
CN102356462A (zh) 2012-02-15
US20120061809A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
JP5526575B2 (ja) 半導体素子用基板の製造方法および半導体装置
TWI404188B (zh) 半導體元件用基板之製造方法及半導體裝置
KR101613828B1 (ko) 리드 프레임 기판의 제조 방법
TWI473175B (zh) 半導體元件用基板之製造方法及半導體裝置
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
JP2017130522A (ja) 樹脂付リードフレーム基板
JP6589577B2 (ja) 樹脂付リードフレーム基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees