JP6589577B2 - 樹脂付リードフレーム基板の製造方法 - Google Patents
樹脂付リードフレーム基板の製造方法 Download PDFInfo
- Publication number
- JP6589577B2 JP6589577B2 JP2015220568A JP2015220568A JP6589577B2 JP 6589577 B2 JP6589577 B2 JP 6589577B2 JP 2015220568 A JP2015220568 A JP 2015220568A JP 2015220568 A JP2015220568 A JP 2015220568A JP 6589577 B2 JP6589577 B2 JP 6589577B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- lead
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
プリント基板とインターポーザーとの接続は、端子数が少ない場合には、インターポーザーの外延部の取り出し電極15に、金属ピンを装着して行われる。また、端子数が多い場合には、半田ボールを外周部分の外部接続端子にアレイ状に配置(Ball Grid Array)する。プリント基板側の接続ピッチは500μm程度と広く、半田量も多いので、Ball Grid Arrayは、安定した高信頼性の接続が可能である。
以下、本発明に係る樹脂付リードフレーム型基板の製造方法を、QFN(Quad Flat Non−leaded)タイプのリードフレームを実施例1として、図5、6を用いて説明する。図5、6には、本発明に係る樹脂付リードフレーム基板の製造工程を、模式的に説明する図を示す。作製した個々のQFNは、10mm角の大きさで、平面視でアレイ状の64ピンの外部接続端子を持つもので、基板に多面づけして以下の製造工程を経た後に切断、断裁を行い、個々のLGAタイプの樹脂付リードフレーム基板を得た。なお、図においては、ピン数は省略して少なく表記している。
以上をもって、バリ取り加工を終了した。
すなわち、金属面に酸性脱脂、ソフトエッチング、酸洗浄、パラジウム触媒活性処理、プレディップ、無電解ニッケルメッキ、無電解パラジウムメッキ、無電解金メッキにより、メッキ層10を形成した。メッキ厚さはニッケルが3μm、パラジウムが0.2μm、金が0.03μmとした。使用したメッキ液は、ニッケルがエンプレートNI(メルテックス社製)、パラジウムがパウロボンドEP(ロームアンドハース社製)、金がパウロボンドIG(ロームアンドハース社製)である。以上をもって、所望の樹脂付リードフレーム基板を得た。得られた樹脂付リードフレーム基板を図6の(g)に示す。断面図における金属面、メッキ層、樹脂面の位置関係について、図2に示す。
以上の方法によって、樹脂付リードフレーム基板を得た。
各リードフレームの露出した金属面に対し、メッキを施す際に、まずメテック株式会社製の粗化ニッケルメッキ液を用いて、ニッケルメッキ層を3μmの厚さにて形成した。これは、表面粗度がRz(十点表面粗さ)にて1.5μmになるように意図したものである。その上のパラジウムメッキ、金メッキについては、実施例1と同様に行った。
それ以外の点については、実施例1と全く同じ方法にて、樹脂付リードフレーム基板を得た。
充填樹脂のバリを除去する工程において、最後の粗化処理を行わず、代わりに純水を用いた水洗を施した。液温は室温(25℃程度)とし、処理時間は3分とした。それ以外は、実施例と全く同じ方法にて、樹脂付リードフレーム基板を得た。表面粗度Rz(十点表面粗さ)は0.5μmだった。
<樹脂封止後の半導体パッケージの信頼性>
まず、実施例1、実施例2、比較例1の各樹脂付リードフレーム基板に、試験的にワイヤボンディング加工を施した。素子は実装せず、ファーストボンドを樹脂付リードフレーム基板中のダイパッドにうち、セカンドボンドは樹脂付リードフレーム基板中の電極パッドに打った。ボンディング装置は、新川社製「UTC−470」を用いて、金ワイヤの直径は25μmとした。ファーストボンド、セカンドボンドともに、ボンディング温度は180℃とし、ボンディング荷重は130gf、超音波ユニットの出力は100mW、時間は60msとした。
1枚の樹脂付リードフレーム基板に対して、ボンディングは、なるべく場所が偏らないようにして、100点にて行った。
2 感光性レジスト
3 レジストパターン
4 リード
5 電極パッド
6 フィラー
7 ダイパッド
8 ダイパッド裏面
9 絶縁樹脂
10 メッキ層
11 半導体素子
12 半田バンプ
13 メタルワイヤー
14 保持材
15 取り出し電極
16 固定用樹脂
17 封止樹脂
18 リードフレーム裏面
19 吊りリード
20 タイバー
21 上金型
22 下金型
23 溶融した絶縁樹脂
24 樹脂バリ
25 エッチングしない部分(黒)
26 フルエッチングする部分(白)
27 ハーフエッチングする部分(ハッチング)
28 ワイヤボンディング部
29 ニッケルメッキ層
30 パラジウムメッキ層
31 金メッキ層
Claims (1)
- 金属平板を厚み方向に、一部もしくは全てを除去して、素子を搭載するダイパッド及び前記素子と電気的導通をとるリードを含む所定の配線パターンを形成することによって得られるリードフレームと、前記リードフレームの金属を除去した部分を埋める絶縁樹脂とを含む樹脂付リードフレーム基板の製造方法であって、
前記金属平板を厚み方向に、一部もしくは全てを除去して、前記リードフレームを形成する工程と、
トランスファーモールド工法により前記リードフレームの前記金属平板を除去した部分に前記絶縁樹脂を充填する工程と、
前記絶縁樹脂を充填する工程の後、薬液により前記絶縁樹脂から露出する前記リードフレームの少なくとも前記リードを対象として粗化処理を行う工程と、
前記粗化処理を行う工程の後に、前記リードフレームの前記粗化処理を行った箇所にメッキ層を形成する工程とを含む、樹脂付リードフレーム基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015220568A JP6589577B2 (ja) | 2015-11-10 | 2015-11-10 | 樹脂付リードフレーム基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015220568A JP6589577B2 (ja) | 2015-11-10 | 2015-11-10 | 樹脂付リードフレーム基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017092247A JP2017092247A (ja) | 2017-05-25 |
JP6589577B2 true JP6589577B2 (ja) | 2019-10-16 |
Family
ID=58768508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015220568A Active JP6589577B2 (ja) | 2015-11-10 | 2015-11-10 | 樹脂付リードフレーム基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6589577B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315511A (ja) * | 1991-12-25 | 1993-11-26 | Nikko Kinzoku Kk | リードフレーム材およびその製造方法 |
JP3027107B2 (ja) * | 1995-04-14 | 2000-03-27 | モトローラ株式会社 | リードフレーム |
JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP5493323B2 (ja) * | 2008-09-30 | 2014-05-14 | 凸版印刷株式会社 | リードフレーム型基板の製造方法 |
KR20100103015A (ko) * | 2009-03-12 | 2010-09-27 | 엘지이노텍 주식회사 | 리드 프레임 및 그 제조방법 |
JP5571364B2 (ja) * | 2009-11-27 | 2014-08-13 | 日立化成株式会社 | 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ |
JP6050975B2 (ja) * | 2012-03-27 | 2016-12-21 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
-
2015
- 2015-11-10 JP JP2015220568A patent/JP6589577B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017092247A (ja) | 2017-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102362345B (zh) | 半导体元件基板及其制造方法、半导体器件 | |
KR101615789B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
TWI479626B (zh) | 導線架基板及其製造方法以及半導體裝置 | |
KR101609016B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
KR101609405B1 (ko) | 리드 프레임 기판 및 그 제조 방법 | |
US8703598B2 (en) | Manufacturing method of lead frame substrate | |
TWI502711B (zh) | 導線架基板及其製造方法與半導體裝置 | |
KR101648602B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
JP6589577B2 (ja) | 樹脂付リードフレーム基板の製造方法 | |
JP2017130522A (ja) | 樹脂付リードフレーム基板 | |
JP2015109295A (ja) | リードフレーム型基板およびリードフレーム型基板の製造方法 | |
JP2016122713A (ja) | リードフレーム基板およびその製造方法 | |
JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
WO2015198533A1 (ja) | 樹脂付リードフレーム基板及びその製造方法 | |
KR101047874B1 (ko) | 리드프레임 및 반도체 패키지 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6589577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |