JP3027107B2 - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP3027107B2 JP3027107B2 JP11356795A JP11356795A JP3027107B2 JP 3027107 B2 JP3027107 B2 JP 3027107B2 JP 11356795 A JP11356795 A JP 11356795A JP 11356795 A JP11356795 A JP 11356795A JP 3027107 B2 JP3027107 B2 JP 3027107B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- surface roughness
- center line
- roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば、表面実装型の
半導体装置等に用いられるリードフレームに関する。
半導体装置等に用いられるリードフレームに関する。
【０００２】
【従来の技術】従来、例えば、ＬＳＩ（Large Scale In
tegrated circuit）等の半導体装置の一般的な製造工程
は、図３に示すように、まず、シリコンウエハ上に形成
された複数のチップ（以下、ダイという）をソーイング
工程によりそれぞれ分離して複数のダイを得る（同図
（ａ）参照）。
tegrated circuit）等の半導体装置の一般的な製造工程
は、図３に示すように、まず、シリコンウエハ上に形成
された複数のチップ（以下、ダイという）をソーイング
工程によりそれぞれ分離して複数のダイを得る（同図
（ａ）参照）。
【０００３】次に、分離された各ダイをアイランド上に
銀ペースト等によりボンディングして加熱，紫外線等で
キュアを行った後に（同図（ｂ）参照）、リードフレー
ムとダイとをワイヤにより接続するワイヤボンディング
加工を行い（同図（ｃ）参照）、ワイヤボンディング加
工の終了したものを、例えば、エポキシ樹脂等のプラス
チック封止材によりモールディングしてキュアを行うこ
とにより製造される（同図（ｄ）参照）。
銀ペースト等によりボンディングして加熱，紫外線等で
キュアを行った後に（同図（ｂ）参照）、リードフレー
ムとダイとをワイヤにより接続するワイヤボンディング
加工を行い（同図（ｃ）参照）、ワイヤボンディング加
工の終了したものを、例えば、エポキシ樹脂等のプラス
チック封止材によりモールディングしてキュアを行うこ
とにより製造される（同図（ｄ）参照）。
【０００４】そして、上記リードフレーム材は、通常、
圧延されれた銅や鉄系の材料により作製されている。こ
のリードフレームには、ワイヤボンディングを良好に行
うためのメッキ処理を行うが、メッキ性を良好とするた
め、表面粗さが中心線平均粗さＲａがほぼ０．３８未満
となっている。
圧延されれた銅や鉄系の材料により作製されている。こ
のリードフレームには、ワイヤボンディングを良好に行
うためのメッキ処理を行うが、メッキ性を良好とするた
め、表面粗さが中心線平均粗さＲａがほぼ０．３８未満
となっている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
リードフレームにあっては、メッキ性を良好なものとす
るために表面粗さを中心線平均粗さＲａが０．３８未満
と、滑らかに仕上げられていたため、以下に述べるよう
な問題点があった。
リードフレームにあっては、メッキ性を良好なものとす
るために表面粗さを中心線平均粗さＲａが０．３８未満
と、滑らかに仕上げられていたため、以下に述べるよう
な問題点があった。
【０００６】すなわち、リードフレームの表面粗さが小
さいと、モールディング時のプラスチック封止材との密
着性が悪化するため、例えば、エポキシ樹脂とリードフ
レームとの間に微小な隙間が生じることがある。エポキ
シ樹脂は吸湿性があるため、フィックの拡散法則に基づ
いて実装前の保管期間中に大気から少しずつ水分を吸収
する。そして、この吸収された水分は、前述の隙間や結
露のようにしてアイランドとダイとの間に溜まる。
さいと、モールディング時のプラスチック封止材との密
着性が悪化するため、例えば、エポキシ樹脂とリードフ
レームとの間に微小な隙間が生じることがある。エポキ
シ樹脂は吸湿性があるため、フィックの拡散法則に基づ
いて実装前の保管期間中に大気から少しずつ水分を吸収
する。そして、この吸収された水分は、前述の隙間や結
露のようにしてアイランドとダイとの間に溜まる。
【０００７】このような状態の半導体装置をプリント配
線基板に実装してハンダ付け（特に、ＩＲリフローによ
るハンダ付け）を行うと、半導体装置全体が加熱される
ため、半導体装置内の水分が気化して水蒸気爆発を起こ
し、ひどい場合にはパッケージに亀裂（パッケージクラ
ック）が生じるといった問題点があった。この現象は、
水蒸気爆発の応力に対し、封止材であるエポキシ樹脂と
リードフレームとの接着性が不足しているために起こる
と考えられている。
線基板に実装してハンダ付け（特に、ＩＲリフローによ
るハンダ付け）を行うと、半導体装置全体が加熱される
ため、半導体装置内の水分が気化して水蒸気爆発を起こ
し、ひどい場合にはパッケージに亀裂（パッケージクラ
ック）が生じるといった問題点があった。この現象は、
水蒸気爆発の応力に対し、封止材であるエポキシ樹脂と
リードフレームとの接着性が不足しているために起こる
と考えられている。
【０００８】そこで、上記問題点に対する一対策とし
て、従来、多用されていた銅や鉄系材料の代わりに、電
解処理によって作製された多層用リードフレーム材用の
材料を用いることが考えられるが、このような材料を単
層用のリードフレームに用いることは、技術的にもコス
ト的にも困難である。
て、従来、多用されていた銅や鉄系材料の代わりに、電
解処理によって作製された多層用リードフレーム材用の
材料を用いることが考えられるが、このような材料を単
層用のリードフレームに用いることは、技術的にもコス
ト的にも困難である。
【０００９】また、リードフレームの表面粗さをワイヤ
ボンディングを行わない一方面だけ粗くすることも考え
られるが、この場合、リードフレームの表面と裏面とで
粗さが変わってしまうため、モールドされた半導体装置
に応力が加わった際、滑らかな面だけに応力が集中して
しまうという問題が生じる。
ボンディングを行わない一方面だけ粗くすることも考え
られるが、この場合、リードフレームの表面と裏面とで
粗さが変わってしまうため、モールドされた半導体装置
に応力が加わった際、滑らかな面だけに応力が集中して
しまうという問題が生じる。
【００１０】本発明の課題は、上記問題点を解消し、モ
ールド材との密着性を高め、水蒸気爆発によるパッケー
ジクラックの発生を抑えたリードフレームを提供するこ
とにある。
ールド材との密着性を高め、水蒸気爆発によるパッケー
ジクラックの発生を抑えたリードフレームを提供するこ
とにある。
【００１１】
【課題を解決するための手段】上記課題を解決する発明
の構成は、リードフレームの一方面及び他方面における
表面粗さを中心線平均粗さＲａで０．６〜０．７μｍと
したことを特徴とする。
の構成は、リードフレームの一方面及び他方面における
表面粗さを中心線平均粗さＲａで０．６〜０．７μｍと
したことを特徴とする。
【００１２】なお、表面粗さの種類には、全平均値を求
めて得られる中心線平均粗さＲａと、最大値及び最小値
の差を求めて得られる最大高さＲｍａｘと、最大値５点
及び最小値５点の差の平均値を求めて得られる十点平均
粗さＲｚとがある。そして、本発明における中心線平均
粗さＲａの値は、十点平均粗さＲｚの値のほぼ１／４と
しておよその値を求めることができる。
めて得られる中心線平均粗さＲａと、最大値及び最小値
の差を求めて得られる最大高さＲｍａｘと、最大値５点
及び最小値５点の差の平均値を求めて得られる十点平均
粗さＲｚとがある。そして、本発明における中心線平均
粗さＲａの値は、十点平均粗さＲｚの値のほぼ１／４と
しておよその値を求めることができる。
【００１３】
【実施例】以下、本発明の好適な一実施例を図面を参照
して説明する。図１は、本発明のリードフレーム１を適
用した半導体装置１０の要部断面図である。図１におい
て、リードフレーム１は、アイランド２上にボンディン
グされた、例えば、ＬＳＩ素子等を搭載するダイ３とボ
ンディングワイヤ４を介して接続される。そして、周囲
環境から物理的，化学的に保護するために、エポキシ樹
脂等の封止材５によりモールドされて半導体装置１０が
形成される。リードフレーム１の材料には、物理的性
質、機械的性質、加工性、材料コスト等の様々な観点か
ら銅合金を用い、一方面及び他方面の表面粗さは、共に
中心線平均粗さＲａで０．６〜０．７μｍとなるように
粗面加工されている。表面粗さは、銅合金を圧延する工
程で粗面ローラを用いることで制御されており、両面の
中心線平均粗さＲａが０．６〜０．７μｍとなっている
ため、メッキ性が低下することなく、封止材５との密着
性を高めることができる。
して説明する。図１は、本発明のリードフレーム１を適
用した半導体装置１０の要部断面図である。図１におい
て、リードフレーム１は、アイランド２上にボンディン
グされた、例えば、ＬＳＩ素子等を搭載するダイ３とボ
ンディングワイヤ４を介して接続される。そして、周囲
環境から物理的，化学的に保護するために、エポキシ樹
脂等の封止材５によりモールドされて半導体装置１０が
形成される。リードフレーム１の材料には、物理的性
質、機械的性質、加工性、材料コスト等の様々な観点か
ら銅合金を用い、一方面及び他方面の表面粗さは、共に
中心線平均粗さＲａで０．６〜０．７μｍとなるように
粗面加工されている。表面粗さは、銅合金を圧延する工
程で粗面ローラを用いることで制御されており、両面の
中心線平均粗さＲａが０．６〜０．７μｍとなっている
ため、メッキ性が低下することなく、封止材５との密着
性を高めることができる。
【００１４】（実施及び比較例） 図２は、リードフレーム１の表面粗さと密着性及び耐湿
信頼性との関係を示す実験例である。なお、本実施例で
のダイサイズは９μｍ2 、アイランドサイズは１０μｍ
2 となっており、銀ペーストによりアイランド上にダイ
をボンディングしている。
信頼性との関係を示す実験例である。なお、本実施例で
のダイサイズは９μｍ2 、アイランドサイズは１０μｍ
2 となっており、銀ペーストによりアイランド上にダイ
をボンディングしている。
【００１５】そして、銅合金としては、ＥＦＴＥＣ（古
河電工( 株) 製）を用い、、圧延工で種々の表面粗さ
（Ｒａが０．１μｍ〜１．５μｍまでの０．１μｍステ
ップで１５段階）のサンプルを作製し、高温（本実施例
では８５℃に設定）・高湿（本実施例では湿度８５％に
設定）の環境で５日間リフローを行った場合でも問題の
なかったサンプルを◎、高温・高湿の環境で３日間リフ
ローを行った場合に問題のなかったサンプルを○、低温
（本実施例では３０℃に設定）・高湿の環境で３日間リ
フローを行った場合に問題のなかったサンプルを△、低
温・高湿の環境で３日間リフローを行った場合に問題の
あったサンプルを×として表している。ここで、問題が
ある／なしは、目視によりパッケージ外部にクラック等
が発見されるか否か、また、超音波探査によりパッケー
ジ内部にクラックやアイランド及び樹脂間に剥離が生じ
ているか否かにより判断している。
河電工( 株) 製）を用い、、圧延工で種々の表面粗さ
（Ｒａが０．１μｍ〜１．５μｍまでの０．１μｍステ
ップで１５段階）のサンプルを作製し、高温（本実施例
では８５℃に設定）・高湿（本実施例では湿度８５％に
設定）の環境で５日間リフローを行った場合でも問題の
なかったサンプルを◎、高温・高湿の環境で３日間リフ
ローを行った場合に問題のなかったサンプルを○、低温
（本実施例では３０℃に設定）・高湿の環境で３日間リ
フローを行った場合に問題のなかったサンプルを△、低
温・高湿の環境で３日間リフローを行った場合に問題の
あったサンプルを×として表している。ここで、問題が
ある／なしは、目視によりパッケージ外部にクラック等
が発見されるか否か、また、超音波探査によりパッケー
ジ内部にクラックやアイランド及び樹脂間に剥離が生じ
ているか否かにより判断している。
【００１６】図２に示すように、密着性については表面
粗さＲａが０．５〜０．８μｍ及び１．０μｍで◎、
０．４〜１．２μｍで○、それ以外では△または×とな
っている。また、耐湿性については表面粗さＲａが０．
６〜０．７μｍで◎、０．４〜１．２μｍで○、それ以
外では△または×となっている。
粗さＲａが０．５〜０．８μｍ及び１．０μｍで◎、
０．４〜１．２μｍで○、それ以外では△または×とな
っている。また、耐湿性については表面粗さＲａが０．
６〜０．７μｍで◎、０．４〜１．２μｍで○、それ以
外では△または×となっている。
【００１７】以上の結果から、中心線平均粗さＲａで
０．４〜１．２μｍ、好ましくは、０．１μｍのマージ
ンをとって０．５〜１．１μｍの範囲では密着性及び耐
湿性に優れた特性を有しており、特にＲａが０．６〜
０．７μｍでは優れていることがわかる。
０．４〜１．２μｍ、好ましくは、０．１μｍのマージ
ンをとって０．５〜１．１μｍの範囲では密着性及び耐
湿性に優れた特性を有しており、特にＲａが０．６〜
０．７μｍでは優れていることがわかる。
【００１８】なお、本実施例では、リードフレーム材及
びアイランド部分に圧延銅を用いて単層フレーム（１枚
の位置を打ち抜いてアイランド部分及び外部リードを形
成したフレーム）を構成しているが、電解銅を用いて単
層フレームを構成してもよく、この場合には、例えば、
外部リードに補強材を組み合わせ、プリント基板への装
着時に強度的に支障がないようにすればよい。
びアイランド部分に圧延銅を用いて単層フレーム（１枚
の位置を打ち抜いてアイランド部分及び外部リードを形
成したフレーム）を構成しているが、電解銅を用いて単
層フレームを構成してもよく、この場合には、例えば、
外部リードに補強材を組み合わせ、プリント基板への装
着時に強度的に支障がないようにすればよい。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
によれば、リードフレームの一方面及び他方面における
表面粗さを中心線平均粗さＲａで０．６〜０．７μｍと
することで、封止材との密着性を高めることができ、水
蒸気爆発によるパッケージクラックの発生を抑えること
ができる。また外部からの応力に対しても均一な特性を
有し、熱応力により生じる剥離を防止することができ
る。
によれば、リードフレームの一方面及び他方面における
表面粗さを中心線平均粗さＲａで０．６〜０．７μｍと
することで、封止材との密着性を高めることができ、水
蒸気爆発によるパッケージクラックの発生を抑えること
ができる。また外部からの応力に対しても均一な特性を
有し、熱応力により生じる剥離を防止することができ
る。
【００２０】したがって、特殊な材料を用いることなく
リードフレームを製造することができるので、従来と同
等の製造コストでより高品質の半導体装置を得ることが
できる。
リードフレームを製造することができるので、従来と同
等の製造コストでより高品質の半導体装置を得ることが
できる。
【図１】本発明のリードフレームを適用した半導体装置
の要部断面図。
の要部断面図。
【図２】リードフレームの表面粗さと密着性及び耐湿信
頼性との関係を示す実験例。
頼性との関係を示す実験例。
【図３】半導体装置の一般的な製造工程を示す図。
１ リードフレーム ２ アイランド ３ ダイ ４ ボンディングワイヤ ５ 封止材 １０ 半導体装置
Claims (1)
- 【請求項１】プラスチックモールドされたダイと接続し
てなるリードフレームにおいて、 リードフレームの一方面及び他方面における表面粗さを
中心線平均粗さＲａで０．６〜０．７μｍとしてなるこ
とを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11356795A JP3027107B2 (ja) | 1995-04-14 | 1995-04-14 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11356795A JP3027107B2 (ja) | 1995-04-14 | 1995-04-14 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288447A JPH08288447A (ja) | 1996-11-01 |
| JP3027107B2 true JP3027107B2 (ja) | 2000-03-27 |
Family
ID=14615534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11356795A Expired - Fee Related JP3027107B2 (ja) | 1995-04-14 | 1995-04-14 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3027107B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088211A (ja) * | 2005-09-22 | 2007-04-05 | Toppan Printing Co Ltd | リードフレーム及びその製造方法 |
| JP4737138B2 (ja) * | 2007-05-14 | 2011-07-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP6589577B2 (ja) * | 2015-11-10 | 2019-10-16 | 凸版印刷株式会社 | 樹脂付リードフレーム基板の製造方法 |
-
1995
- 1995-04-14 JP JP11356795A patent/JP3027107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288447A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710633B2 (ja) | 半導体集積回路装置 | |
| US8039317B2 (en) | Aluminum leadframes for semiconductor QFN/SON devices | |
| JPH0239865B2 (ja) | ||
| JP2006303492A (ja) | 半導体パッケージ用のリードフレーム | |
| JP2006310397A (ja) | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 | |
| JP2006222406A (ja) | 半導体装置 | |
| CN101013683A (zh) | 半导体集成电路器件 | |
| JP2929433B2 (ja) | 半導体パッケージの鋳ばり取り方法 | |
| JP3027107B2 (ja) | リードフレーム | |
| JP2637715B2 (ja) | 半導体リードフレームの製造方法およびそれを利用した半導体チップパッケージの製造方法 | |
| JP4591362B2 (ja) | 電子装置の製造方法 | |
| JP2000068303A (ja) | 半導体装置の製造方法 | |
| JP2001148447A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4728606B2 (ja) | 電子装置 | |
| JP7419474B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20070205493A1 (en) | Semiconductor package structure and method for manufacturing the same | |
| US20230096480A1 (en) | Anti-whisker counter measure using a method for multiple layer plating of a lead frame | |
| JP3080892B2 (ja) | 銅リードフレームを用いた信頼性の高い薄型プラスチック半導体パッケージ | |
| JP2008218472A (ja) | 半導体装置 | |
| JPH07135203A (ja) | 半導体装置 | |
| JP2003110078A (ja) | 樹脂封止型半導体装置用のリードフレーム及びその製造方法 | |
| JP3251436B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| US20030042594A1 (en) | Semiconductor package and method of manufacturing lead | |
| JPH10289973A (ja) | リードフレームの表面処理方法 | |
| JPH01208846A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |