JPH08288447A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH08288447A JPH08288447A JP11356795A JP11356795A JPH08288447A JP H08288447 A JPH08288447 A JP H08288447A JP 11356795 A JP11356795 A JP 11356795A JP 11356795 A JP11356795 A JP 11356795A JP H08288447 A JPH08288447 A JP H08288447A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- roughness
- center line
- average roughness
- surface roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 モールド材との密着性を高め、水蒸気爆発に
よるパッケージクラックの発生を抑えたリードフレーム
を提供する。 【構成】 リードフレーム１の一方面及び他方面におけ
る表面粗さを中心線平均粗さＲａで０．４〜１．２μｍ
とするように構成する。この場合、リードフレーム１及
びダイ３はプラスチックモールドして、リードフレーム
１の一方面及び他方面における表面粗さを中心線平均粗
さＲａで０．５〜１．１μｍとするとともに、当該リー
ドフレーム１の一方面及び他方面における表面粗さを中
心線平均粗さＲａで０．２μｍ以内とするように構成す
る。
よるパッケージクラックの発生を抑えたリードフレーム
を提供する。 【構成】 リードフレーム１の一方面及び他方面におけ
る表面粗さを中心線平均粗さＲａで０．４〜１．２μｍ
とするように構成する。この場合、リードフレーム１及
びダイ３はプラスチックモールドして、リードフレーム
１の一方面及び他方面における表面粗さを中心線平均粗
さＲａで０．５〜１．１μｍとするとともに、当該リー
ドフレーム１の一方面及び他方面における表面粗さを中
心線平均粗さＲａで０．２μｍ以内とするように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、表面実装型の
半導体装置等に用いられるリードフレームに関する。
半導体装置等に用いられるリードフレームに関する。
【０００２】
【従来の技術】従来、例えば、ＬＳＩ（Large Scale In
tegrated circuit）等の半導体装置の一般的な製造工程
は、図３に示すように、まず、シリコンウエハ上に形成
された複数のチップ（以下、ダイという）をソーイング
工程によりそれぞれ分離して複数のダイを得る（同図
（ａ）参照）。次に、分離された各ダイをアイランド上
に銀ペースト等によりボンディングして加熱，紫外線等
でキュアを行った後に（同図（ｂ）参照）、リードフレ
ームとダイとをワイヤにより接続するワイヤボンディン
グ加工を行い（同図（ｃ）参照）、ワイヤボンディング
加工の終了したものを、例えば、エポキシ樹脂等のプラ
スチック封止材によりモールディングしてキュアを行う
ことにより製造される（同図（ｄ）参照）。
tegrated circuit）等の半導体装置の一般的な製造工程
は、図３に示すように、まず、シリコンウエハ上に形成
された複数のチップ（以下、ダイという）をソーイング
工程によりそれぞれ分離して複数のダイを得る（同図
（ａ）参照）。次に、分離された各ダイをアイランド上
に銀ペースト等によりボンディングして加熱，紫外線等
でキュアを行った後に（同図（ｂ）参照）、リードフレ
ームとダイとをワイヤにより接続するワイヤボンディン
グ加工を行い（同図（ｃ）参照）、ワイヤボンディング
加工の終了したものを、例えば、エポキシ樹脂等のプラ
スチック封止材によりモールディングしてキュアを行う
ことにより製造される（同図（ｄ）参照）。
【０００３】そして、上記リードフレーム材は、通常、
圧延されれた銅や鉄系の材料により作製されている。こ
のリードフレームには、ワイヤボンディングを良好に行
うためのメッキ処理を行うが、メッキ性を良好とするた
め、表面粗さが中心線平均粗さＲａがほぼ０．３８未満
となっている。
圧延されれた銅や鉄系の材料により作製されている。こ
のリードフレームには、ワイヤボンディングを良好に行
うためのメッキ処理を行うが、メッキ性を良好とするた
め、表面粗さが中心線平均粗さＲａがほぼ０．３８未満
となっている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
リードフレームにあっては、メッキ性を良好なものとす
るために表面粗さを中心線平均粗さＲａが０．３８未満
と、滑らかに仕上げられていたため、以下に述べるよう
な問題点があった。すなわち、リードフレームの表面粗
さが小さいと、モールディング時のプラスチック封止材
との密着性が悪化するため、例えば、エポキシ樹脂とリ
ードフレームとの間に微小な隙間が生じることがある。
エポキシ樹脂は吸湿性があるため、フィックの拡散法則
に基づいて実装前の保管期間中に大気から少しずつ水分
を吸収する。そして、この吸収された水分は、前述の隙
間や結露のようにしてアイランドとダイとの間に溜ま
る。
リードフレームにあっては、メッキ性を良好なものとす
るために表面粗さを中心線平均粗さＲａが０．３８未満
と、滑らかに仕上げられていたため、以下に述べるよう
な問題点があった。すなわち、リードフレームの表面粗
さが小さいと、モールディング時のプラスチック封止材
との密着性が悪化するため、例えば、エポキシ樹脂とリ
ードフレームとの間に微小な隙間が生じることがある。
エポキシ樹脂は吸湿性があるため、フィックの拡散法則
に基づいて実装前の保管期間中に大気から少しずつ水分
を吸収する。そして、この吸収された水分は、前述の隙
間や結露のようにしてアイランドとダイとの間に溜ま
る。
【０００５】このような状態の半導体装置をプリント配
線基板に実装してハンダ付け（特に、ＩＲリフローによ
るハンダ付け）を行うと、半導体装置全体が加熱される
ため、半導体装置内の水分が気化して水蒸気爆発を起こ
し、ひどい場合にはパッケージに亀裂（パッケージクラ
ック）が生じるといった問題点があった。この現象は、
水蒸気爆発の応力に対し、封止材であるエポキシ樹脂と
リードフレームとの接着性が不足しているために起こる
と考えられている。
線基板に実装してハンダ付け（特に、ＩＲリフローによ
るハンダ付け）を行うと、半導体装置全体が加熱される
ため、半導体装置内の水分が気化して水蒸気爆発を起こ
し、ひどい場合にはパッケージに亀裂（パッケージクラ
ック）が生じるといった問題点があった。この現象は、
水蒸気爆発の応力に対し、封止材であるエポキシ樹脂と
リードフレームとの接着性が不足しているために起こる
と考えられている。
【０００６】そこで、上記問題点に対する一対策とし
て、従来、多用されていた銅や鉄系材料の代わりに、電
解処理によって作製された多層用リードフレーム材用の
材料を用いることが考えられるが、このような材料を単
層用のリードフレームに用いることは、技術的にもコス
ト的にも困難である。また、リードフレームの表面粗さ
をワイヤボンディングを行わない一方面だけ粗くするこ
とも考えられるが、この場合、リードフレームの表面と
裏面とで粗さが変わってしまうため、モールドされた半
導体装置に応力が加わった際、滑らかな面だけに応力が
集中してしまうという問題が生じる。
て、従来、多用されていた銅や鉄系材料の代わりに、電
解処理によって作製された多層用リードフレーム材用の
材料を用いることが考えられるが、このような材料を単
層用のリードフレームに用いることは、技術的にもコス
ト的にも困難である。また、リードフレームの表面粗さ
をワイヤボンディングを行わない一方面だけ粗くするこ
とも考えられるが、この場合、リードフレームの表面と
裏面とで粗さが変わってしまうため、モールドされた半
導体装置に応力が加わった際、滑らかな面だけに応力が
集中してしまうという問題が生じる。
【０００７】本発明の課題は、上記問題点を解消し、モ
ールド材との密着性を高め、水蒸気爆発によるパッケー
ジクラックの発生を抑えたリードフレームを提供するこ
とにある。
ールド材との密着性を高め、水蒸気爆発によるパッケー
ジクラックの発生を抑えたリードフレームを提供するこ
とにある。
【０００８】
【課題を解決するための手段】上記課題を解決する発明
の構成は、リードフレームの一方面及び他方面における
表面粗さを中心線平均粗さＲａで０．４〜１．２μｍと
するように構成する。この場合、リードフレーム及びダ
イはプラスチックモールドされており、リードフレーム
の一方面及び他方面における表面粗さを中心線平均粗さ
Ｒａで０．５〜１．１μｍとするとともに、当該リード
フレームの一方面及び他方面における表面粗さを中心線
平均粗さＲａで０．２μｍ以内とするように構成するこ
とが有効であり、特に、リードフレームの一方面及び他
方面における表面粗さを中心線平均粗さＲａで０．６〜
０．７μｍとするとともに、当該リードフレームの一方
面及び他方面における表面粗さを中心線平均粗さＲａで
０．１μｍ以内とすることが好ましい。
の構成は、リードフレームの一方面及び他方面における
表面粗さを中心線平均粗さＲａで０．４〜１．２μｍと
するように構成する。この場合、リードフレーム及びダ
イはプラスチックモールドされており、リードフレーム
の一方面及び他方面における表面粗さを中心線平均粗さ
Ｒａで０．５〜１．１μｍとするとともに、当該リード
フレームの一方面及び他方面における表面粗さを中心線
平均粗さＲａで０．２μｍ以内とするように構成するこ
とが有効であり、特に、リードフレームの一方面及び他
方面における表面粗さを中心線平均粗さＲａで０．６〜
０．７μｍとするとともに、当該リードフレームの一方
面及び他方面における表面粗さを中心線平均粗さＲａで
０．１μｍ以内とすることが好ましい。
【０００９】なお、表面粗さの種類には、全平均値を求
めて得られる中心線平均粗さＲａと、最大値及び最小値
の差を求めて得られる最大高さＲｍａｘと、最大値５点
及び最小値５点の差の平均値を求めて得られる十点平均
粗さＲｚとがある。そして、本発明における中心線平均
粗さＲａの値は、十点平均粗さＲｚの値のほぼ１／４と
しておよその値を求めることができる。
めて得られる中心線平均粗さＲａと、最大値及び最小値
の差を求めて得られる最大高さＲｍａｘと、最大値５点
及び最小値５点の差の平均値を求めて得られる十点平均
粗さＲｚとがある。そして、本発明における中心線平均
粗さＲａの値は、十点平均粗さＲｚの値のほぼ１／４と
しておよその値を求めることができる。
【００１０】
【作用】リードフレームの一方面及び他方面における表
面粗さを中心線平均粗さＲａで０．４〜１．２μｍ（好
ましくは、０．５〜１．１μｍ、さらに好ましくは、
０．６〜０．７μｍ）とすることにより、封止材との密
着性を高めることができ、水蒸気爆発によるパッケージ
クラックの発生を抑えることができる。また、リードフ
レームの一方面及び他方面における表面粗さを中心線平
均粗さＲａで０．２μｍ以内（好ましくは、０．１μｍ
以内）とすることにより、外部からの応力に対しても均
一な特性を有する。
面粗さを中心線平均粗さＲａで０．４〜１．２μｍ（好
ましくは、０．５〜１．１μｍ、さらに好ましくは、
０．６〜０．７μｍ）とすることにより、封止材との密
着性を高めることができ、水蒸気爆発によるパッケージ
クラックの発生を抑えることができる。また、リードフ
レームの一方面及び他方面における表面粗さを中心線平
均粗さＲａで０．２μｍ以内（好ましくは、０．１μｍ
以内）とすることにより、外部からの応力に対しても均
一な特性を有する。
【００１１】
【実施例】以下、本発明の好適な一実施例を図面を参照
して説明する。図１は、本発明のリードフレーム１を適
用した半導体装置１０の要部断面図である。図１におい
て、リードフレーム１は、アイランド２上にボンディン
グされた、例えば、ＬＳＩ素子等を搭載するダイ３とボ
ンディングワイヤ４を介して接続される。そして、周囲
環境から物理的，化学的に保護するために、エポキシ樹
脂等の封止材５によりモールドされて半導体装置１０が
形成される。リードフレーム１の材料には、物理的性
質、機械的性質、加工性、材料コスト等の様々な観点か
ら銅合金を用い、一方面及び他方面の表面粗さは、共に
中心線平均粗さＲａで０．４〜１．２μｍとなるように
粗面加工されている。表面粗さは、銅合金を圧延する工
程で粗面ローラを用いることで制御されており、表面粗
さの最大が１．２μｍ以下となっているため、メッキ性
が低下することなく、封止材５との密着性を高めること
ができる。
して説明する。図１は、本発明のリードフレーム１を適
用した半導体装置１０の要部断面図である。図１におい
て、リードフレーム１は、アイランド２上にボンディン
グされた、例えば、ＬＳＩ素子等を搭載するダイ３とボ
ンディングワイヤ４を介して接続される。そして、周囲
環境から物理的，化学的に保護するために、エポキシ樹
脂等の封止材５によりモールドされて半導体装置１０が
形成される。リードフレーム１の材料には、物理的性
質、機械的性質、加工性、材料コスト等の様々な観点か
ら銅合金を用い、一方面及び他方面の表面粗さは、共に
中心線平均粗さＲａで０．４〜１．２μｍとなるように
粗面加工されている。表面粗さは、銅合金を圧延する工
程で粗面ローラを用いることで制御されており、表面粗
さの最大が１．２μｍ以下となっているため、メッキ性
が低下することなく、封止材５との密着性を高めること
ができる。
【００１２】（実施及び比較例）図２は、リードフレー
ム１の表面粗さと密着性及び耐湿信頼性との関係を示す
実験例である。なお、本実施例でのダイサイズは９μｍ
2 、アイランドサイズは１０μｍ2 となっており、銀ペ
ーストによりアイランド上にダイをボンディングしてい
る。そして、銅合金としては、ＥＦＴＥＣ（古河電工(
株) 製）を用い、、圧延工で種々の表面粗さ（Ｒａが
０．１μｍ〜１．５μｍまでの０．１μｍステップで１
５段階）のサンプルを作製し、高温（本実施例では８５
℃に設定）・高湿（本実施例では湿度８５％に設定）の
環境で５日間リフローを行った場合でも問題のなかった
サンプルを◎、高温・高湿の環境で３日間リフローを行
った場合に問題のなかったサンプルを○、低温（本実施
例では３０℃に設定）・高湿の環境で３日間リフローを
行った場合に問題のなかったサンプルを△、低温・高湿
の環境で３日間リフローを行った場合に問題のあったサ
ンプルを×として表している。ここで、問題がある／な
しは、目視によりパッケージ外部にクラック等が発見さ
れるか否か、また、超音波探査によりパッケージ内部に
クラックやアイランド及び樹脂間に剥離が生じているか
否かにより判断している。
ム１の表面粗さと密着性及び耐湿信頼性との関係を示す
実験例である。なお、本実施例でのダイサイズは９μｍ
2 、アイランドサイズは１０μｍ2 となっており、銀ペ
ーストによりアイランド上にダイをボンディングしてい
る。そして、銅合金としては、ＥＦＴＥＣ（古河電工(
株) 製）を用い、、圧延工で種々の表面粗さ（Ｒａが
０．１μｍ〜１．５μｍまでの０．１μｍステップで１
５段階）のサンプルを作製し、高温（本実施例では８５
℃に設定）・高湿（本実施例では湿度８５％に設定）の
環境で５日間リフローを行った場合でも問題のなかった
サンプルを◎、高温・高湿の環境で３日間リフローを行
った場合に問題のなかったサンプルを○、低温（本実施
例では３０℃に設定）・高湿の環境で３日間リフローを
行った場合に問題のなかったサンプルを△、低温・高湿
の環境で３日間リフローを行った場合に問題のあったサ
ンプルを×として表している。ここで、問題がある／な
しは、目視によりパッケージ外部にクラック等が発見さ
れるか否か、また、超音波探査によりパッケージ内部に
クラックやアイランド及び樹脂間に剥離が生じているか
否かにより判断している。
【００１３】図２に示すように、密着性については表面
粗さＲａが０．５〜０．８μｍ及び１．０μｍで◎、
０．４〜１．２μｍで○、それ以外では△または×とな
っている。また、耐湿性については表面粗さＲａが０．
６〜０．７μｍで◎、０．４〜１．２μｍで○、それ以
外では△または×となっている。以上の結果から、中心
線平均粗さＲａで０．４〜１．２μｍ、好ましくは、
０．１μｍのマージンをとって０．５〜１．１μｍの範
囲では密着性及び耐湿性に優れた特性を有していること
がわかる。
粗さＲａが０．５〜０．８μｍ及び１．０μｍで◎、
０．４〜１．２μｍで○、それ以外では△または×とな
っている。また、耐湿性については表面粗さＲａが０．
６〜０．７μｍで◎、０．４〜１．２μｍで○、それ以
外では△または×となっている。以上の結果から、中心
線平均粗さＲａで０．４〜１．２μｍ、好ましくは、
０．１μｍのマージンをとって０．５〜１．１μｍの範
囲では密着性及び耐湿性に優れた特性を有していること
がわかる。
【００１４】なお、本実施例では、リードフレーム材及
びアイランド部分に圧延銅を用いて単層フレーム（１枚
の位置を打ち抜いてアイランド部分及び外部リードを形
成したフレーム）を構成しているが、電解銅を用いて単
層フレームを構成してもよく、この場合には、例えば、
外部リードに補強材を組み合わせ、プリント基板への装
着時に強度的に支障がないようにすればよい。
びアイランド部分に圧延銅を用いて単層フレーム（１枚
の位置を打ち抜いてアイランド部分及び外部リードを形
成したフレーム）を構成しているが、電解銅を用いて単
層フレームを構成してもよく、この場合には、例えば、
外部リードに補強材を組み合わせ、プリント基板への装
着時に強度的に支障がないようにすればよい。
【００１５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、リードフレームの一方面及び他方面における
表面粗さを中心線平均粗さＲａで０．４〜１．２μｍと
することで、封止材との密着性を高めることができ、水
蒸気爆発によるパッケージクラックの発生を抑えること
ができる。また、リードフレームの一方面及び他方面に
おける表面粗さを中心線平均粗さＲａで０．２μｍ以内
（好ましくは、０．１μｍ以内）とすることにより、外
部からの応力に対しても均一な特性を有し、熱応力によ
り生じる剥離を防止することができる。したがって、特
殊な材料を用いることなくリードフレームを製造するこ
とができるので、従来と同等の製造コストでより高品質
の半導体装置を得ることができる。
によれば、リードフレームの一方面及び他方面における
表面粗さを中心線平均粗さＲａで０．４〜１．２μｍと
することで、封止材との密着性を高めることができ、水
蒸気爆発によるパッケージクラックの発生を抑えること
ができる。また、リードフレームの一方面及び他方面に
おける表面粗さを中心線平均粗さＲａで０．２μｍ以内
（好ましくは、０．１μｍ以内）とすることにより、外
部からの応力に対しても均一な特性を有し、熱応力によ
り生じる剥離を防止することができる。したがって、特
殊な材料を用いることなくリードフレームを製造するこ
とができるので、従来と同等の製造コストでより高品質
の半導体装置を得ることができる。
【図１】本発明のリードフレームを適用した半導体装置
の要部断面図。
の要部断面図。
【図２】リードフレームの表面粗さと密着性及び耐湿信
頼性との関係を示す実験例。
頼性との関係を示す実験例。
【図３】半導体装置の一般的な製造工程を示す図。
１ リードフレーム ２ アイランド ３ ダイ ４ ボンディングワイヤ ５ 封止材 １０ 半導体装置
Claims (3)
- 【請求項１】リードフレームの一方面及び他方面におけ
る表面粗さを中心線平均粗さＲａで０．４〜１．２μｍ
としてなることを特徴とするリードフレーム。 - 【請求項２】プラスチックモールドされたダイと接続し
てなるリードフレームにおいて、 リードフレームの一方面及び他方面における表面粗さを
中心線平均粗さＲａで０．５〜１．１μｍとするととも
に、当該リードフレームの一方面及び他方面における表
面粗さを中心線平均粗さＲａで０．２μｍ以内としてな
ることを特徴とする請求項１記載のリードフレーム。 - 【請求項３】リードフレームの一方面及び他方面におけ
る表面粗さを中心線平均粗さＲａで０．６〜０．７μｍ
とするとともに、当該リードフレームの一方面及び他方
面における表面粗さを中心線平均粗さＲａで０．１μｍ
以内としてなることを特徴とする請求項２記載のリード
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11356795A JP3027107B2 (ja) | 1995-04-14 | 1995-04-14 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11356795A JP3027107B2 (ja) | 1995-04-14 | 1995-04-14 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288447A true JPH08288447A (ja) | 1996-11-01 |
| JP3027107B2 JP3027107B2 (ja) | 2000-03-27 |
Family
ID=14615534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11356795A Expired - Fee Related JP3027107B2 (ja) | 1995-04-14 | 1995-04-14 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3027107B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088211A (ja) * | 2005-09-22 | 2007-04-05 | Toppan Printing Co Ltd | リードフレーム及びその製造方法 |
| JP2008283138A (ja) * | 2007-05-14 | 2008-11-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2017092247A (ja) * | 2015-11-10 | 2017-05-25 | 凸版印刷株式会社 | 樹脂付リードフレーム基板 |
-
1995
- 1995-04-14 JP JP11356795A patent/JP3027107B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088211A (ja) * | 2005-09-22 | 2007-04-05 | Toppan Printing Co Ltd | リードフレーム及びその製造方法 |
| JP2008283138A (ja) * | 2007-05-14 | 2008-11-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP4737138B2 (ja) * | 2007-05-14 | 2011-07-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2017092247A (ja) * | 2015-11-10 | 2017-05-25 | 凸版印刷株式会社 | 樹脂付リードフレーム基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3027107B2 (ja) | 2000-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039317B2 (en) | Aluminum leadframes for semiconductor QFN/SON devices | |
| JPH0239865B2 (ja) | ||
| JPH0613502A (ja) | 半導体集積回路チップ | |
| JP2001196407A (ja) | 半導体装置および半導体装置の形成方法 | |
| JP2781020B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10163401A (ja) | リードフレーム、半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH08288447A (ja) | リードフレーム | |
| JPH01261850A (ja) | 樹脂封止型半導体装置 | |
| JP3682468B2 (ja) | 半導体集積回路装置 | |
| JP2000068303A (ja) | 半導体装置の製造方法 | |
| JPH03191560A (ja) | 樹脂封止型半導体装置 | |
| JPH07135203A (ja) | 半導体装置 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JP2003318346A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JP3249263B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| JPH10289973A (ja) | リードフレームの表面処理方法 | |
| US9123699B1 (en) | Formation of package pins in semiconductor packaging | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPH02178953A (ja) | 樹脂封止型半導体装置 | |
| JPH08181267A (ja) | 複合リードフレーム用接着基材及びそれを用いた複合リードフレーム | |
| JP2607576B2 (ja) | 半導体装置 | |
| JPH05166871A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |