JP4043611B2 - 配線基板の製造方法および配線基板 - Google Patents

配線基板の製造方法および配線基板 Download PDF

Info

Publication number
JP4043611B2
JP4043611B2 JP24866298A JP24866298A JP4043611B2 JP 4043611 B2 JP4043611 B2 JP 4043611B2 JP 24866298 A JP24866298 A JP 24866298A JP 24866298 A JP24866298 A JP 24866298A JP 4043611 B2 JP4043611 B2 JP 4043611B2
Authority
JP
Japan
Prior art keywords
wiring
hole
wiring board
base substrate
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24866298A
Other languages
English (en)
Other versions
JP2000077845A (ja
Inventor
智子 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP24866298A priority Critical patent/JP4043611B2/ja
Publication of JP2000077845A publication Critical patent/JP2000077845A/ja
Application granted granted Critical
Publication of JP4043611B2 publication Critical patent/JP4043611B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板に関するもので、特に、高信頼性を有す充填タイプのスルーホールを形成した配線基板と、その製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小の傾向からLSI、ASICに代表されるように、ますます高集積化、高機能化の一途をたどってきている。
これに伴い、信号の高速処埋には,パッケージ内部のスイッチングノイズが無視できない状況になってきて、特に、ICの同時スイッチングノイズにはパッケージ内部配線の実効インダクタンスが大きく影響を与える為、主に、電源やグランドの本数を増やしてこれに対応してきた。
この結果、半導体装置の高集積化、高機能化は外部端子総数の増加を招き、半導体装置の多端子化が求められるようになってきた。
多端子IC、特にゲートアレイやスタンダードセルに代表されるASICあるいは、マイコン、DSP(Digital Signal Processor)等をコストパフオーマンス高くユーザに提供するパッケージとしてリードフレームを用いたプラステイックQFP(Quad Flat Package)が主流となり、現在では300ピンを超えるものまで実用化に至っている。
QFPは、ダイパッド上に半導体素子を搭載し、銀めっき等の表面処理がなされたインナーリード先端部と半導体素子の端子とをワイヤにて結線し、封止樹脂で封止を行い、この後、ダムバー部をカットし、アウターリードを設けた構造で多端子化に対応できるものとして開発されてきた。
ここで用いる単層リードフレームは、通常、42合金(42%ニッケルー鉄合金)あるいは銅合金などの電気伝導率が高く、且つ機械的強度が大きい金属材を素材とし、フオトエッチング法かあるいはスタンピング法により、外形加工されていた。
【0003】
しかし、半導体素子の信号処理の高速化、高機能化は、更に多くの端子数を必要とするようになってきた。
QFPでは外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきたが、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなり、外部端子の強度が低下するため、フオーミング等の後工程におけるアウターリードのスキュ一対応やコプラナリティー(平坦性)維持が難しくなり、実装に際しては、パッケージ搭載精度維持が難しくなるという問題を抱えていた。
このようなQFPの実装面での間題に対応するため、BGA(Ball Grid Array)と呼ぱれるプラスッテイックパッケージが開発されてきた。このBGAは、通常、両面基板の片面に半導体素子を搭載し、もう一方の面に球状の半田ボールを通じて半導体素子と外部端子(半田ボール)との導通をとったもので、実装性の対応を図ったパッケージである。
BGAはパッケージの4辺に外部端子を設けたQFPに比べ、同じ外部端子数でも外部端子間隔(ピッチ)を大きくとれるという利点があり、半導体実装工程を難しくすることなく、入出力端子の増加に対応できた。
このBGAはBTレジンを代表とする耐熱性を有する平板の基材の片面に半導体素子を塔載するダイパッドと半導体素子からボンディングワイヤにより電気的に接続されるボンディングパッドを持ち、もう一方の面に、外部回路と半導体装置との電気的、物理的接続を行う格子状あるいは千鳥状に二次元的に配列された半田ボールにより形成した外部接続端子をもち、外部接続端子とボンディングパッドの間を配線とスルーホール、配線により電気的に接続している構造である。
【0004】
しかしながら、このBGAは、めっき形成したスルホールを介して、半導体素子とボンディングワイヤで結線を行う配線と、半導体装置化した後にプリント基板に実装するための外部接続端子部(単に外部端子部とも言う)とを、電気的に接続した複雑な構造で、樹脂の熱膨張の影響により、スルホール部に断線を生じる等信頼性の面で問題があり、且つ作製上の面でも問題が多かった。
【0005】
この為、作製プロセスの簡略化、信頼性の向上をはかり、従来のリードフレームの作製と同様、金属薄板をエッチング加工等により所定の形状加工し、これをコア材として、配線を形成したBGAタイプの半導体装置も種々提案されている。
このタイプのものは、基本的に、金属薄板の板厚によって加工精度、配線の微細化が制限される。
【0006】
【発明が解決しようとする課題】
上記のように、BGAは、多端子化には有利であるものの、信頼性の面、作製上の面で問題が多く、また金属薄板をエッチング加工等により所定の形状加工したもの(リードフレーム)をコア材として配線を形成したBGAタイプ(エリアアレイタイプとも言う)のものは、近年の更なる多端子化には対応できないという問題がある。
本発明は、これらの問題に対応するもので、ベース基板の少なくとも一面に微細な配線を形成し、且つ、電気的に信頼性の高い充填タイプのスルホールを設けた配線基板の製造の方法を提供しようとするものである。
具体的には、ベース基板の少なくとも一面に選択めっき形成された配線部を設け、且つ、電気的接続に対して信頼性の高い充填タイプのスルホールを設けた配線基板の製造方法を提供しようとするものである。
更に具体的には、このような選択めっき形成された配線部、充填タイプのスルホールに加え、スルホールと該ベース基板の他の面側に設けた外部端子部とを一体的に連結して設けた配線基板の製造方法を提供しようとするものである。
同時に、そのような製造方法により作製された配線基板を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明の配線基板の製造方法は、所定の位置に貫通孔を設け、表面部に絶縁性の電着樹脂層を設けたシート状の金属材料をベース基板とし、該ベース基板の貫通孔に電解めっきにより金属めっきを形成して、充填タイプのスルホールを設け、且つ、該ベース基板の片面ないし両面に、配線部を1層ないし複数層形成した配線基板の製造方法であって、少なくとも順に、(A)スルホール形成用の貫通孔を所定の位置に設けたシート状の金属材料の表面に、電着により絶縁性の電着樹脂層を形成して、ベース基板を作製するベース基板作製工程と、(B)少なくとも一面が導電性である基材の導電性面に、スルホールと接続し、且つスルホール形成領域を覆うための端子部を含む配線部を選択めっきによりめっき形成した転写版と、前記電着樹脂層を形成したベース基板とを、転写版の配線部側をベース基板の第1の面側にして、位置合わせして、密着させる工程と、(C)転写版の配線部側をベース基板の第1の面側に密着させた状態のまま、第2の面側から露出した、配線部の端子部に導電性層を電解めっきによりめっき形成して、ベース基板の貫通孔部を、第2の面に達するように埋めて、充填タイプのスルホールを形成するめっき工程と、(D)配線部のみをベース基板に残した状態で、転写版を剥離する転写版剥離工程とを有することを特徴とするものである。
そして、上記における電着樹脂層は、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、中和剤を含むポリイミド電着液を用い、且つ、該ポリイミド電着液を0°C〜15°Cに冷却保持して、電着形成されることを特徴とするものであり、溶剤可溶性ポリイミドの芳香族テトラカルボン酸成分として、少なくとも、3、4、3’、4’−ビフェニルテトラカルボン酸ジ無水物(以降、BPDAとも言う)か3、4、3’、4’−ベンゾフェノンテトラカルボン酸ジ無水物(以降、BTDAとも言う)のいずれか一方を含み、芳香族ジアミン成分として、3,5−ジアミノ安息香酸を含むことを特徴とするものである。
また、上記において、溶剤としてアセトフェノンまたは1−アセトナフトンが用いられることを特徴とするものである。
また、上記において、転写版剥離工程後、シート状の絶縁層の第1の面側およびまたは第2の面側に、別の転写版を用いて配線層を転写形成する工程を有することを特徴とするものである。
また、上記のめっき工程において、ベース基板の第2の面の貫通孔領域周辺にまで達し、盛り上がる様に導電性層を電解めっきを行い、貫通孔部に充填タイプのスルホールを形成するとともに、該スルホールに一体的に連結した外部端子部を形成することを特徴とするものであり、該めっき形成された外部端子部上に半田めっきを施すことを特徴とするものである。
【0008】
本発明の配線基板は、所定の位置に貫通孔を設け、表面部に絶縁性の電着樹脂層を設けたシート状の金属材料をベース基板とし、該ベース基板の貫通孔に電解めっきにより金属めっきを形成して、充填タイプのスルホールを設け、且つ、該ベース基板の片面ないし両面に、配線部を1層ないし複数層形成した配線基板であって、本発明の配線基板の製造方法により製造されたことを特徴とするものであり、エリアアレイタイプの半導体装置用の配線基板であることを特徴とするものである。
【0009】
【作用】
本発明の配線基板の製造方法は、このような構成にすることにより、ベース基板の少なくとも一面に微細な配線を形成し、且つ、電気的接続に対して信頼性の高い充填タイプのスルホールを設けた配線基板の製造を、比較的簡単に作製することを可能としている。
特に、高い密度配線、多端子のエリアアレイタイプ(BGAタイプ)の半導体装置用の配線基板の作製への適用が可能で、微細な配線の形成、信頼性の高い充填タイプのスルホールの形成に加え、充填タイプのスルホールと外部端子部とを一体的にめっき形成することを可能としており、結果、外部端子部と配線部とを確実に電気的に接続できるものとしている。
また、ベース基板の両面を充填タイプのスルホールで電気的に接続し、且つ、ベース基板の少なくとも一面に微細な配線を多層に形成する多層配線基板の作製を可能とする。
詳しくは、BTレジン(ビスマレイド樹脂)基板を用いたBGA(Ball Grid Array)用の基板のように、コア基板の一面に半導体素子を搭載し、他の面には外部端子部を設け、コア部に設けられたスルホールを介して両面を電気的に接続するタイプのエリアアレイタイプの半導体装置用の配線基板で、近年の更なる多端子化にも対応できる微細配線、多層配線を有し、且つ、コア部に設けるスルーホールを高い信頼性を有する充填タイプのスルーホールとすることができる配線基板の提供を可能としている。
特に、電解めっきによる金属めっき充填形成による充填タイプのスルーホールを設けた配線基板で、ベース基板の配線部を形成していない他方の面側に、はみ出るように電解めっきにより金属めっき部を形成している配線基板の場合、該他方の面側に形成された金属めっき部をそのまま、エリアアレイタイプの半導体装置用の配線基板の外部端子として使用することができる。
そして、転写版にめっき形成した配線部を電着樹脂層を介して転写形成して、配線基板の配線部とすることにより、配線部の微細化を可能とするとともに、配線部の多層化を簡単に可能としている。
【0010】
特に、ベース基板の表面の電着樹脂層を、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、中和剤を含むポリイミド電着液を用いて電着形成するが、このポリイミド電着液は、ポリアミック酸でないため、ポリアミック酸のイミド化工程の必要はない。このため、イミド化工程を必要とする場合に生じるポリイミド中への金属溶出が防止される。
また、上記ポリイミド電着液を0°C〜15°Cに冷却保持して、電着形成することにより、ポリイミドの加水分解を起こりにくくし、且つ、所定の電着膜厚を実用レベルの時間で得ることを可能としている。
尚、加水分解により電着樹脂層の特性が変化することがある。
また、電着の際、電着液が0°C未満であると、所定の電着膜厚を得るのに時間がかかり過ぎ、15°Cを越えると比較的加水分解が起こりやすくなり、好ましくない為、通常、0°C〜15°Cの間の、ある所定の温度を保持した状態で電着を行う。
【0011】
本発明の配線基板は、このような構成にすることにより、ベース基板の少なくとも一面に微細な配線を形成することができ、且つ、電気的接続に対して信頼性の高い充填タイプのスルホールを設けた配線基板の提供を可能とし、具体的には、高い密度配線、多端子のエリアアレイタイプ(BGAタイプ)の半導体装置用の配線基板の提供を可能としている。
CSP(Chip Size Package)タイプの配線基板にも適用できる。
【0012】
【発明の実施の形態】
本発明の実施の形態を挙げて、図に基づいて説明する。
図1は本発明の配線基板の製造方法の実施の形態の第1の例の工程図で、図2は本発明の配線基板の製造方法の実施の形態の第2の例の工程図で、図3(a)は本発明の配線基板の実施の形態の第1の例を示した断面図で、図3(b)はその配線部の端子部を説明するための図で、図4は本発明の配線基板の実施の形態の第2の例を示した断面図で、図5は転写と転写工程を説明するための断面図である。
図1〜図4ともに、説明を分かり易くするために、特徴部の一部断面を示したものである。
図1〜図4中、110はベース基板、110Aは第1の面、110Bは第2の面、110Mは金属材料、115は貫通孔部、120は電着樹脂層、130は転写版、131は導電性基板、133は配線部(めっき導電性層)、133Aは端子部、133Bはリード、133Cは接続端子部、135はレジスト、140はめっき浴、145は電極材、150はスルホール、155は外部端子部、160は下地めっき層、165はハンダめっき層、170は配線部(めっき導電性層)、175は絶縁性接着剤層、180は配線部(めっき導電性層)、190は導電性ペースト、200、205は転写版、210は導電性基板(ステンレス基板)、220はレジスト、225は開口部、230は導電性層、240は電着接着剤層、250は被転写基材である。
【0013】
はじめに、本発明の配線基板の製造方法の実施の形態の例を挙げて説明する。
先ず、第1の例を図1に基づいて説明する。
第1の例は、エリアアレイタイプの半導体装置用の配線基板を作製する方法であって、図3(a)に示す、ベース基板110の第1の面110Aに配線部133を設け、充填タイプのスルホール150を介して第1の面110Aの配線部133と電気的に接続する外部端子部155を、該ベース基板110の第1の面110Aに対向する第2の面110B側に設けた配線基板の製造方法の1例である。
先ず、シート状の金属材料110Mを用意し(図1(a))、スルホールを形成するための貫通孔115を所定の位置に設けた後、金属材料110Mの表面に電着樹脂層120を形成しておく。(図1(b))
貫通孔115の形成は、機械加工方法、エッチング加工方法レーザ加工方法等、特に限定はされないが、微細加工に適したものを用いる。
【0014】
電着樹脂層120は、電着により、金属材料110Mの表面に形成されるが、加熱により粘着性を示すもので、絶縁信頼性、化学的安定性、強度に優れたものが好ましい。
電着樹脂層120を電着形成するための電着液に用いられる高分子としては、電着性を有する各種アニオン性、またはカチオン性合成高分子樹脂を挙げることができる。
アニオン性高分子樹脂としては、アクリル樹脂、ポリエステル樹脂、マレイン化油樹脂、ボリブタジエン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミド樹脂等を単独で、あるいは、これらの樹脂の任意の組合せによる混合物として使用できる。さらに、上記のアニオン性合成樹脂とメラミン樹脂、フエノール樹脂、ウレタン樹脂等の架橋性樹脂とを併用しても良い。
また、カチオン性合成高分子樹脂としては、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、ポリブタジエン樹脂、ポリアミド樹脂、ポリイミド樹脂等を単独で、あるいは、これらの任意の組合せによる混合物として使用できる。さらに、上記のカチオン性合成高分子樹脂とポリエステル樹脂、ウレタン樹脂等の架橋性樹脂を併用しても良い。
また、上記の高分子樹脂に粘着性を付与するために、ロジン系、テルペン系、石油樹脂等の粘着性付与樹脂を必要に応じて添加することも可能である。
上記高分子樹脂は、アルカリ性または酸性物質により中和して水に可溶化された状態、または水分散状態で電着法に供される。すなわち、アニオン性合成高分子樹脂は、トリメチルアミン、ジエチルアミン、ジメチルエタノールアミン、ジイソプロパノールアミン等のアミン類、アンモニア、苛性カリ等の無機アルカリで中和する。カチオン性合成高分子樹脂は、酢酸、ぎ酸、プロピオン酸、乳酸等の酸で中和する。そして、中和された水に可溶化された高分子樹脂は、水分散型または溶解型として水に希釈された状態で使用される。
【0015】
特に、絶縁性、強度、化学的安定性の面から電着樹脂層120がポリイミド樹脂であることが好ましい。
例えば、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、中和剤を含むポリイミド電着液を用いて電着形成されるものが挙げられる。
この場合、ポリイミド電着液を0°C〜15°Cに冷却保持して、電着形成することにより、加水分解を起こりにくくし、且つ、所定の電着膜厚を実用レベルの時間で得ることが可能となる。
尚、この場合、溶剤可溶性ポリイミドの芳香族テトラカルボン酸成分として、少なくとも、BPDAかBTDAのいずれか一方を含み、芳香族ジアミン成分として、3,5−ジアミノ安息香酸を含むものが挙げられる。
また、溶剤としてはアセトフェノンまたは1−アセトナフトンが挙げられる。
【0016】
一方、ステンレス(SUS304)等の導電性基板基材131の一面にレジストを塗布し、所定形状に開口部を設けた転写版で、レジスト開口から露出した領域に電解めっきにより、スルホールと接続するための端子部を含む配線部の133をめっき形成しておく。
この転写版は、図1(c)の130に対応する。
転写版130は、後の、スルホール、外部端子部作製のためのめっきの際に不要な領域に、導電性層がめっき形成されないように、図1(c)に示すように不要な領域はレジスト133で覆っておく。
転写版130の裏面(配線部形成側と反対の面)は、場合によっては、他のレジストやマスキング材で覆っても良い。
転写版の基材としては、特に導電性基板に限定されないが、配線部形成側の表面が少なくとも導電性であることが必要で、めっき形成した配線部を剥離し易いものが好ましい。
配線部としては、通常、めっき銅が用いられる。
端子部は、スルホール形成領域全部を覆う大きさに設けておくことが好ましい。
尚、転写版の形成とその使用方法については、後述する。
【0017】
次いで、電着樹脂層120を形成したシート状の金属材料110Mからなるベース基板110と、配線部133を形成した転写版130とを、位置合わせして、転写版130の配線部133側を、ベース基板110の第1の面110A側に密着させる。(図1(c))
転写版130をベース基板110に密着させた状態のまま、めっき浴140中に入れ、所定のめっき条件にて、電解めっきを行う。(図1(d))
第2の面110B側から露出した、第1面110A側の端子部133Aに導電性層を電解めっきによりめっき形成して、ベース基板110の貫通孔部115を、第2面に達するように埋めて、充填タイプのスルホール150形成した(図1(e))後、更にめっきを継続し、ベース基板の第2面110Bの貫通孔115領域周辺にまで達し、盛り上がる様に導電性層の電解めっきを行い、充填タイプのスルホール150に一体的に連結した外部端子部155を形成する。(図1(f))
電解めっき形成する導電性層としては銅めっき層が挙げられるが、特にこれに限定はされない。
銅めっき浴としては、通常の銅めっ浴が用いられる。
次いで、配線部133のみをベース基板110に残した状態で(転写して)、転写版を剥離する。(図1(g))
【0018】
この後、必要に応じ、第1面110A側の半導体素子との接続用の端子部(図3(b)の133Cに相当)の表面に、下地めっき層(Niめっき層)0を介して金めっき層を施し、外部端子部155の表面に、下地めっき層(Niめっき層)160を介してハンダめっき層165を施しておく。(図1(h))
外部端子部155の表面へのめっきはプリント基板への実装のためのものある。
【0019】
次いで、第2の例を、図1、図2に基づいて説明する。
第2の例は、多層配線基板を作製する方法であって、図4に示す、ベース基板110の第1の面110Aに配線部133、配線部170を多層に設け、第2の面110Bに配線部180を設け、且つ、充填タイプのスルホール150を介して第1の面110Aの配線部と第2面側の配線部とを電気的に接続させた配線基板の製造方法である。
第1の例と同様にして、図1(e)のめっき工程までを行い、この段階でめっきを止める。
即ち、充填タイプのスルホール150の形成を行い、めっきを止める。
尚、ベース基板110の第2の面110B側にめっき形成された導電性層が多少盛り上った状態でも良いが、できるだけ第2の面110Bに揃える。
必要に応じては研磨等により、第2の面110Bに揃える。
この後、配線部133のみをベース基板110に残した状態で(転写して)、転写版を剥離する。(図2(a))
次いで、第1面110A側および第2面110B側にそれぞれ、絶縁性接着剤層175、185を介して、配線部170、180を形成する。(図2(b))次いで、導電性ペースト190を所定の位置に塗布、乾燥して、必要な電気的接続を行った後、必要に応じ、熱処理をして、ベース基板110の両面に配線部を有する多層配線基板を得る。(図2(c))
【0020】
ここで、転写版からの図1(c)のベース基板110の第1の面上に配線層133を形成する際の、転写版の形成方法、転写版から図2(a)のベース基板110の第1の面および第2の面上に配線層170、180を形成する際の、転写版の形成方法、転写方法について、図5に基づいて簡単に説明しておく。
先ず、ステンレス(SUS304)等の導電性基材210を用意し(図5(a))、その一面に、形成する配線に合わせてレジスト220を形成する。(図5(b))
レジスト220としては、ノボラックレジスト等が用いられるが、耐めっき性のもので処理性の良いものであれば、これに限定されない。
尚、必要に応じ、めっき前処理を行っておく。
次いで、レジストの開口部(図1(b)の225)に、配線部となる導電性層230をめっき形成する。(図5(c))
導電性層230としては、通常、銅めっき層が用いられる。
配線部となる導電性層230がめっき形成された状態の転写版200が、図1の第1の例に用いられるが、転写版200に必要に応じ、スルホール、外部端子部作製の際のめっき不要部分にレジスト等によりマスキングを施したものが図1(c)の130に対応するものである。
【0021】
次いで、導電性層230上に更に、電着、ディスペンス塗布法、印刷塗布法等により、絶縁性の接着剤層240を形成する。(図5(d))
図2における配線部170、180は、それぞれ、図5(d)に示すような、導電性層230上に絶縁性の接着剤層240を形成した状態の転写版205を用いて、その接着剤層240を被転写材(シート状の絶縁層側)の配線形成面側に、熱圧着して(図5(e))、導電性基材210を剥離して、接着剤層240を介して導電性層230を被転写材側に転写形成される。(図5(f))
この後、必要に応じ、熱処理を施し、接着剤層を硬化させる。
【0022】
接着剤層240としては、常温もしくは、加熱により粘着性を示すものであれば良く、例えば、使用する高分子としては、合成高分子樹脂を挙げることができる。
合成高分子樹脂としては、アクリル性樹脂、ポリエステル樹脂、マレイン化油樹脂、ボリブタジエン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミド樹脂等を単独で、あるいは、これらの樹脂の任意の組合せによる混合物として使用できる。さらに、上記のアニオン性合成樹脂とメラミン樹脂、フエノール樹脂、ウレタン樹脂等の架橋性樹脂とを併用しても良い。
また、上記の高分子樹脂に粘着性を付与するために、ロジン系、テルペン系、石油樹脂等の粘着性付与樹脂を必要に応じて添加することも可能である。
上記高分子樹脂は、アルカリ性または酸性物質により中和して水に可溶化された状態、または水分散状態で電着法に供される。すなわち、アニオン性合成高分子樹脂は、トリメチルアミン、ジエチルアミン、ジメチルエタノールアミン、ジイソプロパノールアミン等のアミン類、アンモニア、苛性カリ等の無機アルカリで中和する。カチオン性合成高分子樹脂は、酢酸、ぎ酸、プロピオン酸、乳酸等の酸で中和する。そして、中和された水に可溶化された高分子樹脂は、水分散型または溶解型として水に希釈された状態で使用される。
特に、絶縁性、強度、化学的安定性の面から接着剤層がポリイミド樹脂であるとが好ましい。
【0023】
次に、本発明の配線基板の実施の形態の例を挙げる。
図3(a)は第1の例の配線基板の断面の一部を示したもので、図1に示す配線基板の製造方法により作製されるエリアアレイタイプの半導体装置用の配線基板で、第1の面110A側に半導体素子(図示していない)を搭載するものである。
配線部133は、めっき形成された転写版から転写形成されたもので、配線の微細化が可能で、半導体素子の多端子化に対応できる。
スルホール150は、ベース基板110の貫通孔部を埋めるように、導電性層によりめっき形成されている充填タイプのスルホールで、配線部133の端子部133Aに直接めっき接続している。
また、スルホール150と一体的に連結して、外部端子部155が第2面110Bの貫通孔領域周辺にまで達し、盛り上がる様に導電性層によりめっき形成されている。
スルホール150、外部端子部155の導電性層としては、銅めっきが、通常用いられるが、これに限定はされない。
外部端子部155の表面には、実装用のめっきを施しておくが、外部端子部155が銅めっきの場合は、通常、Niめっきからなる下地めっき層160、ハンダめっき層165を設けている。
電着樹脂層120はベース基板110の表面を覆っており、配線部133は、これを介して設けられている。
【0024】
図3(b)に示すように、各配線部133のスルホールと接続する端子部133Aは、リード133Bに接続し、更にリード133Bの端子部133Aとは反対側の延長部に半導体素子の端子(パッド)と直接ないしワイヤを介して接続する接続端子部133Cを有する。
本例では端子部133Aは、スルホール150の形成領域全体(図3(b)の点線円領域内)を覆うように設けられているが、必ずしも全体を覆う必要はない。
このことは、配線部133(端子部133Aを含む)の転写形成する際に、転写精度をそれほど必要せず、図1に示す転写が容易であることを意味する。
そして、外部端子部155は、二次元的に配列(エリアアレイとも言う)されている。
半導体素子の端子(パッド)と直接接続する接続端子部133Cを有する場合には、配線基板のサイズをほぼチップサイズとするCSP用の配線基板にも適用できる。
【0025】
図4は第2の例の配線基板の断面の一部を示したもので、図2に示す配線基板の製造方法により作製される多層配線基板である。
第2の例も、第1の例と同様、ベース基板110の貫通孔部に充填タイプのスルホール150をめっき形成して設けている。
本例の場合は、スルホール150の第2面110B側は、第2の面110Bにほぼ面を合わせている。
電着樹脂層120は金属材料110Mの表面部を覆っており、配線部133は、これを介して設けられている。
配線部170は接着剤層175を介して、配線部133上に設けられており、配線部180は接着剤層185を介して、第2面110B面に設けられている。
配線部170は導電性ペースト190を介して配線部133と導通をとっている。
本例の変形例としては、第1面110A側の配線部を3層以上に形成したものや、配線層を1層とするもの、および、第2面110B側の配線部を2層以上としたものも挙げられる。
【0026】
【実施例】
更に、実施例を挙げて本発明を説明する。
(実施例1)
実施例1は、図1に示す工程にて、図3(a)に示すエリアアレイタイプの半導体装置用の回路基板を作製したもので、以下、図1、図3にもとづいて、説明する。
先ず、厚さ100μmのステンレス材(SUS304)からなるシート状の金属材料110Mを用意し(図1(a))、スルホール形成用の貫通孔をエッチング加工により約60μmΦの孔径で作製した後、その表面に、電着により、絶縁性、熱可塑性のポリイミド樹脂からなる電着樹脂層120を電着形成し、更に、熱処理を行い、ベース基板110が得られた。(図1(b))
【0027】
以下のようにポリイミドワニスを作製し、電着液の調製を行った。
<ポリイミドワニスの製造>
ガラス製のセパラブル三つ口フラスコを使用した。攪拌器,窒素導入管及び冷却管の下部にストップコックの付いた水分受容器を取りつけた。
窒素を流しながら、さらに攪拌しながら反応器をシリコン油中につけて、加熱して反応させた。反応温度はシリコン温度で示す。
3、4、3’、4’−ベンゾフェノンテトラカルボン酸ジ無水物(以後BTDAと呼ぶ)64.44g(0.2モル)、ビス(4−(3−アミノフェノキシ)フェニル)スルホン42.72g(0.1モル),γ−バレロラクトン3g(0.03モル)、ピリジン4.8g(0.06モル)、NMP(N−メチル−2−ピロリドンの略)400g、トルエン90gを加えて、窒素を通じながらシリコン浴中,室温で30分撹件(200rpm)、ついで昇温して180℃、l時間、200rpmに攪拌しながら反応させた。
反応後、トルエン−水留出分30mlを除去し、空冷して、BTDA32.22g(0.1モル)、3、5−ジアミノ安息香酸(以後DABzと呼ぶ)15.22g(0.1モル)、NMP222g、トルエン45gを添加し、室温で1時間攪拌(200rpm)、次いで昇温して180℃に加熱攪拌した。
トルエンー水留出分15mlを除去し。その後、トルエンー水留出分を系外に除きながら、180℃、3時間、加熱、撹拌して反応を終了した。
これにより、20%ポリイミドワニスを得た。
ポリイミドの酸価は、電位差滴定(0.05N、エタノール性KOH溶液使用)で、滴定したところ、90mmol/100g固形分であった。この酸価のうち、63mmol/100g固形分は樹脂モノマーに3,5−ジアミノ安息香酸を用いているので、それ由来のペンダント型の酸である。残りが残存するアミド酸構造や樹脂末端の酸由来のものである。即ち、ポリイミドの基本的な骨格構造は、前記構造式で示されるものである。
<電着液の調製>
得られた20%濃度ポリイミドワニス100gにN−メチルピロリドンを加え、15%ポリイミドワニスとしたもの1000gに、アセトフェノン450g、トリエチルアミン6.5gを加え、撹件しながら水375gを滴下し、水性電着液を調製した。
固形分濃度8.9%、pH7.7の電着エマルジョン組成物を得た。
【0028】
次いで、後述する図5(a)〜図5(c)に示す工程にて作製された転写版を用い、配線部133側を、ベース基板110の第1の面110A側の電着樹脂層120を介して、ベース基板110に230°Cで熱圧着させた。(図1(c))
尚、配線部133の膜厚は10μmとした。
次いで、銅めっき浴140中において、転写版のステンレス基材131と電極材145との間に電圧をかけ、銅めっきを行った。(図1(d))
電解銅めっきは、硫酸銅五水和物濃度70g/l、硫酸濃度200g/l、塩化物濃度60ppmの浴組成に奥野製薬株式会社製の光沢剤トップルチナを加えて液温30°Cにて行い、めっき銅からなるスルホール150を形成し(図1(e))、更に、外部端子部155をめっき形成した。(図1(f))
外部端子部155をめっき形成後、配線部133をベース基板110側に残した状態(転写した状態)で、転写版130を剥離した。(図1(g))
【0029】
次いで、感光性ポリイミドを、表面処理用のレジスト且つ保護膜として両面に塗布し、第1面110Aの半導体素子との接続用の端子部(図3(b)の133Cに相当)箇所を所定の製版によって開口させ、ニッケル及ぴ金めっきを施し、同様に、外部端子部155箇所を所定の製版によって開口させ、ニッケル(下地めっき160)及ぴハンダめっき165を施して、配線基板の作製を完成とした。(図1(h))
【0030】
転写版130の作製は、次のように行った。図5に基づいて説明する。
先ず、所定の前処理を施したステンレス(SUS304H 住友金属株式会社製)からなる導電製基材210を用意し(図5(a))、該導電製基材210の一面上に感光性レジストAR900(東京応化株式会社製)からなるレジスト220を均一に塗布し、所定のパターンが形成された露光用マスクを介して高圧水銀灯でレジスト部を露光した後、所定の現像液で該感光性レジストを現像して、所定の形状にレジスト220を形成し、レジスト220の硬膜処理、洗浄処理(めっき前処理)を行った。(図5(b))
次に、電解銅めっき法にて配線部をめっき形成した。(図5(c))
めっき液組成、条件は、スルホール150、外部端子部155形成と同じ条件で行い、膜厚さ10μmのめっき銅からなる配線部133を得た。
【0031】
このようにして、ベース基板の一面にめっき形成された配線部を設け、他の一面に外部回路と接続するための外部端子部を、二次元的に配列させて設け、配線部と外部端子部とを、該ベース基板の貫通孔部に設けた充填タイプのスルホールを介して、電気的接続をとるエリアアレイタイプの半導体装置用の配線基板で、且つ、スルホール部と外部端子部を一体的に連結してめっき形成している配線基板を作製した。
【0032】
(実施例2)
実施例2は、実施例1において、電着樹脂層120を形成するための電着液の調製を以下のように行い、実施例1と同様の充填タイプのスルホールを有するエリアアレイタイプの半導体装置用の配線基板を作製した。
尚、電着液の調製以外の点については、実施例1と同様に行った。
<電着液の調製>
得られた20%濃度ポリイミドワニス100gにN−メチルピロリドンを加え、15%ポリイミドワニスとしたもの1000gに、1−アセトナフトン450g、トリエチルアミン6.5gを加え、撹件しながら水375gを滴下し、水性電着液を調製した。
固形分濃度8.9%、pH7.9の電着エマルジョン組成物を得た。
【0033】
【発明の効果】
本発明は、上記のように、ベース基板の一面に選択めっき形成された配線部を設け、電気的接続に対して信頼性の高い充填タイプのスルホールを設けた配線基板の製造方法、更には、このような選択めっき形成された配線部、充填タイプのスルホールに加え、スルホールと該ベース基板の他の面側に設けた外部端子部とを一体的に連結して設けた配線基板の製造方法の提供を可能とした。
同時に、そのような製造方法により作製された配線基板の提供を可能とした。これにより、具体的には、充填タイプのスルホールを有する多層配線基板や、近年の多端子化に対応でき、且つ、電気的接続に対し信頼性の高いエリアアレイタイプの半導体装置用の配線基板の提供を可能とした。
【図面の簡単な説明】
【図1】本発明の配線基板の製造方法の実施の形態の第1の例を示した工程図
【図2】本発明の配線基板の製造方法の実施の形態の第2の例を示した工程図
【図3】本発明の配線基板の実施の形態の第1の例を示した図
【図4】本発明の配線基板の実施の形態の第2の例を示した図
【図5】転写版の製造方法と、転写方法を説明するための図
【符号の説明】
110 ベース基板
110A 第1の面
110B 第2の面
110M 金属材料
115 貫通孔部
120 電着樹脂層
130 転写版
131 導電性基板
133 貫通孔部
133A 端子部
133B リード
133C (半導体素子との接続用の)接続端子部
135 レジスト
140 めっき浴
145 電極材
150 スルホール
155 外部端子部
160 下地めっき層(Niめっき層)
165 ハンダめっき層
170、180 配線部(めっき導電性層)
175、185 絶縁性接着剤層
190 導電性ペースト
200、205 転写版
210 導電性基板(ステンレス基板)
220 レジスト
225 開口部
230 導電性層
240 電着接着剤層
250 被転写基材

Claims (9)

  1. 所定の位置に貫通孔を設け、表面部に絶縁性の電着樹脂層を設けたシート状の金属材料をベース基板とし、該ベース基板の貫通孔に電解めっきにより金属めっきを形成して、充填タイプのスルホールを設け、且つ、該ベース基板の片面ないし両面に、配線部を1層ないし複数層形成した配線基板の製造方法であって、少なくとも順に、(A)スルホール形成用の貫通孔を所定の位置に設けたシート状の金属材料の表面に、電着により絶縁性の電着樹脂層を形成して、ベース基板を作製するベース基板作製工程と、(B)少なくとも一面が導電性である基材の導電性面に、スルホールと接続し、且つスルホール形成領域を覆うための端子部を含む配線部を選択めっきによりめっき形成した転写版と、前記電着樹脂層を形成したベース基板とを、転写版の配線部側をベース基板の第1の面側にして、位置合わせして、密着させる工程と、(C)転写版の配線部側をベース基板の第1の面側に密着させた状態のまま、第2の面側から露出した、配線部の端子部に導電性層を電解めっきによりめっき形成して、ベース基板の貫通孔部を、第2の面に達するように埋めて、充填タイプのスルホールを形成するめっき工程と、(D)配線部のみをベース基板に残した状態で、転写版を剥離する転写版剥離工程とを有することを特徴とする配線基板の製造方法。
  2. 請求項1における電着樹脂層は、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、中和剤を含むポリイミド電着液を用い、且つ、該ポリイミド電着液を0°C〜15°Cに冷却保持して、電着形成されることを特徴とする配線基板の製造方法。
  3. 溶剤可溶性ポリイミドの芳香族テトラカルボン酸成分として、少なくとも、3、4、3’、4’−ビフェニルテトラカルボン酸ジ無水物か3、4、3’、4’−ベンゾフェノンテトラカルボン酸ジ無水物のいずれか一方を含み、芳香族ジアミン成分として、3,5−ジアミノ安息香酸を含むことを特徴とする請求項2に記載の配線基板の製造方法。
  4. 請求項2ないし3において、溶剤としてアセトフェノンまたは1−アセトナフトンが用いられることを特徴とする配線基板の製造方法。
  5. 請求項1ないし4において、転写版剥離工程後、シート状の絶縁層の第1の面側およびまたは第2の面側に、別の転写版を用いて配線層を転写形成する工程を有することを特徴とする配線基板の製造方法。
  6. 請求項1ないし5のめっき工程において、ベース基板の第2の面の貫通孔領域周辺にまで達し、盛り上がる様に導電性層を電解めっきを行い、貫通孔部に充填タイプのスルホールを形成するとともに、該スルホールに一体的に連結した外部端子部を形成することを特徴とする配線基板の製造方法。
  7. 請求項6において、めっき形成された外部端子部上に半田めっきを施すことを特徴とする配線基板の製造方法。
  8. 所定の位置に貫通孔を設け、表面部に絶縁性の電着樹脂層を設けたシート状の金属材料をベース基板とし、該ベース基板の貫通孔に電解めっきにより金属めっきを形成して、充填タイプのスルホールを設け、且つ、該ベース基板の片面ないし両面に、配線部を1層ないし複数層形成した配線基板であって、請求項1ないし7の配線基板の製造方法により製造されたことを特徴とする配線基板。
  9. エリアアレイタイプの半導体装置用の配線基板であることを特徴とする請求項8記載の配線基板。
JP24866298A 1998-09-02 1998-09-02 配線基板の製造方法および配線基板 Expired - Fee Related JP4043611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24866298A JP4043611B2 (ja) 1998-09-02 1998-09-02 配線基板の製造方法および配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24866298A JP4043611B2 (ja) 1998-09-02 1998-09-02 配線基板の製造方法および配線基板

Publications (2)

Publication Number Publication Date
JP2000077845A JP2000077845A (ja) 2000-03-14
JP4043611B2 true JP4043611B2 (ja) 2008-02-06

Family

ID=17181481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24866298A Expired - Fee Related JP4043611B2 (ja) 1998-09-02 1998-09-02 配線基板の製造方法および配線基板

Country Status (1)

Country Link
JP (1) JP4043611B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP6986492B2 (ja) * 2018-06-01 2021-12-22 日東電工株式会社 配線回路基板

Also Published As

Publication number Publication date
JP2000077845A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
US20060131065A1 (en) Wired circuit board
JP4139533B2 (ja) 半導体装置とその製造方法
JPH03178152A (ja) モールドicおよびその製造方法
JP4043611B2 (ja) 配線基板の製造方法および配線基板
JP4286965B2 (ja) 配線部材の製造方法
JPH10223828A (ja) リードフレーム部材とその製造方法
JP4249328B2 (ja) 配線部材の製造方法
JP4184540B2 (ja) 配線基板とその製造方法
JP4124297B2 (ja) 多層配線基板とその製造方法
JP4489221B2 (ja) 転写用配線部材およびその製造方法
JP3453663B2 (ja) 表面実装型半導体装置
JP4390930B2 (ja) 積層配線基板とその製造方法、及び半導体装置
JPH0727789A (ja) 回路配線板およびその製造方法
JP3455602B2 (ja) 半導体素子実装基板の製造方法
KR100511965B1 (ko) 테이프기판의 주석도금방법
JPH11274724A (ja) 配線基板およびその製造方法
JP2000183223A (ja) 配線部材の製造方法と配線部材
JP4390908B2 (ja) 配線部材の製造方法
JP2000091719A (ja) 絶縁被膜付き部材とそれを用いた配線基板、及び絶縁被膜付き部材の製造方法と配線基板の製造方法
JPH11312857A (ja) 配線板の製造法およびバンプ付配線基板の製造法
JP2000059022A (ja) 回路基板の製造方法と回路基板
JP4270678B2 (ja) 配線形成方法および転写版
JP4024918B2 (ja) 回路基板の製造方法および回路基板
JP4210878B2 (ja) 半導体実装用基板の製造方法
JP4090582B2 (ja) ビルトアップ多層配線基板の製造方法および絶縁膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees