JP4024918B2 - 回路基板の製造方法および回路基板 - Google Patents

回路基板の製造方法および回路基板 Download PDF

Info

Publication number
JP4024918B2
JP4024918B2 JP05098998A JP5098998A JP4024918B2 JP 4024918 B2 JP4024918 B2 JP 4024918B2 JP 05098998 A JP05098998 A JP 05098998A JP 5098998 A JP5098998 A JP 5098998A JP 4024918 B2 JP4024918 B2 JP 4024918B2
Authority
JP
Japan
Prior art keywords
electrodeposition
circuit board
substrate
polyimide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05098998A
Other languages
English (en)
Other versions
JPH11251721A (ja
Inventor
山 智 子 丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP05098998A priority Critical patent/JP4024918B2/ja
Publication of JPH11251721A publication Critical patent/JPH11251721A/ja
Application granted granted Critical
Publication of JP4024918B2 publication Critical patent/JP4024918B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は回路基板の製造方法および回路基板に係り、とりわけ低コストで製造することができる回路基板の製造方法および回路基板に関する。
【0002】
【従来の技術】
半導体の飛躍的な発展により、半導体パッケージの小型化、他ピン化、ファインピッチ化、電子部品の極小化などが急速に進み、いわゆる高密度実装の時代に突入した。それにともなって、回路基板を片面配線から両面配線へ、さらに多層化、薄膜化が進められている。
【0003】
現在、回路基板の回路パターンの形成には、主としてサブトラクティブ法とアディティブ法が用いられている。
【0004】
サブトラクティブ法は、銅張積層板に穴を開けた後に、穴の内部と表面に銅メッキを行い、フォトエッチングによりパターンを形成する方法である。このサブトラクティブ法は技術的に完成度が高く、またコストも安いが、銅箔の厚さ等による制約から微細パターンの形成は困難である。
【0005】
一方、アディティブ法は無電解メッキ用の触媒を含有した積層板上において、回路パターン形成部以外の部分にレジストを形成し、積層板の露出している部分に無電解銅めっき等による回路パターンを形成する方法である。このアディティブ法は微細パターンの形成が可能であるが、コスト、信頼性の面で難がある。
【0006】
多層回路基板を作製する場合には、上記の方法で片面あるいは両面に回路パターンを有する回路基板を複数準備し、ガラス布にエポキシ樹脂等を含浸させたBステージ状態のプリプレグを介して複数の回路基板方法が用いられている。この場合、プリプレグは各層の回路基板間における接着剤の役割をなし、各回路基板間の接続はスルーホールと、このスルーホール内面に設けられた無電解メッキにより行なわれる。
【0007】
また、高密度実装の進展により、多層回路基板においては、薄型および計量化が要求され、その一方で単位面積当たりの高い能力も要求される。このため一層当たりの回路基板の薄膜化および各回路基板間の接続や部品の搭載方法等に工夫がなされている。
【0008】
【発明が解決しようとする課題】
しかしながら、上記サブトラクティブ法により両面に回路パターンを有する回路基板を作成し、この回路基板から多層回路基板を作成する場合、回路基板の両面に穴形成のためのドリル加工を行なう必要があるが、ドリル加工の精度と微細化限界の面から高密度化に限界があり、製造コストの低減も困難である。
【0009】
一方、近年では上述のような要求を満たすものとして、回路基板上に回路パターン層と絶縁層とを順次積層して作製される多層回路基板が開発されている。この多層回路基板は、銅メッキ層のフォトエッチングと感光性樹脂のパターニングを交互に行って作製されるため高精細な配線と任意の位置での層間接続が可能となっている。
【0010】
しかしながら、この方法では銅めっきとフォトエッチングを交互に複数回行うため、工程が煩雑となり、また、基板上に1層づつ積み上げる直列プロセスのため、中間工程でトラブルが発生すると、製品の再生が困難となり、製造コストの低減に支障をきたしてきた。
【0011】
さらに、このような多層回路基板においては、層間の接続がバイアホールによい行われているため、煩雑なフォトリソグラフィー工程が必要であり、製造コスト低減の妨げとなっていた。
【0012】
一方、回路基板における絶縁層の形成方法の一つとして、所望の回路パターンを形成した後、この回路パターン上に、樹脂電着法で絶縁樹脂層を形成して絶縁性パターンとする方法がある。このような絶縁性パターンの形成に従来から使用されている樹脂としてエポキシ樹脂、アクリル樹脂、ウレタン樹脂等が挙げられる。
【0013】
しかしながら、絶縁性樹脂として使用されるエポキシ樹脂、アクリル樹脂、ウレタン樹脂等は、電気絶縁性、耐熱性等の特性を同時に満足するものではなく、形成された絶縁性パターンはその特性面で不十分なものであった。
【0014】
一方、優れた絶縁性と耐熱性とを兼ね備えるものとしてポリイミド樹脂が従来から知られており、上述の電着法によりポリイミド樹脂からなる絶縁性パターンを形成する方法が提案されている。しかしながら現在のところ、ポリイミド樹脂を用いて安定した電着法を行なう技術は確実されていない。
【0015】
本発明はこのような点を考慮してなされたものであり、低コストで精度の高い回路基板を製造することができる回路基板の製造方法および回路基板を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明は、導電性の転写用基材上に所定パターンを有するフォトレジスト層を形成する工程と、転写用基材上のフォトレジスト層がない露出した部分に導電層を形成する工程と、導電層上に、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、水分、中和剤を含むポリイミド電着液を用いて電着により電着樹脂層を形成して、転写用基材、絶縁材料層、導電層および電着樹脂層からなる転写シートを形成する工程と、基板上に転写シートを圧着し、転写用基材およびフォトレジスト層を剥離することにより、電着樹脂層および導電層を基板上に転写する工程と、を備え、ポリイミド電着液を用いて電着により電着樹脂層を形成する際、ポリイミド電着液を0℃〜15℃に冷却保持することを特徴とする回路基板の製造方法、および
基板と、基板上にカルボキシル基を有する溶剤可溶性ポリイミドを含む電着樹脂層を介して設けられ回路パターンを構成する導電層とを備え、上記記載の製造方法により得られた回路基板である。
【0017】
本発明によれば、基板上にカルボキシル基を有する溶剤可溶性ポリイミドを含む電着樹脂層を介して導電層を容易かつ精度良く設けることができる。この場合、溶剤可溶性ポリイミドはポリアミック酸ではないため、ポリアミック酸のイミド化工程を必要としない。このためイミド化工程中に生じるポリイミド中の金属溶出を防止することができる。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の一実施の形態において説明する。図1乃至図5は本発明による回路基板の製造方法および回路基板の実施の形態を示す図である。
【0019】
図1乃至図5において、回路基板は以下のようにして製造される。
【0020】
すなわち、まず図1に示すように、ステンレス製転写用基材11上にメッキ用フォトレジスト層12が形成される。次にこのメッキ用フォトレジスト層12に対して所定パターンが形成されたフォトマスクMを用いて露出処理が行なわれ、その後、現像・リンス・乾燥処理が施されて転写用基材11上に所定パターンを有するメッキ用フォトレジスト層12が形成される。
【0021】
次に図2に示すように、転写用基材11上のメッキ用フォトレジスト層12がない露出部分に、電気メッキにより鋼製の導電層13が形成される。
【0022】
次に図3に示すように、転写用基材11上に設けられた導電層13上に、ポリイミド電着液を用いて電着を行なうことにより電着樹脂層14が形成される。この場合、ポリイミド電着液はカルボキシル基を有する溶剤可溶性ポリイミド、溶剤、水分、および中和剤を含んでいる。カルボキシル基を有する溶剤可溶性ポリイミドは、ポリアミック酸ではないため、ポリアミック酸のイミド化工程の必要はなく、このためイミド化工程中に生じるポリイミド中の金属溶出が防止される。
【0023】
他方、カルボキシル基を有する溶剤可溶性ポリイミドは常温で電着を行なうと加水分解により電着樹脂層の特性が変化することが考えられる。このため本発明においてはポリイミド電着液を0℃〜15℃の間の、ある一定の温度を保持した状態で電着が行なわれる。
【0024】
この場合、0℃未満であると、所定の電着膜厚を得るのに時間がかかり好ましくない。15℃を越えると比較的加水分解がおこりやすくなり好ましくない。
【0025】
このようにして、転写用基材11と、転写用基材11上に設けられたメッキ用フォトレジスト層12および導電層13と、導電層13上に設けられた電着樹脂層14とからなる転写シート10が得られる(図3)。
【0026】
次に図4に示すように、ステンレス製基板21が準備され、ステンレス製基板21上に転写シート10が電着樹脂層14が基板21側を向くようにして積層される。その後ステンレス製基板21に対して転写シート10が圧着され、次に転写用基材11およびフォトレジスト層12が剥離される。その後基板21に対して加熱処理が施され、電着樹脂層14中の水分、溶剤および中和剤を外方に飛ばすことにより、電着樹脂層14の絶縁性を向上させることができる。
【0027】
このようにして基板21と、基板21上に電着樹脂層14を介して設けられた導電層13とからなる回路基板20が得られる(図5)。この場合、導電層13は回路基板20の回路パターンを構成する。
【0028】
【実施例】
次に本発明の具体的実施例について説明する。
まず転写用基材11として、脱脂された厚さ0.15mmのステンレス板を準備し、このステンレス板上に市販のメッキ用フォトレジスト層12(東京応化工業(株)製 OMR85)を厚さ1μmに塗布乾燥した。次に所定の配線パターンが形成されているフォトマスクMを用いて密着露光を行った。その後フォトレジスト層12に対して現像・リンス・乾燥を施し、さらに熱硬化を行なった。
【0029】
次に転写用基材11と含燐銅電極を対向させて、下記の組成の硫酸銅めっき浴(液温=30℃)中に浸せきした。その後、直流電源の陽極に含燐銅電極を接続し、陰極に転写用基材11を接続した。次に電流密度2A/dm2 で25分間の通電を行い、メッキ用フォトレジスト層12で被覆されていない転写用基材11の露出部分に厚さ10μmの銅めっきにより導電層13を形成した。
(硫酸銅めっき浴の組成)
硫酸銅 …100g/L
硫酸 …180g/L
塩酸 …0.15ml/L
光沢剤 …10ml/L

次に転写用基材11上に設けられた導電層13上に、ポリイミド電着液を用いて電着樹脂層14を形成する。
【0030】
このときポリイミド電着液は次のようにして作製される。
ポリイミド組成物の製造
反応器としてガラス製のセパラブル三つ口フラスコを使用する。攪拌機、チッ素導入管及び冷却管の下部にストップコックのついた水分受容器を取り付ける。次に反応器内に3,4,3′,4′−ベンゾフェノンテトラカルボン酸ジ無水物(ポリイミド)64.44g(0.2モル),ビス−[4−(3−アミノフェノキシ)フェニル]スルホン42.72g(0.1モル),γ−バレロラクトン3g(0.03モル),ピリジン4.8g(0.006モル),NMP(N−メチルピロリドンの略)中和剤400g,トルエン90gを入れ、室温で30分間攪拌し、次いで反応器を昇温して180℃で1時間、200rpm、に攪拌しながら反応させる。この間、窒素を通しさらに攪拌しながら、反応器をシリコン油中につけて加熱して反応させる。反応温度はシリコン温度で示す。
【0031】
反応後、反応器からトルエン−水留出分30mlを除き、空冷して、3,4,3′,4′−ベンゾフェノンテトラカルボン酸ジ無水物32.22g(0.1モル),3,5−ジアミノ安息香酸(ポリイミド)15.22g(0.1モル),2,6−ジアミノピリジン11.01g(0.1モル),NMP(中和剤)222g,トルエン45gを添加し、室温で1時間攪拌する(200rpm)。次いで反応器を昇温して180℃で1時間、加熱攪拌する。トルエン−水留出分15mlを除き、以後は留出分を系外に除きながら、180℃で3時間、加熱攪拌して反応を終了した。これにより、20%ポリイミドワニスを得た。ポリイミドの酸価は、電位差滴定(0.05N エタノール性KOH溶液使用)で測定したところ、90mmol/100g固形分であった。この酸価のうち、63mmol/100g固形分は樹脂モノマーに3.5−ジアミノ安息香酸を用いているので、それ由来のペンダント型の酸である。のこりが残存するアミド酸構造や樹脂末端の酸由来のものである。すなわちポリイミドの基本的な骨格構造は、前記構造式で表されるものである。
電着塗料溶液の調製1
得られた20%ポリイミドワニスにN−メチルピロリドンを加え、15%ポリイミドワニスとしたもの1000gに、アセトフェノン(溶剤)450g、トリエチルアミン6.5gを加え、攪拌しながら水375gを滴下し、水性電着液を調製した。このようにして固形分濃度8.9%,pH7.7の電着エマルジョン組成物(ポリイミド電着液)を得た。
電着塗料溶液の調製2
得られた20%ポリイミドワニスにN−メチルピロリドンを加え、15%ポリイミドワニスとしたもの1000gに、1−アセトナフトン(溶剤)450g、トリエチルアミン6.5gを加え、攪拌しながら水375gを滴下し、水性電着液を調製した。このようにして固形分濃度8.9%,pH7.9の電着エマルジョン組成物(ポリイミド電着液)を得た。
【0032】
次に上記ポリイミド電着液が収納された電着槽内に、表面に導電層13とメッキ用フォトレジスト層12とが形成された転写用基材11と、白金電極とが対向して浸漬された。このとき電着槽内のポリイミド電着液の温度は例えば5℃に保たれている。
【0033】
次に直流電源の陽極に転写用基板11を、陰極に白金電極をそれぞれ接続し150Vの電圧で300秒の電着を行い、次に転写用基材11を80℃、5分間乾燥した。このようにして導電層13上に厚さ25μmの電着ポリイミドからなる電着樹脂層14が形成され、転写シート10が得られた。
【0034】
次に転写シート10を導電性のステンレス製基板21上に下記の条件で圧着・転写し、その後350℃で1時間、窒素雰囲気中で樹脂層14を加熱硬化して絶縁性を高め、このようにして回路基板20を作製した。
(圧着条件)
圧力:1kgf/cm2
温度:210℃
樹脂層(ポリイミド層)の絶縁信頼性試験
85℃/85%RHに設定された恒温恒湿槽中において、作製された回路基板20に30Vを印加し、絶縁信頼性試験を行った。
【0035】
低温、例えば5℃でポリイミドからなる電着樹脂層14を電着して作製した本発明による回路基板20の信頼性は、試験後1000時間経過しても、製品の要求性能である109 Ω以上の測定抵抗値を保っていた。この時のポリイミドからなる電着樹脂層14の最小膜厚は3μm、平均膜厚は5μm以上であった。
【0036】
一方、液温が従来どおりの常温(20〜25℃)で、ポリイミドからなる樹脂層を電着して作製した比較例による回路基板の信頼性は、試験開始直後に測定抵抗値が急激に低下し、ポリイミドからなる樹脂層の絶縁性が低下したことを示した。
樹脂層(ポリイミド層)/基板間のピール強度
作製した回路基板20の導電層13の一部に試験機の治具をひっかけ、基板21と垂直方向に一定の強度で一定の速度で引っ張り上げた時のピール強度を測定した。
【0037】
低温、例えば5℃でポリイミドからなる電着樹脂層14を電着して作製した本発明による回路基板20のピール強度は、0.5kg/cmで、製品の要求性能を上回った。
【0038】
一方、液温が従来どおりの常温(20〜25℃)で、ポリイミドからなる樹脂層を電着して作製した比較例の回路基板のピール強度は、0.1kg/cmで、製品の要求性能をはるかに下回った。引き剥がした部分のポリイミドからなる電着樹脂層を観察したところ、基板との界面は平滑でなく、異物を含んでいるのが観察された。
【0039】
【発明の効果】
以上のように本発明によれば、基板上にカルボキシル基を有する溶剤可溶性ポリイミドを含む電着樹脂層を介して回路パターンを構成する導電層を容易かつ精度良く設けることができる。このため低コストで、精度の高い回路基板を得ることができる。
【図面の簡単な説明】
【図1】転写用基材上にメッキ用フォトレジスト層を形成する工程を示す図。
【図2】転写用基材上に導電層を形成する工程を示す図。
【図3】導電層上に電着樹脂層を形成する工程を示す図。
【図4】転写シートを基板上に積層した状態を示す図。
【図5】本発明による回路基板を示す図。
【符号の説明】
10 転写シート
11 転写用基材
12 メッキ用フォトレジスト層
13 導電層
14 電着樹脂層
20 回路基板
21 基板

Claims (7)

  1. 導電性の転写用基材上に所定パターンを有するフォトレジスト層を形成する工程と、
    転写用基材上のフォトレジスト層がない露出した部分に導電層を形成する工程と、
    導電層上に、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、中和剤を含むポリイミド電着液を用いて電着により電着樹脂層を形成して、転写用基材、絶縁材料層、導電層および電着樹脂層からなる転写シートを形成する工程と、
    基板上に転写シートを圧着し、転写用基材およびフォトレジスト層を剥離することにより、電着樹脂層および導電層を基板上に転写する工程と、
    を備え
    ポリイミド電着液を用いて電着により電着樹脂層を形成する際、ポリイミド電着液を0℃〜15℃に冷却保持することを特徴とする回路基板の製造方法。
  2. 電着樹脂層および導電層を基板上に転写した後、電着樹脂層を加熱処理して絶縁性を向上させる程を更に備えたことを特徴とする請求項1記載の回路基板の製造方法。
  3. 溶剤可溶性ポリイミドの芳香族テトラカルボン酸成分として、少くとも、BPDAかBTDAのどちらか一方を含み、芳香族ジアミン成分として3,5−ジアミノ安息香酸を含むことを特徴とする請求項1または2のいずれか記載の回路基板の製造方法。
  4. 溶剤としてアセトフェノンまたは1−アセトナフトンが用いられることを特徴とする請求項1乃至のいずれか記載の回路基板の製造方法。
  5. 基板と、基板上にカルボキシル基を有する溶剤可溶性ポリイミドを含む電着樹脂層を介して設けられ回路パターンを構成する導電層とを備え、請求項1記載の製造方法により得られた回路基板。
  6. 溶剤可溶性ポリイミドの芳香族テトラカルボン酸成分として、少くとも、BPDAかBTDAのどちらか一方を含み、芳香族ジアミン成分として3,5−ジアミノ安息香酸を含むことを特徴とする請求項記載の回路基板。
  7. 溶剤としてアセトフェノンまたは1−アセトナフトンが用いられることを特徴とする請求項5または6のいずれか記載の回路基板。
JP05098998A 1998-03-03 1998-03-03 回路基板の製造方法および回路基板 Expired - Fee Related JP4024918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05098998A JP4024918B2 (ja) 1998-03-03 1998-03-03 回路基板の製造方法および回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05098998A JP4024918B2 (ja) 1998-03-03 1998-03-03 回路基板の製造方法および回路基板

Publications (2)

Publication Number Publication Date
JPH11251721A JPH11251721A (ja) 1999-09-17
JP4024918B2 true JP4024918B2 (ja) 2007-12-19

Family

ID=12874213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05098998A Expired - Fee Related JP4024918B2 (ja) 1998-03-03 1998-03-03 回路基板の製造方法および回路基板

Country Status (1)

Country Link
JP (1) JP4024918B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944027B2 (ja) * 2001-11-16 2007-07-11 三井金属鉱業株式会社 フレキシブルプリント配線板の製造方法及びその製造方法で得られたフレキシブルプリント配線板

Also Published As

Publication number Publication date
JPH11251721A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
JP2002280682A (ja) 絶縁樹脂組成物及びそれから形成した絶縁層を含む多層回路基板
US6344308B1 (en) Method of manufacturing a flexible circuit board
JP2007053174A (ja) コイルおよびその製造方法
JP2000286559A (ja) 配線基板とその製造方法及び半導体装置
JP2002245609A (ja) Hdd用サスペンション及びその製造方法
JP4024918B2 (ja) 回路基板の製造方法および回路基板
JP4085650B2 (ja) 配線板の製造方法及び配線板
JPH10289432A (ja) Hddサスペンション用保護膜材料、hddサスペンション及びその製造方法
JP4124297B2 (ja) 多層配線基板とその製造方法
JP4122568B2 (ja) 多層配線板の製造方法
JP2001345554A (ja) 多層配線基板及びその製造方法
JP2007002135A (ja) 半導電性樹脂組成物および配線回路基板
JP3248786B2 (ja) 回路基板構造、および回路基板の製造方法
JPH11274724A (ja) 配線基板およびその製造方法
JP2000091719A (ja) 絶縁被膜付き部材とそれを用いた配線基板、及び絶縁被膜付き部材の製造方法と配線基板の製造方法
JP2002134925A (ja) 多層回路基板およびその製造方法
JP4101919B2 (ja) 転写用部材の製造法及び転写用部材
JP4090582B2 (ja) ビルトアップ多層配線基板の製造方法および絶縁膜の形成方法
JP2001085822A (ja) 転写版の作製方法と転写版、および配線基板の製造方法と配線基板
TWI405793B (zh) 晶片搭載(chip-on)薄膜
JP5004074B2 (ja) チップオンフィルム
JPH04196389A (ja) 配線基板
JP2007099867A (ja) 半導電性樹脂組成物および配線回路基板
JPH11261223A (ja) 多層配線基板の製造方法と多層配線基板
JP2001077513A (ja) 被膜配線の形成方法と配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees