JPH10223828A - リードフレーム部材とその製造方法 - Google Patents
リードフレーム部材とその製造方法Info
- Publication number
- JPH10223828A JPH10223828A JP3569697A JP3569697A JPH10223828A JP H10223828 A JPH10223828 A JP H10223828A JP 3569697 A JP3569697 A JP 3569697A JP 3569697 A JP3569697 A JP 3569697A JP H10223828 A JPH10223828 A JP H10223828A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- polyimide resin
- resin film
- etching
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＢＧＡタイプの樹脂封止型半導体装置に用い
られる多端子化に対応でき、コスト面、品質面に優れた
リードフレームを提供する。 【解決手段】 リードフレーム部１１０と、ポリイミド
樹脂膜部１２０とからからなる半導体装置用のリードフ
レーム部材１００であって、リードフレーム部１１０は
ハーフエッチングを伴う２段エッチング加工により作製
されたもので、一方側の面をリードフレーム素材面１１
３Ｓとし、他方側にエッチングを施すことにより、少な
くとも各インナーリード１１２の一部を含む薄肉部を設
け、且つ外部端子１１３をリードフレーム素材厚に形成
し、リードフレーム素材面１１３Ｓに沿い二次元的に配
列して設けているものであり、ポリイミド樹脂膜部１２
０は、薄肉部のエッチングされた面を覆うポリイミド樹
脂膜１２１とエッチングされた側面部の一部を覆うポリ
イミド樹脂膜１２１とを有する。
られる多端子化に対応でき、コスト面、品質面に優れた
リードフレームを提供する。 【解決手段】 リードフレーム部１１０と、ポリイミド
樹脂膜部１２０とからからなる半導体装置用のリードフ
レーム部材１００であって、リードフレーム部１１０は
ハーフエッチングを伴う２段エッチング加工により作製
されたもので、一方側の面をリードフレーム素材面１１
３Ｓとし、他方側にエッチングを施すことにより、少な
くとも各インナーリード１１２の一部を含む薄肉部を設
け、且つ外部端子１１３をリードフレーム素材厚に形成
し、リードフレーム素材面１１３Ｓに沿い二次元的に配
列して設けているものであり、ポリイミド樹脂膜部１２
０は、薄肉部のエッチングされた面を覆うポリイミド樹
脂膜１２１とエッチングされた側面部の一部を覆うポリ
イミド樹脂膜１２１とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は，リードフレームを
コア材として回路を形成した面実装型の樹脂封止型半導
体装置用のリードフレーム部材に関し、特に、ＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装
置やＣＳＰ（ＣｈｉｐＳｃａｌｅｄ Ｐａｃｋａｇｅ）
タイプの樹脂封止型半導体装置に適用するリードフレー
ム部材の製造方法に関する。
コア材として回路を形成した面実装型の樹脂封止型半導
体装置用のリードフレーム部材に関し、特に、ＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装
置やＣＳＰ（ＣｈｉｐＳｃａｌｅｄ Ｐａｃｋａｇｅ）
タイプの樹脂封止型半導体装置に適用するリードフレー
ム部材の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに
代表されるように、ますます高集積化、高機能化になっ
ている。高集積化、高機能化された半導体装置において
は、信号の高速処理のためには、パッケージ内のインダ
クタンスが無視できない状況になってきて、パッケージ
内のインダクタンスを低減するために、電源、グランド
の接続端子数を多くし、実質的なインダクタンスを下げ
るようにして、対応してきた。この為、半導体装置の高
集積化、高機能化は外部端子（ピン）の総数の増加とな
り、ますます多端子（ピン）化が求められるようになっ
てきた。多端子（ピン）ＩＣ、特にゲートアレイやスタ
ンダードセルに代表されるＡＳＩＣあるいは、マイコ
ン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃ
ｅｓｓｏｒ）等の半導体装置化には、リードフレームを
用いたものとしては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）等の表面実装型パッケージが用いられて
おり、ＱＦＰでは３００ピンクラスのものまでが実用化
に至ってきている。ＱＦＰは、図１１（ｂ）に示す単層
リードフレーム１１１０を用いたもので、図１１（ａ）
にその断面図を示すように、ダイパッド１１１１上に半
導体素子１１２０を搭載し、金めっき等の処理がされた
インナーリード先端部１１１２Ａと半導体素子１１２０
の端子（電極パッド）１１２１とをワイヤ１１３０にて
結線した後に、樹脂１１４０で封止し、ダムバー部をカ
ットし、アウターリード１１１３部をガルウイング状に
折り曲げて作製されている。このようなＱＦＰは、パッ
ケージの４方向へ外部回路と電気的に接続するためのア
ウターリードを設けた構造となり、多端子（ピン）化に
対応できるものとして開発されてきた。ここで用いられ
る単層リードフレーム１１１０は、通常、コバール、４
２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優
れ、且つ強度が大きい金属板をフオトリソグラフイー技
術を用いたエッチング加工方法やスタンピング法等によ
り、図１１（ｂ）に示すような形状に加工して作製され
ていた。尚、図１１（ｂ）（ロ）は単層リードフレーム
の平面図である図１１（ｂ）（イ）のＦ１−Ｆ２におけ
る断面図である。
化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに
代表されるように、ますます高集積化、高機能化になっ
ている。高集積化、高機能化された半導体装置において
は、信号の高速処理のためには、パッケージ内のインダ
クタンスが無視できない状況になってきて、パッケージ
内のインダクタンスを低減するために、電源、グランド
の接続端子数を多くし、実質的なインダクタンスを下げ
るようにして、対応してきた。この為、半導体装置の高
集積化、高機能化は外部端子（ピン）の総数の増加とな
り、ますます多端子（ピン）化が求められるようになっ
てきた。多端子（ピン）ＩＣ、特にゲートアレイやスタ
ンダードセルに代表されるＡＳＩＣあるいは、マイコ
ン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃ
ｅｓｓｏｒ）等の半導体装置化には、リードフレームを
用いたものとしては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）等の表面実装型パッケージが用いられて
おり、ＱＦＰでは３００ピンクラスのものまでが実用化
に至ってきている。ＱＦＰは、図１１（ｂ）に示す単層
リードフレーム１１１０を用いたもので、図１１（ａ）
にその断面図を示すように、ダイパッド１１１１上に半
導体素子１１２０を搭載し、金めっき等の処理がされた
インナーリード先端部１１１２Ａと半導体素子１１２０
の端子（電極パッド）１１２１とをワイヤ１１３０にて
結線した後に、樹脂１１４０で封止し、ダムバー部をカ
ットし、アウターリード１１１３部をガルウイング状に
折り曲げて作製されている。このようなＱＦＰは、パッ
ケージの４方向へ外部回路と電気的に接続するためのア
ウターリードを設けた構造となり、多端子（ピン）化に
対応できるものとして開発されてきた。ここで用いられ
る単層リードフレーム１１１０は、通常、コバール、４
２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優
れ、且つ強度が大きい金属板をフオトリソグラフイー技
術を用いたエッチング加工方法やスタンピング法等によ
り、図１１（ｂ）に示すような形状に加工して作製され
ていた。尚、図１１（ｂ）（ロ）は単層リードフレーム
の平面図である図１１（ｂ）（イ）のＦ１−Ｆ２におけ
る断面図である。
【０００３】しかしながら、近年の半導体素子の信号処
理の高速化及び高性能（機能）化は、更に多くの端子を
必要としている。これに対し、ＱＦＰでは、外部端子ピ
ッチを狭めることにより、更なる多端子化に対応できる
が、外部端子を狭ピッチ化した場合、外部端子自体の幅
も狭める必要があり、外部端子強度を低下させることと
なる。その結果、端子成形（ガルウイング化）の位置精
度あるいは平坦精度等において問題を生じてしまう。ま
た、ＱＦＰでは、アウターリードのピッチが、０．４ｍ
ｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら
狭ピッチの実装工程が難しくなってきて、高度なボード
実装技術を実現せねばならない等の障害（問題）をかか
えている。
理の高速化及び高性能（機能）化は、更に多くの端子を
必要としている。これに対し、ＱＦＰでは、外部端子ピ
ッチを狭めることにより、更なる多端子化に対応できる
が、外部端子を狭ピッチ化した場合、外部端子自体の幅
も狭める必要があり、外部端子強度を低下させることと
なる。その結果、端子成形（ガルウイング化）の位置精
度あるいは平坦精度等において問題を生じてしまう。ま
た、ＱＦＰでは、アウターリードのピッチが、０．４ｍ
ｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら
狭ピッチの実装工程が難しくなってきて、高度なボード
実装技術を実現せねばならない等の障害（問題）をかか
えている。
【０００４】これら従来のＱＦＰパッケージがかかえる
実装効率、実装性の問題を回避するために、半田ボール
をパッケージの外部端子に置き換えた面実装型パッケー
ジであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と
呼ばれるプラスチックパッケージ半導体装置が開発され
てきた。ＢＧＡは、外部端子を裏面にマトリクス状（ア
レイ状）に配置した半田ボールとした表面実装型半導体
装置（プラスチックパッケージ）の総称である。通常、
このＢＧＡは、入出力端子を増やすために、両面配線基
板の片面に半導体素子を搭載し、もう一方の面に球状の
半田を取付けた外部端子用電極を設け、スルーホールを
通じて半導体素子と外部端子用電極との導通をとってい
た。球状の半田をアレイ状に並べることにより、端子ピ
ッチの間隔を従来のリードフレームを用いた半導体装置
より広くすることができ、この結果、半導体装置の実装
工程を難しくせず、入出力端子の増加に対応できた。Ｂ
ＧＡは、一般に図６に示すような構造である。図６
（ｂ）は図６（ａ）の裏面（基板）側からみた図で図６
（ｃ）はスルーホール６５０部を示したものである。こ
のＢＧＡはＢＴレジン（ビスマレイミド系樹脂）を代表
とする耐熱性を有する平板（樹脂板）の基材６０２の片
面に半導体素子６０１を搭載するダイパッド６０５と半
導体素子６０１からボンディングワイヤ６０８により電
気的に接続されるボンディングパッド６１０をもち、も
う一方の面に、外部回路と半導体装置との電気的、物理
的接続を行う格子状あるいは千鳥状に配置された半田ボ
ールにより形成した外部接続端子６０６をもち、外部接
続端子６０６とボンディングパッド６１０の間を配線６
０４とスルーホール６５０、配線６０４Ａにより電気的
に接続している構造である。しかしながら、このＢＧＡ
は搭載する半導体素子とワイヤの結線を行う回路と、半
導体装置化した後にプリント基板に実装するための外部
端子用電極とを、基材６０２の両面に設け、これらをス
ルーホール６５０を介して電気的に接続した複雑な構成
であり、樹脂の熱膨張の影響によりスルーホール６５０
に断線を生じることもあり、作製上、信頼性の点で問題
が多かった。
実装効率、実装性の問題を回避するために、半田ボール
をパッケージの外部端子に置き換えた面実装型パッケー
ジであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と
呼ばれるプラスチックパッケージ半導体装置が開発され
てきた。ＢＧＡは、外部端子を裏面にマトリクス状（ア
レイ状）に配置した半田ボールとした表面実装型半導体
装置（プラスチックパッケージ）の総称である。通常、
このＢＧＡは、入出力端子を増やすために、両面配線基
板の片面に半導体素子を搭載し、もう一方の面に球状の
半田を取付けた外部端子用電極を設け、スルーホールを
通じて半導体素子と外部端子用電極との導通をとってい
た。球状の半田をアレイ状に並べることにより、端子ピ
ッチの間隔を従来のリードフレームを用いた半導体装置
より広くすることができ、この結果、半導体装置の実装
工程を難しくせず、入出力端子の増加に対応できた。Ｂ
ＧＡは、一般に図６に示すような構造である。図６
（ｂ）は図６（ａ）の裏面（基板）側からみた図で図６
（ｃ）はスルーホール６５０部を示したものである。こ
のＢＧＡはＢＴレジン（ビスマレイミド系樹脂）を代表
とする耐熱性を有する平板（樹脂板）の基材６０２の片
面に半導体素子６０１を搭載するダイパッド６０５と半
導体素子６０１からボンディングワイヤ６０８により電
気的に接続されるボンディングパッド６１０をもち、も
う一方の面に、外部回路と半導体装置との電気的、物理
的接続を行う格子状あるいは千鳥状に配置された半田ボ
ールにより形成した外部接続端子６０６をもち、外部接
続端子６０６とボンディングパッド６１０の間を配線６
０４とスルーホール６５０、配線６０４Ａにより電気的
に接続している構造である。しかしながら、このＢＧＡ
は搭載する半導体素子とワイヤの結線を行う回路と、半
導体装置化した後にプリント基板に実装するための外部
端子用電極とを、基材６０２の両面に設け、これらをス
ルーホール６５０を介して電気的に接続した複雑な構成
であり、樹脂の熱膨張の影響によりスルーホール６５０
に断線を生じることもあり、作製上、信頼性の点で問題
が多かった。
【０００５】この為、作製プロセスの簡略化、信頼性の
低下を回避するため、上記図６に示す構造のものの他
に、リードフレームをコア材として回路を形成したＰＢ
ＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）も、近年、種々提案されてきた。これらのリードフ
レームを使用するＰＢＧＡパッケージは、一般には、リ
ードフレーム７１０の外部端子部７１４に対応する箇所
に所定の孔をあけた、絶縁性の固定用フィルム７６０上
にリードフレーム７１０全体を固定して、樹脂封止した
図７（ａ）に示すような構造、ないし固定用テープ７６
０Ａにてインナーリードを固定した図７（ｂ）に示すよ
うな構造をとっていた。
低下を回避するため、上記図６に示す構造のものの他
に、リードフレームをコア材として回路を形成したＰＢ
ＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）も、近年、種々提案されてきた。これらのリードフ
レームを使用するＰＢＧＡパッケージは、一般には、リ
ードフレーム７１０の外部端子部７１４に対応する箇所
に所定の孔をあけた、絶縁性の固定用フィルム７６０上
にリードフレーム７１０全体を固定して、樹脂封止した
図７（ａ）に示すような構造、ないし固定用テープ７６
０Ａにてインナーリードを固定した図７（ｂ）に示すよ
うな構造をとっていた。
【０００６】ここで用いられるリードフレームは、外部
端子部７１３とインナーリード７１２ともリードフレー
ム素材の厚さに作製されており、エッチングによる外形
加工後においては、図８（ａ）に示すように、インナー
リード７１２先端に延設された、インナーリードと一体
的に連結し、インナーリード同志を互いに固定するため
の連結部７１７を設けた状態で、且つ、外部端子部を支
持するための支持リード７１５をダムバー（枠部）７１
４に連結させていた。そして、図７（ａ）に示す半導体
装置６００の場合は、図８（ｂ）に示すように、リード
フレーム全体を固定用フィルム７６０にて固定した後
に、プレスにより本来不要である連結部７１７の除去を
行って、図８（ｃ）に示すようなリードフレーム７１０
と固定用フィルム７６０からなるリードフレーム部材７
７０を得て使用していた。このため、リードフレーム部
材６７０の作製には高価な金型が必要で、且つ生産性の
面でも良くなかった。これに対し、図７（ｂ）に示す半
導体装置７００Ａの場合は、リードフレーム全体でなく
インナーリードを含む一部を固定用テープで固定し、連
結部７１７を除去して、リードフレーム７１０と固定用
テープ７６０Ａとからなるリードフレーム部材７７０Ａ
を得ていたが、やはりリードフレーム部材７７０Ａの作
製には高価な金型が必要で、且つ生産性の面でも良くな
かった。また、図８（ｃ）に示すリードフレーム部材７
７０を用いた場合や、リードフレームの一部を固定した
リードフレーム部材７７０Ａを用いた場合、半導体装置
の作製の際には、図９に示すように、樹脂封止後に枠部
を除去し、外部端子部を支持していた支持リード７１５
を互いに分離する必要があり、金型により枠部を切断除
去していたため、やはり高価な金型が必要で、且つ生産
性の面でも良くなかった。
端子部７１３とインナーリード７１２ともリードフレー
ム素材の厚さに作製されており、エッチングによる外形
加工後においては、図８（ａ）に示すように、インナー
リード７１２先端に延設された、インナーリードと一体
的に連結し、インナーリード同志を互いに固定するため
の連結部７１７を設けた状態で、且つ、外部端子部を支
持するための支持リード７１５をダムバー（枠部）７１
４に連結させていた。そして、図７（ａ）に示す半導体
装置６００の場合は、図８（ｂ）に示すように、リード
フレーム全体を固定用フィルム７６０にて固定した後
に、プレスにより本来不要である連結部７１７の除去を
行って、図８（ｃ）に示すようなリードフレーム７１０
と固定用フィルム７６０からなるリードフレーム部材７
７０を得て使用していた。このため、リードフレーム部
材６７０の作製には高価な金型が必要で、且つ生産性の
面でも良くなかった。これに対し、図７（ｂ）に示す半
導体装置７００Ａの場合は、リードフレーム全体でなく
インナーリードを含む一部を固定用テープで固定し、連
結部７１７を除去して、リードフレーム７１０と固定用
テープ７６０Ａとからなるリードフレーム部材７７０Ａ
を得ていたが、やはりリードフレーム部材７７０Ａの作
製には高価な金型が必要で、且つ生産性の面でも良くな
かった。また、図８（ｃ）に示すリードフレーム部材７
７０を用いた場合や、リードフレームの一部を固定した
リードフレーム部材７７０Ａを用いた場合、半導体装置
の作製の際には、図９に示すように、樹脂封止後に枠部
を除去し、外部端子部を支持していた支持リード７１５
を互いに分離する必要があり、金型により枠部を切断除
去していたため、やはり高価な金型が必要で、且つ生産
性の面でも良くなかった。
【０００７】このような、リードフレームをコア材とし
て用いたＢＧＡタイプの樹脂封止型半導体装置において
は、図１１（ｂ）に示す単層リードフレームを用いた半
導体装置に比べ、同じ端子数で外部回路と接続するため
の外部端子ピッチを広くでき、半導体装置の実装工程を
難しくしないで、入出力端子の増加に対応できたが、一
層の多端子化に対しては、インナーリードの狭ピッチ化
が必須でその対応が求められていた。これに対応するた
め、インナーリード部をリードフレーム素材より薄肉に
形成し、狭いピッチ化を達成するエッチング加工方法が
提案されている。このエッチング加工方法の１例を図１
０に挙げて説明する。簡単のため、ここでは、インナー
リードのみを銅合金からなるリードフレーム素材より薄
肉化したリードフレームの作製する場合を説明する。図
１０は、薄肉状に形成するインナーリード先端部の各工
程の断面図である。尚、リードフレーム素材の厚さのま
まで外形加工する箇所については、リードフレーム素材
の両面にほぼ同じ形状、サイズのレジストパターンを形
成してエッチングを行う。図１０中、１０１０はリード
フレーム素材、１０１０Ａは薄肉部、１０２０Ａ、１０
２０Ｂはレジストパターン、１０３０は第一の開口部、
１０４０は第二の開口部、１０５０は第一の凹部、１０
６０は第二の凹部、１０７０は平坦状面、１０８０はエ
ッチング抵抗層（充填材層）である。先ず、厚さが０．
１５ｍｍの帯び状板からなるリードフレーム素材の両面
を洗浄、脱脂処理等を行った後に、重クロム酸カリウム
を感光剤としたカゼイン水溶液の混合液からなるレジス
トを両面に塗布し、レジストを乾燥後、所定のパターン
版を用いてリードフレーム素材の両面のレジストの所定
領域をそれぞれ露光し、現像処理を行い、所定形状の第
一の開口部１０３０、第二の開口部１０４０をもつレジ
ストパターン１０２０Ａ、１０２０Ｂを形成する。（図
１０（ａ）） 第一の開口部１０３０は、後のエッチング加工において
リードフレーム素材１０１０をこの開口部からベタ状に
リードフレーム素材１０１０よりも薄肉に腐蝕するため
のもので、レジストの第二の開口部１０４０は、インナ
ーリード先端部の形状を形成するためのものである。次
いで、液温５０°Ｃ、比重４６ボーメの塩化第二鉄溶液
を用いて、スプレー圧３．０ｋｇ／ｃｍ2 にて、レジス
トパターンが形成されたリードフレーム素材１０１０の
両面をエッチングし、ベタ状（平坦状）に腐蝕された第
一の凹部１０５０の深さｈが所定の深さにに達した時点
でエッチングを止める。（図１０（ｂ）） 第１回目のエッチングにおいてリードフレーム素材１０
１０の両面から同時にエッチングする理由は、両面から
エッチングすることにより、後述する第２回目のエッチ
ング時間を短縮するためで、レジストパターン１０２０
Ｂ側からのみの片面エッチングの場合と比べ、第１回目
エッチングと第２回目エッチングのトータル時間が短縮
される。
て用いたＢＧＡタイプの樹脂封止型半導体装置において
は、図１１（ｂ）に示す単層リードフレームを用いた半
導体装置に比べ、同じ端子数で外部回路と接続するため
の外部端子ピッチを広くでき、半導体装置の実装工程を
難しくしないで、入出力端子の増加に対応できたが、一
層の多端子化に対しては、インナーリードの狭ピッチ化
が必須でその対応が求められていた。これに対応するた
め、インナーリード部をリードフレーム素材より薄肉に
形成し、狭いピッチ化を達成するエッチング加工方法が
提案されている。このエッチング加工方法の１例を図１
０に挙げて説明する。簡単のため、ここでは、インナー
リードのみを銅合金からなるリードフレーム素材より薄
肉化したリードフレームの作製する場合を説明する。図
１０は、薄肉状に形成するインナーリード先端部の各工
程の断面図である。尚、リードフレーム素材の厚さのま
まで外形加工する箇所については、リードフレーム素材
の両面にほぼ同じ形状、サイズのレジストパターンを形
成してエッチングを行う。図１０中、１０１０はリード
フレーム素材、１０１０Ａは薄肉部、１０２０Ａ、１０
２０Ｂはレジストパターン、１０３０は第一の開口部、
１０４０は第二の開口部、１０５０は第一の凹部、１０
６０は第二の凹部、１０７０は平坦状面、１０８０はエ
ッチング抵抗層（充填材層）である。先ず、厚さが０．
１５ｍｍの帯び状板からなるリードフレーム素材の両面
を洗浄、脱脂処理等を行った後に、重クロム酸カリウム
を感光剤としたカゼイン水溶液の混合液からなるレジス
トを両面に塗布し、レジストを乾燥後、所定のパターン
版を用いてリードフレーム素材の両面のレジストの所定
領域をそれぞれ露光し、現像処理を行い、所定形状の第
一の開口部１０３０、第二の開口部１０４０をもつレジ
ストパターン１０２０Ａ、１０２０Ｂを形成する。（図
１０（ａ）） 第一の開口部１０３０は、後のエッチング加工において
リードフレーム素材１０１０をこの開口部からベタ状に
リードフレーム素材１０１０よりも薄肉に腐蝕するため
のもので、レジストの第二の開口部１０４０は、インナ
ーリード先端部の形状を形成するためのものである。次
いで、液温５０°Ｃ、比重４６ボーメの塩化第二鉄溶液
を用いて、スプレー圧３．０ｋｇ／ｃｍ2 にて、レジス
トパターンが形成されたリードフレーム素材１０１０の
両面をエッチングし、ベタ状（平坦状）に腐蝕された第
一の凹部１０５０の深さｈが所定の深さにに達した時点
でエッチングを止める。（図１０（ｂ）） 第１回目のエッチングにおいてリードフレーム素材１０
１０の両面から同時にエッチングする理由は、両面から
エッチングすることにより、後述する第２回目のエッチ
ング時間を短縮するためで、レジストパターン１０２０
Ｂ側からのみの片面エッチングの場合と比べ、第１回目
エッチングと第２回目エッチングのトータル時間が短縮
される。
【０００８】次いで、第一の開口部１０３０側の腐蝕さ
れた第一の凹部１０５０にエッチング抵抗層１０８０と
しての耐エッチング性のあるホットメルト型ワックス
を、ダイコータを用いて、塗布し、ベタ状（平坦状）に
腐蝕された第一の凹部１０５０に埋め込む。レジストパ
ターン１０２０Ｂ上も該エッチング抵抗層１０８０に塗
布された状態とする。（図１０（ｃ）） エッチング抵抗層１０８０を、レジストパターン１０２
０Ｂ上全面に塗布する必要はないが、第一の凹部１０５
０を含む一部にのみ塗布することは難しい為に、図４
（ｃ）に示すように、第一の凹部１０５０とともに、第
一の開口部１０３０側全面にエッチング抵抗層１０８０
を塗布する。エッチング抵抗層１０８０は、アルカリ溶
解型のワックスであるが、基本的にエッチング液に耐性
があり、エッチング時にある程度の柔軟性のあるものが
好ましく、特に上記ワックスに限定されず、ＵＶ硬化型
のものでも良い。このようにエッチング抵抗層１０８０
をインナーリード先端部の形状を形成するためのパター
ンが形成された面側の腐蝕された第一の凹部１０５０に
埋め込むことにより、後工程でのエッチング時に第一の
凹部１０５０が腐蝕されて大きくならないようにしてい
るとともに、高精細なエッチング加工に対しての機械的
な強度補強をしており、スプレー圧を高く（３．０ｋｇ
／ｃｍ2 ）することができ、これによりエッチングが深
さ方向に進行し易すくなる。この後、第２回目エッチン
グを行い、ベタ状（平坦状）に腐蝕された第一の凹部１
０５０形成面側からリードフレーム素材１０１０をエッ
チングし、貫通させ、インナーリード先端薄肉部を形成
する。（図１０（ｄ）） 第１回目のエッチング加工にて作製された、リードフレ
ーム面に平行なエッチング形成面は平坦であるが、この
面を挟む２面はインナーリード側にへこんだ凹状であ
る。次いで、洗浄、エッチング抵抗層１０８０の除去、
レジスト膜（レジストパターン１０２０Ａ、１０２０
Ｂ）の除去を行い、インナーリード１０１００が薄肉に
微細加工されたリードフレームを得る。（図１０
（ｅ）） エッチング抵抗層１０８０とレジスト膜（レジストパタ
ーン１０２０Ａ、１０２０Ｂ）の除去は水酸化ナトリウ
ム水溶液により溶解除去する。
れた第一の凹部１０５０にエッチング抵抗層１０８０と
しての耐エッチング性のあるホットメルト型ワックス
を、ダイコータを用いて、塗布し、ベタ状（平坦状）に
腐蝕された第一の凹部１０５０に埋め込む。レジストパ
ターン１０２０Ｂ上も該エッチング抵抗層１０８０に塗
布された状態とする。（図１０（ｃ）） エッチング抵抗層１０８０を、レジストパターン１０２
０Ｂ上全面に塗布する必要はないが、第一の凹部１０５
０を含む一部にのみ塗布することは難しい為に、図４
（ｃ）に示すように、第一の凹部１０５０とともに、第
一の開口部１０３０側全面にエッチング抵抗層１０８０
を塗布する。エッチング抵抗層１０８０は、アルカリ溶
解型のワックスであるが、基本的にエッチング液に耐性
があり、エッチング時にある程度の柔軟性のあるものが
好ましく、特に上記ワックスに限定されず、ＵＶ硬化型
のものでも良い。このようにエッチング抵抗層１０８０
をインナーリード先端部の形状を形成するためのパター
ンが形成された面側の腐蝕された第一の凹部１０５０に
埋め込むことにより、後工程でのエッチング時に第一の
凹部１０５０が腐蝕されて大きくならないようにしてい
るとともに、高精細なエッチング加工に対しての機械的
な強度補強をしており、スプレー圧を高く（３．０ｋｇ
／ｃｍ2 ）することができ、これによりエッチングが深
さ方向に進行し易すくなる。この後、第２回目エッチン
グを行い、ベタ状（平坦状）に腐蝕された第一の凹部１
０５０形成面側からリードフレーム素材１０１０をエッ
チングし、貫通させ、インナーリード先端薄肉部を形成
する。（図１０（ｄ）） 第１回目のエッチング加工にて作製された、リードフレ
ーム面に平行なエッチング形成面は平坦であるが、この
面を挟む２面はインナーリード側にへこんだ凹状であ
る。次いで、洗浄、エッチング抵抗層１０８０の除去、
レジスト膜（レジストパターン１０２０Ａ、１０２０
Ｂ）の除去を行い、インナーリード１０１００が薄肉に
微細加工されたリードフレームを得る。（図１０
（ｅ）） エッチング抵抗層１０８０とレジスト膜（レジストパタ
ーン１０２０Ａ、１０２０Ｂ）の除去は水酸化ナトリウ
ム水溶液により溶解除去する。
【０００９】尚、上記のように、エッチングを２段階に
わけて行うエッチング加工方法を、一般には２段エッチ
ング加工方法と言っており、特に、精度的に優れた加工
方法である。図１０に示す、リードフレームの製造にお
いては、２段エッチング加工方法と、パターン形状を工
夫することにより部分的にリードフレーム素材を薄くし
ながら外形加工する方法とが伴行して採られている。
尚、リードフレームのインナーリードを薄肉に形成する
方法は、上記エッチング加工方法に限定されるものでは
ない。
わけて行うエッチング加工方法を、一般には２段エッチ
ング加工方法と言っており、特に、精度的に優れた加工
方法である。図１０に示す、リードフレームの製造にお
いては、２段エッチング加工方法と、パターン形状を工
夫することにより部分的にリードフレーム素材を薄くし
ながら外形加工する方法とが伴行して採られている。
尚、リードフレームのインナーリードを薄肉に形成する
方法は、上記エッチング加工方法に限定されるものでは
ない。
【００１０】上記の方法によるインナーリードを薄肉と
した微細化加工は、第二の凹部１０６０の形状と、最終
的に得られるインナーリード先端部の厚さｔに左右され
るもので、例えば、板厚ｔを５０μｍまで薄くすると、
図１０（ｅ）に示す、平坦幅Ｗ１を１００μｍとして、
インナーリード先端部ピッチｐが０．１５ｍｍまで微細
加工可能となる。板厚ｔを３０μｍ程度まで薄くし、平
坦幅Ｗ１を７０μｍ程度とすると、インナーリード先端
部ピッチｐが０．１２ｍｍ程度まで微細加工ができる
が、板厚ｔ、平坦幅Ｗ１のとり方次第ではインナーリー
ド先端部ピッチｐは更に狭いピッチまで作製が可能とな
る。
した微細化加工は、第二の凹部１０６０の形状と、最終
的に得られるインナーリード先端部の厚さｔに左右され
るもので、例えば、板厚ｔを５０μｍまで薄くすると、
図１０（ｅ）に示す、平坦幅Ｗ１を１００μｍとして、
インナーリード先端部ピッチｐが０．１５ｍｍまで微細
加工可能となる。板厚ｔを３０μｍ程度まで薄くし、平
坦幅Ｗ１を７０μｍ程度とすると、インナーリード先端
部ピッチｐが０．１２ｍｍ程度まで微細加工ができる
が、板厚ｔ、平坦幅Ｗ１のとり方次第ではインナーリー
ド先端部ピッチｐは更に狭いピッチまで作製が可能とな
る。
【００１１】
【発明が解決しようとする課題】しかしながら、図１０
の工程等によって得られるリードフレームにおいては、
インナーリードの薄肉化にともないインナーリード部が
不安定となり、図８に示すように、インナーリード先端
部同志を連結する連結部７１７を除去する必要があり、
図９に示すようにダムバー（枠部）７１４を切断除去す
る必要があり、生産性やコストの面で問題があるばかり
でなく、インナーリードの位置精度や品質を維持するこ
とが難しくなってきたため、その対応が求められてい
た。本発明は、これらに対応するためのもので、一層の
多端子化に対応でき生産面やコスト面、さらには品質面
で、従来の図８（ｃ）に示すリードフレーム部材に比べ
有利なリードフレーム部材を提供しようとするものであ
る。同時に、該リードフレーム部材の製造方法を提供し
ようとするものである。
の工程等によって得られるリードフレームにおいては、
インナーリードの薄肉化にともないインナーリード部が
不安定となり、図８に示すように、インナーリード先端
部同志を連結する連結部７１７を除去する必要があり、
図９に示すようにダムバー（枠部）７１４を切断除去す
る必要があり、生産性やコストの面で問題があるばかり
でなく、インナーリードの位置精度や品質を維持するこ
とが難しくなってきたため、その対応が求められてい
た。本発明は、これらに対応するためのもので、一層の
多端子化に対応でき生産面やコスト面、さらには品質面
で、従来の図８（ｃ）に示すリードフレーム部材に比べ
有利なリードフレーム部材を提供しようとするものであ
る。同時に、該リードフレーム部材の製造方法を提供し
ようとするものである。
【００１２】
【課題を解決するための手段】本発明のリードフレーム
部材は、少なくとも、半導体素子の端子と電気的に接続
するための複数のインナーリードと各インナーリードと
一体的に連結し、外部回路と電気的接続を行うための外
部端子とを備えたリードフレーム部と、ポリイミド樹脂
膜部とを有する半導体装置用のリードフレーム部材であ
って、リードフレーム部はハーフエッチングを伴う２段
エッチング加工により作製されたもので、一方側の面を
リードフレーム素材面とし、該一方側の面に対向する他
方側にエッチングを施すことにより、少なくとも各イン
ナーリードの一部を含みリードフレーム素材の厚さより
も薄くした薄肉部を設け、且つ外部端子をリードフレー
ム素材厚に形成し、リードフレーム素材面に沿い二次元
的に配列して設けているものであり、ポリイミド樹脂膜
部は、少なくとも前記リードフレーム部の薄肉部のエッ
チングされた面を覆うポリイミド樹脂膜とエッチングさ
れた側面部の一部を覆うポリイミド樹脂膜とを有するも
ので、全インナーリードの薄肉部のエッチングされた面
を覆う略平面のポリイミド樹脂膜を形成しており、前記
ポリイミド樹脂膜部にてインナーリードと外部端子を保
持していることを特徴とするものである。そして、上記
において、インナーリード部全体がリードフレーム素材
の厚さよりも薄肉に外形加工されていることを特徴とす
るものである。そしてまた、上記において、リードフレ
ーム部は全インナーリード、全外部端子を囲む枠部を備
え、且つ該枠部のエッチングされた薄肉部ないし側面部
を覆うポリイミド樹脂膜が各インナーリードの薄肉部表
面を覆う略平面のポリイミド樹脂膜に一体的に連結され
ていることを特徴とするものであり、枠部は、全インナ
ーリード、全外部端子と分離していることを特徴とする
ものである。さらにまた、枠部の、リードフレーム部の
エッチングが施された他方側にも、エッチングにより凹
部ないし薄肉部を設け、該凹部ないし薄肉部にポリイミ
ド樹脂膜を設けており、且つ前記ポリイミド樹脂膜の少
なくとも一部が、各インナーリードの薄肉部表面を覆う
略平面のポリイミド樹脂膜に一体的に連結していること
を特徴とするものである。また、上記において、リード
フレーム素材の厚さを０．０５〜０．２５ｍｍとし、且
つ薄肉部の厚さを、板厚よりも薄い範囲で０．０１〜
０．１５ｍｍとしたことを特徴とするものである。
部材は、少なくとも、半導体素子の端子と電気的に接続
するための複数のインナーリードと各インナーリードと
一体的に連結し、外部回路と電気的接続を行うための外
部端子とを備えたリードフレーム部と、ポリイミド樹脂
膜部とを有する半導体装置用のリードフレーム部材であ
って、リードフレーム部はハーフエッチングを伴う２段
エッチング加工により作製されたもので、一方側の面を
リードフレーム素材面とし、該一方側の面に対向する他
方側にエッチングを施すことにより、少なくとも各イン
ナーリードの一部を含みリードフレーム素材の厚さより
も薄くした薄肉部を設け、且つ外部端子をリードフレー
ム素材厚に形成し、リードフレーム素材面に沿い二次元
的に配列して設けているものであり、ポリイミド樹脂膜
部は、少なくとも前記リードフレーム部の薄肉部のエッ
チングされた面を覆うポリイミド樹脂膜とエッチングさ
れた側面部の一部を覆うポリイミド樹脂膜とを有するも
ので、全インナーリードの薄肉部のエッチングされた面
を覆う略平面のポリイミド樹脂膜を形成しており、前記
ポリイミド樹脂膜部にてインナーリードと外部端子を保
持していることを特徴とするものである。そして、上記
において、インナーリード部全体がリードフレーム素材
の厚さよりも薄肉に外形加工されていることを特徴とす
るものである。そしてまた、上記において、リードフレ
ーム部は全インナーリード、全外部端子を囲む枠部を備
え、且つ該枠部のエッチングされた薄肉部ないし側面部
を覆うポリイミド樹脂膜が各インナーリードの薄肉部表
面を覆う略平面のポリイミド樹脂膜に一体的に連結され
ていることを特徴とするものであり、枠部は、全インナ
ーリード、全外部端子と分離していることを特徴とする
ものである。さらにまた、枠部の、リードフレーム部の
エッチングが施された他方側にも、エッチングにより凹
部ないし薄肉部を設け、該凹部ないし薄肉部にポリイミ
ド樹脂膜を設けており、且つ前記ポリイミド樹脂膜の少
なくとも一部が、各インナーリードの薄肉部表面を覆う
略平面のポリイミド樹脂膜に一体的に連結していること
を特徴とするものである。また、上記において、リード
フレーム素材の厚さを０．０５〜０．２５ｍｍとし、且
つ薄肉部の厚さを、板厚よりも薄い範囲で０．０１〜
０．１５ｍｍとしたことを特徴とするものである。
【００１３】本発明のリードフレーム部材の製造方法
は、少なくとも、半導体素子の端子と電気的に接続する
ための複数のインナーリードと各インナーリードと一体
的に連結し、外部回路と電気的接続を行うための外部端
子とを備えたリードフレーム部と、ポリイミド樹脂膜部
とを有する半導体装置用のリードフレーム部材で、リー
ドフレーム部はハーフエッチングを伴う２段エッチング
加工により作製されたもので、一方側の面をリードフレ
ーム素材面とし、該一方側の面に対向する他方側にエッ
チングを施すことにより、少なくとも各インナーリード
の一部を含みリードフレーム素材の厚さよりも薄くした
薄肉部を設け、且つ外部端子をリードフレーム素材厚に
形成し、リードフレーム素材面に沿い二次元的に配列し
て設けているものであり、ポリイミド樹脂膜部は、少な
くとも前記リードフレーム部の薄肉部のエッチングされ
た面を覆うポリイミド樹脂膜とエッチングされた側面部
の一部を覆うポリイミド樹脂膜とを有するもので、全イ
ンナーリードの薄肉部のエッチングされた面を覆う略平
面のポリイミド樹脂膜を形成しており、前記ポリイミド
樹脂膜部にてインナーリードと外部端子を保持支持して
いるリードフレーム部材の製造方法であって、（ａ）リ
ードレーム素材の両面に感光性のレジストを塗布した
後、表裏両面に所定の絵柄をもつレジストパターンを形
成する工程と、（ｂ）少なくともリードフレーム素材の
第一の面からエッチングして孔部を形成する第一のエッ
チング加工を施し、リードフレーム素材を貫通させずに
エッチングを止める工程と、（ｃ）選択的に第一のエッ
チング面を電着にてポリイミド膜にて覆い、該形成され
たポリイミド膜を加熱する工程と、（ｄ）リードフレー
ム素材の第一の面と対向する第二の面側からエッチング
して貫通させる第二のエッチング加工を施しリードフレ
ームを外形加工する工程と、（ｅ）リードフレーム素材
両面のレジストを除去する工程とを有することを特徴と
するものである。
は、少なくとも、半導体素子の端子と電気的に接続する
ための複数のインナーリードと各インナーリードと一体
的に連結し、外部回路と電気的接続を行うための外部端
子とを備えたリードフレーム部と、ポリイミド樹脂膜部
とを有する半導体装置用のリードフレーム部材で、リー
ドフレーム部はハーフエッチングを伴う２段エッチング
加工により作製されたもので、一方側の面をリードフレ
ーム素材面とし、該一方側の面に対向する他方側にエッ
チングを施すことにより、少なくとも各インナーリード
の一部を含みリードフレーム素材の厚さよりも薄くした
薄肉部を設け、且つ外部端子をリードフレーム素材厚に
形成し、リードフレーム素材面に沿い二次元的に配列し
て設けているものであり、ポリイミド樹脂膜部は、少な
くとも前記リードフレーム部の薄肉部のエッチングされ
た面を覆うポリイミド樹脂膜とエッチングされた側面部
の一部を覆うポリイミド樹脂膜とを有するもので、全イ
ンナーリードの薄肉部のエッチングされた面を覆う略平
面のポリイミド樹脂膜を形成しており、前記ポリイミド
樹脂膜部にてインナーリードと外部端子を保持支持して
いるリードフレーム部材の製造方法であって、（ａ）リ
ードレーム素材の両面に感光性のレジストを塗布した
後、表裏両面に所定の絵柄をもつレジストパターンを形
成する工程と、（ｂ）少なくともリードフレーム素材の
第一の面からエッチングして孔部を形成する第一のエッ
チング加工を施し、リードフレーム素材を貫通させずに
エッチングを止める工程と、（ｃ）選択的に第一のエッ
チング面を電着にてポリイミド膜にて覆い、該形成され
たポリイミド膜を加熱する工程と、（ｄ）リードフレー
ム素材の第一の面と対向する第二の面側からエッチング
して貫通させる第二のエッチング加工を施しリードフレ
ームを外形加工する工程と、（ｅ）リードフレーム素材
両面のレジストを除去する工程とを有することを特徴と
するものである。
【００１４】尚、上記において、２段エッチング加工と
は、エッチングの加工精度を上げる方法として従来より
知られる方法であり、簡単には、リードフレーム素材の
両面に所定の絵柄からなるレジストパターンを形成し、
少なくとも貫通させずに第一のエッチング加工を行い、
リードフレーム素材の一方の面の加工孔部に耐エッチン
グ性のエッチング抵抗層を充填した後、反対側の面から
第二のエッチング加工を行い貫通させる方法を言ってい
る。本発明における２段エッチング方法とは、図１０に
示すエッチング加工と同じく、更に、リードフレームを
作製する際にリードフレーム素材を部分的薄肉化するハ
ーフエッチング方法を併用したものであり、エッチング
の加工精度を上げ、且つ、微細化を可能とするものであ
る。また、ここで言う電着により形成されるポリイミド
膜とは、完全にポリイミド化する前のもので、ポリイミ
ド前駆体もしくは低分子量のポリイミドを含むものであ
る。
は、エッチングの加工精度を上げる方法として従来より
知られる方法であり、簡単には、リードフレーム素材の
両面に所定の絵柄からなるレジストパターンを形成し、
少なくとも貫通させずに第一のエッチング加工を行い、
リードフレーム素材の一方の面の加工孔部に耐エッチン
グ性のエッチング抵抗層を充填した後、反対側の面から
第二のエッチング加工を行い貫通させる方法を言ってい
る。本発明における２段エッチング方法とは、図１０に
示すエッチング加工と同じく、更に、リードフレームを
作製する際にリードフレーム素材を部分的薄肉化するハ
ーフエッチング方法を併用したものであり、エッチング
の加工精度を上げ、且つ、微細化を可能とするものであ
る。また、ここで言う電着により形成されるポリイミド
膜とは、完全にポリイミド化する前のもので、ポリイミ
ド前駆体もしくは低分子量のポリイミドを含むものであ
る。
【００１５】
【作用】本発明のリードフレーム部材は、上記のような
構成にすることにより、インナーリードや外部端子（バ
ンプ）の固定を確実にでき、且つ、インナーリードの微
細化を可能としたリードフレーム部材の提供を可能とし
ている。具体的には、インナーリードがリードフレーム
素材の厚さよりも薄肉にした状態で外形加工されている
ことにより、インナーリード先端の狭いピッチ化のみな
らずインナーリード間の狭間隔化に対応できるものとし
ている。即ち、一層の多端子化に対応できるＢＧＡタイ
プの樹脂封止型半導体装置の作製を可能とするものであ
る。そして、インナーリードや外部端子部を、半導体素
子を複数個搭載できるように配置して設けることによ
り、マルチチップの半導体装置用にも適用できるものと
している。更にＣＳＰにも適用が可能である。また、従
来の図８（ｃ）に示すリードフレーム部材においては、
インナーリードを微細加工したリードフレームを用いる
場合には、図８（ａ）に示すように、インナーリード同
志を連結して固定する連結部７１７を設けた状態でエッ
チング加工した後に、インナーリード固定用のテープ７
２０を貼り（図８（ｂ））、連結部７１７を除去する複
雑な工程が必要であり、更に、図８（ｃ）に示す従来の
リードフレーム部材を用い、半導体装置を作製する際に
は、図９に示すように、外部端子部７１３を支持するた
めの支持リード７１５を樹脂封止した後に、ダムバー
（枠部）７１４をプレスにて除去する必要があり、生産
性の面、コストの面でも問題となっていたが、本発明の
リードフレーム部材は、インナーリードと一体となった
外部端子部の組みを、それぞれ分離した状態で有するも
ので、これらの問題に対応できるものである。
構成にすることにより、インナーリードや外部端子（バ
ンプ）の固定を確実にでき、且つ、インナーリードの微
細化を可能としたリードフレーム部材の提供を可能とし
ている。具体的には、インナーリードがリードフレーム
素材の厚さよりも薄肉にした状態で外形加工されている
ことにより、インナーリード先端の狭いピッチ化のみな
らずインナーリード間の狭間隔化に対応できるものとし
ている。即ち、一層の多端子化に対応できるＢＧＡタイ
プの樹脂封止型半導体装置の作製を可能とするものであ
る。そして、インナーリードや外部端子部を、半導体素
子を複数個搭載できるように配置して設けることによ
り、マルチチップの半導体装置用にも適用できるものと
している。更にＣＳＰにも適用が可能である。また、従
来の図８（ｃ）に示すリードフレーム部材においては、
インナーリードを微細加工したリードフレームを用いる
場合には、図８（ａ）に示すように、インナーリード同
志を連結して固定する連結部７１７を設けた状態でエッ
チング加工した後に、インナーリード固定用のテープ７
２０を貼り（図８（ｂ））、連結部７１７を除去する複
雑な工程が必要であり、更に、図８（ｃ）に示す従来の
リードフレーム部材を用い、半導体装置を作製する際に
は、図９に示すように、外部端子部７１３を支持するた
めの支持リード７１５を樹脂封止した後に、ダムバー
（枠部）７１４をプレスにて除去する必要があり、生産
性の面、コストの面でも問題となっていたが、本発明の
リードフレーム部材は、インナーリードと一体となった
外部端子部の組みを、それぞれ分離した状態で有するも
ので、これらの問題に対応できるものである。
【００１６】本発明のリードフレーム部材の製造方法
は、上記のような構成にすることにより、本発明のリー
ドフレーム部材の製造を可能とするものである。具体的
には、（ａ）リードレーム素材の両面に感光性のレジス
トを塗布した後、表裏両面に所定の絵柄をもつレジスト
パターンを形成する工程と、（ｂ）少なくともリードフ
レーム素材の第一の面からエッチングして孔部を形成す
る第一のエッチング加工を施し、リードフレーム素材を
貫通させずにエッチングを止める工程と、（ｃ）選択的
に第一のエッチング面を電着にてポリイミド膜にて覆
い、該形成されたポリイミド膜を加熱する工程と、
（ｄ）リードフレーム素材の第一の面と対向する第二の
面側からエッチングして貫通させる第二のエッチング加
工を施しリードフレームを外形加工する工程と、（ｅ）
リードフレーム素材両面のレジストを除去する工程とを
有することによりとによりこれを達成している。詳しく
は、リードフレームを外形加工する２段エッチング加工
の際に使用するエッチング抵抗層に代え、ポリイミド樹
脂層膜を設け、これをそのまま剥離せず、リードフレー
ム全体を固定する絶縁性樹脂とすることにより、リード
フレーム全体をポリイミド樹脂層膜で強固に固定でき、
且つ、２段エッチング加工の際に微細加工したい箇所の
板厚を薄くして微細化加工を可能とし、これを達成して
いる。
は、上記のような構成にすることにより、本発明のリー
ドフレーム部材の製造を可能とするものである。具体的
には、（ａ）リードレーム素材の両面に感光性のレジス
トを塗布した後、表裏両面に所定の絵柄をもつレジスト
パターンを形成する工程と、（ｂ）少なくともリードフ
レーム素材の第一の面からエッチングして孔部を形成す
る第一のエッチング加工を施し、リードフレーム素材を
貫通させずにエッチングを止める工程と、（ｃ）選択的
に第一のエッチング面を電着にてポリイミド膜にて覆
い、該形成されたポリイミド膜を加熱する工程と、
（ｄ）リードフレーム素材の第一の面と対向する第二の
面側からエッチングして貫通させる第二のエッチング加
工を施しリードフレームを外形加工する工程と、（ｅ）
リードフレーム素材両面のレジストを除去する工程とを
有することによりとによりこれを達成している。詳しく
は、リードフレームを外形加工する２段エッチング加工
の際に使用するエッチング抵抗層に代え、ポリイミド樹
脂層膜を設け、これをそのまま剥離せず、リードフレー
ム全体を固定する絶縁性樹脂とすることにより、リード
フレーム全体をポリイミド樹脂層膜で強固に固定でき、
且つ、２段エッチング加工の際に微細加工したい箇所の
板厚を薄くして微細化加工を可能とし、これを達成して
いる。
【００１７】
【発明の実施の形態】先ず、本発明のリードフレーム部
材を図に基づいて説明する。図１（ａ）は本発明のリー
ドフレーム部材の１例を簡略化して示した平面図であ
り、図１（ｂ）は図１（ａ）のＡ１−Ａ２における断面
を示した拡大断面図であり、図４は枠部近辺を拡大して
示した図である。また、図２（ａ）は図１（ａ）に示す
リードフレームの平面形状を示したもので約１／４部分
の拡大図であり、図２（ｂ）は、従来のリードフレーム
の約１／４部分の拡大図である。尚、図１（ａ）に示す
リードフレーム部材は全体を分かり易くするために簡略
化して示した概略図で、図２（ａ）に比べ、インナーリ
ードの数、外部端子部の数を少なくしてある。また、図
２（ａ）に示すリードフレームは図１に示すポリイミド
樹脂膜部１２０により支持されるもので、単独ではこの
形状を保つことはできない。図１、図２、図４中、１０
０はリードフレーム部材、１００Ｓは平面、１１０はリ
ードフレーム部、１１１はダイパッド、１１２はインナ
ーリード、１１３は外部端子部、１１３Ｓリードフレー
ム素材面、１１４は枠部、１１５は支持リード、１１７
は連結部、１２０はポリイミド樹脂膜部、１２１、１２
２はポリイミド樹脂膜、１２１Ｓは略平面のポリイミド
樹脂膜、１３０は銀めっきである。図１、図２に示す本
発明のリードフレーム部材１００は、ＢＧＡタイプの樹
脂封止型半導体装置用のリードフレーム部材で、後述す
る図３に示す、ハーフエッチングを伴う２段エッチング
加工法により作製することができるが、製造方法として
はこれに限定はされない。また、本発明のリードフレー
ム部材１００は、少なくとも、インナーリードと、該イ
ンナーリードと一体的に連結し、リードフレーム素材の
一面に沿い二次元的に配列された外部回路と電気的接続
を行うための外部端子部（バンプ）とを備えており、イ
ンナーリード部の少なくとも一部がリードフレーム素材
の厚さよりも薄肉に形成されたリードフレーム部１１０
と、インナーリードと外部端子を保持するポリイミド樹
脂膜部１２０を有する。図１に示すリードフレーム部材
１００においては、全インナーリード１１２、全外部端
子部１１３を囲み、これらと分離した枠部１１４を備
え、且つ該枠部１１４のエッチングされた薄肉部ないし
側面部を覆うポリイミド樹脂膜が各インナーリードの薄
肉部表面を覆う略平面のポリイミド樹脂膜１２１Ｓに一
体的に連結されている。尚、本発明のリードフレーム部
材は、図１に示す形状には限定されるものでなく、用途
に応じて作製することができる。インナーリードや外部
端子部を、半導体素子を複数個搭載できるように配置し
て設けることにより、マルチチップの半導体装置用にも
適用できるし、ＣＳＰにも適用が可能である。
材を図に基づいて説明する。図１（ａ）は本発明のリー
ドフレーム部材の１例を簡略化して示した平面図であ
り、図１（ｂ）は図１（ａ）のＡ１−Ａ２における断面
を示した拡大断面図であり、図４は枠部近辺を拡大して
示した図である。また、図２（ａ）は図１（ａ）に示す
リードフレームの平面形状を示したもので約１／４部分
の拡大図であり、図２（ｂ）は、従来のリードフレーム
の約１／４部分の拡大図である。尚、図１（ａ）に示す
リードフレーム部材は全体を分かり易くするために簡略
化して示した概略図で、図２（ａ）に比べ、インナーリ
ードの数、外部端子部の数を少なくしてある。また、図
２（ａ）に示すリードフレームは図１に示すポリイミド
樹脂膜部１２０により支持されるもので、単独ではこの
形状を保つことはできない。図１、図２、図４中、１０
０はリードフレーム部材、１００Ｓは平面、１１０はリ
ードフレーム部、１１１はダイパッド、１１２はインナ
ーリード、１１３は外部端子部、１１３Ｓリードフレー
ム素材面、１１４は枠部、１１５は支持リード、１１７
は連結部、１２０はポリイミド樹脂膜部、１２１、１２
２はポリイミド樹脂膜、１２１Ｓは略平面のポリイミド
樹脂膜、１３０は銀めっきである。図１、図２に示す本
発明のリードフレーム部材１００は、ＢＧＡタイプの樹
脂封止型半導体装置用のリードフレーム部材で、後述す
る図３に示す、ハーフエッチングを伴う２段エッチング
加工法により作製することができるが、製造方法として
はこれに限定はされない。また、本発明のリードフレー
ム部材１００は、少なくとも、インナーリードと、該イ
ンナーリードと一体的に連結し、リードフレーム素材の
一面に沿い二次元的に配列された外部回路と電気的接続
を行うための外部端子部（バンプ）とを備えており、イ
ンナーリード部の少なくとも一部がリードフレーム素材
の厚さよりも薄肉に形成されたリードフレーム部１１０
と、インナーリードと外部端子を保持するポリイミド樹
脂膜部１２０を有する。図１に示すリードフレーム部材
１００においては、全インナーリード１１２、全外部端
子部１１３を囲み、これらと分離した枠部１１４を備
え、且つ該枠部１１４のエッチングされた薄肉部ないし
側面部を覆うポリイミド樹脂膜が各インナーリードの薄
肉部表面を覆う略平面のポリイミド樹脂膜１２１Ｓに一
体的に連結されている。尚、本発明のリードフレーム部
材は、図１に示す形状には限定されるものでなく、用途
に応じて作製することができる。インナーリードや外部
端子部を、半導体素子を複数個搭載できるように配置し
て設けることにより、マルチチップの半導体装置用にも
適用できるし、ＣＳＰにも適用が可能である。
【００１８】リードフレーム全体を固定するポリイミド
樹脂膜部１２０は、少なくとも前記リードフレーム部の
薄肉部のエッチングされた面を覆うポリイミド樹脂膜１
２１とエッチングされた側面部の一部を覆うポリイミド
樹脂膜１２２とを有するもので、全インナーリードの薄
肉部のエッチングされた面を覆う略平面のポリイミド樹
脂膜１２１Ｓを隙間なく形成しており、前記ポリイミド
樹脂膜部１２０にてリードフレーム１１０全体を支持し
ている。尚、後述する図３に示す方法にて作製する場合
には、インナーリード部全体を薄くして設けた方が、後
述する図３に示す方法にて作製する場合にはインナーリ
ードと外部端子部の保持がより強固となる。
樹脂膜部１２０は、少なくとも前記リードフレーム部の
薄肉部のエッチングされた面を覆うポリイミド樹脂膜１
２１とエッチングされた側面部の一部を覆うポリイミド
樹脂膜１２２とを有するもので、全インナーリードの薄
肉部のエッチングされた面を覆う略平面のポリイミド樹
脂膜１２１Ｓを隙間なく形成しており、前記ポリイミド
樹脂膜部１２０にてリードフレーム１１０全体を支持し
ている。尚、後述する図３に示す方法にて作製する場合
には、インナーリード部全体を薄くして設けた方が、後
述する図３に示す方法にて作製する場合にはインナーリ
ードと外部端子部の保持がより強固となる。
【００１９】そして、全インナーリードの薄肉部のエッ
チングされた面を覆う略平面のポリイミド樹脂膜１２１
Ｓを支持しているが、通常は図１に示すような、全外部
端子を囲む連結した、後述する図３に示す方法にて作製
される枠部にて支持する。そして、該枠部のエッチング
された薄肉部ないし側面部を覆うポリイミド樹脂膜が各
インナーリードの薄肉部表面を覆う略平面のポリイミド
樹脂膜に一体的に連結されている。
チングされた面を覆う略平面のポリイミド樹脂膜１２１
Ｓを支持しているが、通常は図１に示すような、全外部
端子を囲む連結した、後述する図３に示す方法にて作製
される枠部にて支持する。そして、該枠部のエッチング
された薄肉部ないし側面部を覆うポリイミド樹脂膜が各
インナーリードの薄肉部表面を覆う略平面のポリイミド
樹脂膜に一体的に連結されている。
【００２０】次に、本発明のリードフレーム部材の枠部
の形状は色々考えられるが、枠形状について図４に基づ
いて説明する。図４（ａ）（イ）、図４（ｂ）（イ）、
図４（ｃ）（イ）、図４（ｄ）（イ）はそれぞれ異なる
枠形状の枠部１１４近辺の形状を拡大して示した平面図
であり、図４（ａ）（ロ）、図４（ｂ）（ロ）、図４
（ｃ）（ロ）、図４（ｄ）（ロ）は、それぞれ、図４
（ａ）（イ）、図４（ｂ）（イ）、図４（ｃ）（イ）、
図４（ｄ）（イ）のＣ１−Ｃ２、Ｃ３−Ｃ４、Ｃ５−Ｃ
６、Ｃ７−Ｃ８における断面を示した図である。図４
（ａ）はもっとも簡単な構造で、インナーリードや外部
端子側に薄肉部１１４Ａを持ち、外側をリードフレーム
素材厚としたもので、枠部１１４の薄肉部１１４Ｓに設
けられたポリイミド樹脂膜１２１と側面部１１４Ｂに設
けられたポリイミド樹脂膜１２２とは、略平面状のポリ
イミド樹脂膜１２１Ｓと一体的になっており、これによ
り、略平面状のポリイミド樹脂膜１２１Ｓは枠部１１４
に支持される。図４（ｂ）〜図４（ｄ）に示すものは、
図４（ａ）に示すものよりも更にポリイミド樹脂膜１２
１Ｓの支持を強固とするものである。図４（ｃ）に示す
ものは、図４（ａ）に示すものにおいて、更に薄肉部１
１４Ｓに設けられたポリイミド樹脂膜１２１を図４で横
方向に長くした部分を複数個設けている。図４（ｂ）、
図４（ｄ）に示すものは、図４（ａ）に示すものにおい
て、それぞれ更に、枠部１１４に凹部を設け、それぞれ
この側面および底部にポリイミド樹脂膜１２２Ｖ、１２
２Ｂを設け且つ、該ポリイミド樹脂膜１２２Ｖ、１２２
Ｂを略平面状のポリイミド樹脂膜１２１Ｓと一体的にし
たものである。尚、枠部の形状はこれに限定されず、こ
れらの組合せも考えられる。また、上記枠部をもつリー
ドフレーム部材については、後述する図３に示す方法に
て作製できる。
の形状は色々考えられるが、枠形状について図４に基づ
いて説明する。図４（ａ）（イ）、図４（ｂ）（イ）、
図４（ｃ）（イ）、図４（ｄ）（イ）はそれぞれ異なる
枠形状の枠部１１４近辺の形状を拡大して示した平面図
であり、図４（ａ）（ロ）、図４（ｂ）（ロ）、図４
（ｃ）（ロ）、図４（ｄ）（ロ）は、それぞれ、図４
（ａ）（イ）、図４（ｂ）（イ）、図４（ｃ）（イ）、
図４（ｄ）（イ）のＣ１−Ｃ２、Ｃ３−Ｃ４、Ｃ５−Ｃ
６、Ｃ７−Ｃ８における断面を示した図である。図４
（ａ）はもっとも簡単な構造で、インナーリードや外部
端子側に薄肉部１１４Ａを持ち、外側をリードフレーム
素材厚としたもので、枠部１１４の薄肉部１１４Ｓに設
けられたポリイミド樹脂膜１２１と側面部１１４Ｂに設
けられたポリイミド樹脂膜１２２とは、略平面状のポリ
イミド樹脂膜１２１Ｓと一体的になっており、これによ
り、略平面状のポリイミド樹脂膜１２１Ｓは枠部１１４
に支持される。図４（ｂ）〜図４（ｄ）に示すものは、
図４（ａ）に示すものよりも更にポリイミド樹脂膜１２
１Ｓの支持を強固とするものである。図４（ｃ）に示す
ものは、図４（ａ）に示すものにおいて、更に薄肉部１
１４Ｓに設けられたポリイミド樹脂膜１２１を図４で横
方向に長くした部分を複数個設けている。図４（ｂ）、
図４（ｄ）に示すものは、図４（ａ）に示すものにおい
て、それぞれ更に、枠部１１４に凹部を設け、それぞれ
この側面および底部にポリイミド樹脂膜１２２Ｖ、１２
２Ｂを設け且つ、該ポリイミド樹脂膜１２２Ｖ、１２２
Ｂを略平面状のポリイミド樹脂膜１２１Ｓと一体的にし
たものである。尚、枠部の形状はこれに限定されず、こ
れらの組合せも考えられる。また、上記枠部をもつリー
ドフレーム部材については、後述する図３に示す方法に
て作製できる。
【００２１】リードフレーム部１１０の材質としては、
銅合金、４２合金等が挙げられるがこれに限定されな
い。また、リードフレーム素材の厚さは、０．０５〜
０．２５ｍｍの範囲のものが好ましく、これに合わせ、
薄肉部の厚さを、板厚よりも薄い範囲で０．０１〜０．
１５ｍｍの範囲にして作製するのが好ましい。また、ポ
リイミド樹脂膜１２１、１２２は電着ポリイミド樹脂を
加熱してイミド樹脂化したものであり、厚さは２０μｍ
程度であるが、厚さはこれに限定はされない。尚、ポリ
イミド樹脂膜１２１、１２２は、半導体装置作製の際
の、金めっきや銀めっきに耐える。
銅合金、４２合金等が挙げられるがこれに限定されな
い。また、リードフレーム素材の厚さは、０．０５〜
０．２５ｍｍの範囲のものが好ましく、これに合わせ、
薄肉部の厚さを、板厚よりも薄い範囲で０．０１〜０．
１５ｍｍの範囲にして作製するのが好ましい。また、ポ
リイミド樹脂膜１２１、１２２は電着ポリイミド樹脂を
加熱してイミド樹脂化したものであり、厚さは２０μｍ
程度であるが、厚さはこれに限定はされない。尚、ポリ
イミド樹脂膜１２１、１２２は、半導体装置作製の際
の、金めっきや銀めっきに耐える。
【００２２】次いで、本発明のリードフレーム部材の製
造方法の１例を図３に挙げて説明する。図３に示す製造
方法は、図１に示すリードフレーム部材１００の製造の
方法である。尚、図３も説明を分かり易くするため簡略
化して示した概略図である。先ず、脱脂、洗浄等の前処
理を施した銅材等からなるリードフレーム素材３００の
両面にレジストを塗布した後、乾燥処理、所定のパター
ン版による露光、現像処理等を経て、所望の絵柄からな
る耐エッチング性のレジストパターン３２０Ａ、３２０
Ｂをリードフレーム素材３１０の表裏に形成する。（図
３（ａ）） レジストとしては、カゼインレジストが一般的である
が、他にはＰＶＡやドライフィルムレジストも使用可能
である。図３では、レジストパターン３２０Ａ側には外
部端子形成のためのパターンを形成し、レジストパター
ン３２０Ｂ側にはインナーリードおよび外部端子形成の
ためのパターンを設ける。次いで、レジストパターン３
２０Ｂ側はエッチング液に触れないように全面をラミネ
ートフィルム３４０によりカバーした後、レジストパタ
ーン３２０Ａ側からのみ第一のエッチング加工を行い、
第一の凹部３３０Ａを形成する。（図３（ｂ）） エッチングされない凸部３５１が最終的には図１に示す
外部端子１１３となり、凸部３５２が最終的には図１に
示す枠部１１４となる。次いで、露出しているエッチン
グされた面全体にポリイミド膜を電着にて形成した後、
これを加熱処理して完全にイミド化したポリイミド樹脂
３６０とする。（図３（ｃ）） 尚、ここで言う電着により形成されるポリイミド膜と
は、完全にポリイミド化する前のもので、ポリイミド前
駆体もしくは低分子量のポリイミドを含むものである。
電着に際しては、リードフレーム素材とポリイミド膜と
の密着性を向上させるため、必要に応じ、リードフレー
ム素材表面の粗面化処理、黒化処理または電解めっきに
よるニッケルまたはクロム等の金属膜形成処理を行って
も良い。ポリイミド樹脂３６０の形成後、レジスト３２
０Ａを酸等の剥離液で剥離させる。（図３（ｄ）） 例えば、レジスト３２０がカゼインであれば、１０％塩
酸高温溶液にて行う。その後、剥離表面の洗浄のため、
表面を化学研磨溶液で洗い、乾燥させる。その後、ラミ
ネートフィルム３４０を剥がし（図３（ｅ））、インナ
ーリード形成用のパターンが設けられているレジスト３
２０Ｂ側に第二のエッチングを施し、第二の凹部３３０
Ｂを形成し、貫通させてリードフレームの外形加工を完
了する。（図３（ｆ）） この後、レジスト３２０Ａの場合と同様に、レジスト３
２０Ｂを剥離し、剥離表面を洗浄し、乾燥させる。（図
３（ｇ）） 次いで、必要に応じ、半導体チップとワイヤー接続やフ
リップチップ接続をするための領域に電解めっきまたは
無電解めっきにより、銀，金，ニッケルー金，パラジウ
ム等のめっき３９０を施す。（図３（ｈ）） 尚、第二のエッチングの際、反対側の第一のエッチング
加工を行った側が エッチングされるようであれば、ラ
ミネートフィルム等で保護しておくと良い。また、レジ
スト３２０Ａの剥離を第二のエッチングの後にレジスト
３２０Ｂの剥離とともに行っても良い。また、図３に示
す方法では、リードフレーム素材３００の両面にレジス
トを塗布した後、所望の絵柄からなる耐エッチング性の
レジストパターン３２０Ａ、３２０Ｂをリードフレーム
素材３１０の表裏に一度に形成しているが、これを分け
ても良い。即ち、図３において、第一の凹部３３０Ａを
形成するためのレジストパターン３２０Ａのみを先に形
成しておき、第一の凹部３３０Ａにポリイミド樹脂３６
０を形成した後に、第二の凹部３３０Ｂを形成するため
のレジストパターン３２０Ｂを形成しても良い。
造方法の１例を図３に挙げて説明する。図３に示す製造
方法は、図１に示すリードフレーム部材１００の製造の
方法である。尚、図３も説明を分かり易くするため簡略
化して示した概略図である。先ず、脱脂、洗浄等の前処
理を施した銅材等からなるリードフレーム素材３００の
両面にレジストを塗布した後、乾燥処理、所定のパター
ン版による露光、現像処理等を経て、所望の絵柄からな
る耐エッチング性のレジストパターン３２０Ａ、３２０
Ｂをリードフレーム素材３１０の表裏に形成する。（図
３（ａ）） レジストとしては、カゼインレジストが一般的である
が、他にはＰＶＡやドライフィルムレジストも使用可能
である。図３では、レジストパターン３２０Ａ側には外
部端子形成のためのパターンを形成し、レジストパター
ン３２０Ｂ側にはインナーリードおよび外部端子形成の
ためのパターンを設ける。次いで、レジストパターン３
２０Ｂ側はエッチング液に触れないように全面をラミネ
ートフィルム３４０によりカバーした後、レジストパタ
ーン３２０Ａ側からのみ第一のエッチング加工を行い、
第一の凹部３３０Ａを形成する。（図３（ｂ）） エッチングされない凸部３５１が最終的には図１に示す
外部端子１１３となり、凸部３５２が最終的には図１に
示す枠部１１４となる。次いで、露出しているエッチン
グされた面全体にポリイミド膜を電着にて形成した後、
これを加熱処理して完全にイミド化したポリイミド樹脂
３６０とする。（図３（ｃ）） 尚、ここで言う電着により形成されるポリイミド膜と
は、完全にポリイミド化する前のもので、ポリイミド前
駆体もしくは低分子量のポリイミドを含むものである。
電着に際しては、リードフレーム素材とポリイミド膜と
の密着性を向上させるため、必要に応じ、リードフレー
ム素材表面の粗面化処理、黒化処理または電解めっきに
よるニッケルまたはクロム等の金属膜形成処理を行って
も良い。ポリイミド樹脂３６０の形成後、レジスト３２
０Ａを酸等の剥離液で剥離させる。（図３（ｄ）） 例えば、レジスト３２０がカゼインであれば、１０％塩
酸高温溶液にて行う。その後、剥離表面の洗浄のため、
表面を化学研磨溶液で洗い、乾燥させる。その後、ラミ
ネートフィルム３４０を剥がし（図３（ｅ））、インナ
ーリード形成用のパターンが設けられているレジスト３
２０Ｂ側に第二のエッチングを施し、第二の凹部３３０
Ｂを形成し、貫通させてリードフレームの外形加工を完
了する。（図３（ｆ）） この後、レジスト３２０Ａの場合と同様に、レジスト３
２０Ｂを剥離し、剥離表面を洗浄し、乾燥させる。（図
３（ｇ）） 次いで、必要に応じ、半導体チップとワイヤー接続やフ
リップチップ接続をするための領域に電解めっきまたは
無電解めっきにより、銀，金，ニッケルー金，パラジウ
ム等のめっき３９０を施す。（図３（ｈ）） 尚、第二のエッチングの際、反対側の第一のエッチング
加工を行った側が エッチングされるようであれば、ラ
ミネートフィルム等で保護しておくと良い。また、レジ
スト３２０Ａの剥離を第二のエッチングの後にレジスト
３２０Ｂの剥離とともに行っても良い。また、図３に示
す方法では、リードフレーム素材３００の両面にレジス
トを塗布した後、所望の絵柄からなる耐エッチング性の
レジストパターン３２０Ａ、３２０Ｂをリードフレーム
素材３１０の表裏に一度に形成しているが、これを分け
ても良い。即ち、図３において、第一の凹部３３０Ａを
形成するためのレジストパターン３２０Ａのみを先に形
成しておき、第一の凹部３３０Ａにポリイミド樹脂３６
０を形成した後に、第二の凹部３３０Ｂを形成するため
のレジストパターン３２０Ｂを形成しても良い。
【００２３】次に本発明のリードフレーム部材を用いた
半導体装置の２つの例を図５を基づいて説明する。図５
（ａ）に示す半導体装置は、図１に示す本発明のリード
フレーム部材１００を用いて半導体素子とワイヤボンデ
ィングし、樹脂封止したものである。図５（ａ）は、図
１のＡ１−Ａ２に対応する位置での断面である。本実施
例の半導体装置５００はＢＧＡタイプの樹脂封止型半導
体装置で、実施例１のリードフレーム部材１００を用
い、ポリイミド樹脂部１２０側でない面のダイパッド１
１１上に半導体素子５２０を搭載し、インナーリード１
１２のポリイミド樹脂部１２０側でない面とワイヤ５３
０により電気的に接続しており、外部回路とは外部端子
部（バンプ）１１３の表面１１３Ｓに施しためっき部５
５０を介して半田ボールからなる外部電極５６０を設け
て接続する。図１に示すリードフレーム部材１００を用
いているため、封止用樹脂５４０は半導体素子搭載側に
のみ設けたもので、簡単な構造で、ダムバー（枠）１１
４の切断も必要としない。図５（ｂ）に示す半導体装置
は、図１に示す本発明のリードフレーム部材においてダ
イパッドが無い構造のリードフレーム部材を用いて、フ
リップチップ法により半導体素子と接続し樹脂封止した
ものである。尚、図５（ｂ）は、図５（ａ）に対応する
断面を示したものである。インナーリード１１２の銀め
っき１３０面と半導体素子５２０の金バンプ５２２とを
直接接続し、半導体素子５２０を搭載するとともに半導
体素子５２０とインナーリード１１２とを電気的に接続
している。外部回路とは外部端子部（バンプ）１１３の
表面１１３Ｓに施しためっき部５５０を介して半田ボー
ルからなる外部電極５６０を設けて接続する。封止用樹
脂５４０は半導体素子搭載側にのみ設けたもので、簡単
な構造で、ダムバー（枠）１１４の切断も必要としな
い。
半導体装置の２つの例を図５を基づいて説明する。図５
（ａ）に示す半導体装置は、図１に示す本発明のリード
フレーム部材１００を用いて半導体素子とワイヤボンデ
ィングし、樹脂封止したものである。図５（ａ）は、図
１のＡ１−Ａ２に対応する位置での断面である。本実施
例の半導体装置５００はＢＧＡタイプの樹脂封止型半導
体装置で、実施例１のリードフレーム部材１００を用
い、ポリイミド樹脂部１２０側でない面のダイパッド１
１１上に半導体素子５２０を搭載し、インナーリード１
１２のポリイミド樹脂部１２０側でない面とワイヤ５３
０により電気的に接続しており、外部回路とは外部端子
部（バンプ）１１３の表面１１３Ｓに施しためっき部５
５０を介して半田ボールからなる外部電極５６０を設け
て接続する。図１に示すリードフレーム部材１００を用
いているため、封止用樹脂５４０は半導体素子搭載側に
のみ設けたもので、簡単な構造で、ダムバー（枠）１１
４の切断も必要としない。図５（ｂ）に示す半導体装置
は、図１に示す本発明のリードフレーム部材においてダ
イパッドが無い構造のリードフレーム部材を用いて、フ
リップチップ法により半導体素子と接続し樹脂封止した
ものである。尚、図５（ｂ）は、図５（ａ）に対応する
断面を示したものである。インナーリード１１２の銀め
っき１３０面と半導体素子５２０の金バンプ５２２とを
直接接続し、半導体素子５２０を搭載するとともに半導
体素子５２０とインナーリード１１２とを電気的に接続
している。外部回路とは外部端子部（バンプ）１１３の
表面１１３Ｓに施しためっき部５５０を介して半田ボー
ルからなる外部電極５６０を設けて接続する。封止用樹
脂５４０は半導体素子搭載側にのみ設けたもので、簡単
な構造で、ダムバー（枠）１１４の切断も必要としな
い。
【００２４】
【実施例】更に実施例を挙げて本発明を説明する。先
ず、本発明のリードフレーム部材の実施例を挙げる。実
施例のリードフレーム１１０は、図１、図２（ａ）に示
す形状のもので、銅材を素材とし、図３に示す２段エッ
チング加工方法により作製されたＢＧＡタイプの半導体
装置用のリードフレームである。このため、図７に示す
ような、従来、必要とされていた、インナーリードと一
体的に連結したインナーリード同志を固定するための連
結部や外部端子部を固定するためのリードを必要としな
いものである。インナーリード１１２の厚さ１１２Ｔは
４０μｍ、インナーリード部１１２以外の厚さは０．１
５ｍｍでリードフレーム素材の板厚ｔ0 のままである。
また、インナーリード１１２の先端部ピッチは０．１２
ｍｍと狭いピッチで、半導体装置の多端子化に対応でき
る。ポリイミド樹脂膜部１２０の膜厚はほぼ２０μｍで
ある。
ず、本発明のリードフレーム部材の実施例を挙げる。実
施例のリードフレーム１１０は、図１、図２（ａ）に示
す形状のもので、銅材を素材とし、図３に示す２段エッ
チング加工方法により作製されたＢＧＡタイプの半導体
装置用のリードフレームである。このため、図７に示す
ような、従来、必要とされていた、インナーリードと一
体的に連結したインナーリード同志を固定するための連
結部や外部端子部を固定するためのリードを必要としな
いものである。インナーリード１１２の厚さ１１２Ｔは
４０μｍ、インナーリード部１１２以外の厚さは０．１
５ｍｍでリードフレーム素材の板厚ｔ0 のままである。
また、インナーリード１１２の先端部ピッチは０．１２
ｍｍと狭いピッチで、半導体装置の多端子化に対応でき
る。ポリイミド樹脂膜部１２０の膜厚はほぼ２０μｍで
ある。
【００２５】次いで、本発明のリードフレーム部材の製
造方法の実施例を挙げる。本実施例のリードフレーム部
材の製造方法は、実施例のリードフレーム部材を作製す
る際に用いた方法である。先ず、脱脂、洗浄等の前処理
を施した厚み０．１５ｍｍの銅材からなるリードフレー
ム素材３００の両面に重クロム酸カリウムを感光剤とす
るカゼインレジストを塗布した後、乾燥処理、所定のパ
ターン版による露光、現像処理等を経て、所望の絵柄か
らなる耐エッチング性のレジストパターン３２０Ａ、３
２０Ｂをリードフレーム素材３１０の表裏に形成した。
（図３（ａ）） 本実施例では、レジストパターン３２０Ａ側には外部端
子形成のためのパターンを形成し、レジストパターン３
２０Ｂ側にはインナーリードおよび外部端子形成のため
のパターンを設けた。次いで、レジストパターン３２０
Ｂ側はエッチング液に触れないように全面をラミネート
フィルム３５０によりカバーした後、レジストパターン
３２０Ａ側からのみ第一のエッチング加工を行い、第一
の凹部３３０Ａを形成した。（図３（ｂ）） 第一の凹部３３０Ａの深さｔ1 を１１０μｍとしてエッ
チングを終了した。エッチングは塩化第二鉄溶液を用い
スプレー法にて行った。
造方法の実施例を挙げる。本実施例のリードフレーム部
材の製造方法は、実施例のリードフレーム部材を作製す
る際に用いた方法である。先ず、脱脂、洗浄等の前処理
を施した厚み０．１５ｍｍの銅材からなるリードフレー
ム素材３００の両面に重クロム酸カリウムを感光剤とす
るカゼインレジストを塗布した後、乾燥処理、所定のパ
ターン版による露光、現像処理等を経て、所望の絵柄か
らなる耐エッチング性のレジストパターン３２０Ａ、３
２０Ｂをリードフレーム素材３１０の表裏に形成した。
（図３（ａ）） 本実施例では、レジストパターン３２０Ａ側には外部端
子形成のためのパターンを形成し、レジストパターン３
２０Ｂ側にはインナーリードおよび外部端子形成のため
のパターンを設けた。次いで、レジストパターン３２０
Ｂ側はエッチング液に触れないように全面をラミネート
フィルム３５０によりカバーした後、レジストパターン
３２０Ａ側からのみ第一のエッチング加工を行い、第一
の凹部３３０Ａを形成した。（図３（ｂ）） 第一の凹部３３０Ａの深さｔ1 を１１０μｍとしてエッ
チングを終了した。エッチングは塩化第二鉄溶液を用い
スプレー法にて行った。
【００２６】次いで、露出しているエッチングされた面
全体にポリイミド膜を電着してほぼ２０μｍ厚に形成し
た後、これを加熱処理して完全にイミド化したポリイミ
ド樹脂３６０を２０μｍの厚に形成した。（図３
（ｃ）） 尚、前述したように、ここで言う電着により形成される
ポリイミド膜とは、完全にポリイミド化する前のもの
で、ポリイミド前駆体もしくは低分子量のポリイミドを
含むものである。
全体にポリイミド膜を電着してほぼ２０μｍ厚に形成し
た後、これを加熱処理して完全にイミド化したポリイミ
ド樹脂３６０を２０μｍの厚に形成した。（図３
（ｃ）） 尚、前述したように、ここで言う電着により形成される
ポリイミド膜とは、完全にポリイミド化する前のもの
で、ポリイミド前駆体もしくは低分子量のポリイミドを
含むものである。
【００２７】尚、ポリイミド膜の電着に際し、電着液の
調整および電着工程は以下のようにして行った。まず、
攪拌機、還流冷却機および窒素導入管を備えた反応容器
にビス〔４−（４−（アミノフェノキシ）フェノキシ｝
フェニルコスルホン３０．３８５ｇ（０．０５ｍｏｌ）
とＮ、Ｎ−ジメチルアセトアミド２３６．５ｇを入れ、
ヒロメリット酸二無水物１０．９ｇ（０．０５ｍｏｌ）
を常温、窒素雰囲気下で溶液温度の上昇に注意しながら
加え、約２０時間攪拌してポリアミド酸を得た。調整し
たポリアミド酸の対数粘度（Ｎ、Ｎ−ジメチルアセトア
ミドを溶媒とし、温度３５℃、濃度０．５ｇ／１００ｍ
ｏｌで測定）は１．５２ｄｌ／ｇであった。次に、この
ポリアミド酸溶液にジメチルエタノールアミン８．９ｇ
（対カルボキシル当量９０ｍｏｌ％）を徐々に加え、２
０分常温にて境件後、水１３０．２ｇを攪拌しつつ徐々
に加えて希釈してポリアミド酸電着液を調整した。次い
で、リードフレーム素材の露出面側と白金電極とを対向
させて調整された電着液に浸漬し、直流電源の陽極にリ
ードフレーム素材を、陰極に白金電極をそれぞれ接続
し、２０Ｖの電圧で１０秒間の電着を行い、これをＮ、
Ｎ−ジメチルアセトアミドを５０重量％含有した水溶液
で洗浄して常温乾燥させた後、１５０℃、１時間の熱処
理を行ってリードフレーム素材表面に電着ポリイミド層
をほぼ２０μｍ厚に形成した。また上記の電着ポリイミ
ド層を完全なポリイミドにする目的で２５０℃、３時間
のキュアを行いポリイミド樹脂膜３６０を得た。
調整および電着工程は以下のようにして行った。まず、
攪拌機、還流冷却機および窒素導入管を備えた反応容器
にビス〔４−（４−（アミノフェノキシ）フェノキシ｝
フェニルコスルホン３０．３８５ｇ（０．０５ｍｏｌ）
とＮ、Ｎ−ジメチルアセトアミド２３６．５ｇを入れ、
ヒロメリット酸二無水物１０．９ｇ（０．０５ｍｏｌ）
を常温、窒素雰囲気下で溶液温度の上昇に注意しながら
加え、約２０時間攪拌してポリアミド酸を得た。調整し
たポリアミド酸の対数粘度（Ｎ、Ｎ−ジメチルアセトア
ミドを溶媒とし、温度３５℃、濃度０．５ｇ／１００ｍ
ｏｌで測定）は１．５２ｄｌ／ｇであった。次に、この
ポリアミド酸溶液にジメチルエタノールアミン８．９ｇ
（対カルボキシル当量９０ｍｏｌ％）を徐々に加え、２
０分常温にて境件後、水１３０．２ｇを攪拌しつつ徐々
に加えて希釈してポリアミド酸電着液を調整した。次い
で、リードフレーム素材の露出面側と白金電極とを対向
させて調整された電着液に浸漬し、直流電源の陽極にリ
ードフレーム素材を、陰極に白金電極をそれぞれ接続
し、２０Ｖの電圧で１０秒間の電着を行い、これをＮ、
Ｎ−ジメチルアセトアミドを５０重量％含有した水溶液
で洗浄して常温乾燥させた後、１５０℃、１時間の熱処
理を行ってリードフレーム素材表面に電着ポリイミド層
をほぼ２０μｍ厚に形成した。また上記の電着ポリイミ
ド層を完全なポリイミドにする目的で２５０℃、３時間
のキュアを行いポリイミド樹脂膜３６０を得た。
【００２８】ポリイミド樹脂３６０の形成後、レジスト
３２０Ａを酸等の剥離液で剥離させる。（図３（ｄ）） １０％塩酸溶液を剥離液として剥離処理を行った。その
後、剥離された表面を洗浄のため化学研磨溶液で洗い、
乾燥させた。その後、ラミネートフィルム３４０を剥が
し（図３（ｅ））、インナーリード形成用のパターンが
設けられているレジスト３２０Ｂ側の第二のエッチング
を施し、第二の凹部３３０Ｂを形成し、貫通させてリー
ドフレームの外形加工を完了した。（図３（ｆ）） この後、レジスト３２０Ｂを剥離し、剥離表面の洗浄を
行い、乾燥させた。次いで、半導体チップとワイヤー接
続するための領域に電解めっきにより、銀を施した。
（図３（ｈ）） これにより、実施例のリードフレームを作製した。
３２０Ａを酸等の剥離液で剥離させる。（図３（ｄ）） １０％塩酸溶液を剥離液として剥離処理を行った。その
後、剥離された表面を洗浄のため化学研磨溶液で洗い、
乾燥させた。その後、ラミネートフィルム３４０を剥が
し（図３（ｅ））、インナーリード形成用のパターンが
設けられているレジスト３２０Ｂ側の第二のエッチング
を施し、第二の凹部３３０Ｂを形成し、貫通させてリー
ドフレームの外形加工を完了した。（図３（ｆ）） この後、レジスト３２０Ｂを剥離し、剥離表面の洗浄を
行い、乾燥させた。次いで、半導体チップとワイヤー接
続するための領域に電解めっきにより、銀を施した。
（図３（ｈ）） これにより、実施例のリードフレームを作製した。
【００２９】尚、第二のエッチングの際、反対側の第一
のエッチング加工を行った側が エッチングされるよう
であれば、ラミネートフィルム等で保護しておくと良
い。また、前述のレジスト３２０Ａの剥離を第二のエッ
チングの後にレジスト３２０Ｂの剥離とともに行っても
良い。
のエッチング加工を行った側が エッチングされるよう
であれば、ラミネートフィルム等で保護しておくと良
い。また、前述のレジスト３２０Ａの剥離を第二のエッ
チングの後にレジスト３２０Ｂの剥離とともに行っても
良い。
【００３０】
【発明の効果】本発明のリードフレーム部材は、上記の
ように、インナーリードと外部端子部の組みを、それぞ
れ互いに分離した状態で安定して固定できるリードフレ
ーム部材であり、従来のように、インナーリード同志を
固定する連結部や外部端子部を固定するためのリードや
枠部を必要としないもので、半導体装置作製の際におけ
る、インナーリード同志を連結する連結部の除去や、ダ
ムバーや枠部の除去を必要としないものとしている。即
ち、本発明のリードフレーム部材は、図８（ｃ）に示
す、従来のリードフレーム部材に比べ、生産性の面、コ
スト面で優れている。この結果、従来に比べ、生産性の
面、コスト面で優れ、且つ一層の多端子化に対応でき
る、リードフレームをコア材として回路を形成したＢＧ
Ａタイプの半導体装置の提供を可能としている。
ように、インナーリードと外部端子部の組みを、それぞ
れ互いに分離した状態で安定して固定できるリードフレ
ーム部材であり、従来のように、インナーリード同志を
固定する連結部や外部端子部を固定するためのリードや
枠部を必要としないもので、半導体装置作製の際におけ
る、インナーリード同志を連結する連結部の除去や、ダ
ムバーや枠部の除去を必要としないものとしている。即
ち、本発明のリードフレーム部材は、図８（ｃ）に示
す、従来のリードフレーム部材に比べ、生産性の面、コ
スト面で優れている。この結果、従来に比べ、生産性の
面、コスト面で優れ、且つ一層の多端子化に対応でき
る、リードフレームをコア材として回路を形成したＢＧ
Ａタイプの半導体装置の提供を可能としている。
【図１】本発明のリードフレーム部材の概略図
【図２】本発明のリードフレーム部材に使用されるリー
ドフレームの１例の一部平面図
ドフレームの１例の一部平面図
【図３】本発明のリードフレーム部材の作製工程図
【図４】リードフレーム部材の枠部を説明するための図
【図５】本発明のリードフレーム部材を用いた半導体装
置の断面図
置の断面図
【図６】ＢＧＡ半導体装置を説明するための図
【図７】従来のリードフレームをコア材としたＢＧＡタ
イプの半導体装置の断面図
イプの半導体装置の断面図
【図８】従来のリードフレーム部材を説明するための図
【図９】従来のリードフレームをコア材としたＢＧＡタ
イプの半導体装置の工程図
イプの半導体装置の工程図
【図１０】２段エッチング法によるリードフレームの製
造方法
造方法
【図１１】単層リードフレームとそれを用いた半導体装
置の図
置の図
１００、１００Ａ リードフレーム部材 １１０ リードフレーム部 １１１ ダイパッド １１２ インナーリード １１３ 外部端子部 １１３Ｓ リードフレーム素材面 １１４ 枠部 １１５ 支持リード １１７ 連結部 １２０ ポリイミド樹脂膜部 １２１、１２２ ポリイミド樹脂膜 １２１Ｓ 略平面のポリイミド樹
脂膜 １２２Ｂ、１２２Ｖ ポリイミド樹脂膜 １３０ 銀めっき ３１０ リードフレーム素材 ３１０Ｓ リードフレーム素材面 ３２０Ａ、３２０Ｂ レジストパターン ３３０Ａ 第一の凹部 ３３０Ｂ 第二の凹部 ３４０ ラミネートフィルム ３５１、３５２ 凹部 ３６０ ポリイミド樹脂膜 ３７０、３７０Ａ リードフレーム部材 ３８１ ダイパッド ３８２ インナーリード ３８３ 外部端子部 ３８３Ｓ リードフレーム素材面 ３８４ 枠部 ３９０ めっき部 ５００、５００Ａ 半導体装置 ５２０ 半導体素子 ５２１ 電極部（パッド） ５２２ 金バンプ ５３０ ワイヤ ５４０ 封止用樹脂 ５５０ めっき部 ５６０ 外部電極（半田ボー
ル） ６０２ 基材 ６０３ モールドレジン ６０４、６０４Ａ 配線 ６０５ ダイパッド ６０６ 外部接続端子 ６０８ ボンディングワイヤ ６１０ ボンディングパッド ６１８ めっき部 ６５０ スルホール ６５１ 熱伝導ビア ７００、７００Ａ ＢＧＡパッケージ ７１０ リードフレーム ７１１ ダイパッド ７１２ インナーリード ７１３ 外部端子部 ７１４ ダムバー（枠部） ７１５ 支持リード ７１７ 連結部 ７２０ 半導体素子 ７２１ 端子 ７３０ ワイヤ ７４０ 封止用樹脂 ７５０ 半田ボール ７６０ 固定用フィルム ７６１ 開口部 ７６０Ａ 固定用テープ ７７０、７７０Ａ リードフレーム部材 １０１０ リードフレーム素材 １０２０Ａ、１０２０Ｂ レジストパターン １０３０ 第一の開口部 １０４０ 第二の開口部 １０５０ 第一の凹部 １０６０ 第二の凹部 １０７０ 平坦状面 １０８０ エッチング抵抗層 １０９０ インナーリード １１００ 半導体装置 １１１０ （単層）リードフレーム １１１１ ダイパッド １１１２ インナーリード １１１３ アウターリード １１１４ ダムバー １１１５ フレーム（枠）部 １１２０ 半導体素子 １１２１ 電極部（パッド） １１３０ ワイヤ １１４０ 封止樹脂
脂膜 １２２Ｂ、１２２Ｖ ポリイミド樹脂膜 １３０ 銀めっき ３１０ リードフレーム素材 ３１０Ｓ リードフレーム素材面 ３２０Ａ、３２０Ｂ レジストパターン ３３０Ａ 第一の凹部 ３３０Ｂ 第二の凹部 ３４０ ラミネートフィルム ３５１、３５２ 凹部 ３６０ ポリイミド樹脂膜 ３７０、３７０Ａ リードフレーム部材 ３８１ ダイパッド ３８２ インナーリード ３８３ 外部端子部 ３８３Ｓ リードフレーム素材面 ３８４ 枠部 ３９０ めっき部 ５００、５００Ａ 半導体装置 ５２０ 半導体素子 ５２１ 電極部（パッド） ５２２ 金バンプ ５３０ ワイヤ ５４０ 封止用樹脂 ５５０ めっき部 ５６０ 外部電極（半田ボー
ル） ６０２ 基材 ６０３ モールドレジン ６０４、６０４Ａ 配線 ６０５ ダイパッド ６０６ 外部接続端子 ６０８ ボンディングワイヤ ６１０ ボンディングパッド ６１８ めっき部 ６５０ スルホール ６５１ 熱伝導ビア ７００、７００Ａ ＢＧＡパッケージ ７１０ リードフレーム ７１１ ダイパッド ７１２ インナーリード ７１３ 外部端子部 ７１４ ダムバー（枠部） ７１５ 支持リード ７１７ 連結部 ７２０ 半導体素子 ７２１ 端子 ７３０ ワイヤ ７４０ 封止用樹脂 ７５０ 半田ボール ７６０ 固定用フィルム ７６１ 開口部 ７６０Ａ 固定用テープ ７７０、７７０Ａ リードフレーム部材 １０１０ リードフレーム素材 １０２０Ａ、１０２０Ｂ レジストパターン １０３０ 第一の開口部 １０４０ 第二の開口部 １０５０ 第一の凹部 １０６０ 第二の凹部 １０７０ 平坦状面 １０８０ エッチング抵抗層 １０９０ インナーリード １１００ 半導体装置 １１１０ （単層）リードフレーム １１１１ ダイパッド １１１２ インナーリード １１１３ アウターリード １１１４ ダムバー １１１５ フレーム（枠）部 １１２０ 半導体素子 １１２１ 電極部（パッド） １１３０ ワイヤ １１４０ 封止樹脂
Claims (7)
- 【請求項１】 少なくとも、半導体素子の端子と電気的
に接続するための複数のインナーリードと各インナーリ
ードと一体的に連結し、外部回路と電気的接続を行うた
めの外部端子とを備えたリードフレーム部と、ポリイミ
ド樹脂膜部とを有する半導体装置用のリードフレーム部
材であって、リードフレーム部はハーフエッチングを伴
う２段エッチング加工により作製されたもので、一方側
の面をリードフレーム素材面とし、該一方側の面に対向
する他方側にエッチングを施すことにより、少なくとも
各インナーリードの一部を含みリードフレーム素材の厚
さよりも薄くした薄肉部を設け、且つ外部端子をリード
フレーム素材厚に形成し、リードフレーム素材面に沿い
二次元的に配列して設けているものであり、ポリイミド
樹脂膜部は、少なくとも前記リードフレーム部の薄肉部
のエッチングされた面を覆うポリイミド樹脂膜とエッチ
ングされた側面部の一部を覆うポリイミド樹脂膜とを有
するもので、全インナーリードの薄肉部のエッチングさ
れた面を覆う略平面のポリイミド樹脂膜を形成してお
り、前記ポリイミド樹脂膜部にてインナーリードと外部
端子を保持していることを特徴とするリードフレーム部
材。 - 【請求項２】 請求項１において、インナーリード部全
体がリードフレーム素材の厚さよりも薄肉に外形加工さ
れていることを特徴とするリードフレーム部材。 - 【請求項３】 請求項１ないし２において、リードフレ
ーム部は全インナーリード、全外部端子を囲む枠部を備
え、且つ該枠部のエッチングされた薄肉部ないし側面部
を覆うポリイミド樹脂膜が各インナーリードの薄肉部表
面を覆う略平面のポリイミド樹脂膜に一体的に連結され
ていることを特徴とするリードフレーム部材。 - 【請求項４】 請求項３における枠部は、全インナーリ
ード、全外部端子と分離していることを特徴とするリー
ドフレーム部材。 - 【請求項５】 請求項４において、枠部の、リードフレ
ーム部のエッチングが施された他方側にも、エッチング
により凹部ないし薄肉部を設け、該凹部ないし薄肉部に
ポリイミド樹脂膜を設けており、且つ前記ポリイミド樹
脂膜の少なくとも一部が、各インナーリードの薄肉部表
面を覆う略平面のポリイミド樹脂膜に一体的に連結して
いることを特徴とするリードフレーム部材。 - 【請求項６】 請求項１ないし５において、リードフレ
ーム素材の厚さを０．０５〜０．２５ｍｍとし、且つ薄
肉部の厚さを、板厚より薄い範囲で０．０１〜０．１５
ｍｍとしたことを特徴とするリードフレーム部材。 - 【請求項７】 少なくとも、半導体素子の端子と電気的
に接続するための複数のインナーリードと各インナーリ
ードと一体的に連結し、外部回路と電気的接続を行うた
めの外部端子とを備えたリードフレーム部と、ポリイミ
ド樹脂膜部とを有する半導体装置用のリードフレーム部
材で、リードフレーム部はハーフエッチングを伴う２段
エッチング加工により作製されたもので、一方側の面を
リードフレーム素材面とし、該一方側の面に対向する他
方側にエッチングを施すことにより、少なくとも各イン
ナーリードの一部を含みリードフレーム素材の厚さより
も薄くした薄肉部を設け、且つ外部端子をリードフレー
ム素材厚に形成し、リードフレーム素材面に沿い二次元
的に配列して設けているものであり、ポリイミド樹脂膜
部は、少なくとも前記リードフレーム部の薄肉部のエッ
チングされた面を覆うポリイミド樹脂膜とエッチングさ
れた側面部の一部を覆うポリイミド樹脂膜とを有するも
ので、全インナーリードの薄肉部のエッチングされた面
を覆う略平面のポリイミド樹脂膜を形成しており、前記
ポリイミド樹脂膜部にてインナーリードと外部端子を保
持しているリードフレーム部材の製造方法であって、
（ａ）リードレーム素材の両面に感光性のレジストを塗
布した後、表裏両面に所定の絵柄をもつレジストパター
ンを形成する工程と、（ｂ）少なくともリードフレーム
素材の第一の面からエッチングして孔部を形成する第一
のエッチング加工を施し、リードフレーム素材を貫通さ
せずにエッチングを止める工程と、（ｃ）選択的に第一
のエッチング面を電着にてポリイミド膜にて覆い、該形
成されたポリイミド膜を加熱する工程と、（ｄ）リード
フレーム素材の第一の面と対向する第二の面側からエッ
チングして貫通させる第二のエッチング加工を施しリー
ドフレームを外形加工する工程と、（ｅ）リードフレー
ム素材両面のレジストを除去する工程とを有することを
特徴とするリードフレーム部材の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3569697A JP3642911B2 (ja) | 1997-02-05 | 1997-02-05 | リードフレーム部材とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3569697A JP3642911B2 (ja) | 1997-02-05 | 1997-02-05 | リードフレーム部材とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223828A true JPH10223828A (ja) | 1998-08-21 |
| JP3642911B2 JP3642911B2 (ja) | 2005-04-27 |
Family
ID=12449067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3569697A Expired - Fee Related JP3642911B2 (ja) | 1997-02-05 | 1997-02-05 | リードフレーム部材とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642911B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208283A (ja) * | 2007-03-20 | 2007-08-16 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2008112961A (ja) * | 2006-10-04 | 2008-05-15 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| KR20110129446A (ko) | 2009-03-17 | 2011-12-01 | 도판 인사츠 가부시키가이샤 | 반도체 소자용 기판의 제조 방법 및 반도체 장치 |
| KR20110130458A (ko) * | 2009-03-25 | 2011-12-05 | 도판 인사츠 가부시키가이샤 | 반도체 소자 기판, 그 제조 방법 및 반도체 장치 |
| CN102365736A (zh) * | 2009-03-30 | 2012-02-29 | 凸版印刷株式会社 | 半导体元件用基板的制造方法及半导体器件 |
| KR101163905B1 (ko) | 2010-08-17 | 2012-07-09 | 엘지이노텍 주식회사 | 리드 프레임 및 이의 제조 방법 |
| US8558363B2 (en) | 2008-09-30 | 2013-10-15 | Toppan Printing Co., Ltd. | Lead frame substrate and method of manufacturing the same, and semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5532570B2 (ja) | 2008-09-29 | 2014-06-25 | 凸版印刷株式会社 | リードフレーム型基板とその製造方法ならびに半導体装置 |
| JP5493323B2 (ja) | 2008-09-30 | 2014-05-14 | 凸版印刷株式会社 | リードフレーム型基板の製造方法 |
| CN104766832B (zh) * | 2014-01-03 | 2020-07-14 | 海成帝爱斯株式会社 | 制造半导体封装基板的方法及用其制造的半导体封装基板 |
-
1997
- 1997-02-05 JP JP3569697A patent/JP3642911B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112961A (ja) * | 2006-10-04 | 2008-05-15 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2007208283A (ja) * | 2007-03-20 | 2007-08-16 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4531073B2 (ja) * | 2007-03-20 | 2010-08-25 | 三洋電機株式会社 | 半導体装置 |
| US8558363B2 (en) | 2008-09-30 | 2013-10-15 | Toppan Printing Co., Ltd. | Lead frame substrate and method of manufacturing the same, and semiconductor device |
| KR20110129446A (ko) | 2009-03-17 | 2011-12-01 | 도판 인사츠 가부시키가이샤 | 반도체 소자용 기판의 제조 방법 및 반도체 장치 |
| KR20110130458A (ko) * | 2009-03-25 | 2011-12-05 | 도판 인사츠 가부시키가이샤 | 반도체 소자 기판, 그 제조 방법 및 반도체 장치 |
| CN102365736A (zh) * | 2009-03-30 | 2012-02-29 | 凸版印刷株式会社 | 半导体元件用基板的制造方法及半导体器件 |
| US8466547B2 (en) | 2009-03-30 | 2013-06-18 | Toppan Printing Co., Ltd. | Method for manufacturing substrate for semiconductor element, and semiconductor device |
| KR101163905B1 (ko) | 2010-08-17 | 2012-07-09 | 엘지이노텍 주식회사 | 리드 프레임 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3642911B2 (ja) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098206A (ja) | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 | |
| US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
| KR101609016B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP3642911B2 (ja) | リードフレーム部材とその製造方法 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| KR101648602B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP4286965B2 (ja) | 配線部材の製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4249328B2 (ja) | 配線部材の製造方法 | |
| JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
| JPH1050885A (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP4121582B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP4489221B2 (ja) | 転写用配線部材およびその製造方法 | |
| JP4390908B2 (ja) | 配線部材の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2000183223A (ja) | 配線部材の製造方法と配線部材 | |
| KR20030072855A (ko) | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 | |
| JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041005 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041228 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050126 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |