JP2001085559A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2001085559A
JP2001085559A JP25800399A JP25800399A JP2001085559A JP 2001085559 A JP2001085559 A JP 2001085559A JP 25800399 A JP25800399 A JP 25800399A JP 25800399 A JP25800399 A JP 25800399A JP 2001085559 A JP2001085559 A JP 2001085559A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor pellet
layer
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25800399A
Other languages
English (en)
Other versions
JP4139533B2 (ja
Inventor
Mitsuo Mikami
三上光夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP25800399A priority Critical patent/JP4139533B2/ja
Publication of JP2001085559A publication Critical patent/JP2001085559A/ja
Application granted granted Critical
Publication of JP4139533B2 publication Critical patent/JP4139533B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体ペレットの多端子化に対応でき、且
つ、半導体ペレットのプリント基板への搭載が実用レベ
ルで行え、BGAよりも信頼性の面で優れたCSP( C
hip Size package) タイプの半導体装
置を提供する。 【解決手段】 半導体ペレットの端子(電極パッド)を
形成した側の面である端子面上に、選択めっき形成され
た配線部を設け、該配線部に半導体ペレットの端子とは
別の、半田ボールからなる第2の端子部を、半導体ペレ
ットの各端子と接続させて二次元的に配列させ、外部端
子部とした半導体装置であって、端子領域を除き、半導
体ペレットの端子面側全体を覆った平坦な絶縁性の最終
保護膜(パッシベーション層)上に、第2の端子部を含
む配線部を粘接着性絶縁層を介して配設したもので、配
線部は、接続部を介して、半導体ペレットの端子と電気
的に接続されており、且つ、半導体ペレットの端子面側
表面を、第2の端子部のみを突出するように、封止層を
兼ねる絶縁層で覆っている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ペレットの
端子(電極パッド)を形成した側の面である端子面上
に、選択めっき形成された配線部を設け、該配線部に半
導体ペレットの端子とは別の、半田ボールからなる第2
の端子部を二次元的に配列させた半導体装置と、その製
造方法に関する。
【0002】
【従来の技術】近年、半導体素子は、ますます高集積
化、高性能化の一途をたどってきており、その端子数の
増加も著しい。半導体素子を搭載する半導体ペレット
は、通常、図4(a)に示すように、その一面の周辺部
に端子部(パッドとも言う)を設けており、多数の端子
を有するため、その端子間ピッチは狭く、これを直接プ
リント基板に搭載することが難しく、一般には、半導体
ペレットを一旦リードフレーム等に搭載し、その端子間
隔を実質的に拡大した状態の半導体装置の形態で、プリ
ント基板に搭載していた。尚、図4(b)は、図4
(a)のC1−C2における断面図である。半導体ペレ
ットをリードフレームに搭載する半導体装置の例として
は、QFP(Quad Flat Package)タ
イプのものが、特に多端子に対応できるものとして知ら
れている。QFPは、ダイパッド上に半導体ペレットを
搭載し、銀めっき等の表面処理がなされたインナーリー
ド先端部と半導体ペレットの端子とをワイヤにて結線
し、封止樹脂で封止を行い、この後、ダムバー部をカッ
トし、アウターリードを設けた構造で多端子化に対応で
きるものとして開発されてきた。
【0003】しかし、半導体素子の信号処理の高速化、
高機能化は、更に多くの端子数を必要とするようになっ
てきた。QFPでは外部端子ピッチを狭めることによ
り、パッケージサイズを大きくすることなく多端子化に
対応してきたが、外部端子の狭ピッチ化に伴い、外部端
子自体の幅が細くなり、外部端子の強度が低下するた
め、フオーミング等の後工程におけるアウターリードの
スキュ一対応やコプラナリティー(平坦性)維持が難し
くなり、実装に際しては、パッケージ搭載精度維持が難
しくなるという問題を抱えていた。即ち、QFPでも、
更なる半導体ペレットの多端子化に対応できなくなって
きた。
【0004】これに対応するため、BGA(Ball
Grid Array)と呼ぱれるプラスチックパッケ
ージが開発されてきた。このBGAは、通常、両面基板
の片面に半導体ペレットを搭載し、もう一方の面に球状
の半田ボールを通じて半導体ペレットの端子と外部端子
(半田ボール)との導通をとったもので、実装性の対応
を図ったパッケージである。BGAはパッケージの4辺
に外部端子を設けたQFPに比べ、同じ外部端子数でも
外部端子間隔(ピッチ)を大きくとれるという利点があ
り、半導体実装工程を難しくすることなく、入出力端子
の増加に対応できた。このBGAはBTレジン(ビスマ
レイド樹脂)を代表とする耐熟性を有する平板(樹脂
板)の基材の片面に半導体ペレットを塔載するダイパッ
ドと半導体ペレットの端子からボンディングワイヤによ
り電気的に接続されるボンディングパッドを持ち、もう
一方の面に、外部回路と電気的、物理的接続を行う格子
状あるいは千鳥状に二次元的に配列された半田ボールに
より形成した外部接続端子をもち、外部接続端子とボン
ディングパッドの間を配線とスルーホール、配線により
電気的に接続している構造である。しかし、このBGA
は、めっき形成したスルーホールを介して、半導体ペレ
ットの端子とボンディングワイヤで結線を行う回路と、
半導体装置化した後にプリント基板に実装するための外
部接続端子部(単に外部端子部とも言う)とを、電気的
に接続した複雑な構造で、樹脂の熱膨張の影響により、
スルホール部に断線を生じる等信頼性の面で問題があ
り、且つ作製上の面でも問題が多かった。
【0005】一方、プリント基板への実装密度を上げる
ために、CSP( Chip Size Packag
e) の開発も盛んになってきている。
【0006】
【発明が解決しようとする課題】このような中、更なる
半導体ペレットの多端子化に対応でき、半導体ペレット
のプリント基板への搭載を実用レベルで可能とし、実装
密度を上げることができるCSP( Chip Size
Package) タイプの半導体装置が求められてい
た。本発明は、これに対応するもので、半導体ペレット
の多端子化に対応でき、且つ、半導体ペレットのプリン
ト基板への搭載が実用レベルで行え、BGAよりも信頼
性の面で優れたCSP( Chip Size Pack
age) タイプの半導体装置を提供しようとするもので
ある。同時にそのような半導体装置の製造方法を提供し
ようとするものである。
【0007】
【課題を解決するための手段】本発明の半導体装置は、
半導体ペレットの端子(電極パッドとも言う)を形成し
た側の面である端子面上に、選択めっき形成された配線
部を設け、該配線部に半導体ペレットの端子とは別の、
半田ボールからなる第2の端子部を二次元的に配列さ
せ、外部端子部とした半導体装置であって、端子領域を
除き、半導体ペレットの端子面側全体を覆った平坦な絶
縁性の最終保護膜(パッシベーション層とも言う)上
に、第2の端子部を含む配線部を粘接着性絶縁層を介し
て配設したもので、配線部は、導電性接着剤層を介し
て、半導体ペレットの端子と電気的に接続されており、
且つ、半導体ペレットの端子面側表面を、第2の端子部
のみを突出するように、封止層を兼ねる絶縁層で覆って
いることを特徴とするものである。そして、上記におい
て、接続部が導電性ペーストからなることを特徴とする
ものである。そしてまた、上記において、粘接着性絶縁
層がポリイミド樹脂からなり、最終保護膜(パッシベー
ション層)がSi3 4 等の窒化硅素膜からなることを
特徴とするものである。また、上記において、半導体ペ
レットの端子(電極パッド)は、端子面に二次元的に配
列されたもので、第2の各端子部は、それぞれ、接続す
る半導体ペレットの端子(電極パッド)の近傍に形成さ
れていることを特徴とするものである。また、上記にお
いて、半導体ペレットの端子(電極パッド)の表面部
に、バリア性金属層を設けていることを特徴とするもの
である。また、上記において、配線部は、表面側から順
に、銅、ニッケルの2層、あるいは、ニッケル、銅、ニ
ッケルの3層、あるいは、金、ニッケル、銅、ニッケル
の4層からなることを特徴とするものである。尚、半導
体作製においては、ウエハ上で目的とする半導体を多
数、面付けして形成するが、その1単位を半導体ペレッ
トと言い、半導体素子あるいは半導体素子群、配線、端
子部、最終保護膜(パッシベーション層)等がこの中に
は備えられる。ここでは、ウエハ上およびウエハから分
離された上記1単位を半導体ペレットと呼ぶ。また、端
子部を二次元的に配列するとは、半導体ペレット面に、
格子状等、面に沿い配列させるもので、一般にはエリア
アレイ配列とも言われる。
【0008】本発明の半導体装置の製造方法は、半導体
ペレットの端子(電極パッド)を形成した側の面である
端子面上に、選択めっき形成された配線部を設け、該配
線部に半導体ペレットの端子とは別の、半田ボールから
なる第2の端子部を、半導体ペレットの各端子と接続さ
せて二次元的に配列させ、外部端子部とした半導体装置
であって、端子領域を除き、半導体ペレットの端子面側
全体を覆った平坦な絶縁性の最終保護膜(パッシベーシ
ョン層)上に、第2の端子部を含む配線部を粘接着性絶
縁層を介して配設したもので、配線部は、接続部を介し
て、半導体ペレットの端子と電気的に接続されており、
且つ、半導体ペレットの端子面側表面を、第2の端子部
のみを突出するように、封止層を兼ねる絶縁層で覆って
いる半導体装置の製造方法であって、順に、(a)最終
保護膜(パッシベーション層)を設けたウエハレベル
で、端子表面部にバリア性金属層を配設するバリア性金
属層形成工程と、(b)ウエハレベルで、各半導体ペレ
ットの、平坦な絶縁性の最終保護膜(パッシベーション
層)上に、第2の端子部を含む配線部を粘接着性絶縁層
を介して転写形成する転写工程と、(c)ウエハレベル
で、第2の端子部を含む配線部を、半導体ペレットの端
子と電気的に接続する接続部を形成する配線部接続工程
と、(d)ウエハレベルで、各半導体ペレットの端子面
側表面を、第2の端子部を形成する配線部領域を除くよ
うに、開口を設けて、封止層を兼ねる絶縁層を配設する
絶縁層形成工程と、(e)ウエハレベルで、第2の端子
部を形成する配線部領域に、半田ボールからなる第2の
端子部を、外側に突出するように配設する第2の端子部
形成工程と、(f)ウエハレベルの状態から各半導体ペ
レットを切断分離する切断分離工程とを行うことを特徴
とするものである。そして、上記において、配線部接続
工程が、導電性ペーストを所定の位置に印刷して、接続
部として形成するものであることを特徴とするものであ
る。あるいは、上記において、配線部接続工程が、マス
クを用い、選択的に蒸着ないしスパッタし、所定の位置
に金属層を接続部として形成するものであることを特徴
とするものである。あるいはまた、上記において、配線
部接続工程が、ワンヤボンディングにより、ボンディン
グワイヤを所定の位置に接続部として形成するものであ
ることを特徴とするものである。また、上記において、
転写工程は、順にベース基材の導電性を有する一面に、
形成する各半導体ペレットの配線部に対応して所定の形
状のレジスト膜を設け、配線部となる導電性層をめっき
形成し、更に導電性層上に樹脂層を電着形成し、必要に
応じて電着形成された樹脂層を乾燥、熱処理して、これ
を粘接着性絶縁層とした転写版を形成し、形成された転
写版を用い、転写版の粘接着性絶縁層を介して配線部と
なる転写版の導電性層を半導体ペレット上に形成するも
のであることを特徴とするものである。尚、ウエハレベ
ルとは、ウエハの形態を維持していることを意味する。
【0009】
【作用】本発明の半導体装置は、上記のように構成する
ことにより、半導体素子の多端子化に対応でき、且つ、
半導体素子のプリント基板への搭載が実用レベルで行
え、BGAよりも信頼性の面で優れたCSP( Chip
Size Package) タイプの半導体装置の提
供を可能としている。具体的には、半導体ペレットの端
子(電極パッド)を形成した側の面である端子面上に、
選択めっき形成された配線部を設け、該配線部に半導体
ペレットの端子とは別の、半田ボールからなる第2の端
子部を、半導体ペレットの各端子と接続させて二次元的
に配列させ、外部端子部とした半導体装置であって、端
子領域を除き、半導体ペレットの端子面側全体を覆った
平坦な絶縁性の最終保護膜(パッシベーション層)上
に、第2の端子部を含む配線部を粘接着性絶縁層を介し
て配設したもので、配線部は、接続部を介して、半導体
ペレットの端子と電気的に接続されており、且つ、半導
体ペレットの端子面側表面を、第2の端子部のみを突出
するように、封止層を兼ねる絶縁層で覆っていることに
よりこれを達成している。即ち、本発明の半導体装置
は、ほぼチップサイズとその面積を同じとするもので、
且つ、外部端子部を二次元的に配列させており、CSP
(Chip Size Package)タイプで、且
つ、エリアアレイタイプの半導体装置とも言える。
【0010】接続部としては、導電性ペースト、金属
層、ボンディングワイヤを挙げることができるが、特
に、導電性ペーストを接続部とする場合には、スクリー
ン印刷により形成でき、処理性が良く、品質も信頼でき
る。
【0011】また、粘接着性絶縁層をポリイミド樹脂と
した場合、最終保護膜(パッシベーション層)を、Si
3 4 等の窒化硅素膜とすることにより、半導体ペレッ
トの最終保護膜(パッシベーション層)と粘接着性絶縁
層との接着を確実なものとできる。
【0012】また、配線部は、表面側から順に、銅、ニ
ッケルの2層、あるいは、ニッケル、銅、ニッケルの3
層、あるいは、金、ニッケル、銅、ニッケルの4層のよ
うに、半導体ペレット側にニッケル層を設けることによ
り、配線の主材となる銅の、半導体ペレット側へのイオ
ンマイグレーションを防止でき、ニッケル、銅、ニッケ
ルの3層のように、表面側にニッケルを設けることによ
り、配線にバリア効果を与えており、金、ニッケル、
銅、ニッケルの4層のように表面側にニッケル上に金層
を設けることにより、半田ボール等への接続を容易にし
ている。
【0013】本発明の半導体装置の製造方法は、上記の
ように構成することにより、本発明の半導体装置の製造
を可能としている。
【0014】
【発明の実施の形態】本発明の実施の形態を挙げて、図
を基に説明する。図1(a)は本発明の半導体装置の実
施の形態の1例の特徴部の概略断面図で、図1(b)は
本発明の半導体装置を第2の端子部(半田ボール)側
(図1(a)A0側)から見た図で、その一部を透視し
て示した図で、図2は本発明の半導体装置の製造方法の
実施の形態の1例の特徴部の工程断面である。尚、図1
(a)は図1(b)のA2−A3における1断面を示し
た図で、図1(b)におけるA1領域は透視して示した
領域である。また、図1(b)においては、分かり易く
するため第2の端子部(半田ボール)を少なくして示し
てある。図1、図2中、100は半導体装置、105は
ウエハ(半導体ウエハとも言う)、110は半導体ペレ
ット、110Sは端子面、111は半導体本体部、11
5は端子、117は最終保護膜(パッシベーション
膜)、120、120Aはバリア性金属層、130は配
線部、140は粘接着性絶縁層、150は導電性ペース
ト(接続部)、160は絶縁層、170は第2の端子部
(半田ボール)である。
【0015】はじめに、本発明の半導体装置の実施の形
態の1例を挙げる。先ず、第1の例を図1に基づいて説
明する。本例の半導体装置100は、図1(a)に示す
ように、半導体ペレット110の端子(電極パッド)1
15を形成した側の面である端子面(図2(a)の11
0Sに相当)上に、選択めっき形成された配線部130
を設け、該配線部130に半導体ペレット110の端子
115とは別の、半田ボールからなる第2の端子部17
0を図1(b)に示すように、二次元的に配列させ、こ
れを外部端子部としたCSPタイプの半導体装置で、半
導体ペレット110の端子115面上を、該端子領域を
除き、全体を平坦な絶縁性の最終保護膜(パッシベーシ
ョン層)117で覆い、最終保護膜(パッシベーション
層)117上に第2の端子部170を含む配線部130
を粘接着性絶縁層140を介して配設したもので、配線
部130は、導電性ペースト150を介して、半導体ペ
レット110の端子115と電気的に接続されており、
且つ、半導体ペレット110の端子面側表面を、第2の
端子部170のみを突出するように、封止層を兼ねる絶
縁層160で覆っている。
【0016】配線部130は、選択めっき形成された導
電性層からなり、材質としては、銅および銅合金、ニッ
ケル、ニッケル合金、亜鉛、錫、クロム、金、銀、白金
等が挙げられる。めっき法としては、公知のめっき法が
適用できる。導電性、コストの面から、銅および銅合金
が、通常、用いられる。
【0017】粘接着性絶縁層140としては、絶縁性、
化学的安定性、強度の面で優れたものが好ましく、本例
では電着樹脂層を用いている。絶縁性の電着樹脂層を形
成する高分子としては、天然系樹脂、アクリル系樹脂、
ポリエステル系樹脂、アルキッド系樹脂、マレイン化油
系樹脂、ポリブタジエン系樹脂、エポキシ系樹脂、ポリ
アミド系樹脂、ポリイミド系樹脂等が挙げられる。特
に、絶縁性の面からポリイミド系樹脂が良い。
【0018】本例においては、半導体ペレット110の
端子(電極パッド)115は、端子面に二次元的に配列
されたもので、第2の各端子部170は、それぞれ、半
導体ペレット110の子(電極パッド)115の近傍に
形成されている。最終保護膜(パッシベーション層)1
17としては、Si3 4 等の窒化硅素膜が、配線の転
写が容易という理由から用いられる。図4に示す半導体
ペレットの場合は、配線部が長くなるのに対し、本例の
半導体ペレットの場合は、端子115が二次元的に配列
されているため、配線部は長くならなず、信号の高速化
にも対応できる構造と言える。
【0019】また、半導体ペレット110の端子(電極
パッド)115の表面部に、バリア性金属層120Aを
設けており、半導体ペレット側(半導体素子)への、配
線部130材質のイオンマイグレーションの影響を無く
すことができる。バリア性金属層120Aとしては、ニ
ッケル、ニッケル合金、チタン(Ti)、金等を用い、
一般には、複数層にして形成する。
【0020】導電性ペースト150としては、樹脂に、
導電性の粉末(銀、Ag−Pd、Ag−Cu合金)など
を混合したものが用いられ、通常、市販の銀ペースト等
が用いられる。
【0021】本例の変形例としては、図4に示すよう
な、端子面の周辺部のみに端子を有する半導体ペレット
110を用いるものが挙げられが、この場合、配線部の
自由度は、本例に劣り、多端子化のへの適応性の面でも
劣る。また、本例では接続部として導電性ペースト15
0を用いたが、これに限定はされない。導電性の金属層
やボンディングワイヤを接続部としても良い。
【0022】次に、本発明の半導体装置の製造方法の実
施の形態の1例を図2に基づいて説明する。図1に示す
半導体装置100の製造方法で、簡単には、半導体ペレ
ット110を多数面付けした状態のウエハ105用意し
ておき、ウエハレベルで、各半導体ペレットに対し、図
2に示す工程を行った後、切断分離して各半導体ペレッ
トを得るものである。先ず、導体ペレット110を多数
面付けした状態のウエハ105を用意しておき(図2
(a))、端子115が形成されている端子面110S
上に、スパッタリング等によりバリアメタル層120を
成膜する。(図2(b)) バリア性金属層120Aとしては、ニッケル、ニッケル
合金、チタン(Ti)、金等を用い、一般には、複数層
にして形成する。次いで、フォトリソグラフイ −によ
り、エッチングマスクとしてのレジストパターン125
を形成した(図2(c))後、レジストパターン125
の開口125Aから露出した部分をエッチング除去し、
さらにレジストパターン125の除去を行っておく。
(図2(d))
【0023】次いで、転写層として、配線部、粘接着性
絶縁層を所定の形状に形成した転写版を用て、各半導体
ペレットの、平坦な絶縁性の最終保護膜(パッシベーシ
ョン層)117上に、第2の端子部を含む配線部130
を粘接着性絶縁層140を介して転写形成する。(図2
(e))
【0024】ここで、転写版の作製方法の1例と転写に
ついて、図3に基づいて簡単に説明しておく。先ず、ス
テンレス(SUS304)等の導電性基板310を用意
し(図3(a))、その一面に、形成する配線に合わせ
て所定の開口325を有するレジスト320を形成す
る。(図3(b)) レジスト320としては、ノボラック系レジスト等が用
いられるが、耐めっき性のもので処理性の良いものであ
れば、これに限定されない。尚、必要に応じ、めっき前
処理を行っておく。次いで、レジストの開口部325
に、配線部となる導電性層330をめっき形成する。
(図3(c)) 導電性層330としては、通常、銅めっき層が用いられ
る。次いで、導電性層330上に更に、電着により、絶
縁性あるいは導電性の接着剤層340を電着形成する。
(図3(d)) 接着剤層340は、図2に示す粘接着性絶縁層340に
相当するものである。ここでは、図3(d)に示すもの
を転写版と言っている。また、配線部330と導電性の
接着剤層340を合わせて、転写層と言っている。尚、
電着形成に代え、ディスペンス塗布や印刷塗布により、
導電性層330上に、絶縁性あるいは導電性の接着剤層
340を形成しても良い。転写は、接着剤層340を被
転写基材(図示していない)側に向け、 圧着した後、導
電性基板310をレジスト320とともに剥がし、転写
層を被転写基材(図示していない)側に形成する。圧着
に際しては、必要に応じて、熱をかける。
【0025】絶縁性の接着剤層340としては、常温も
しくは、加熱により粘着性を示すものであれば良く、例
えば、使用する高分子としては、粘着性を有する合成高
分子樹脂を挙げることができる。合成高分子樹脂として
は、アクリル性樹脂、ポリエステル樹脂、マレイン化油
樹脂、ボリブタジエン樹脂、エポキシ樹脂、ポリアミド
樹脂、ポリイミド樹脂等を単独で、あるいは、これらの
樹脂の任意の組合せによる混合物として使用できる。さ
らに、上記のアニオン性合成樹脂とメラミン樹脂、フエ
ノール樹脂、ウレタン樹脂等の架橋性樹脂とを併用して
も良い。また、上記の高分子樹脂に粘着性を付与するた
めに、ロジン系、テルペン系、石油樹脂等の粘着性付与
樹脂を必要に応じて添加することも可能である。上記高
分子樹脂は、アルカリ性または酸性物質により中和して
水に可溶化された状態、または水分散状態で電着法に供
される。すなわち、アニオン性合成高分子樹脂は、トリ
メチルアミン、ジエチルアミン、ジメチルエタノールア
ミン、ジイソプロパノールアミン等のアミン類、アンモ
ニア、苛性カリ等の無機アルカリで中和する。カチオン
性合成高分子樹脂は、酢酸、ぎ酸、プロピオン酸、乳酸
等の酸で中和する。そして、中和された水に可溶化され
た高分子樹脂は、水分散型または溶解型として水に希釈
された状態で使用される。特に、絶縁性、強度、化学的
安定性の面から接着剤層がポリイミド樹脂であるとが好
ましい。
【0026】次いで、第2の端子部を含む各配線部13
0を、導電性ペースト150を介して、半導体ペレット
110の所定の端子115と電気的に接続する。導電性
ペースト150としては、樹脂に、導電性の粉末(銀、
Ag−Pd、Ag−Cu合金)などを適当に混合分散さ
せた銀ペースト等を用いる。(図2(f)) 次いで、各半導体ペレットの端子面側表面を覆うよう
に、第2の端子部を形成する配線部領域を除くように、
開口を設けて、封止層を兼ねる絶縁層160を配設す
る。絶縁層160としては、ポリイミド層が通常は用い
られる。
【0027】次いで、絶縁層160に覆われていない第
2の端子部を形成する配線部領域に、半田ボールからな
る第2の端子部を、外側に突出するように配設する。所
定位置に半田ペーストをスクリーン印刷した後、リフロ
ーを行って半田ボールを形成し、第2の端子部を形成し
た。
【0028】
【実施例】実施例を挙げて本発明を更に説明する。実施
例は、図2に示す半導体装置の製造方法により、図1に
示す半導体装置を作製したものである。図1、図2に基
づいて説明する。
【0029】先ず、最終保護膜(パッシベーション層)
が形成されたウエハ105を用意し(図2(a)、ウエ
ハ105の端子面110S上に、全面を覆うように、ス
パッタリングにより、Ti/Niの2層構造からなるバ
リアメタル層120を形成した。(図2(b)) 次いで、感光性レジストトしてOFPR−800(東京
応化株式会社製)を用い、端子115の形状に合わせレ
ジスト125を形成した(図2(c))後、レジストの
開口125Aから露出した部分をふっ酸からなるエッチ
ング液によりエッチング除去し、さらに、レジスト12
5を所定の剥離液にて剥離した。(図2(d))
【0030】次いで、転写層として、配線部、粘接着性
絶縁層を所定の形状に形成した転写版を用て、バリアメ
タル層120が形成されたウエハ105の各半導体ペレ
ットの、平坦な絶縁性の最終保護膜(パッシベーション
層)117上に、下記条件にて、、加熱圧着し、冷却し
て、転写層を残し転写版をベース基材等を剥離し、第2
の端子部を含む配線部130を粘接着性絶縁層140を
介して転写形成した。(図2(e)) 温度 210°C 圧 5Kg/cm2
【0031】転写版は、厚さ0.1mmのステンレス板
SUS304CSP(新日本製鉄株式会社製)を転写版
のベース基板である導電性基板310として用い、以下
のようにして形成した。図3に基づいて説明する。ステ
ンレス板からなる導電性基板310の一面に、環化ゴム
系のネガ型フォトレジストOMR−85(東京応化工業
株式会社製、100cps)を約2μmの厚さに塗布
し、85°Cのクリーンオーブンで30分間プレベーク
した後、形成する配線部の形状に対応する所定のパター
版を用いて、下記の条件で露光を行い、現像液(東京応
化工業株式会社製、OMR現像液)で現像し、リンス液
(東京応化工業株式会社製、OMRリンス液)でリンス
した。次いで、145°Cのクリーンオーブンで30分
間ポストベークして、マスクパターンを形成した。(図
3(b)) 尚、マスクパターンとは、図3(b)の開口325を有
するレジスト320のことを言う。 (露光条件) アライメント露光機 大日本スクリーン製造株式会社製 MAP−1200 露光時間 50秒
【0032】次いで、マスクパターンを形成した導電性
基板310を白金チタン陽極と対向させて下記条件の亜
硫酸金めっき浴中に浸漬し、導電性基板310を陰極と
して、定電流源により0.4A/cm2 の電流密度で
4.5分間通電し、レジストの開口325から露出した
導電性基板310上に、厚さ1μmの金めっき層を形成
した。 (めっき液浴組成) めっき液 K−91S(日本高純度化学株式会社製) pH7.3 浴温度 65°C
【0033】次いで、マスクパターンを形成した導電性
基板310を電解ニッケル陽極と対向させて下記組成の
ワットニッケルめっき浴中に浸漬し、導電性基板310
を陰極として、定電流源により1A/cm2 の電流密度
で5分間通電し、レジストの開口325から露出した部
分に、先に形成した金めっき層を下地として、厚さ1μ
mにニッケルめっき層を形成した。 (ワットニッケルめっき浴条件) ワットニッケルめっき浴組成 NiSO4 ・6H2 O 300g/l NiCl4 ・6H2 O 40g/l H3 BO3 40g/l PCニッケル A−1(上村工業株式会社製) 10ml/l PCニッケル A−2(上村工業株式会社製) 1ml/l 浴温度 55°C pH4.0
【0034】次いで、ニッケルめっきが施された導電性
基板310を含燐銅電極と対向させて下記の組成の硫酸
銅めっき浴中に浸漬して直流電源の陰極に接続し、直流
電源の陽極に含燐銅電極を接続し、電流密度2A/dm
2 で24分間の通電を行い、レジスト320で被膜され
ていない導電性基材310の露出部に膜厚約10μm
の、配線の主材となる銅めっき層を形成した。(図3
(c)) (めっき浴組成) CuSO4 ・5H2 O 200g/l H2 SO4 50g/l HCl 0.15ml/l(Clとして60ppm) Cu−Board HA MU(荏原ユージライト株式会社製) 10ml/l
【0035】次いで、銅めっき層を形成した導電性基板
310を電解ニッケル陽極と対向させて下記組成のワッ
トニッケルめっき浴中に浸漬し、導電性基板310を陰
極として、定電流源により1A/cm2 の電流密度で
2.5分間通電し、レジストの開口325から露出した
部分に、先に形成した銅めっき層上に、厚さ0.5μm
にニッケルめっき層からなる、耐イオンマイグレーショ
ン性バリア層を形成した。 (ワットニッケルめっき浴条件) ワットニッケルめっき浴組成 NiSO4 ・6H2 O 280g/l NiCl4 ・6H2 O 50g/l H3 BO3 30g/l 浴温度 50°C pH2.9 これにより、導電性基板310上に表面から順に、ニッ
ケル、銅、ニッケル、金の4層からなる配線部(導電性
層330に相当)が形成された。(図3(c))
【0036】次いで、以下のように、導電性層330上
に設ける絶縁性の接着剤層340電着形成するための電
着液の調整を行い、電着を行った。 <ポリイミドワニスの製造>11容量の三つ口セパラブ
ルフラスコにステンレス製イカリ攪拌器,窒素導入管及
びストップコックの付いたトラップの上に玉付き冷却管
をつけた還流冷却器を取り付ける。窒素気流中を流しな
がら温度調整機のついたシリコーン浴中にセパラブルフ
ラスコをつけて加熱した。反応温度は浴温で示す。3、
4、3’、4’−ベンゾフェノンテトラカルボン酸ジ無
水物(以後BTDAと呼ぶ)32.22g(0.lモ
ル)、ビス(4−(3−アミノフェノキシ)フェニル)
スルホン(m−BAPS)21.63g(0.05モ
ル),γ−バレロラクトン1.5g(0.015モ
ル)、ピリジン2.37g(0.03モル)、NMP
(N−メチル−2−ピロリドンの略)200g、トルエ
ン30gを加えて、窒素を通じながらシリコン浴中,室
温で30分撹件(200rpm)、ついで昇温して18
0°C、l時間、200rpmに攪拌しながら反応させ
る。トルエン−水留出分15mlを除去し、空冷して、
BTDA16.11g(0.05モル)、3、5ジアミ
ノ安息香酸(以後DABzと呼ぶ)15.22g(0.
1モル)、NMP119g、トルエン30gを添加し、
室温で30分攪拌したのち(200rpm)、次いで昇
温して180°Cに加熱攪拌しトルエンー水留出分15
mlを除去する。その後、トルエンー水留出分を系外に
除きながら、180°C、3時間、加熱、撹拌して反応
を終了した。20%ポリイミドワニスを得た。酸当量
(1個のCOOあたりのポリマー量は1554)は70
である。 <電着液の調製>20%濃度ポリイミドワニス100g
に3SN(NMP:テトラヒドロチオフェンー1、l−
ジオキシド=l:3(重量)の混合溶液)150g、ベ
ンジルアルコール75g、メチルモルホリン5.0g
(中和率200%)、水30gを攪拌して水性電着液を
調製する。得られた水性電着液は、ポリイミド7.4
%、pH7.8、暗赤褐色透明液である。 <電着条件>配線部(導電性層330)を有する導電性
基材310をステンレス製陰極(SUS430MA、新
日本製鉄株式会社製)と対向させて上記で調整したアニ
オン型の絶縁樹脂層用の電着液中に浸漬し、導電性基材
310を陰極として、直流電源により100Vの電圧で
3分間通電した後、水洗し、80°Cのホットプレート
で30分間乾燥し、導電性層330上に厚さ10μmの
上記ポリイミドからなる電着塗膜を形成し、これを転写
の際の、接着剤層340とした。(図3(d)) 接着剤層340は図2の粘接着剤層140に相当する。
これにより、転写版が形成された。
【0037】次いで、銀ペーストを導電性ペースト15
0とし用い、下記の条件で、これを所定の位置にスクリ
ーン印刷して、各半導体ペレットの端子115と配線部
130とを電気的に接続した。(図2(f)) (スクリーン印刷条件) スクリーン印刷機 MT−320TVC マイクロ・テック株式会社製 メタルマスク 孔径 150μm スキージアタック角度 40° スキージ速度 20mm/sec クリアランス 1mm
【0038】次いで、ウエハ上に感光性ポリイミドをス
ピンコーティングした後、プリベークを行い、所定のパ
ターン版を用い露光し、現像を経て、硬化させ、各半導
体ペレットの端子面側表面を、第2の端子部を形成する
配線部領域(これをラウンド領域とも言う)を除くよう
に、開口を設け、封止層を兼ねる絶縁層160を配設し
た。(図2(g)) 処理条件は以下の通りである。 (処理条件) 感光性ポリイミド PIX−L110SX 日立化成株式会社製 粘度 2000cps 塗布 スピンナー、5000rpm 露光 500mJ/cm2 現像 専用現像機、浸漬5分(超音波併用) 硬化 クリーン焼成炉、窒素雰囲気下350°C、1時間 最終膜厚 5μm
【0039】次いで、配線部130の第2の端子部を形
成する配線部領域(ラウンド領域)上に、スクリーン印
刷により半田ペーストを塗布供給し、リフローを行っ
て、半田ボールからなる第2の端子部を、外側に突出す
るように配設した。(図2(h)) 半田ペースとしては、スパークルペーストOZ 63−
330F−40−10(千住金属工業株式会社製)を粘
度200cpsにて用い、以下のスクリーン印刷条件、
リフロー条件にて行った。 (スクリーン印刷条件) スクリーン印刷機 MT−320TVC マイクロ・テック株式会社製 メタルマスク 孔径 550μm スキージアタック角度 50° スキージ速度 10mm/sec クリアランス 1mm (リフロー条件) N2 リフロー炉 260°C
【0040】次いで、公知の切断機により、ウエハを各
半導体ペレット単位に分離し、CSP( Chip Si
ze Package) タイプの半導体装置を得た。
【0041】
【発明の効果】本発明は、上記のように、半導体ペレッ
トの多端子化に対応でき、且つ、半導体ペレットのプリ
ント基板への搭載が実用レベルで行え、BGAよりも信
頼性の面で優れたCSP( Chip Size Pac
kage) タイプの半導体装置の提供を可能とした。同
時にそのような半導体装置の製造方法の提供を可能とし
た。
【図面の簡単な説明】
【図1】図1(a)は本発明の半導体装置の実施の形態
の1例の特徴部の概略断面図で、図1(b)は本発明の
半導体装置を第2の端子部(半田ボール)側から見た図
で、その一部を透視して示した図である。
【図2】本発明の半導体装置の製造方法の実施の形態の
1例の特徴部の工程断面
【図3】転写版の作製の工程断面図
【図4】半導体ペレットの1例を示した図
【符号の説明】 100 半導体装置 105 ウエハ(半導体ウエハとも言
う) 110 半導体ペレット 110S 端子面 111 半導体本体部 115 端子(端子部) 117 最終保護膜(パッシベーショ
ン膜) 120、120A バリア性金属層 130 配線部 140 粘接着性絶縁層 150 導電性ペース(接続部) 160 絶縁層 170 第2の端子部(半田ボール) 310 導電性基板 320 レジスト 325 レジスト開口部 330 導電性層 340 接着剤層

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 半導体ペレットの端子を形成した側の面
    である端子面上に、選択めっき形成された配線部を設
    け、該配線部に半導体ペレットの端子とは別の、半田ボ
    ールからなる第2の端子部を、半導体ペレットの各端子
    と接続させて二次元的に配列させ、外部端子部とした半
    導体装置であって、端子領域を除き、半導体ペレットの
    端子面側全体を覆った平坦な絶縁性の最終保護膜上に、
    第2の端子部を含む配線部を粘接着性絶縁層を介して配
    設したもので、配線部は、接続部を介して、半導体ペレ
    ットの端子と電気的に接続されており、且つ、半導体ペ
    レットの端子面側表面を、第2の端子部のみを突出する
    ように、封止層を兼ねる絶縁層で覆っていることを特徴
    とする半導体装置。
  2. 【請求項2】 請求項1において、接続部が導電性ペー
    ストからなることを特徴とする半導体装置。
  3. 【請求項3】 請求項1ないし2において、粘接着性絶
    縁層がポリイミド樹脂からなり、最終保護膜がSi3
    4 等の窒化硅素膜からなることを特徴とする半導体装
    置。
  4. 【請求項4】 請求項1ないし3において、半導体ペレ
    ットの端子は、端子面に二次元的に配列されたもので、
    第2の各端子部は、それぞれ、接続する半導体ペレット
    の端子の近傍に形成されていることを特徴とする半導体
    装置。
  5. 【請求項5】 請求項1ないし4において、半導体ペレ
    ットの端子の表面部に、バリア性金属層を設けているこ
    とを特徴とする半導体装置。
  6. 【請求項6】 請求項1ないし4において、配線部は、
    表面側から順に、銅、ニッケルの2層、あるいは、ニッ
    ケル、銅、ニッケルの3層、あるいは、金、ニッケル、
    銅、ニッケルの4層からなることを特徴とする半導体装
    置。
  7. 【請求項7】 半導体ペレットの端子を形成した側の面
    である端子面上に、選択めっき形成された配線部を設
    け、該配線部に半導体ペレットの端子とは別の、半田ボ
    ールからなる第2の端子部を、半導体ペレットの各端子
    と接続させて二次元的に配列させ、外部端子部とした半
    導体装置で、端子領域を除き、半導体ペレットの端子面
    側全体を覆った平坦な絶縁性の最終保護膜上に、第2の
    端子部を含む配線部を粘接着性絶縁層を介して配設した
    もので、配線部は、接続部を介して、半導体ペレットの
    端子と電気的に接続されており、且つ、半導体ペレット
    の端子面側表面を、第2の端子部のみを突出するよう
    に、封止層を兼ねる絶縁層で覆っている半導体装置の製
    造方法であって、順に、(a)最終保護膜を設けたウエ
    ハレベルで、端子表面部にバリア性金属層を配設するバ
    リア性金属層形成工程と、(b)ウエハレベルで、各半
    導体ペレットの、平坦な絶縁性の最終保護膜上に、第2
    の端子部を含む配線部を粘接着性絶縁層を介して転写形
    成する転写工程と、(c)ウエハレベルで、第2の端子
    部を含む配線部を、半導体ペレットの端子と電気的に接
    続する接続部を形成する配線部接続工程と、(d)ウエ
    ハレベルで、各半導体ペレットの端子面側表面を、第2
    の端子部を形成する配線部領域を除くように、開口を設
    けて、封止層を兼ねる絶縁層を配設する絶縁層形成工程
    と、(e)ウエハレベルで、第2の端子部を形成する配
    線部領域に、半田ボールからなる第2の端子部を、外側
    に突出するように配設する第2の端子部形成工程と、
    (f)ウエハレベルの状態から各半導体ペレットを切断
    分離する切断分離工程とを行うことを特徴とする半導体
    装置の製造方法。
  8. 【請求項8】 請求項7において、配線部接続工程が、
    導電性ペーストを所定の位置に印刷して、接続部として
    形成するものであることを特徴とする半導体装置の製造
    方法。
  9. 【請求項9】 請求項7において、配線部接続工程が、
    マスクを用い、選択的に蒸着ないしスパッタし、所定の
    位置に金属層を接続部として形成するものであることを
    特徴とする半導体装置の製造方法。
  10. 【請求項10】 請求項7において、配線部接続工程
    が、ワンヤボンディングにより、ボンディングワイヤを
    所定の位置に接続部として形成するものであることを特
    徴とする半導体装置の製造方法。
  11. 【請求項11】 請求項7ないし10において、転写工
    程は、順にベース基材の導電性を有する一面に、形成す
    る各半導体ペレットの配線部に対応して所定の形状のレ
    ジスト膜を設け、配線部となる導電性層をめっき形成
    し、更に導電性層上に樹脂層を電着形成し、必要に応じ
    て電着形成された樹脂層を乾燥、熱処理して、これを粘
    接着性絶縁層とした転写版を形成し、形成された転写版
    を用い、転写版の粘接着性絶縁層を介して配線部となる
    転写版の導電性層を半導体ペレット上に形成するもので
    あることを特徴とする半導体装置の製造方法。
JP25800399A 1999-09-10 1999-09-10 半導体装置とその製造方法 Expired - Fee Related JP4139533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25800399A JP4139533B2 (ja) 1999-09-10 1999-09-10 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25800399A JP4139533B2 (ja) 1999-09-10 1999-09-10 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2001085559A true JP2001085559A (ja) 2001-03-30
JP4139533B2 JP4139533B2 (ja) 2008-08-27

Family

ID=17314195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25800399A Expired - Fee Related JP4139533B2 (ja) 1999-09-10 1999-09-10 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP4139533B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010520641A (ja) * 2007-03-05 2010-06-10 テッセラ,インコーポレイテッド 貫通ビアによって前面接点に接続された後面接点を有するチップ
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8704347B2 (en) 2006-11-22 2014-04-22 Tessera, Inc. Packaged semiconductor chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8735287B2 (en) 2007-07-31 2014-05-27 Invensas Corp. Semiconductor packaging process using through silicon vias
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US9070678B2 (en) 2006-11-22 2015-06-30 Tessera, Inc. Packaged semiconductor chips with array
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548254B2 (en) 2006-11-22 2017-01-17 Tessera, Inc. Packaged semiconductor chips with array
US9070678B2 (en) 2006-11-22 2015-06-30 Tessera, Inc. Packaged semiconductor chips with array
US8704347B2 (en) 2006-11-22 2014-04-22 Tessera, Inc. Packaged semiconductor chips
US8310036B2 (en) 2007-03-05 2012-11-13 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
US8405196B2 (en) 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
JP2010520641A (ja) * 2007-03-05 2010-06-10 テッセラ,インコーポレイテッド 貫通ビアによって前面接点に接続された後面接点を有するチップ
US8735205B2 (en) 2007-03-05 2014-05-27 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
US8735287B2 (en) 2007-07-31 2014-05-27 Invensas Corp. Semiconductor packaging process using through silicon vias
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8809190B2 (en) 2010-09-17 2014-08-19 Tessera, Inc. Multi-function and shielded 3D interconnects
US9355948B2 (en) 2010-09-17 2016-05-31 Tessera, Inc. Multi-function and shielded 3D interconnects
US10354942B2 (en) 2010-09-17 2019-07-16 Tessera, Inc. Staged via formation from both sides of chip
US9847277B2 (en) 2010-09-17 2017-12-19 Tessera, Inc. Staged via formation from both sides of chip
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US9362203B2 (en) 2010-09-17 2016-06-07 Tessera, Inc. Staged via formation from both sides of chip
US9269692B2 (en) 2010-12-02 2016-02-23 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US9099296B2 (en) 2010-12-02 2015-08-04 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages with plural active chips
US9368476B2 (en) 2010-12-02 2016-06-14 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US9620437B2 (en) 2010-12-02 2017-04-11 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US9224649B2 (en) 2010-12-08 2015-12-29 Tessera, Inc. Compliant interconnects in wafers
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8796828B2 (en) 2010-12-08 2014-08-05 Tessera, Inc. Compliant interconnects in wafers

Also Published As

Publication number Publication date
JP4139533B2 (ja) 2008-08-27

Similar Documents

Publication Publication Date Title
US6008543A (en) Conductive bumps on pads for flip chip application
JP4139533B2 (ja) 半導体装置とその製造方法
WO2010116622A1 (ja) 半導体素子用基板の製造方法および半導体装置
JP4352294B2 (ja) 半導体装置の製造方法
JP4286965B2 (ja) 配線部材の製造方法
JP4249328B2 (ja) 配線部材の製造方法
JP4184540B2 (ja) 配線基板とその製造方法
JP4390930B2 (ja) 積層配線基板とその製造方法、及び半導体装置
JP4489221B2 (ja) 転写用配線部材およびその製造方法
JPH1140908A (ja) プリント配線板
JP4043611B2 (ja) 配線基板の製造方法および配線基板
JP4372906B2 (ja) 配線接続部形成方法
WO2003002786A1 (fr) Procede d'electrodeposition et procede de fabrication de carte imprimee
JP4270678B2 (ja) 配線形成方法および転写版
JP2000183223A (ja) 配線部材の製造方法と配線部材
JP2000077565A (ja) 半導体装置および半導体装置の製造方法
JP2001060754A (ja) 配線形成用転写部材とその製造方法、及び配線基板
JP3656590B2 (ja) 半導体装置用テープキャリアの製造方法
KR100511965B1 (ko) 테이프기판의 주석도금방법
JPH10294549A (ja) プリント配線基板の製造方法及びプリント配線基板
JP2000059022A (ja) 回路基板の製造方法と回路基板
JP4390908B2 (ja) 配線部材の製造方法
JP3953621B2 (ja) 多層配線基板とその製造方法
JPH11274694A (ja) 転写用部材の製造法及び転写用部材
JP2004022615A (ja) プラスチックbgaパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080609

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees