JP2013546192A5

JP2013546192A5 -

Info

Publication number: JP2013546192A5
Application number: JP2013542197A
Authority: JP
Filing date: 2011-12-02
Publication date: 2015-01-22
Anticipated expiration: 2031-12-02

Description

本発明は、限定されないが超小型電子アセンブリ及び超小型電子アセンブリを製造する方法を含む、広い産業上の利用可能性を有している。
なお、出願当初の特許請求の範囲は以下の通りである。
（請求項１）
第１の超小型電子素子及び第２の超小型電子素子であって、該超小型電子素子の各々はその前面に隣接して能動半導体デバイスを具現化し、各超小型電子素子は、それぞれの前記前面から離れている背面を有し、各々は、それぞれの前記前面において露出している導電性パッドを有する、第１の超小型電子素子及び第２の超小型電子素子と、
熱膨張係数（ＣＴＥ）が１０ｐｐｍ／℃未満である材料から構成されるインターポーザであって、反対側に面している第１の面及び第２の面と、該インターポーザの開口部内に延在しかつ前記第１の面及び前記第２の面において露出している第２の導電性素子と、を有し、前記第１の面は前記超小型電子素子の前記前面に面し、前記第２の面は前記第２の超小型電子素子の前記前面に面している、インターポーザと、
を具備し、
前記第１の超小型電子素子及び前記第２の超小型電子素子の各々は、該それぞれの超小型電子素子の前記背面から該それぞれの超小型電子素子の前記前面に向かって延在している開口部内に延在している第１の導電性素子を更に備え、前記第１の導電性素子の少なくとも１つは、対応する第１の超小型電子素子又は第２の超小型電子素子の前記導電性パッドを通って延在し、前記第１の導電性素子は前記第２の導電性素子に電気的に結合されている、超小型電子アセンブリ。
（請求項２）
前記第２の導電性素子が延在している前記開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している前記開口部のうちの少なくとも一方と交差している、請求項１に記載の超小型電子アセンブリ。
（請求項３）
前記第２の導電性素子が延在している前記開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している前記開口部の各々と交差している、請求項１に記載の超小型電子アセンブリ。
（請求項４）
前記第２の導電性素子が延在している前記開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している前記開口部のうちのいずれとも交差しない、請求項１に記載の超小型電子アセンブリ。
（請求項５）
前記インターポーザは、本質的に誘電材料から構成される、請求項１に記載の超小型電子アセンブリ。
（請求項６）
前記インターポーザは、本質的に金属又は半導体材料から構成され、前記インターポーザの前記開口部は絶縁体によって裏打ちされている、請求項１に記載の超小型電子アセンブリ。
（請求項７）
各超小型電子素子の前記第１の導電性素子は、それぞれの前記導電性パッドを通って延在している、請求項１に記載の超小型電子アセンブリ。
（請求項８）
前記第２の導電性素子は、前記第１の面及び前記第２の面において露出している第２の導電性パッドを備え、前記第１の超小型電子素子及び前記第２の超小型電子素子の前記パッドは第１のパッドであり、該第１のパッドは前記第２のパッドと並置され、前記第１の導電性素子は前記第１のパッド及び前記第２のパッドの並置された面と接触している、請求項１に記載の超小型電子アセンブリ。
（請求項９）
前記第２の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第１の面及び前記第２の面に対して直角に延在している内壁を有する、請求項１に記載の超小型電子アセンブリ。
（請求項１０）
前記第２の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第１の面と前記第２の面との間の方向おいて先細りになっている、請求項１に記載の超小型電子アセンブリ。
（請求項１１）
前記第１の超小型電子素子の前記開口部は、該第１の超小型電子素子の前記背面から該超小型電子素子の前記前面に向かう方向において先細りになっている、請求項９に記載の超小型電子アセンブリ。
（請求項１２）
前記第１の超小型電子素子の前記開口部は、該第１の超小型電子素子の前記背面から該第１の超小型電子素子の前記前面に向かう方向において先細りになっている、請求項１０に記載の超小型電子アセンブリ。
（請求項１３）
前記第１の超小型電子素子の前記開口部の内面は、該第１の超小型電子素子の前記前面に対して直角に延在している、請求項９に記載の超小型電子アセンブリ。
（請求項１４）
前記第１の超小型電子素子の前記開口部の内面は、該第１の超小型電子素子の前記前面に対して直角に延在している、請求項１０に記載の超小型電子アセンブリ。
（請求項１５）
前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿っている、請求項１に記載の超小型電子アセンブリ。
（請求項１６）
前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わない、請求項１に記載の超小型電子アセンブリ。
（請求項１７）
前記インターポーザの前記開口部と前記第１の超小型電子素子又は前記第２の超小型電子素子のうちの少なくとも一方の前記開口部とは先細りになって、互いから反対方向に小さくなっている、請求項１に記載の超小型電子アセンブリ。
（請求項１８）
前記インターポーザは、前記第１の超小型電子素子又は前記第２の超小型電子素子のうちの少なくとも一方に電気的に接続された少なくとも１つの受動コンポーネントを更に備えている、請求項１に記載の超小型電子アセンブリ。
（請求項１９）
請求項１に記載の超小型電子アセンブリと、該超小型電子アセンブリに電気的に接続された１つ又は複数の他の電子コンポーネントと、を具備するシステム。
（請求項２０）
ハウジングを更に具備し、前記超小型電子アセンブリ及び前記他の電子コンポーネントは前記ハウジングに実装されている、請求項１９に記載のシステム。
（請求項２１）
超小型電子アセンブリを製造する方法であって、
第１の超小型電子素子及び第２の超小型電子素子を、それらの間のインターポーザとともに組み立てるステップであって、前記超小型電子素子の各々は、その前面に隣接して能動半導体デバイスを具現化し、それぞれの前記前面から離れている背面を有し、前記前面において露出する導電性パッドを有する、ステップ、
を含み、
前記インターポーザは、本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成され、前記インターポーザは、反対側に面する第１の面及び第２の面と、前記インターポーザを通って延在し、かつ前記第１の面及び前記第２の面において露出している第２の導電性素子と、を有し、前記第１の面は前記第１の超小型電子素子の前記前面に面し、前記第２の面は前記第２の超小型電子素子の前記前面に面しており、
次いで、前記超小型電子素子の背面からそれぞれの前記前面に向かって延在する開口部内に延在する第１の導電性素子を形成するステップであって、該第１の導電性素子のうちの少なくとも１つは、前記超小型電子素子のうちの少なくとも１つにおける対応する前記導電性パッドを通って延在し、前記第１の導電性素子は、前記第２の導電性素子に電気的に結合され、前記超小型電子素子の前記開口部の内面は、各超小型電子素子のそれぞれの前記前面に対して第１の方向及び第２の方向に延在して実質的な角度を画定する、ステップ、
を含む、方法。
（請求項２２）
各超小型電子素子の前記第１の導電性素子は、それぞれの前記導電性パッドを通って延在する、請求項２１に記載の方法。
（請求項２３）
前記第２の導電性素子は、前記第１の面及び前記第２の面において露出する第２の導電性パッドを備え、各超小型電子素子の前記第１の導電性パッドは前記第２のパッドのうちの１つと並置され、前記第１の導電性素子は前記第１のパッド及び前記第２のパッドの並置された面と接触する、請求項２１に記載の方法。
（請求項２４）
前記第２の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第１の面及び前記第２の面に対して直角に延在する内壁を有する、請求項２１に記載の方法。
（請求項２５）
前記第２の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第１の面と前記第２の面との間の方向に先細りになる、請求項２１に記載の方法。
（請求項２６）
前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿っている、請求項２１に記載の方法。
（請求項２７）
前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わない、請求項２１に記載の方法。
（請求項２８）
前記インターポーザの前記開口部及び前記第２の導電性素子は反対方向に先細りにされる、請求項２７に記載の方法。

Claims

第１の超小型電子素子及び第２の超小型電子素子であって、該超小型電子素子の各々はその前面に隣接して能動半導体デバイスを具現化し、各超小型電子素子は、それぞれの前記前面から離れている背面を有し、かつ、それぞれの前記前面において露出している導電性パッドを有する、第１の超小型電子素子及び第２の超小型電子素子と、
熱膨張係数（ＣＴＥ）が１０ｐｐｍ／℃未満である材料から構成されるインターポーザであって、反対側に面している第１の面及び第２の面と、該インターポーザの開口部内に延在しかつ前記第１の面及び前記第２の面において露出している第２の導電性素子と、を有し、前記第１の面は前記第１の超小型電子素子の前記前面に面し、前記第２の面は前記第２の超小型電子素子の前記前面に面している、インターポーザと、
を具備し、
前記第１の超小型電子素子及び前記第２の超小型電子素子の各々は、該それぞれの超小型電子素子の前記背面から該それぞれの超小型電子素子の前記前面に向かって延在している開口部内に延在している第１の導電性素子を更に備え、前記第１の導電性素子の少なくとも１つは、対応する第１の超小型電子素子又は第２の超小型電子素子の前記導電性パッドを通って延在し、前記第１の導電性素子は前記第２の導電性素子に電気的に結合され、
前記第２の導電性素子は、前記インターポーザの前記第１の面及び前記第２の面において露出している第２の導電性パッドを備え、前記第１の超小型電子素子及び前記第２の超小型電子素子の前記導電性パッドは第１の導電性パッドであり、該第１の導電性パッドは前記第２の導電性パッドと並置され、前記第１の導電性素子は前記第１の導電性パッド及び前記第２の導電性パッドの並置された面と接触している、超小型電子アセンブリ。
前記第２の導電性素子が延在している開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している開口部のうちの少なくとも１つと交差している、請求項１に記載の超小型電子アセンブリ。
前記第２の導電性素子が延在している開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している開口部の各々と交差している、請求項１に記載の超小型電子アセンブリ。
前記第２の導電性素子が延在している開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している開口部のうちのいずれとも交差しない、請求項１に記載の超小型電子アセンブリ。
各超小型電子素子の前記第１の導電性素子は、それぞれの前記第１の導電性パッドを通って延在している、請求項１に記載の超小型電子アセンブリ。
前記第２の導電性素子が延在している前記インターポーザの開口部は、該インターポーザの前記第１の面と前記第２の面との間の方向おいて先細りになっている、請求項１に記載の超小型電子アセンブリ。
前記第１の超小型電子素子の開口部は、該第１の超小型電子素子の前記背面から該第１の超小型電子素子の前記前面に向かう方向において先細りになっている、請求項６に記載の超小型電子アセンブリ。
前記第２の導電性素子は、前記インターポーザの開口部の内面の輪郭に沿っている、請求項１に記載の超小型電子アセンブリ。
前記第２の導電性素子は、前記インターポーザの開口部の内面の輪郭に沿わない、請求項１に記載の超小型電子アセンブリ。
前記インターポーザの開口部と前記第１の超小型電子素子又は前記第２の超小型電子素子のうちの少なくとも一方の開口部とは先細りになって、互いから反対方向に小さくなっている、請求項１に記載の超小型電子アセンブリ。
超小型電子アセンブリを製造する方法であって、
第１の超小型電子素子及び第２の超小型電子素子を、それらの間のインターポーザとともに組み立てるステップであって、前記超小型電子素子の各々は、その前面に隣接して能動半導体デバイスを具現化し、それぞれの前記前面から離れている背面を有し、前記前面において露出する第１の導電性パッドを有する、ステップ、
を含み、
前記インターポーザは、本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成され、前記インターポーザは、反対側に面する第１の面及び第２の面と、前記インターポーザを通って延在し、かつ前記第１の面及び前記第２の面において露出している第２の導電性素子と、を有し、前記第１の面は前記第１の超小型電子素子の前面に面し、前記第２の面は前記第２の超小型電子素子の前面に面しており、
次いで、前記超小型電子素子の背面からそれぞれの前面に向かって延在する開口部内に延在する第１の導電性素子を形成するステップであって、該第１の導電性素子のうちの少なくとも１つは、前記超小型電子素子のうちの少なくとも１つにおける対応する前記第１の導電性パッドを通って延在し、前記第１の導電性素子は、前記第２の導電性素子に電気的に結合され、前記超小型電子素子の開口部の内面は、各超小型電子素子のそれぞれの前面に対して第１の方向及び第２の方向に延在して実質的な角度を画定する、ステップ、
を含む、方法。
各超小型電子素子の前記第１の導電性素子は、それぞれの前記第１の導電性パッドを通って延在する、請求項１１に記載の方法。
前記第２の導電性素子は、前記第１の面及び前記第２の面において露出する第２の導電性パッドを備え、各超小型電子素子の前記第１の導電性パッドは前記第２の導電性パッドのうちの１つと並置され、前記第１の導電性素子は前記第１の導電性パッド及び前記第２の導電性パッドの並置された面と接触する、請求項１１に記載の方法。
前記第２の導電性素子は、前記インターポーザの開口部の内面の輪郭に沿わない、請求項１１に記載の方法。
前記インターポーザの開口部及び前記第２の導電性素子は反対方向に先細りにされる、請求項１４に記載の方法。