JP2005045073A - 裏面入射型光検出素子 - Google Patents

裏面入射型光検出素子 Download PDF

Info

Publication number
JP2005045073A
JP2005045073A JP2003278567A JP2003278567A JP2005045073A JP 2005045073 A JP2005045073 A JP 2005045073A JP 2003278567 A JP2003278567 A JP 2003278567A JP 2003278567 A JP2003278567 A JP 2003278567A JP 2005045073 A JP2005045073 A JP 2005045073A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
type
layer
semiconductor region
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003278567A
Other languages
English (en)
Inventor
Katsumi Shibayama
勝己 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2003278567A priority Critical patent/JP2005045073A/ja
Priority to CN200480021268A priority patent/CN100576575C/zh
Priority to PCT/JP2004/010410 priority patent/WO2005008788A1/ja
Priority to KR1020057020826A priority patent/KR20060064560A/ko
Priority to DE602004019536T priority patent/DE602004019536D1/de
Priority to US10/565,282 priority patent/US7420257B2/en
Priority to EP04770874A priority patent/EP1648036B1/en
Priority to TW093121869A priority patent/TWI331395B/zh
Publication of JP2005045073A publication Critical patent/JP2005045073A/ja
Priority to IL173281A priority patent/IL173281A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】 パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子を提供する。
【解決手段】 裏面入射型ホトダイオード１は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び被覆層１３を備えている。Ｎ型半導体基板１０の表面Ｓ１側における表層には、Ｐ+型不純物半導体領域１１が形成されている。Ｎ型半導体基板１０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、被検出光の入射部となる凹部１２が形成されている。また、裏面Ｓ２上には、凹部１２へと入射する被検出光を透過させる被覆層１３が設けられている。ここで、被覆層１３は、凹部１２上に設けられている部分が、凹部１２の外縁部１４上に設けられている部分に対して窪んでいる。
【選択図】 図１

Description

本発明は、裏面入射型光検出素子に関するものである。
図１３に示す従来の裏面入射型ホトダイオード１００においては、Ｎ型シリコン基板１０１の表面側の表層にＰ+型高濃度不純物半導体領域１０２及びＮ+型高濃度不純物半導体領域１０３が形成されている。Ｐ+型高濃度不純物半導体領域１０２及びＮ+型高濃度不純物半導体領域１０３には、それぞれアノード電極１０４及びカソード電極１０５が接続されている。両電極１０４，１０５上には、半田からなるバンプ電極１０６が形成されている。また、Ｎ型シリコン基板１０１は、Ｐ+型高濃度不純物半導体領域１０２に対応する部分が裏面側から薄板化されている。この薄板化された部分が被検出光の入射部となる。
裏面入射型ホトダイオード１００は、図１３に示すように、フリップチップボンディングによりセラミックパッケージ１０７に実装される。すなわち、裏面入射型ホトダイオード１００のバンプ電極１０６が、セラミックパッケージ１０７の底面配線１０８上に設けられた半田パッド１０９と接続されている。底面配線１０８は、ワイヤボンディングで出力端子ピン１１０に電気的に接続されている。また、セラミックパッケージ１０７の表面には、窓枠１１１がロウ材１１２でシーム溶接されている。窓枠１１１には、裏面入射型ホトダイオード１００の薄板化された部分に対応する位置に開口が形成されており、この開口部分に被検出光を透過させるコバールガラス等の透明窓材１１３が設けられている。
特開平９−２１９４２１号公報
裏面入射型ホトダイオードにおいては、セラミックパッケージを用いる上記構成では、そのパッケージが大きくなってしまうという問題がある。
一方、特許文献１には、半導体電子部品に対するＣＳＰ（チップサイズパッケージ）技術が開示されている。この技術においては、半導体電子部品が作りこまれたウエハの両面を樹脂等の有機材料により封止するとともに、ウエハの一面側に設けられた有機材料にフォトリソグラフィーにより開口を形成し、その開口に電極を形成している。
しかしながら、上記のＣＳＰ技術を裏面入射型ホトダイオードに適用して、そのパッケージを小さくしようとすると、以下の問題を生じる。すなわち、裏面入射型ホトダイオードは、被検出光の入射部となる部分が薄板化されているため、機械的強度が弱い。そのため、裏面入射型ホトダイオードのアセンブリには、角錐コレットではなく、平コレットが用いられる。例えば、ホトダイオードの表面側に設けられたバンプ電極等を加熱、加圧する際には、平コレットにより裏面を吸着面として裏面入射型ホトダイオードを吸着しつつ、ヒータブロックから熱と圧力が加えられる。
裏面が樹脂で封止された裏面入射型ホトダイオードに対して平コレットを用いる場合、コレットとの接触により樹脂が損傷を受けてしまう。裏面入射型ホトダイオードの薄板化された部分（すなわち被検出光の入射部）の樹脂がこのような損傷を受けた場合、その傷により被検出光が散乱を受けてしまうという問題がある。そして、被検出光が散乱を受けることは、裏面入射型ホトダイオードの感度低下にもつながってしまう。
本発明は、上記課題を解決するためになされたものであり、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子を提供することを目的とする。
上記課題を解決するために、本発明による裏面入射型光検出素子は、第１導電型をもつ半導体基板と、半導体基板の第１面側における表層に設けられ、第２導電型をもつ不純物半導体領域と、半導体基板の第２面における不純物半導体領域に対向する領域に形成され、被検出光が入射する凹部と、第２面上に設けられ、被検出光を透過させる樹脂からなる被覆層と、を備え、被覆層は、第２面の凹部上に設けられた部分が、凹部の外縁部上に設けられた部分に対して窪んでいることを特徴とする。
この裏面入射型光検出素子においては、被覆層が設けられていることにより、裏面入射型光検出素子の機械的強度が向上する。機械的強度の向上により、ウエハレベルでのダイシングが可能となるため、チップサイズの裏面入射型光検出素子を得ることができる。これにより、パッケージが充分に小さい裏面入射型光検出素子が実現される。また、被覆層は、被検出光を透過させる樹脂からなるため、裏面入射型光検出素子の機械的強度を向上させるだけでなく、被検出光に対する透過窓材としても機能することができる。
さらに、被覆層は、凹部上に設けられた部分が、凹部の外縁部上に設けられた部分に対して窪んでいる。したがって、アセンブリの際に平コレットを用いても、凹部上に設けられた被覆層の表面は、平コレットと接触しない。これにより、被覆層表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光の散乱が抑制される。
本発明による裏面入射型光検出素子は、半導体基板の第１面上に設けられ、半導体基板を支持する支持膜を備えることが好適である。この場合、裏面入射型光検出素子の機械的強度が一層向上する。
さらに、支持膜を貫通するとともに、一端が不純物半導体領域と電気的に接続された充填電極を備えることが好適である。この場合、検出信号を裏面入射型光検出素子の外部に容易に取り出すことができる。
半導体基板の側面全体に、第１導電型の不純物が高濃度に添加された高濃度不純物半導体領域が露出していることが好適である。この場合、半導体基板の側面がダイシング等によりダメージを受けている場合であっても、半導体基板の側面付近で発生した不要キャリアを高濃度不純物半導体領域によりトラップすることができ、それゆえ暗電流や雑音を抑えることができる。
半導体基板の第２面側における表層のうち、凹部の底面部分に、第１導電型の不純物が高濃度に添加された高濃度不純物層が設けられていることが好適である。この高濃度不純物層は、アキュームレーション層として機能する。これにより、被検出光の入射により発生したキャリアが半導体基板の第１面側へと進みやすくなるため、裏面入射型光検出素子の感度が向上する。
半導体基板の外縁部の第２面側における表層に、第１導電型の不純物が高濃度に添加された高濃度不純物層が設けられていることが好適である。この場合、外縁部の第２面側における表面付近に結晶欠陥が生じている場合であっても、結晶欠陥に起因して発生する暗電流やノイズを高濃度不純物層により抑制することができる。
本発明によれば、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子が実現される。
以下、図面とともに本発明による裏面入射型光検出素子の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
図１は、本発明による裏面入射型光検出素子の第１実施形態を示す断面図である。裏面入射型ホトダイオード１は、裏面側から被検出光を入射し、被検出光の入射によりキャリアを生成し、生成したキャリアを検出信号として表面側から出力するものである。裏面入射型ホトダイオード１は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び被覆層１３を備えている。Ｎ型半導体基板１０としては、例えば、リン等のＮ型不純物が添加されたシリコン基板を用いることができる。Ｎ型半導体基板１０の不純物濃度は、例えば１０12〜１０15／ｃｍ3である。また、Ｎ型半導体基板１０の厚さｔ１は、例えば２００〜５００μｍである。
Ｎ型半導体基板１０の表面（第１面）Ｓ１側における表層の一部には、Ｐ+型不純物半導体領域１１が形成されている。Ｐ+型不純物半導体領域１１は、ボロン等のＰ型不純物が添加されており、Ｎ型半導体基板１０とｐｎ接合を構成している。Ｐ+型不純物半導体領域１１の不純物濃度は、例えば１０15〜１０20／ｃｍ3である。また、Ｐ+型不純物半導体領域１１の深さは、例えば０．１〜２０μｍである。
Ｎ型半導体基板１０の裏面（第２面）Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、凹部１２が形成されている。凹部１２は、被検出光の入射部となる。凹部１２は、裏面Ｓ２から表面Ｓ１に向かって幅が次第に狭くなる形状をしている。具体的には、凹部１２の形状は、例えば裏面Ｓ２から表面Ｓ１に向かって幅が次第に狭くなる四角錐状又はテーパ状とすることができる。凹部１２の深さは、例えば２〜４００μｍである。また、凹部１２が形成されることにより、Ｎ型半導体基板１０のうち凹部底面Ｓ３及びＰ+型不純物半導体領域１１で挟まれた領域は、裏面Ｓ２側からの被検出光の入射により発生したキャリアが表面Ｓ１側表層に設けられたＰ+型不純物半導体領域１１付近まで達し易くなるように、他の領域よりも薄板化されている。また、この薄板化された領域の厚さは、例えば１０〜２００μｍである。
Ｎ型半導体基板１０の裏面Ｓ２上には、被覆層１３が設けられている。被覆層１３は、被検出光に対して透明な樹脂、すなわち被検出光の波長に対して充分な透過率をもつ樹脂からなる。このような樹脂として、例えば、エポキシ系、シリコーン系、アクリル系若しくはポリイミド系のもの、又はこれらの複合素材からなるものが挙げられる。この被覆層１３は、裏面Ｓ２を保護する保護層、及び凹部１２へと入射する被検出光を透過させる透過窓材として機能する。また、被覆層１３は、凹部１２上に設けられている部分が、凹部１２の外縁部１４上に設けられている部分に対して窪んでいる。すなわち、凹部１２が形成されている部分に設けられた被覆層１３の表面は、凹部１２の外縁部１４に設けられた被覆層１３の表面よりもＮ型半導体基板１０側に入り込んでいる。ここで、外縁部１４とは、Ｎ型半導体基板１０のうち凹部１２を側方から包囲している部分を指す。外縁部１４上の被覆層１３の厚さは、例えば５〜５００μｍ、好ましくは２５０μｍである。
また、裏面入射型ホトダイオード１は、Ｎ+型高濃度不純物層２１、Ｎ+型高濃度不純物半導体領域２２、絶縁膜２３，２４、アノード電極２５、及びカソード電極２６を備えている。Ｎ+型高濃度不純物層２１は、Ｎ型半導体基板１０の裏面Ｓ２側の表層全体に形成されている。Ｎ+型高濃度不純物層２１は、Ｎ型不純物がＮ型半導体基板１０よりも高濃度に添加されている。Ｎ+型高濃度不純物層２１の不純物濃度は、例えば１０15〜１０20／ｃｍ3である。また、Ｎ+型高濃度不純物層２１の深さは、例えば０．１〜２０μｍである。
Ｎ+型高濃度不純物半導体領域２２は、Ｎ型半導体基板１０の表面Ｓ１側における表層に、Ｐ+型不純物半導体領域１１と所定の距離を隔てて形成されている。Ｎ+型高濃度不純物半導体領域２２は、Ｎ+型高濃度不純物層２１と同様にＮ型不純物が高濃度に添加されており、後述するカソード電極２６とのコンタクト層であるとともに、表面Ｓ１における表面リーク電流を抑制する機能をもつ。Ｎ+型高濃度不純物半導体領域２２の不純物濃度は、例えば１０15〜１０20／ｃｍ3である。また、Ｎ+型高濃度不純物半導体領域２２の深さは、例えば０．１〜３０μｍである。
絶縁膜２３及び絶縁膜２４は、それぞれＮ型半導体基板１０の表面Ｓ１及び裏面Ｓ２上に形成されている。絶縁膜２３，２４は、例えばＳｉＯ2からなる。絶縁膜２３の厚さは、例えば０．１〜２μｍである。一方、絶縁膜２４の厚さは、例えば０．０５〜１μｍである。また、絶縁膜２３には、開口（コンタクトホール）２３ａ，２３ｂが形成されており、一方の開口２３ａはＰ+型不純物半導体領域１１の部分に、他方の開口２３ｂはＮ+型高濃度不純物半導体領域２２の部分に設けられている。
絶縁膜２３上の開口２３ａ，２３ｂを含む領域には、それぞれアノード電極２５及びカソード電極２６が形成されている。これらの電極２５，２６の厚さは、例えば１μｍである。また、これらの電極２５，２６は、それぞれ開口２３ａ，２３ｂを充填するように設けられている。これにより、開口２３ａを通してアノード電極２５がＰ+型不純物半導体領域１１と、開口２３ｂを通してカソード電極２６がＮ+型高濃度不純物半導体領域２２とそれぞれ直接に接続されている。アノード電極２５及びカソード電極２６としては、例えばＡｌが用いられる。
さらに、裏面入射型ホトダイオード１は、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ（Under Bump Metal）３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂを備えている。パッシベーション膜３１は、Ｎ型半導体基板１０の表面Ｓ１上において、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように設けられている。また、パッシベーション膜３１のうちアノード電極２５及びカソード電極２６上に設けられた部分に、後述する充填電極３３ａ，３３ｂが充填される貫通孔３１ａが形成されている。パッシベーション膜３１は、例えばＳｉＮからなり、Ｎ型半導体基板１０の表面Ｓ１を保護するものである。パッシベーション膜３１は、例えばプラズマＣＶＤ法により形成することができる。また、パッシベーション膜３１の厚さは、例えば１μｍである。
パッシベーション膜３１上には、支持膜３２が形成されている。支持膜３２は、Ｎ型半導体基板１０を支持するものである。また、支持膜３２のうちパッシベーション膜３１の貫通孔３１ａに対応する部分に、貫通孔３１ａと共に充填電極３３ａ，３３ｂが充填される貫通孔３２ａが形成されている。支持膜３２の材料としては、例えば樹脂、或いはプラズマＣＶＤ等によるＳｉＯ2を用いることができる。また、支持膜３２の厚さは、例えば２〜１００μｍ、好ましくは５０μｍである。
充填電極３３ａ，３３ｂは、貫通孔３１ａ，３２ａに充填されるとともに、一端がそれぞれアノード電極２５及びカソード電極２６に接することにより、Ｐ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２２と電気的に接続されている。また、充填電極３３ａ，３３ｂの他端は、ともに支持膜３２の表面に露出している。すなわち、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５及びカソード電極２６から支持膜３２表面まで延びている。また、充填電極３３ａ，３３ｂは、略円柱状をしている。これらの充填電極３３ａ，３３ｂは、電極２５，２６と後述するバンプ３５ａ，３５ｂとを電気的に接続するためのものである。充填電極３３ａ，３３ｂは、例えばＣｕからなる。また、貫通孔３１ａ，３２ａの直径は、例えば１０〜２００μｍ、好ましくは１００μｍである。
充填電極３３ａ，３３ｂの支持膜３２表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂは、例えばＮｉ及びＡｕの積層膜からなる。また、ＵＢＭ３４ａ，３４ｂの厚さは、例えば０．１〜５μｍである。
ＵＢＭ３４ａ，３４ｂの充填電極３３ａ，３３ｂと反対側の面上には、バンプ３５ａ，３５ｂが形成されている。したがって、バンプ３５ａ，３５ｂは、それぞれアノード電極２５及びカソード電極２６と電気的に接続されている。バンプ３５ａ，３５ｂは、ＵＢＭ３４ａ，３４ｂとの接触面を除いては略球状をしている。バンプ３５ａ，３５ｂとしては、例えば半田、金、Ｎｉ−Ａｕ、Ｃｕ、又は金属フィラーを含む樹脂等を用いることができる。
裏面入射型ホトダイオード１の動作について説明する。ここでは、裏面入射型ホトダイオード１に逆バイアス電圧が印加されており、Ｎ型半導体基板１０には、薄板化された領域に空乏層が生じているものとする。被覆層１３を透過して、凹部１２からＮ型半導体基板１０に入射した被検出光は、主に薄板化された領域で吸収される。すると、この領域においてキャリア（正孔及び電子）が発生する。発生した正孔及び電子は、逆バイアス電界に従って、それぞれＰ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２２へと移動する。Ｐ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２２に達した正孔及び電子は、充填電極３３ａ，３３ｂ及びＵＢＭ３４ａ，３４ｂを通ってバンプ３５ａ，３５ｂへと移動し、バンプ３５ａ，３５ｂから検出信号として出力される。
裏面入射型ホトダイオード１の効果について説明する。裏面入射型ホトダイオード１においては、被覆層１３が設けられていることにより、裏面入射型ホトダイオード１の機械的強度が向上している。特に、凹部１２上に被覆層１３が設けられていることにより、アセンブリ時に裏面入射型ホトダイオード１に圧力や熱を加えても、Ｎ型半導体基板１０の薄板化された領域の反り、撓み、破損等を防ぐことができる。また、機械的強度の向上により、ウエハレベルでのダイシングが可能となるため、チップサイズの裏面入射型ホトダイオード１を得ることができる。これにより、パッケージが充分に小さい裏面入射型ホトダイオード１が実現されている。また、セラミックパッケージ等が不要であるので、裏面入射型ホトダイオード１の製造コストを低減することができる。以上より、安価で信頼性が高く且つ小型な裏面入射型ホトダイオード１が実現されている。
さらに、被覆層１３は、凹部１２上に設けられた部分が、凹部１２の外縁部１４上に設けられた部分に対して窪んでいる。したがって、図２に示すように、アセンブリの際に平コレットＦＣを用いても、凹部１２上に設けられた被覆層１３の表面は、平コレットＦＣと接触しない。これにより、被覆層１３表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光の散乱が抑制される。このため、高感度な裏面入射型ホトダイオード１が実現されている。
また、外縁部１４上にも被覆層１３が設けられていることにより、平コレットＦＣは外縁部１４と直接接触しない。このため、平コレットＦＣとの接触により外縁部１４に結晶欠陥が生じるのを抑制することができ、したがって、結晶欠陥に起因する暗電流やノイズの発生も抑制することができる。
また、被覆層１３として樹脂を用いているため、被覆層１３を所望の形状に加工することが容易となる。
支持膜３２が設けられていることにより、裏面入射型ホトダイオード１の機械的強度が一層向上している。
充填電極３３ａ，３３ｂが設けられていることにより、検出信号を電極２５，２６から外部に容易に取り出すことができる。なお、充填電極３３ａ，３３ｂは、貫通孔３１ａ，３２ａの側壁に形成され、アノード電極２５及びカソード電極２６に電気的に接続されるものであってもよい。
Ｎ型半導体基板１０の裏面Ｓ２側の表層全体にＮ+型高濃度不純物層２１が形成されている。裏面Ｓ２表層のうち凹部１２の底面Ｓ３に設けられたＮ+型高濃度不純物層２１は、アキュームレーション層として機能する。これにより、Ｎ型半導体基板１０で発生したキャリアが底面Ｓ３付近で再結合するのを防ぐことができる。このため、より高感度な裏面入射型ホトダイオード１が実現されている。このとき、Ｎ+型高濃度不純物層２１の不純物濃度は、１０15／ｃｍ3以上であることが好ましい。この場合、Ｎ+型高濃度不純物層２１は、アキュームレーション層として好適に機能することができる。
また、Ｎ型半導体基板１０の外縁部１４の裏面Ｓ２側における表層に設けられたＮ+型高濃度不純物層２１は、外縁部１４に結晶欠陥が生じている場合であっても、結晶欠陥に起因して発生する暗電流やノイズを抑制できる。このため、裏面入射型ホトダイオード１によれば、高いＳＮ比で検出信号を得ることができる。このときも、Ｎ+型高濃度不純物層２１の不純物濃度は、１０15／ｃｍ3以上であることが好ましい。この場合、Ｎ+型高濃度不純物層２１は、結晶欠陥に起因して発生する暗電流やノイズを充分に抑制することができる。
図３〜図８を参照しつつ、図１に示す裏面入射型ホトダイオード１の製造方法の一例を説明する。まず、表面Ｓ１及び裏面Ｓ２が（１００）面であるＮ型シリコンウエハからなるＮ型半導体基板１０を準備する。このＮ型半導体基板１０に熱酸化を施すことにより、Ｎ型半導体基板１０の表面Ｓ１にＳｉＯ2からなる絶縁膜を形成する。また、絶縁膜の所定部分を開口し、開口部からＮ型半導体基板１０にリンをドープすることによりＮ+型高濃度不純物半導体領域２２を形成する。その後、Ｎ型半導体基板１０を酸化させて、表面Ｓ１に絶縁膜を形成する。また、絶縁膜の所定部分を開口し、開口部からＮ型半導体基板１０にボロンをドープすることによりＰ+型不純物半導体領域１１を形成する。その後、Ｎ型半導体基板１０を酸化させて、表面Ｓ１に絶縁膜２３を形成する（図３（ａ））。
次に、Ｎ型半導体基板１０の裏面Ｓ２を研磨して、Ｎ型半導体基板１０の裏面Ｓ２上に、ＬＰ−ＣＶＤによりＳｉＮ８２を堆積させる（図３（ｂ））。また、凹部１２を形成するために、裏面Ｓ２上のＳｉＮ８２に開口８５を形成する（図４（ａ））。そして、開口８５からＫＯＨ等によるエッチングを行うことにより凹部１２を形成する（図４（ｂ））。
次に、ＳｉＮ８２を除去した後、凹部１２が形成されたＮ型半導体基板１０の裏面Ｓ２側に対しイオン注入等を用いてＮ型不純物をドープすることにより、裏面Ｓ２側における表層全体にＮ+型高濃度不純物層２１を形成する（図５（ａ））。その後、熱酸化を施すことにより裏面Ｓ２側における表層全体に絶縁膜２４を形成する（図５（ｂ））。表面Ｓ１の絶縁膜２３に電極のためのコンタクトホールを形成し、表面Ｓ１にアルミニウムを堆積させてから所定のパターニングを施すことにより、アノード電極２５及びカソード電極２６を形成する（図５（ｃ））。
次に、アノード電極２５及びカソード電極２６が形成されたＮ型半導体基板１０の表面Ｓ１上に、ＳｉＮからなるパッシベーション膜３１をプラズマＣＶＤ法により堆積させる。また、パッシベーション膜３１におけるバンプ３５ａ，３５ｂに対応する部分に開口３１ａを形成する（図６（ａ））。さらに、表面Ｓ１上に樹脂からなる厚い支持膜３２を形成するとともに、パッシベーション膜３１の開口３１ａに対応する部分に開口３２ａを形成する。このとき、支持膜３２の樹脂としては、例えばエポキシ系、アクリル系、又はポリイミド系のものを用いることができる。或いは、プラズマＣＶＤ等によるＳｉＯ2を用いてもよい。また、支持膜３２の開口３２ａは、例えば樹脂として感光性のものを用いてフォトリソグラフィー法で形成するか、或いはエッチング等によるパターニングで形成することができる（図６（ｂ））。また、開口３１ａ及び開口３２ａを充填するように、Ｃｕからなる導電性部材３３を堆積させる。これは、例えば、開口３１ａ及び開口３２ａから露出するアノード電極２５及びカソード電極２６の表面にＣｕシード層等をスパッタ等により堆積させた後、そのＣｕシード層上にメッキによりＣｕ等を堆積させることにより行うことができる（図６（ｃ））。
次に、導電性部材３３の表面を研磨することにより、支持膜３２上に堆積された導電性部材３３を除去する。これにより、充填電極３３ａ，３３ｂが形成される（図７（ａ））。また、裏面Ｓ２側の全面を覆う形で樹脂からなる被覆層１３をスピンコート又は印刷等により塗布した後、塗布した被覆層１３を硬化させる。このとき、被覆層１３のうち凹部１２上に設けられている部分が窪むようにする（図７（ｂ））。さらに、表面Ｓ１上の充填電極３３ａ，３３ｂ上にそれぞれＮｉとＡｕ等の積層膜からなるＵＢＭ３４ａ，３４ｂを無電解メッキにより形成する。また、ＵＢＭ３４ａ，３４ｂ上に、半田等からなるバンプ３５ａ，３５ｂを印刷又はボール搭載法等により形成する（図７（ｃ））。
最後に、個片化された裏面入射型ホトダイオード１を得るために、ダイシングを行う。ダイシングにおいては、図８（ａ）に一点鎖線Ｌ１で示すように、Ｎ型半導体基板１０の裏面Ｓ２における外縁部１４の中央を通るように切断する。以上により、裏面入射型ホトダイオード１を得る（図８（ｂ））。
図９は、本発明による裏面入射型光検出素子の第２実施形態を示す断面図である。裏面入射型ホトダイオード２は、半導体基板２０、Ｐ+型不純物半導体領域１１、凹部１２、及び被覆層１３を備えている。
半導体基板２０の表面Ｓ１側における表層の一部には、Ｐ+型不純物半導体領域１１が形成されている。一方、半導体基板２０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、凹部１２が形成されている。また、半導体基板２０の裏面Ｓ２上には、被覆層１３が設けられている。被覆層１３は、凹部１２上に設けられている部分が、凹部１２の外縁部１４上に設けられている部分に対して窪んでいる。
また、裏面入射型ホトダイオード２は、Ｎ+型高濃度不純物半導体領域２８、絶縁膜２３，２４、アノード電極２５、及びカソード電極２６を備えている。Ｎ+型高濃度不純物半導体領域２８は、半導体基板２０の側面Ｓ４全体に露出するようにして形成されている。また、Ｎ+型高濃度不純物半導体領域２８は、半導体基板２０の裏面Ｓ２全体にも露出している。したがって、半導体基板２０のうち、Ｐ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２８の何れも形成されていない部分２０ａが、半導体基板２０の側面Ｓ４及び裏面Ｓ２側からＮ+型高濃度不純物半導体領域２８によって完全に囲まれている。
図１０（ａ）〜図１０（ｃ）を参照しつつ、Ｎ+型高濃度不純物半導体領域２８を形成する方法の一例を示す。まず、半導体基板２０を準備する。半導体基板２０においては、Ｎ+型高濃度不純物層４１が、表面Ｓ１側の一部分を残して裏面Ｓ２から拡がっている。残された表面Ｓ１側が、Ｎ+型高濃度不純物層４１よりも不純物濃度が低いＮ型不純物層４２である（図１０（ａ））。次に、表面Ｓ１側からＮ型不純物を高濃度にドープさせることにより、Ｎ+型高濃度不純物半導体領域４３を形成する（図１０（ｂ））。そして、Ｎ型不純物を熱処理により更に深く拡散させることにより、このＮ+型高濃度不純物半導体領域４３がＮ+型高濃度不純物層４１まで達するようにする（図１０（ｃ））。以上より、Ｎ+型高濃度不純物層４１とＮ+型高濃度不純物半導体領域４３とからなるＮ+型高濃度不純物半導体領域２８が形成される。なお、図１０（ｃ）には、Ｐ+型不純物半導体領域１１及び凹部１２が形成される領域をそれぞれ破線Ｌ２，Ｌ３によって示している。この方法によれば、半導体基板２０の裏面Ｓ２側から不純物をドープする工程を省略することができるので、Ｎ+型高濃度不純物半導体領域２８の製造工程が簡略化され、ひいては裏面入射型ホトダイオード２全体の製造工程が簡略化される。
図９に戻って、半導体基板２０の表面Ｓ１及び裏面Ｓ２には、それぞれ絶縁膜２３及び絶縁膜２４が形成されている。また、絶縁膜２３には、開口２３ａ，２３ｂが形成されており、一方の開口２３ａはＰ+型不純物半導体領域１１の部分に、他方の開口２３ｂはＮ+型高濃度不純物半導体領域２８の部分に設けられている。
絶縁膜２３上の開口２３ａ，２３ｂを含む領域には、それぞれアノード電極２５及びカソード電極２６が形成されている。これらの電極２５，２６は、それぞれ開口２３ａ，２３ｂを充填するように設けられている。これにより、開口２３ａを通してアノード電極２５がＰ+型不純物半導体領域１１と、開口２３ｂを通してカソード電極２６がＮ+型高濃度不純物半導体領域２８とそれぞれ直接に接続されている。
さらに、裏面入射型ホトダイオード２は、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂを備えている。パッシベーション膜３１は、半導体基板２０の表面Ｓ１上において、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように設けられている。パッシベーション膜３１上には、支持膜３２が形成されている。また、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５及びカソード電極２６から支持膜３２の表面まで延びている。充填電極３３ａ，３３ｂの支持膜３２の表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂの充填電極３３ａ，３３ｂと反対側の面上には、バンプ３５ａ，３５ｂが形成されている。
裏面入射型ホトダイオード２の効果について説明する。裏面入射型ホトダイオード２においては、被覆層１３が設けられていることにより、裏面入射型ホトダイオード２の機械的強度が向上している。また、機械的強度の向上により、ウエハレベルでのダイシングが可能となるため、ＣＳＰで裏面入射型ホトダイオード２を得ることができる。これにより、パッケージが充分に小さい裏面入射型ホトダイオード２が実現されている。
さらに、被覆層１３は、凹部１２上に設けられた部分が、凹部１２の外縁部１４上に設けられた部分に対して窪んでいる。したがって、アセンブリの際に平コレットを用いても、凹部１２上に設けられた被覆層１３の表面は、平コレットと接触しない。これにより、被覆層１３表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光の散乱が抑制される。このため、高感度な裏面入射型ホトダイオード２が実現されている。
さらに、裏面入射型ホトダイオード２においては、Ｎ+型高濃度不純物半導体領域２８が半導体基板２０の側面Ｓ４全体に露出するようにして形成されている。これにより、半導体基板２０の側面Ｓ４付近で発生した不要キャリアをＮ+型高濃度不純物半導体領域２８によりトラップすることができ、それゆえ暗電流やノイズを抑制することができる。側面Ｓ４は、ダイシングラインに当たるため、ダイシング時に結晶欠陥が生じている可能性があるが、かかる結晶欠陥に起因して発生する暗電流やノイズもＮ+型高濃度不純物半導体領域２８によって抑制することができる。このため、裏面入射型ホトダイオード２によれば、より高いＳＮ比で検出信号を得ることができる。
また、半導体基板２０の一部分２０ａが、半導体基板２０の側面Ｓ４及び裏面Ｓ２側からＮ+型高濃度不純物半導体領域２８によって完全に囲まれている。これにより、囲まれた部分２０ａをＩ層とするＰＩＮ構造が実現されている。裏面入射型ホトダイオード２は、このようなＰＩＮ構造により、より高い電圧を印加できて、空乏層の幅を広く取ることが可能となり、感度を上げることと同時に容量を下げることができるために高速応答が可能となる。
図１１は、本発明による裏面入射型光検出素子の第３実施形態を示す平面図である。裏面入射型ホトダイオードアレイ３は、縦横にそれぞれ８列、全部で６４個の裏面入射型ホトダイオードが格子状に配列されて成っている。これらのホトダイオードの配列ピッチは、例えば１ｍｍとされる。図１１は、裏面入射型ホトダイオードアレイ３を裏面側から見た様子を示している。各ホトダイオードにおいては、図１の裏面入射型ホトダイオード１と同様に、裏面が被覆層で覆われるとともに、被覆層の所定部分が窪んで形成されている。図１１には、被覆層の窪んでいる部分を破線Ｌ４で示している。
図１２は、図１１に示す裏面入射型ホトダイオードアレイ３のXII−XII線に沿った断面図である。この断面図においては、図１１に示す６４個のホトダイオードのうち２個のホトダイオードＰ１，Ｐ２が示されている。図１２に示すように、裏面入射型ホトダイオードアレイ３は、Ｎ型半導体基板５０、Ｐ+型不純物半導体領域５１、凹部５２、及び被覆層５３を備えている。
Ｎ型半導体基板５０の表面Ｓ１側における表層には、Ｐ+型不純物半導体領域５１が複数形成されている。これらのＰ+型不純物半導体領域５１は、ホトダイオードＰ１，Ｐ２に対してそれぞれ設けられている。各Ｐ+型不純物半導体領域５１の面積は、例えば０．７５×０．７５ｍｍ2である。Ｎ型半導体基板５０の裏面Ｓ２におけるＰ+型不純物半導体領域５１に対向する領域には、凹部５２が形成されている。ここでは、Ｐ+型不純物半導体領域５１が複数設けられていることに伴い、凹部５２も複数形成されている。Ｐ+型不純物半導体領域５１及び凹部５２は、各ホトダイオードＰ１，Ｐ２に一組ずつ設けられている。また、Ｎ型半導体基板５０の裏面Ｓ２上には、被覆層５３が設けられている。被覆層５３は、凹部５２上に設けられている部分が、凹部５２の外縁部５４上に設けられている部分に対して窪んでいる。
また、裏面入射型ホトダイオードアレイ３は、Ｎ+型高濃度不純物層６１、Ｎ+型高濃度不純物半導体領域６２、絶縁膜６３，６４、アノード電極６５、及びカソード電極６６を備えている。Ｎ+型高濃度不純物層６１は、Ｎ型半導体基板５０の裏面Ｓ２側の表層全体に形成されている。Ｎ+型高濃度不純物半導体領域６２は、Ｎ型半導体基板５０の表面Ｓ１側における表層に形成されている。このＮ+型高濃度不純物半導体領域６２は、各ホトダイオードを構成するＰ+型不純物半導体領域５１を取り囲むように設けられることが望ましい。
Ｎ型半導体基板５０の表面Ｓ１及び裏面Ｓ２上には、それぞれ絶縁膜６３及び絶縁膜６４が形成されている。絶縁膜６３には、開口６３ａ，６３ｂが形成されており、一方の開口６３ａはＰ+型不純物半導体領域５１の部分に、他方の開口６３ｂはＮ+型高濃度不純物半導体領域６２の部分に設けられている。
絶縁膜６３上の開口６３ａ，６３ｂを含む領域には、それぞれアノード電極６５及びカソード電極６６が形成されている。アノード電極６５及びカソード電極６６は、各ホトダイオードＰ１，Ｐ２に１組ずつ設けられている。また、これらの電極６５，６６は、それぞれ開口６３ａ，６３ｂを充填するように設けられている。これにより、開口６３ａを通してアノード電極６５がＰ+型不純物半導体領域５１と、開口６３ｂを通してカソード電極６６がＮ+型高濃度不純物半導体領域６２とそれぞれ直接に接続されている。
さらに、裏面入射型ホトダイオードアレイ３は、パッシベーション膜７１、支持膜７２、充填電極７３ａ，７３ｂ、ＵＢＭ７４ａ，７４ｂ、及びバンプ７５ａ，７５ｂを備えている。パッシベーション膜７１は、Ｎ型半導体基板５０の表面Ｓ１上において、絶縁膜６３、アノード電極６５及びカソード電極６６を覆うように設けられている。パッシベーション膜７１上には、支持膜７２が形成されている。また、充填電極７３ａ，７３ｂは、パッシベーション膜７１及び支持膜７２を貫通して、それぞれアノード電極６５及びカソード電極６６から支持膜７２表面まで延びている。充填電極７３ａ，７３ｂの支持膜７２表面に露出する部分には、ＵＢＭ７４ａ，７４ｂが形成されている。ＵＢＭ７４ａ，７４ｂの充填電極７３ａ，７３ｂと反対側の面上には、バンプ７５ａ，７５ｂが形成されている。
裏面入射型ホトダイオードアレイ３の効果について説明する。裏面入射型ホトダイオードアレイ３においては、被覆層５３が設けられていることにより、裏面入射型ホトダイオードアレイ３の機械的強度が向上している。また、機械的強度の向上により、ウエハレベルでのダイシングが可能となるため、ＣＳＰで裏面入射型ホトダイオードアレイ３を得ることができる。これにより、パッケージが充分に小さい裏面入射型ホトダイオードアレイ３が実現されている。
さらに、被覆層５３は、凹部５２上に設けられた部分が、凹部５２の外縁部５４上に設けられた部分に対して窪んでいる。したがって、アセンブリの際に平コレットを用いても、凹部５２上に設けられた被覆層５３の表面は、平コレットと接触しない。これにより、被覆層５３表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光の散乱が抑制される。このため、高感度な裏面入射型ホトダイオードアレイ３が実現されている。
さらに、Ｎ型半導体基板５０の表面Ｓ１側の表層における複数の領域にＰ+型不純物半導体領域５１が形成されるとともに、裏面Ｓ２におけるそれぞれのＰ+型不純物半導体領域５１に対向する領域に凹部５２が形成されることにより、複数のホトダイオードが構成されている。このため、裏面入射型ホトダイオードアレイ３は、各ホトダイオードが１画素に対応するイメージセンサ等に好適に用いることができる。
本発明による裏面入射型光検出素子は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図１の裏面入射型ホトダイオード１において、Ｎ型半導体基板１０の代わりにＰ型半導体基板を用いてもよい。この場合には、不純物半導体領域１１はＮ型、高濃度不純物層２１及び高濃度不純物半導体領域２２はＰ型の導電型をもつようにする。
また、図６（ｃ）において、Ｃｕからなる導電性部材３３を堆積させる例を示したが、Ｃｕの代わりにＮｉを用い、開口３１ａ及び開口３２ａから露出するアノード電極２５及びカソード電極２６の表面に直接、Ｎｉの無電解メッキを施してもよい。この場合、図７（ａ）において説明した導電性部材３３表面を研磨する工程を省くことができる。
また、図７（ｃ）においては、充填電極３３ａ，３３ｂ上にＵＢＭ３４ａ，３４ｂ及びバンプ３５ａ，３５ｂを形成する例を示したが、充填電極３３ａ，３３ｂ自体をバンプとする方法もある。すなわち、開口３２ａに充填電極３３ａ，３３ｂが充填された状態の支持膜３２（図７（ｂ）参照）表面を、Ｏ2等を用いてドライエッチングする。これにより、充填電極３３ａ，３３ｂの一部が支持膜３２表面から突出するので、この突出した部分をバンプとして用いればよい。この場合、ＵＢＭ３４ａ，３４ｂも形成する必要がない。或いは、導電性部材３３として、導電性樹脂を用いてもよい。これによれば、印刷等により貫通孔への電極充填作業を短時間で完了させることが可能となる。
また、図１０（ａ）においては、Ｎ+型高濃度不純物層とＮ+型高濃度不純物層よりも不純物濃度が低いＮ型不純物層とが貼り合わされた貼り合わせウエハを半導体基板２０として用いてもよい。この場合、半導体基板２０の表面Ｓ１側にＮ型不純物層が、裏面Ｓ２側にＮ+型高濃度不純物層が設けられる。
本発明による裏面入射型光検出素子の第１実施形態を示す断面図である。 図１に示す裏面入射型ホトダイオード１の効果を説明するための図である。 （ａ）及び（ｂ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）及び（ｂ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 （ａ）及び（ｂ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。 本発明による裏面入射型光検出素子の第２実施形態を示す断面図である。 （ａ）〜（ｃ）は、図９におけるＮ+型高濃度不純物半導体領域２８を形成する方法の一例を説明するための図である。 本発明による裏面入射型光検出素子の第３実施形態を示す平面図である。 図１１に示す裏面入射型ホトダイオードアレイ３のXII−XII線に沿った断面図である。 従来の裏面入射型ホトダイオードを示す断面図である。
符号の説明
１，２…裏面入射型ホトダイオード、３…裏面入射型ホトダイオードアレイ、１０，５０…Ｎ型半導体基板、１１，５１…Ｐ+型不純物半導体領域、１２，５２…凹部、１３，５３…被覆層、１４，５４…外縁部、２０…半導体基板、２１，６１…Ｎ+型高濃度不純物層、２２，２８，６２…Ｎ+型高濃度不純物半導体領域、２３，２４，６３，６４…絶縁膜、２５，６５…アノード電極、２６，６６…カソード電極、３１，７１…パッシベーション膜、３２，７２…支持膜、３３ａ，３３ｂ，７３ａ，７３ｂ…充填電極、３４ａ，３４ｂ，７４ａ，７４ｂ…ＵＢＭ、３５ａ，３５ｂ，７５ａ，７５ｂ…バンプ、Ｓ１…表面、Ｓ２…裏面、Ｓ３…凹部底面、Ｓ４…半導体基板２０の側面。

Claims (6)

  1. 第１導電型をもつ半導体基板と、
    前記半導体基板の第１面側における表層に設けられ、第２導電型をもつ不純物半導体領域と、
    前記半導体基板の第２面における前記不純物半導体領域に対向する領域に形成され、被検出光が入射する凹部と、
    前記第２面上に設けられ、前記被検出光を透過させる樹脂からなる被覆層と、を備え、
    前記被覆層は、前記第２面の前記凹部上に設けられた部分が、前記凹部の外縁部上に設けられた部分に対して窪んでいることを特徴とする裏面入射型光検出素子。
  2. 前記半導体基板の前記第１面上に設けられ、前記半導体基板を支持する支持膜を備えることを特徴とする請求項１に記載の裏面入射型光検出素子。
  3. 前記支持膜を貫通するとともに、一端が前記不純物半導体領域と電気的に接続された充填電極を備えることを特徴とする請求項２に記載の裏面入射型光検出素子。
  4. 前記半導体基板の側面全体に、前記第１導電型の不純物が高濃度に添加された高濃度不純物半導体領域が露出していることを特徴とする請求項１〜３のいずれか一項に記載の裏面入射型光検出素子。
  5. 前記半導体基板の前記第２面側における表層のうち、前記凹部の底面部分に、前記第１導電型の不純物が高濃度に添加された高濃度不純物層が設けられていることを特徴とする請求項１〜４のいずれか一項に記載の裏面入射型光検出素子。
  6. 前記半導体基板の前記外縁部の前記第２面側における表層に、前記第１導電型の不純物が高濃度に添加された高濃度不純物層が設けられていることを特徴とする請求項１〜５のいずれか一項に記載の裏面入射型光検出素子。
JP2003278567A 2003-07-23 2003-07-23 裏面入射型光検出素子 Pending JP2005045073A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2003278567A JP2005045073A (ja) 2003-07-23 2003-07-23 裏面入射型光検出素子
CN200480021268A CN100576575C (zh) 2003-07-23 2004-07-22 背面入射型光检测元件
PCT/JP2004/010410 WO2005008788A1 (ja) 2003-07-23 2004-07-22 裏面入射型光検出素子
KR1020057020826A KR20060064560A (ko) 2003-07-23 2004-07-22 이면 입사형 광검출 소자
DE602004019536T DE602004019536D1 (de) 2003-07-23 2004-07-22 Rückseiten-beleuchteter fotodetektor
US10/565,282 US7420257B2 (en) 2003-07-23 2004-07-22 Backside-illuminated photodetector
EP04770874A EP1648036B1 (en) 2003-07-23 2004-07-22 Backside-illuminated photodetector
TW093121869A TWI331395B (en) 2003-07-23 2004-07-22 Back-side incidence type light-detecting element
IL173281A IL173281A (en) 2003-07-23 2006-01-22 Back illuminated photodetector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003278567A JP2005045073A (ja) 2003-07-23 2003-07-23 裏面入射型光検出素子

Publications (1)

Publication Number Publication Date
JP2005045073A true JP2005045073A (ja) 2005-02-17

Family

ID=34074728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003278567A Pending JP2005045073A (ja) 2003-07-23 2003-07-23 裏面入射型光検出素子

Country Status (9)

Country Link
US (1) US7420257B2 (ja)
EP (1) EP1648036B1 (ja)
JP (1) JP2005045073A (ja)
KR (1) KR20060064560A (ja)
CN (1) CN100576575C (ja)
DE (1) DE602004019536D1 (ja)
IL (1) IL173281A (ja)
TW (1) TWI331395B (ja)
WO (1) WO2005008788A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098223A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
WO2010098222A1 (ja) * 2009-02-25 2010-09-02 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
WO2010098224A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 半導体光検出素子
WO2010098221A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
WO2010098201A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 半導体光検出素子
WO2010098225A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP2011023417A (ja) * 2009-07-13 2011-02-03 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法
JP2013065912A (ja) * 2009-02-24 2013-04-11 Hamamatsu Photonics Kk フォトダイオードの製造方法及びフォトダイオード
JP2013065910A (ja) * 2009-02-24 2013-04-11 Hamamatsu Photonics Kk フォトダイオード及びフォトダイオードアレイ
WO2014109158A1 (ja) * 2013-01-11 2014-07-17 株式会社ブイ・テクノロジー 光インターコネクション装置
JP2017069374A (ja) * 2015-09-30 2017-04-06 浜松ホトニクス株式会社 裏面入射型固体撮像素子

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499385B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
JP4499386B2 (ja) 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
US7576371B1 (en) 2006-03-03 2009-08-18 Array Optronix, Inc. Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays
US20080079108A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
US8017982B2 (en) 2007-06-12 2011-09-13 Micron Technology, Inc. Imagers with contact plugs extending through the substrates thereof and imager fabrication methods
CN101809739B (zh) 2007-07-27 2014-08-20 泰塞拉公司 具有后应用的衬垫延长部分的重构晶片堆封装
KR101588723B1 (ko) 2007-07-31 2016-01-26 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
JP2009099680A (ja) * 2007-10-15 2009-05-07 Panasonic Corp 光学デバイスおよびその製造方法
US8809923B2 (en) 2008-02-06 2014-08-19 Omnivision Technologies, Inc. Backside illuminated imaging sensor having a carrier substrate and a redistribution layer
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
CN102067310B (zh) 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
JP2012009816A (ja) * 2010-05-28 2012-01-12 Casio Comput Co Ltd 半導体装置およびその製造方法
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
CN103209985B (zh) 2010-08-31 2016-08-24 奇默里克斯公司 膦酸酯衍生物及其合成方法
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US9281336B2 (en) 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
US9876127B2 (en) 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
CN112313799A (zh) * 2018-06-29 2021-02-02 索尼半导体解决方案公司 固态成像装置、电子设备和制造固态成像装置的方法
US11610927B2 (en) * 2020-02-27 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Capping structure along image sensor element to mitigate damage to active layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185070A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 受光素子とその製造方法
JPH10508987A (ja) * 1995-05-19 1998-09-02 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 光検出器素子及びその製造方法
JP2000502215A (ja) * 1995-12-21 2000-02-22 ドクトル ヨハネス ハイデンハイン ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電センサ素子
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ
WO2004019411A1 (ja) * 2002-08-09 2004-03-04 Hamamatsu Photonics K.K. フォトダイオードアレイ、その製造方法、及び放射線検出器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5171792A (ja) * 1974-12-19 1976-06-21 Minolta Camera Kk
NL8700370A (nl) 1987-02-16 1988-09-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting.
JPH02148862A (ja) 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
FR2656738B1 (fr) 1989-12-29 1995-03-17 Telemecanique Procede pour fabriquer un dispositif semiconducteur, dispositif et composant semiconducteur obtenus par le procede.
DE4102285A1 (de) 1991-01-26 1992-08-06 Messerschmitt Boelkow Blohm Verfahren zur herstellung einer membrandiode
JP3091903B2 (ja) * 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185070A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 受光素子とその製造方法
JPH10508987A (ja) * 1995-05-19 1998-09-02 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 光検出器素子及びその製造方法
JP2000502215A (ja) * 1995-12-21 2000-02-22 ドクトル ヨハネス ハイデンハイン ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電センサ素子
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ
WO2004019411A1 (ja) * 2002-08-09 2004-03-04 Hamamatsu Photonics K.K. フォトダイオードアレイ、その製造方法、及び放射線検出器

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419159B2 (en) 2009-02-24 2016-08-16 Hamamatsu Photonics K.K. Semiconductor light-detecting element
KR101842410B1 (ko) * 2009-02-24 2018-03-26 하마마츠 포토닉스 가부시키가이샤 반도체 광검출 소자
WO2010098224A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 半導体光検出素子
WO2010098221A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
WO2010098201A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 半導体光検出素子
WO2010098225A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
US9972729B2 (en) 2009-02-24 2018-05-15 Hamamatsu Photonics K.K. Photodiode and photodiode array
JP2010226071A (ja) * 2009-02-24 2010-10-07 Hamamatsu Photonics Kk 半導体光検出素子
US8629485B2 (en) 2009-02-24 2014-01-14 Hamamatsu Photonics K.K. Semiconductor photodetection element
JP2010226074A (ja) * 2009-02-24 2010-10-07 Hamamatsu Photonics Kk フォトダイオード及びフォトダイオードアレイ
JP2010226073A (ja) * 2009-02-24 2010-10-07 Hamamatsu Photonics Kk フォトダイオード及びフォトダイオードアレイ
JP2011014856A (ja) * 2009-02-24 2011-01-20 Hamamatsu Photonics Kk フォトダイオードの製造方法及びフォトダイオード
KR101799249B1 (ko) 2009-02-24 2017-11-17 하마마츠 포토닉스 가부시키가이샤 반도체 광 검출 소자
KR20110128789A (ko) * 2009-02-24 2011-11-30 하마마츠 포토닉스 가부시키가이샤 반도체 광 검출 소자
KR20110136789A (ko) * 2009-02-24 2011-12-21 하마마츠 포토닉스 가부시키가이샤 포토 다이오드 및 포토 다이오드 어레이
JP2013065912A (ja) * 2009-02-24 2013-04-11 Hamamatsu Photonics Kk フォトダイオードの製造方法及びフォトダイオード
JP2013065910A (ja) * 2009-02-24 2013-04-11 Hamamatsu Photonics Kk フォトダイオード及びフォトダイオードアレイ
JP2013093609A (ja) * 2009-02-24 2013-05-16 Hamamatsu Photonics Kk 半導体光検出素子
JP2010226072A (ja) * 2009-02-24 2010-10-07 Hamamatsu Photonics Kk 半導体光検出素子
KR101779212B1 (ko) * 2009-02-24 2017-09-18 하마마츠 포토닉스 가부시키가이샤 반도체 광검출 소자
US9190551B2 (en) 2009-02-24 2015-11-17 Hamamatsu Photonics K.K. Photodiode and photodiode array
JP2017092502A (ja) * 2009-02-24 2017-05-25 浜松ホトニクス株式会社 フォトダイオードの製造方法
US8916945B2 (en) 2009-02-24 2014-12-23 Hamamatsu Photonics K.K. Semiconductor light-detecting element
US8994135B2 (en) 2009-02-24 2015-03-31 Hamamatsu Photonics K.K. Photodiode and photodiode array
TWI481052B (zh) * 2009-02-24 2015-04-11 Hamamatsu Photonics Kk Photodiode and photodiode array
US8742528B2 (en) 2009-02-24 2014-06-03 Hamamatsu Photonics K.K. Photodiode and photodiode array
JP2016028431A (ja) * 2009-02-24 2016-02-25 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
WO2010098223A1 (ja) * 2009-02-24 2010-09-02 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
TWI568009B (zh) * 2009-02-24 2017-01-21 Hamamatsu Photonics Kk Semiconductor photodetection element
KR101708069B1 (ko) 2009-02-24 2017-02-17 하마마츠 포토닉스 가부시키가이샤 포토 다이오드 및 포토 다이오드 어레이
KR101715957B1 (ko) * 2009-02-24 2017-03-13 하마마츠 포토닉스 가부시키가이샤 반도체 광 검출 소자
US9614109B2 (en) 2009-02-24 2017-04-04 Hamamatsu Photonics K.K. Photodiode and photodiode array
WO2010098222A1 (ja) * 2009-02-25 2010-09-02 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
US8564087B2 (en) 2009-02-25 2013-10-22 Hamamatsu Photonics K.K. Photodiode manufacturing method and photodiodes
JP2010199289A (ja) * 2009-02-25 2010-09-09 Hamamatsu Photonics Kk フォトダイオードの製造方法及びフォトダイオード
JP2011023417A (ja) * 2009-07-13 2011-02-03 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法
WO2014109158A1 (ja) * 2013-01-11 2014-07-17 株式会社ブイ・テクノロジー 光インターコネクション装置
JP2017069374A (ja) * 2015-09-30 2017-04-06 浜松ホトニクス株式会社 裏面入射型固体撮像素子

Also Published As

Publication number Publication date
WO2005008788A1 (ja) 2005-01-27
EP1648036A4 (en) 2007-03-21
EP1648036A1 (en) 2006-04-19
US20070007556A1 (en) 2007-01-11
KR20060064560A (ko) 2006-06-13
TWI331395B (en) 2010-10-01
IL173281A0 (en) 2006-06-11
TW200509383A (en) 2005-03-01
CN100576575C (zh) 2009-12-30
US7420257B2 (en) 2008-09-02
CN1826700A (zh) 2006-08-30
IL173281A (en) 2010-04-15
EP1648036B1 (en) 2009-02-18
DE602004019536D1 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
JP2005045073A (ja) 裏面入射型光検出素子
JP4499386B2 (ja) 裏面入射型光検出素子の製造方法
JP4499385B2 (ja) 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
JP4455996B2 (ja) フォトダイオードアレイ、その製造方法、及び放射線検出器
US8389322B2 (en) Photodiode array, method of manufacturing the same, and radiation detector
JP5405512B2 (ja) 半導体光検出素子及び放射線検出装置
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
JP4220808B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4220819B2 (ja) 放射線検出器
JP4808760B2 (ja) 放射線検出器の製造方法
JP2009065200A (ja) 放射線検出器
JP2006203076A (ja) 光検出素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413