WO2010098224A1 - 半導体光検出素子 - Google Patents

半導体光検出素子 Download PDF

Info

Publication number
WO2010098224A1
WO2010098224A1 PCT/JP2010/052210 JP2010052210W WO2010098224A1 WO 2010098224 A1 WO2010098224 A1 WO 2010098224A1 JP 2010052210 W JP2010052210 W JP 2010052210W WO 2010098224 A1 WO2010098224 A1 WO 2010098224A1
Authority
WO
WIPO (PCT)
Prior art keywords
type semiconductor
main surface
semiconductor substrate
region
photodiode
Prior art date
Application number
PCT/JP2010/052210
Other languages
English (en)
French (fr)
Inventor
明 坂本
孝 飯田
晃永 山本
山村　和久
輝昌 永野
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42665434&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2010098224(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to CN201080009099.1A priority Critical patent/CN102334197B/zh
Priority to US13/147,871 priority patent/US8916945B2/en
Priority to EP18178495.0A priority patent/EP3399558B1/en
Priority to EP10746105.5A priority patent/EP2403011B1/en
Priority to KR1020177008209A priority patent/KR101842410B1/ko
Priority to KR1020117016030A priority patent/KR101779212B1/ko
Publication of WO2010098224A1 publication Critical patent/WO2010098224A1/ja
Priority to US14/073,249 priority patent/US9419159B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a semiconductor photodetector element.
  • a photodiode using a compound semiconductor is known as a photodiode having high spectral sensitivity characteristics in the near-infrared wavelength band (see, for example, Patent Document 1).
  • the photodiode described in Patent Document 1 has a first light-receiving layer made of any one of InGaAsN, InGaAsNSb, and InGaAsNP and an absorption edge having a longer wavelength than the absorption edge of the first light-receiving layer, and has a quantum well structure.
  • a second light receiving layer is known as a photodiode having high spectral sensitivity characteristics in the near-infrared wavelength band.
  • a photodiode using such a compound semiconductor is still expensive and the manufacturing process becomes complicated.
  • a silicon photodiode that is inexpensive and easy to manufacture and has sufficient spectral sensitivity in the near-infrared wavelength band is required to be put to practical use.
  • the limit of spectral sensitivity characteristics on the long wavelength side of a silicon photodiode is about 1100 nm, but the spectral sensitivity characteristics in a wavelength band of 1000 nm or more are not sufficient.
  • An object of the present invention is to provide a semiconductor photodetector element using silicon, which has sufficient spectral sensitivity characteristics in the near-infrared wavelength band.
  • a semiconductor photodetecting element includes a silicon substrate having a pn junction formed by a first conductivity type semiconductor region and a second conductivity type semiconductor region, and the silicon substrate includes one of the silicon substrates.
  • An accumulation layer of the first conductivity type is formed on the main surface side, and irregular irregularities are formed in at least a region facing the pn junction on one main surface, and the pn on one main surface of the silicon substrate is formed. The region facing the joint is optically exposed.
  • the semiconductor photodetecting element In the semiconductor photodetecting element according to the present invention, irregular irregularities are formed in at least a region facing the pn junction on one main surface of the silicon substrate. For this reason, the light incident on the semiconductor photodetector element is reflected, scattered, or diffused in the region, and travels a long distance in the silicon substrate. Thereby, most of the light incident on the semiconductor photodetector element is absorbed by the silicon substrate without passing through the semiconductor photodetector element (silicon substrate). Therefore, in the semiconductor photodetection element, the travel distance of the light incident on the semiconductor photodetection element is increased and the distance in which the light is absorbed is also increased, so that the spectral sensitivity characteristic in the near-infrared wavelength band is improved.
  • a first conductivity type accumulation layer is formed on one main surface side of the silicon substrate. For this reason, unnecessary carriers generated regardless of light on one main surface side are recombined, and dark current can be reduced.
  • the accumulation layer of the first conductivity type prevents carriers generated by light near one main surface of the silicon substrate from being trapped by the one main surface. For this reason, the carriers generated by light efficiently move to the pn junction, and the light detection sensitivity of the semiconductor light detection element can be improved.
  • the photodiode according to the present invention includes a first conductive type semiconductor, a silicon having a first main surface and a second main surface facing each other, and a second conductive type semiconductor region formed on the first main surface side.
  • a first conductive type accumulation layer having an impurity concentration higher than that of the silicon substrate is formed on the second main surface side, and at least a second conductive type semiconductor on the second main surface; Irregular irregularities are formed in the region facing the region, and the region facing the second conductivity type semiconductor region on the second main surface of the silicon substrate is optically exposed.
  • the travel distance of the light incident on the photodiode is increased, and the distance at which the light is absorbed is also increased, so that the spectral sensitivity characteristics in the near-infrared wavelength band are improved.
  • the accumulation layer of the first conductivity type formed on the second main surface side of the silicon substrate can reduce dark current and improve the photodetection sensitivity of the photodiode.
  • a portion corresponding to the semiconductor region of the second conductivity type is thinned from the second main surface side leaving a peripheral portion of the portion.
  • a photodiode having a light incident surface on each of the first main surface and the second main surface of the silicon substrate can be obtained.
  • the thickness of the accumulation layer of the first conductivity type is larger than the irregular height difference of the irregularities. In this case, as described above, the effect of the accumulation layer can be ensured.
  • the present invention it is possible to provide a semiconductor light detection element using silicon and having sufficient spectral sensitivity characteristics in the near-infrared wavelength band.
  • Example 1 It is a diagram which shows the change of the temperature coefficient with respect to the wavelength in Example 1 and Comparative Example 1. It is a figure for demonstrating the manufacturing method of the photodiode which concerns on 2nd Embodiment. It is a figure for demonstrating the manufacturing method of the photodiode which concerns on 2nd Embodiment. It is a figure for demonstrating the manufacturing method of the photodiode which concerns on 2nd Embodiment. It is a figure for demonstrating the manufacturing method of the photodiode which concerns on 3rd Embodiment. It is a figure for demonstrating the manufacturing method of the photodiode which concerns on 3rd Embodiment.
  • FIG. 1 It is a figure for demonstrating the structure of the photodiode array which concerns on 5th Embodiment. It is a perspective view which shows the semiconductor photodetection element concerning 6th Embodiment. It is a figure for demonstrating the cross-sectional structure of the semiconductor photodetector element concerning 6th Embodiment. It is a figure for demonstrating the structure of the photodiode which concerns on 7th Embodiment. It is a figure for demonstrating the structure of the photodiode array which concerns on 8th Embodiment. It is a top view which shows roughly the photodiode array which concerns on 9th Embodiment. FIG.
  • FIG. 31 is a diagram showing a cross-sectional configuration along the line XXXI-XXXI in FIG. 30. It is a figure for demonstrating roughly the connection relation of each photon detection channel, a signal conducting wire, and resistance. It is a top view which shows roughly the MOS image sensor which concerns on 10th Embodiment.
  • FIG. 34 is a diagram showing a cross-sectional configuration along the line XXXIV-XXXIV in FIG. It is a top view which expands and shows one pixel in the MOS image sensor which concerns on 10th Embodiment.
  • FIG. 36 is a view showing a cross-sectional configuration along the line XXXVI-XXXVI in FIG.
  • FIGS. 1 to 10 are diagrams for explaining the manufacturing method of the photodiode according to the first embodiment.
  • an n ⁇ type semiconductor substrate 1 made of silicon (Si) crystal and having a first main surface 1a and a second main surface 1b facing each other is prepared (see FIG. 1).
  • the n ⁇ type semiconductor substrate 1 has a thickness of about 300 ⁇ m and a specific resistance of about 1 k ⁇ ⁇ cm.
  • “high impurity concentration” means, for example, an impurity concentration of about 1 ⁇ 10 17 cm ⁇ 3 or more, and “+” is attached to the conductivity type.
  • the “low impurity concentration” is, for example, an impurity concentration of about 1 ⁇ 10 15 cm ⁇ 3 or less and “ ⁇ ” attached to the conductivity type.
  • Examples of n-type impurities include antimony (Sb) and arsenic (As), and examples of p-type impurities include boron (B).
  • a p + type semiconductor region 3 and an n + type semiconductor region 5 are formed on the first main surface 1a side of the n ⁇ type semiconductor substrate 1 (see FIG. 2).
  • the p + type semiconductor region 3 is formed by diffusing p type impurities in a high concentration from the first main surface 1a side in the n ⁇ type semiconductor substrate 1 using a mask or the like having an opening at the center.
  • the n + type semiconductor region 5 uses an n-type impurity from the first main surface 1a side in the n ⁇ type semiconductor substrate 1 so as to surround the p + type semiconductor region 3 using another mask having an opening in the peripheral region. Is diffused at a higher concentration than the n ⁇ type semiconductor substrate 1.
  • the thickness of the p + type semiconductor region 3 is, for example, about 0.55 ⁇ m, and the sheet resistance is, for example, 44 ⁇ / sq. It is.
  • the thickness of the n + type semiconductor region 5 is about 1.5 ⁇ m, for example, and the sheet resistance is, for example, 12 ⁇ / sq. It is.
  • the insulating layer 7 is formed on the first main surface 1a side of the n ⁇ type semiconductor substrate 1 (see FIG. 3).
  • the insulating layer 7 is made of SiO 2 and is formed by thermally oxidizing the n ⁇ type semiconductor substrate 1.
  • the thickness of the insulating layer 7 is, for example, about 0.1 ⁇ m.
  • a contact hole H 1 is formed in the insulating layer 7 on the p + type semiconductor region 3, and a contact hole H 2 is formed in the insulating layer 7 on the n + type semiconductor region 5.
  • an anti-reflective (AR) layer made of SiN may be formed.
  • a passivation layer 9 is formed on the second main surface 1b and the insulating layer 7 of the n ⁇ type semiconductor substrate 1 (see FIG. 4).
  • the passivation layer 9 is made of SiN and is formed by, for example, a plasma CVD method.
  • the thickness of the passivation layer 9 is, for example, 0.1 ⁇ m.
  • the n ⁇ type semiconductor substrate 1 is polished from the second main surface 1b side so that the thickness of the n ⁇ type semiconductor substrate 1 becomes a desired thickness (see FIG. 5).
  • the passivation layer 9 formed on the second main surface 1b of the n ⁇ type semiconductor substrate 1 is removed, and the n ⁇ type semiconductor substrate 1 is exposed.
  • the surface exposed by polishing is also referred to as the second main surface 1b.
  • the desired thickness is, for example, 270 ⁇ m.
  • the irregular main surface 10 is formed by irradiating the second main surface 1b of the n ⁇ type semiconductor substrate 1 with the pulse laser beam PL (see FIG. 6).
  • the n ⁇ type semiconductor substrate 1 is disposed in the chamber C, and the pulse laser light PL is supplied from the pulse laser generator PLD disposed outside the chamber C to the n ⁇ type semiconductor substrate 1.
  • Chamber C has a gas inlet G IN and the gas discharge section G OUT, inert gas (e.g., nitrogen gas or argon gas) is introduced through the gas inlet port G IN discharged from the gas discharge portion G OUT
  • an inert gas flow G f is formed in the chamber C. Dust and the like generated when the pulse laser beam PL is irradiated are discharged out of the chamber C by the inert gas flow G f, thereby preventing the processing dust and dust from adhering to the n ⁇ type semiconductor substrate 1.
  • a picosecond to femtosecond pulse laser generator is used as the pulse laser generator PLD, and the entire surface of the second main surface 1b is irradiated with picosecond to femtosecond pulse laser light.
  • the second main surface 1b is roughened by picosecond to femtosecond pulse laser light, and irregular irregularities 10 are formed on the entire surface of the second main surface 1b as shown in FIG.
  • the irregular irregularities 10 have a surface that intersects the direction orthogonal to the first main surface 1a.
  • the height difference of the irregularities 10 is, for example, about 0.5 to 10 ⁇ m, and the interval between the convex portions in the irregularities 10 is about 0.5 to 10 ⁇ m.
  • the pulse time width of the picosecond to femtosecond pulse laser beam is, for example, about 50 fs to 2 ps, the intensity is, for example, about 4 to 16 GW, and the pulse energy is, for example, about 200 to 800 ⁇ J / pulse. More generally, the peak intensity is about 3 ⁇ 10 11 to 2.5 ⁇ 10 13 (W / cm 2 ), and the fluence is about 0.1 to 1.3 (J / cm 2 ).
  • FIG. 8 is an SEM image obtained by observing irregular irregularities 10 formed on the second main surface 1b.
  • an accumulation layer 11 is formed on the second main surface 1b side of the n ⁇ type semiconductor substrate 1 (see FIG. 9).
  • n - a n-type impurity from the second principal surface 1b side in type semiconductor substrate 1 n - by ion implantation or diffusion such that the impurity concentration higher than -type semiconductor substrate 1, forming the accumulation layer 11 To do.
  • the thickness of the accumulation layer 11 is, for example, about 1 ⁇ m.
  • the n ⁇ type semiconductor substrate 1 is heat-treated (annealed).
  • the n ⁇ -type semiconductor substrate 1 is heated in the range of about 800 to 1000 ° C. for about 0.5 to 1 hour in an atmosphere of N 2 gas.
  • electrodes 13 and 15 are formed (see FIG. 10).
  • the electrode 13 is formed in the contact hole H1, and the electrode 15 is formed in the contact hole H2.
  • the electrodes 13 and 15 are each made of aluminum (Al) or the like, and have a thickness of about 1 ⁇ m, for example. Thereby, the photodiode PD1 is completed.
  • the photodiode PD1 includes an n ⁇ type semiconductor substrate 1.
  • n - -type to the first main surface 1a side of the semiconductor substrate 1, p + -type semiconductor regions 3 and the n + -type semiconductor region 5 is formed, n - the type semiconductor substrate 1 and the p + -type semiconductor regions 3 A pn junction is formed between them.
  • the electrode 13 is in electrical contact with and connected to the p + type semiconductor region 3 through the contact hole H1.
  • the electrode 15 is in electrical contact with and connected to the n + type semiconductor region 5 through the contact hole H2.
  • Irregular irregularities 10 are formed on the second main surface 1 b of the n ⁇ type semiconductor substrate 1.
  • An accumulation layer 11 is formed on the second main surface 1b side of the n ⁇ type semiconductor substrate 1, and the second main surface 1b is optically exposed.
  • the second main surface 1b is optically exposed that not only the second main surface 1b is in contact with an atmospheric gas such as air, but also an optically transparent film is formed on the second main surface 1b. This includes cases where
  • irregular irregularities 10 are formed on the second main surface 1b. For this reason, the light L incident on the photodiode PD1 is reflected, scattered, or diffused by the projections and depressions 10 and travels through the n ⁇ type semiconductor substrate 1 for a long distance, as shown in FIG.
  • the refractive index n of air is 1.0 while the refractive index n of Si is 3.5.
  • a photodiode when light is incident from a direction perpendicular to the light incident surface, light that is not absorbed in the photodiode (silicon substrate) passes through the light component reflected by the back surface of the light incident surface and the photodiode. Divided into light components. The light transmitted through the photodiode does not contribute to the sensitivity of the photodiode. The light component reflected on the back surface of the light incident surface becomes a photocurrent if absorbed in the photodiode. The light component that has not been absorbed is reflected or transmitted on the light incident surface in the same manner as the light component that has reached the back surface of the light incident surface.
  • the photodiode PD1 when light L is incident from a direction perpendicular to the light incident surface (first main surface 1a), when the light reaches the irregular unevenness 10 formed on the second main surface 1b, the light is emitted from the unevenness 10.
  • the light component that reaches at an angle of 16.6 ° or more with respect to the direction is totally reflected by the unevenness 10. Since the irregularities 10 are irregularly formed, they have various angles with respect to the emission direction, and the totally reflected light component diffuses in various directions. Therefore, the totally reflected light component includes a light component that is absorbed inside the n ⁇ type semiconductor substrate 1 and a light component that reaches the first main surface 1a and the side surface.
  • the spectral sensitivity characteristic in the near-infrared wavelength band is improved.
  • the light component that reaches the first principal surface 1a and the side surfaces is diffused by the irregularities, but proceeds in a uniform direction.
  • the possibility that the light component that has reached 1a or the side surface is totally reflected by the first main surface 1a or the side surface is low.
  • transmits in the 1st main surface 1a, a side surface, and also the 2nd main surface 1b increases, and the traveling distance of the light which injected into the photodiode is short. Therefore, it is difficult to improve the spectral sensitivity characteristics in the near-infrared wavelength band.
  • Example 1 A photodiode having the above-described configuration (referred to as Example 1) and a photodiode in which irregular irregularities are not formed on the second main surface of the n ⁇ -type semiconductor substrate (referred to as Comparative Example 1) are manufactured. Each spectral sensitivity characteristic was examined.
  • Example 1 and Comparative Example 1 have the same configuration except that irregular irregularities are formed by irradiation with pulsed laser light.
  • the size of the n ⁇ type semiconductor substrate 1 was set to 6.5 mm ⁇ 6.5 mm.
  • the size of the p + type semiconductor region 3, that is, the photosensitive region, was set to 5.8 mm ⁇ 5.8 mm.
  • the bias voltage VR applied to the photodiode was set to 0V.
  • the spectral sensitivity characteristic of Example 1 is indicated by T1
  • the spectral sensitivity characteristic of Comparative Example 1 is indicated by characteristic T2.
  • the vertical axis represents spectral sensitivity (mA / W)
  • the horizontal axis represents light wavelength (nm).
  • the characteristic indicated by the alternate long and short dash line indicates the spectral sensitivity characteristic where the quantum efficiency (QE) is 100%
  • the characteristic indicated by the broken line indicates the spectral sensitivity characteristic where the quantum efficiency is 50%. Yes.
  • Example 1 The temperature characteristics of spectral sensitivity in Example 1 and Comparative Example 1 were also confirmed.
  • the spectral sensitivity characteristics were examined by increasing the ambient temperature from 25 ° C. to 60 ° C., and the ratio (temperature coefficient) of the spectral sensitivity at 60 ° C. to the spectral sensitivity at 25 ° C. was determined.
  • the results are shown in FIG.
  • the temperature coefficient characteristic of Example 1 is indicated by T3
  • the temperature coefficient characteristic of Comparative Example 1 is indicated by characteristic T4.
  • the vertical axis represents the temperature coefficient (% / ° C.)
  • the horizontal axis represents the light wavelength (nm).
  • the temperature coefficient in Comparative Example 1 is 0.7% / ° C., whereas in Example 1, the temperature coefficient is 0.2% / ° C. Low dependency.
  • the spectral sensitivity increases due to the increase in the absorption coefficient and the decrease in the band gap energy.
  • the change in spectral sensitivity due to a temperature rise is smaller than that in Comparative Example 1.
  • an accumulation layer 11 is formed on the second main surface 1b side of the n ⁇ type semiconductor substrate 1. Thereby, unnecessary carriers generated regardless of light on the second main surface 1b side are recombined, and dark current can be reduced.
  • the accumulation layer 11 suppresses carriers generated by light in the vicinity of the second main surface 1b from being trapped by the second main surface 1b. For this reason, carriers generated by light efficiently move to the pn junction, and the photodetection sensitivity of the photodiode PD1 can be further improved.
  • the n ⁇ type semiconductor substrate 1 is heat-treated. Thereby, the crystallinity of the n ⁇ type semiconductor substrate 1 is recovered, and problems such as an increase in dark current can be prevented.
  • the electrodes 13 and 15 are formed after the n ⁇ type semiconductor substrate 1 is heat-treated. Accordingly, even when a metal having a relatively low melting point is used for the electrodes 13 and 15, the electrodes 13 and 15 are not melted by the heat treatment. Therefore, the electrodes 13 and 15 can be appropriately formed without being affected by the heat treatment.
  • irregular irregularities 10 are formed by irradiating picosecond to femtosecond pulsed laser light. Thereby, the irregular unevenness
  • FIGS. 14 to 16 are views for explaining the manufacturing method of the photodiode according to the second embodiment.
  • the manufacturing method of the second embodiment is the same as the manufacturing method of the first embodiment until the n ⁇ type semiconductor substrate 1 is polished from the second main surface 1b side, and the description of the steps up to that point is omitted.
  • the n ⁇ type semiconductor substrate 1 is polished from the second main surface 1b side to make the n ⁇ type semiconductor substrate 1 have a desired thickness, and then the accumulation layer 11 is formed on the second main surface 1b side of the n ⁇ type semiconductor substrate 1. (See FIG. 14).
  • the accumulation layer 11 is formed in the same manner as in the first embodiment.
  • the thickness of the accumulation layer 11 is, for example, about 1 ⁇ m.
  • the irregular main surface 10 is formed by irradiating the second main surface 1b of the n ⁇ type semiconductor substrate 1 with the pulse laser beam PL (see FIG. 15).
  • the irregular irregularities 10 are formed in the same manner as in the first embodiment.
  • the n ⁇ type semiconductor substrate 1 is heat-treated. Then, after removing the passivation layer 9 formed on the insulating layer 7, electrodes 13 and 15 are formed (see FIG. 16). Thereby, the photodiode PD2 is completed.
  • the traveling distance of the light incident on the photodiode PD2 becomes longer and the distance at which the light is absorbed becomes longer. For this reason, even with the photodiode PD2, the spectral sensitivity characteristic in the near-infrared wavelength band can be improved.
  • the thickness of the accumulation layer 11 is larger than the height difference of the irregular irregularities 10. For this reason, even if the irregular irregularities 10 are formed by irradiating the pulse laser beam after the accumulation layer 11 is formed, the accumulation layer 11 is reliably left. Therefore, it is possible to ensure the operational effect of the accumulation layer 11.
  • FIGS. 17 to 21 are views for explaining the manufacturing method of the photodiode according to the third embodiment.
  • the manufacturing method of the third embodiment is the same as the manufacturing method of the first embodiment until the passivation layer 9 is formed, and the description of the steps up to that point is omitted.
  • the portion corresponding to the p + type semiconductor region 3 in the n ⁇ type semiconductor substrate 1 is thinned from the second main surface 1b side, leaving the peripheral portion of the portion (see FIG. 17).
  • Thinning of the n ⁇ type semiconductor substrate 1 is performed by anisotropic etching by alkali etching using, for example, potassium hydroxide solution or TMAH (tetramethylammonium hydroxide solution).
  • the thickness of the thinned portion of the n ⁇ type semiconductor substrate 1 is, for example, about 100 ⁇ m, and the thickness of the peripheral portion is, for example, about 300 ⁇ m.
  • n - is polished type semiconductor substrate 1 from the second principal surface 1b side (see FIG. 18).
  • the desired thickness is, for example, 270 ⁇ m.
  • the irregular main surface 10 is formed by irradiating the second main surface 1b of the n ⁇ type semiconductor substrate 1 with the pulse laser beam PL (see FIG. 19).
  • the irregular irregularities 10 are formed in the same manner as in the first embodiment.
  • the accumulation layer 11 is formed on the second main surface 1b side of the thinned portion of the n ⁇ type semiconductor substrate 1 (see FIG. 20).
  • the accumulation layer 11 is formed in the same manner as in the first embodiment.
  • the thickness of the accumulation layer 11 is, for example, about 3 ⁇ m.
  • the n ⁇ type semiconductor substrate 1 is heat-treated, and then the passivation layer 9 formed on the insulating layer 7 is removed to form the electrodes 13 and 15 (see FIG. 21). . Thereby, the photodiode PD3 is completed.
  • the travel distance of light incident on the photodiode PD3 is increased, and the distance at which the light is absorbed is also increased.
  • the spectral sensitivity characteristic in the near-infrared wavelength band can be improved.
  • the portion corresponding to the p + type semiconductor region 3 in the n ⁇ type semiconductor substrate 1 is left from the second main surface 1b side leaving the peripheral portion of the portion. It is thinning. Thereby, a photodiode PD3 can be obtained in which the first main surface 1a and the second main surface 1b side of the n ⁇ type semiconductor substrate 1 are respectively light incident surfaces.
  • FIGS. 22 to 24 are views for explaining the manufacturing method of the photodiode according to the fourth embodiment.
  • the manufacturing method of the fourth embodiment is the same as the manufacturing method of the third embodiment until the n ⁇ type semiconductor substrate 1 is thinned, and the description of the steps up to that point is omitted.
  • the n ⁇ type semiconductor substrate 1 is polished from the second main surface 1b side so that the n ⁇ type semiconductor substrate 1 has a desired thickness, and then the second main surface of the thinned portion of the n ⁇ type semiconductor substrate 1 is obtained.
  • the accumulation layer 11 is formed on the 1b side (see FIG. 22).
  • the accumulation layer 11 is formed in the same manner as in the first embodiment.
  • the thickness of the accumulation layer 11 is, for example, about 3 ⁇ m.
  • the irregular surface 10 is formed by irradiating the second main surface 1b of the n ⁇ type semiconductor substrate 1 with the pulsed laser light PL (see FIG. 23).
  • the irregular irregularities 10 are formed in the same manner as in the first embodiment.
  • the n ⁇ type semiconductor substrate 1 is heat-treated. Then, after removing the passivation layer 9 formed on the insulating layer 7, electrodes 13 and 15 are formed (see FIG. 24). Thereby, the photodiode PD4 is completed.
  • the travel distance of light incident on the photodiode PD4 is increased, and the distance at which the light is absorbed is also increased.
  • the spectral sensitivity characteristic in the near-infrared wavelength band can be improved.
  • the portion corresponding to the p + type semiconductor region 3 in the n ⁇ type semiconductor substrate 1 is thinned from the second main surface 1b side leaving the peripheral portion of the portion. ing. Thereby, a photodiode PD4 can be obtained in which the first main surface 1a and the second main surface 1b side of the n ⁇ type semiconductor substrate 1 are respectively light incident surfaces.
  • FIG. 25 is a diagram for explaining the configuration of the photodiode array according to the fifth embodiment.
  • the photodiode array PDA1 includes an n ⁇ type semiconductor substrate 1.
  • n - -type to the first main surface 1a side of the semiconductor substrate 1 is formed with a plurality of p + -type semiconductor regions 3, n - pn between type semiconductor substrate 1 and the p + -type semiconductor regions 3
  • a junction is formed.
  • Irregular irregularities 10 are formed on the second main surface 1 b of the n ⁇ type semiconductor substrate 1.
  • An accumulation layer 11 is formed on the second main surface 1b side of the n ⁇ type semiconductor substrate 1, and the second main surface 1b is optically exposed.
  • the light incident on the photodiode array PDA1 is reflected, scattered, or diffused by the irregularities 10 to be n ⁇ type.
  • the semiconductor substrate 1 travels a long distance.
  • the travel distance of light incident on the photodiode array PDA1 is increased, and the distance at which the light is absorbed is also increased.
  • the spectral sensitivity characteristic in the near-infrared wavelength band can be improved.
  • an accumulation layer 11 is formed on the second main surface 1b side of the n ⁇ type semiconductor substrate 1. Thereby, unnecessary carriers generated regardless of light on the second main surface 1b side are recombined, and dark current can be reduced.
  • the accumulation layer 11 suppresses carriers generated by light in the vicinity of the second main surface 1b from being trapped by the second main surface 1b. For this reason, carriers generated by light efficiently move to the pn junction, and the photodetection sensitivity of the photodiode array PDA1 can be further improved.
  • irregular irregularities 10 are also formed in a region facing the region between the p + type semiconductor regions 3 (pn junction) on the second main surface 1b. Therefore, light incident on the region between the p + -type semiconductor regions 3, irregular unevenness is formed in a region facing the region between the p + -type semiconductor region 3 in the second main surface 1b At 10, the light is reflected, scattered, or diffused and reliably absorbed by the n ⁇ -type semiconductor substrate 1. Therefore, in the photodiode array PDA1, the detection sensitivity does not decrease in the region between the p + type semiconductor regions 3, and the light detection sensitivity is improved.
  • FIG. 26 is a perspective view showing a solid-state imaging device according to the sixth embodiment.
  • FIG. 27 is a diagram for explaining a cross-sectional configuration of the solid-state imaging element according to the sixth embodiment.
  • the solid-state image sensor SI1 is a back-illuminated solid-state image sensor, and is a BT-CCD (Charge Coupled Device) that is thinned by etching the back side of the semiconductor substrate SS with a KOH aqueous solution or the like. is there.
  • a recessed portion TD is formed in the central region of the etched semiconductor substrate SS, and a thick frame portion exists around the recessed portion TD.
  • the side surface of the recess TD is inclined with an obtuse angle with respect to the bottom surface BF.
  • the thinned central region of the semiconductor substrate SS is a photosensitive region (imaging region), and light L enters the photosensitive region along the negative direction of the Z axis.
  • the bottom surface BF of the recess TD of the semiconductor substrate SS forms a light incident surface.
  • This frame portion can be removed by etching, and the solid-state imaging element SI1 can be a back-illuminated solid-state imaging element whose entire region is thinned.
  • the solid-state imaging element SI1 includes a p-type semiconductor substrate 21 as the semiconductor substrate SS.
  • the p-type semiconductor substrate 21 is made of silicon (Si) crystal, and has a first main surface 21a and a second main surface 21b facing each other.
  • the p-type semiconductor substrate 21 has a thickness set to a pixel pitch P or less.
  • the pixel pitch P is about 10 to 48 ⁇ m
  • the thickness of the p-type semiconductor substrate 21 is about 10 to 30 ⁇ m.
  • an example of two-phase clock driving is shown, and regions (not shown) having different impurity concentrations exist to ensure one-way charge transfer under each transfer electrode. Yes.
  • An n-type semiconductor layer 23 as a charge transfer unit is formed on the first main surface 21 a side of the p-type semiconductor substrate 21, and a pn junction is formed between the p-type semiconductor substrate 21 and the n-type semiconductor layer 23. Is formed.
  • a plurality of charge transfer electrodes 25 as transfer electrode portions are provided via an insulating layer 27.
  • an isolation region that electrically isolates the n-type semiconductor layer 23 for each vertical CCD is formed on the first main surface 21a side of the p-type semiconductor substrate 21.
  • the thickness of the n-type semiconductor layer 23 is about 0.5 ⁇ m.
  • Irregular irregularities 10 are formed on the entire photosensitive region 29 on the second main surface 21b of the p-type semiconductor substrate 21.
  • An accumulation layer 31 is formed on the second main surface 21b side of the p-type semiconductor substrate 21, and the second main surface 21b is optically exposed.
  • the second main surface 21b is optically exposed that not only the second main surface 21b is in contact with an atmospheric gas such as air, but also an optically transparent film is formed on the second main surface 21b. This includes cases where When the solid-state imaging element SI1 is a back-illuminated solid-state imaging element whose entire area is thinned, even if irregular irregularities 10 are formed over the entire second main surface 21b of the p-type semiconductor substrate 21. Good.
  • the solid-state imaging device SI1 is a back-illuminated solid-state imaging device that is thinned only in the vicinity of the photosensitive region 29, the peripheral frame portion of the p-type semiconductor substrate 21 that is not thinned, or an inclination to the frame portion.
  • Irregular irregularities 10 may be formed over the entire second main surface 21b including the surface.
  • a p-type semiconductor substrate 21 is prepared, and an n-type semiconductor layer 23 is formed on the first main surface 21 a side of the p-type semiconductor substrate 21.
  • the n-type semiconductor layer 23 is formed by diffusing n-type impurities in the p-type semiconductor substrate 21 from the first main surface 21a side.
  • an accumulation layer 31 is formed on the second main surface 21 b side of the p-type semiconductor substrate 21.
  • the accumulation layer 31 ion-implants or diffuses p-type impurities from the second main surface 21 b side so as to have a higher impurity concentration than the p-type semiconductor substrate 21, as in the above-described embodiment. Is formed.
  • the thickness of the accumulation layer 31 is, for example, about 0.5 ⁇ m.
  • the accumulation layer 31 may be formed before the irregular irregularities 10 are formed, or may be formed after the irregular irregularities 10 are formed.
  • the p-type semiconductor substrate 21 is thinned as described above.
  • the p-type semiconductor substrate 21 is thinned after the irregular irregularities 10 are formed, and then the accumulation layer 31 is formed.
  • the p-type semiconductor substrate 21 is heat-treated to activate the accumulation layer 31.
  • the heat treatment is performed in an atmosphere of N 2 gas, for example, in the range of about 800 to 1000 ° C. for about 0.5 to 1.0 hour. At this time, the crystallinity of the p-type semiconductor substrate 21 is also recovered.
  • irregular irregularities 10 are formed on the second main surface 21 b side of the p-type semiconductor substrate 21.
  • the irregular irregularities 10 are formed by irradiating the second main surface 21b of the p-type semiconductor substrate 21 with pulsed laser light, as in the above-described embodiment.
  • the p-type semiconductor substrate 21 is heat-treated.
  • the heat treatment is performed in an atmosphere of N 2 gas, for example, in the range of about 800 to 1000 ° C. for about 0.5 to 1.0 hour.
  • N 2 gas for example, in the range of about 800 to 1000 ° C. for about 0.5 to 1.0 hour.
  • the heat treatment after the formation of the accumulation layer 31 may be omitted, and only the heat treatment after the irregular irregularities 10 may be formed.
  • the insulating layer 27 and the charge transfer electrode 25 are formed.
  • the process of forming the insulating layer 27 and the charge transfer electrode 25 is known and will not be described.
  • the charge transfer electrode 25 is made of, for example, polysilicon or metal.
  • the insulating layer 27 is made of, for example, SiO 2 .
  • a protective film may be further formed so as to cover the insulating layer 27 and the charge transfer electrode 25.
  • the protective film is made of, for example, BPSG (Boron Phosphor Silicate Glass). Thereby, solid-state image sensor SI1 is completed.
  • the irregular unevenness 10 is formed on the second main surface 21b, and thus the incident light is scattered by the unevenness 10. Then, it proceeds in various directions through the p-type semiconductor substrate 21. Since the light component that reaches the first main surface 21a and the like travels in various directions due to diffusion at the unevenness 10, the light component that reaches the first main surface 21a and the like may be totally reflected by the first main surface 21a. Is extremely expensive. The light component totally reflected by the first main surface 21a and the like repeats total reflection on different surfaces and reflection, scattering, or diffusion on the second main surface 21b, and the travel distance is further increased.
  • the light incident on the solid-state imaging element SI1 is reflected, scattered, or diffused by the unevenness 10 and travels in the p-type semiconductor substrate 21 for a long distance.
  • the light incident on the solid-state imaging element SI1 is absorbed by the p-type semiconductor substrate 21 as it travels a long distance inside the p-type semiconductor substrate 21, and carriers generated by the light are generated for each pixel of the n-type semiconductor layer 23. Charges are transferred and detected. Therefore, in the solid-state imaging device SI1, spectral sensitivity characteristics in the near-infrared wavelength band are improved.
  • the solid-state imaging device SI1 there is a possibility that crosstalk occurs between pixels due to reflection, scattering, or diffusion by the unevenness 10 and the resolution is lowered.
  • the thickness of the p-type semiconductor substrate 21 is set to be equal to or less than the pixel pitch P, the solid-state imaging element SI1 can suppress the occurrence of crosstalk between pixels.
  • an accumulation layer 31 is formed on the second main surface 21b side of the p-type semiconductor substrate 21. Thereby, unnecessary carriers generated regardless of light on the second main surface 21b side are recombined, and dark current can be reduced.
  • the accumulation layer 31 suppresses carriers generated by light in the vicinity of the second main surface 21b from being trapped by the second main surface 21b. For this reason, the carriers generated by light efficiently move to the pn junction, and the light detection sensitivity of the solid-state imaging element SI1 can be further improved.
  • the p-type semiconductor substrate 21 is heat-treated. Thereby, the crystallinity of the p-type semiconductor substrate 21 is recovered, and problems such as an increase in dark current can be prevented.
  • the charge transfer electrode 25 is formed after the p-type semiconductor substrate 21 is heat-treated. Accordingly, even when a material having a relatively low melting point is used for the charge transfer electrode 25, the charge transfer electrode 25 is not melted by the heat treatment. Therefore, the charge transfer electrode 25 can be appropriately formed without being affected by the heat treatment.
  • irregular irregularities 10 are formed by irradiating picosecond to femtosecond pulsed laser light. Thereby, the irregular unevenness
  • a semiconductor photodetection device such as a solid-state imaging device
  • a semiconductor photodetection device having spectral sensitivity characteristics in the near-infrared wavelength band is realized by setting a semiconductor substrate made of silicon thick (for example, about 200 ⁇ m).
  • a semiconductor substrate made of silicon thick (for example, about 200 ⁇ m).
  • the irregular concavo-convex 10 is formed on the second main surface 21b, so that the travel distance of the light incident on the solid-state imaging device SI1 is reduced. Made longer. Therefore, it is possible to realize a semiconductor photodetector having sufficient spectral sensitivity characteristics in the near-infrared wavelength band without increasing the thickness of the semiconductor substrate (p-type semiconductor substrate 21), particularly the portion corresponding to the photosensitive region 29. Can do. Therefore, the solid-state imaging element SI1 is excellent by applying a very low bias voltage or no bias voltage, compared to a semiconductor photodetector having spectral sensitivity characteristics in the near-infrared wavelength band by increasing the thickness of the semiconductor substrate. High resolution can be obtained. Depending on the application, it is not necessary to cool the semiconductor substrate.
  • the etalon phenomenon is a phenomenon in which the detection light incident from the back surface interferes with the light reflected by the surface of the detected detection light, and affects the detection characteristics in the near-infrared wavelength band.
  • the irregular irregularities 10 are formed on the second main surface 21b, the light reflected by the irregularities 10 has a dispersed phase difference with respect to the phase of the incident light. Therefore, these lights cancel each other and the etalon phenomenon is suppressed.
  • the p-type semiconductor substrate 21 is thinned from the second main surface 21b side.
  • a semiconductor photodetecting element in which the first main surface 21a and the second main surface 21b side of the p-type semiconductor substrate 21 are respectively light incident surfaces can be obtained. That is, the solid-state image sensor SI1 can be used not only as a back-illuminated solid-state image sensor but also as a front-illuminated solid-state image sensor.
  • the thickness of the accumulation layer 31 is set larger than the height difference of the irregular irregularities 10. In this case, even if the irregular irregularities 10 are formed by irradiation with pulsed laser light, the accumulation layer 31 remains reliably. Therefore, it is possible to ensure the function and effect of the accumulation layer 31.
  • FIG. 28 is a diagram for explaining the configuration of the photodiode according to the seventh embodiment.
  • the photodiode PD5 is an avalanche photodiode for detecting low energy light whose wavelength region is in the visible to near infrared region.
  • the photodiode PD5 includes a p ⁇ type semiconductor substrate 40.
  • the p ⁇ type semiconductor substrate 40 is made of silicon (Si) crystal, and has a first main surface 40a and a second main surface 40b facing each other.
  • the p ⁇ type semiconductor substrate 40 includes a photosensitive region 41.
  • the photosensitive region 41 is provided at the center of the first main surface 40a in plan view.
  • the photosensitive region 41 has a thickness inward from the first main surface 40a.
  • the photosensitive region 41 includes an n + -type impurity region 43, a p + -type impurity region 45, and a region that is depleted when a bias voltage is applied to the p ⁇ -type semiconductor substrate 40.
  • N + type impurity region 43 has a thickness from first main surface 40 a to the inside of p ⁇ type semiconductor substrate 40.
  • the n + type impurity region 43 has an n + type guard ring 43a.
  • the n + type guard ring 43 a is provided at the peripheral end of the n + type impurity region 43.
  • the p + -type impurity region 45 has a thickness further inside the p ⁇ -type semiconductor substrate 40 than the n + -type impurity region 43.
  • the p ⁇ type semiconductor substrate 40 has a p + type diffusion shielding region 47.
  • the p + -type diffusion shielding region 47 has a thickness inward from the first main surface 40a at the peripheral end of the first main surface 40a in plan view.
  • the p + -type diffusion shielding region 47 is provided so as to surround the photosensitive region 41.
  • the p ⁇ type semiconductor substrate 40 is a silicon substrate to which a p type impurity such as boron (B) is added.
  • the p + -type impurity region 45 is a region to which a p-type impurity is added at a higher concentration than the p ⁇ -type semiconductor substrate 40.
  • the p + type diffusion shielding region 47 is a region to which a p type impurity is added at a higher concentration than the p + type impurity region 45.
  • the n + -type impurity region 43 is a region to which an n-type impurity such as antimony (Sb) is added.
  • the n + type impurity region 43 (including the n + type guard ring 43 a) and the p + type impurity region 45 form a pn junction in the p ⁇ type semiconductor substrate 40.
  • the photodiode PD5 has a passivation film 49 stacked on the first main surface 40a.
  • the photodiode PD5 includes an electrode 51 and an electrode 53 provided on the passivation film 49.
  • a contact hole H 11 is provided on the n + -type impurity region 43
  • a contact hole H 12 is provided on the p + -type diffusion shielding region 47.
  • the electrode 51 is in electrical contact with and connected to the n + -type impurity region 43 through the contact hole H11.
  • the electrode 53 is in electrical contact with and connected to the p + -type diffusion shielding region 47 through the contact hole H12.
  • the material of the passivation film 49 is, for example, silicon oxide.
  • the photodiode PD5 has a recess 55 formed on the second main surface 40b side.
  • the recess 55 is formed by thinning the p ⁇ type semiconductor substrate 40 from the second main surface 40 b side, and a thick frame portion exists around the recess 55.
  • the side surface of the recess 55 is inclined with an obtuse angle with respect to the bottom surface of the recess 55.
  • the concave portion 55 is formed so as to overlap the photosensitive region 41 in plan view.
  • the thickness between the bottom surface of the recess 55 and the first main surface 40a is relatively small, for example, about 100 to 200 ⁇ m, preferably about 150 ⁇ m. As described above, since the thickness between the first main surface 40a and the bottom surface of the recess 55 is relatively small, the response speed is increased and the bias voltage applied to the photodiode PD5 is reduced.
  • Irregular irregularities 10 are formed on the entire second main surface 40 b of the p ⁇ -type semiconductor substrate 40.
  • An accumulation layer 57 is formed on the second main surface 40 b side of the p ⁇ -type semiconductor substrate 40, and a region corresponding to the bottom surface of the recess 55 in the accumulation layer 57, that is, a photosensitivity constituting an avalanche photodiode.
  • the region facing the region 41 is optically exposed.
  • the second main surface 40b is optically exposed that not only the second main surface 40b is in contact with an atmospheric gas such as air, but also an optically transparent film is formed on the second main surface 40b. This includes cases where The irregular irregularities 10 may be formed only on the bottom surface of the recess 55, that is, only on the region facing the photosensitive region 41 functioning as an avalanche photodiode.
  • the photodiode PD5 has an electrode 59.
  • the electrode 59 is provided on the accumulation layer 57 and is in electrical contact with and connected to the accumulation layer 57.
  • the region where the electrode 59 is formed in the accumulation layer 57 is not optically exposed.
  • the photodiode PD5 having the above configuration, when a reverse bias voltage (breakdown voltage) is applied to the electrode 51 and the electrode 59, carriers corresponding to the amount of light incident on the photosensitive region 41 are in the photosensitive region 41. Generated. carriers generated near the p + -type diffusion blocking region 47 flows into the p + -type diffusion blocking region 47. For this reason, the tailing generated in the output signal from the electrode 51 is reduced by the p + -type diffusion shielding region 47.
  • a p ⁇ type semiconductor substrate 40 is prepared.
  • the thickness of the p ⁇ type semiconductor substrate 40 is about 300 ⁇ m.
  • a p + type impurity region 45 and a p + type diffusion shielding region 47 are formed on the first main surface 40 a side of the p ⁇ type semiconductor substrate 40.
  • the p + -type impurity region 45 is formed by ion-implanting p-type impurities at a high concentration from the first main surface 40a side in the p ⁇ -type semiconductor substrate 40 using a mask having an opening at the center.
  • the p + -type diffusion shielding region 47 is formed by diffusing p-type impurities in a high concentration from the first main surface 40a side in the p ⁇ -type semiconductor substrate 40 using another mask having an opening in the peripheral region. .
  • an n + type guard ring 43 a and an n + type impurity region 43 are formed on the first main surface 40 a side of the p ⁇ type semiconductor substrate 40.
  • the n + -type guard ring 43a is formed by diffusing n-type impurities at a high concentration from the first main surface 40a side in the p ⁇ -type semiconductor substrate 40 using a mask or the like that is opened in a ring shape.
  • the n + -type impurity region 43 is formed by ion-implanting n-type impurities at a high concentration from the first main surface 40a side in the p ⁇ -type semiconductor substrate 40 using another mask having an opening at the center.
  • the surface of the second main surface 40b of the p ⁇ type semiconductor substrate 40 is planarized by polishing. Thereafter, the portion corresponding to the p + -type impurity region 45 in the p ⁇ -type semiconductor substrate 40 is thinned from the second main surface 1b side leaving the peripheral portion of the portion. Thinning of the p ⁇ type semiconductor substrate 40 is performed by anisotropic etching by alkali etching using, for example, a KOH aqueous solution or TMAH.
  • the thickness of the thinned portion of the p ⁇ type semiconductor substrate 40 is, for example, about 150 ⁇ m, and the thickness of the peripheral portion is, for example, about 200 ⁇ m.
  • an accumulation layer 57 is formed on the second main surface 40 b side of the p ⁇ type semiconductor substrate 40.
  • p - a p-type impurity from the second major surface 40b side in type semiconductor substrate 40 p - by ion implantation so that the impurity concentration higher than type semiconductor substrate 40, to form the accumulation layer 57.
  • the thickness of the accumulation layer 57 is, for example, about 1.5 ⁇ m.
  • the p ⁇ type semiconductor substrate 40 is heat-treated (annealed) to activate the accumulation layer 57.
  • the p ⁇ type semiconductor substrate 40 is heated in an atmosphere of N 2 gas in the range of about 800 to 1000 ° C. for about 0.5 to 1.0 hour.
  • the irregular surface 10 is formed by irradiating the second main surface 40b of the p ⁇ type semiconductor substrate 40 with the pulse laser beam PL.
  • the irregular irregularities 10 are formed by irradiating the second main surface 40b of the p-type semiconductor substrate 40 with pulsed laser light, as in the above-described embodiment.
  • the p ⁇ type semiconductor substrate 40 is heat-treated (annealed).
  • the p ⁇ type semiconductor substrate 40 is heated in an atmosphere of N 2 gas in the range of about 800 to 1000 ° C. for about 0.5 to 1.0 hour.
  • N 2 gas in the range of about 800 to 1000 ° C. for about 0.5 to 1.0 hour.
  • a passivation film 49 is formed on the first main surface 40 a side of the p ⁇ type semiconductor substrate 40. Then, contact holes H11 and H12 are formed in the passivation film 49, and electrodes 51 and 53 are formed.
  • the electrode 51 is formed in the contact hole H11, and the electrode 53 is formed in the contact hole H12. Further, an electrode 59 is formed on the accumulation layer 57 in the peripheral portion of the thinned portion of the p ⁇ type semiconductor substrate 40.
  • the electrodes 51 and 53 are each made of aluminum (Al) or the like, and the electrode 59 is made of gold (Au) or the like. Thereby, the photodiode PD5 is completed.
  • irregular irregularities 10 are formed on the second main surface 40b. Therefore, the light incident on the photodiode PD5 is reflected, scattered, or diffused by the irregularities 10, and the p ⁇ type semiconductor substrate. Proceed long distance in 40.
  • the photodiode PD5 when light enters from a direction perpendicular to the light incident surface (first main surface 40a), when light reaches the irregular unevenness 10 formed on the second main surface 40b, the emission direction from the unevenness 10 However, the light component that reaches at an angle of 16.6 ° or more is totally reflected by the unevenness 10. Since the irregularities 10 are irregularly formed, they have various angles with respect to the emission direction, and the totally reflected light component diffuses in various directions. For this reason, the totally reflected light component includes a light component that is absorbed inside the p ⁇ type semiconductor substrate 40 and a light component that reaches the first main surface 40 a and the side surface.
  • the light component that reaches the first main surface 40a and the side surface proceeds in various directions due to the diffusion of the irregularities 10, the light component that has reached the first main surface 40a and the side surface is entirely on the first main surface 40a and the side surface.
  • the possibility of reflection is very high.
  • the light component totally reflected on the first main surface 40a and the side surface repeats total reflection on different surfaces, and the travel distance is further increased.
  • the light incident on the photodiode PD5 is, p - the internal type semiconductor substrate 40 while proceeding long distance, p - is absorbed in type semiconductor substrate 40, is detected as photocurrent.
  • the photodiode PD5 As described above, most of the light L incident on the photodiode PD5 is absorbed by the p ⁇ type semiconductor substrate 40 without being transmitted through the photodiode PD5, having a longer traveling distance. Therefore, in the photodiode PD5, the spectral sensitivity characteristic in the near infrared wavelength band is improved.
  • an accumulation layer 57 is formed on the second main surface 40b side of the p ⁇ type semiconductor substrate 40. Thereby, unnecessary carriers generated on the second main surface 40b side are recombined and dark current can be reduced.
  • the accumulation layer 57 suppresses carriers generated in the vicinity of the second major surface 40b from being trapped by the second major surface 40b. For this reason, the generated carriers efficiently move to the pn junction, and the photodetection sensitivity of the photodiode PD5 can be further improved.
  • the p ⁇ type semiconductor substrate 40 is heat-treated. Thereby, the crystallinity of the p ⁇ type semiconductor substrate 40 is recovered, and problems such as an increase in dark current can be prevented.
  • the accumulation layer 57 may be formed after the irregular irregularities 10 are formed.
  • the thickness of the accumulation layer 57 is preferably set larger than the height difference of the irregular irregularities 10. In this case, even if the irregular irregularities 10 are formed by irradiation with pulsed laser light, the accumulation layer 57 remains reliably. Therefore, it is possible to ensure the function and effect of the accumulation layer 57.
  • the electrodes 51, 53 and 59 are formed after the p ⁇ type semiconductor substrate 40 is heat-treated. Accordingly, even when a material having a relatively low melting point is used for the electrodes 51, 53, 59, the electrodes 51, 53, 59 are not melted by the heat treatment. Therefore, the electrodes 51, 53, 59 can be appropriately formed without being affected by the heat treatment.
  • irregular irregularities 10 are formed by irradiating a picosecond to femtosecond pulsed laser beam. Thereby, the irregular unevenness
  • the p ⁇ type semiconductor substrate 40 is thinner than the second main surface 40b side.
  • a photodiode having the first main surface 40a and the second main surface 40b side of the p ⁇ type semiconductor substrate 40 as the light incident surfaces can be obtained. That is, the photodiode PD5 can be used not only as a front-illuminated photodiode but also as a back-illuminated photodiode.
  • an avalanche photodiode by setting a semiconductor substrate made of silicon thick (for example, about several hundred ⁇ m to 2 mm), a semiconductor photodetector having practically sufficient spectral sensitivity characteristics in the near-infrared wavelength band is obtained. It is possible to realize. However, since an avalanche photodiode requires a bias voltage for depletion and a bias voltage for avalanche multiplication, it is necessary to apply a very high bias voltage when the thickness of the semiconductor substrate is increased. . When the semiconductor substrate is thick, the dark current also increases.
  • the irregular unevenness 10 is formed on the second main surface 40b, so that the traveling distance of the light incident on the photodiode PD5 is increased.
  • a photodiode having a practically sufficient spectral sensitivity characteristic in the near-infrared wavelength band is realized without increasing the thickness of the semiconductor substrate (p ⁇ type semiconductor substrate 40), particularly the portion corresponding to the photosensitive region 41. be able to. Therefore, by increasing the thickness of the semiconductor substrate, the photodiode PD5 can obtain better spectral sensitivity characteristics by applying a lower bias voltage than the photodiode having spectral sensitivity characteristics in the near-infrared wavelength band. In addition, an increase in dark current is suppressed, and the detection accuracy of the photodiode PD5 is improved. Further, since the p ⁇ type semiconductor substrate 40 is thin, the response speed of the photodiode PD5 is improved.
  • the entire region on the second main surface 40b side may be thinned.
  • FIG. 29 is a diagram for explaining the configuration of the photodiode array according to the eighth embodiment.
  • the photodiode array PDA2 includes a p ⁇ type semiconductor substrate 40, and a plurality of photosensitive regions 41 functioning as avalanche photodiodes are arranged on the p ⁇ type semiconductor substrate 40.
  • Irregular irregularities 10 are formed on the entire second main surface 40 b of the p ⁇ -type semiconductor substrate 40. That is, in the photodiode array PDA2, irregular irregularities 10 are formed not only in the region facing the photosensitive region 41 functioning as an avalanche photodiode but also in the region facing between the photosensitive regions 41. ing.
  • the traveling distance of the light incident on the photodiode array PDA2 is increased, and the distance at which the light is absorbed is also increased.
  • the spectral sensitivity characteristic in the near-infrared wavelength band can be improved.
  • the photodiode array PDA2 applies a lower bias voltage than the photodiode array having a spectral sensitivity characteristic in the near-infrared wavelength band by increasing the thickness of the semiconductor substrate.
  • good spectral sensitivity characteristics can be obtained.
  • the increase in dark current is suppressed, and the detection accuracy of the photodiode array PDA2 is improved.
  • the p ⁇ type semiconductor substrate 40 is thin, the response speed of the photodiode array PDA2 is improved.
  • irregular irregularities 10 are also formed in regions facing the photosensitive regions 41 on the second main surface 40b of the p ⁇ type semiconductor substrate 40. For this reason, the light incident between the photosensitive regions 41 is reflected, scattered, or diffused by the irregular irregularities 10 formed in the regions facing the photosensitive regions 41 on the second main surface 40b. And is absorbed by one of the photosensitive regions 41. Therefore, in the photodiode array PDA2, the detection sensitivity is not lowered between the light sensitive regions 41, and the light detection sensitivity is improved.
  • the photodiode array PDA2 can also be used as a detection element for YAG laser light.
  • the photodiode array PDA2 the entire region on the second main surface 40b side may be thinned.
  • the photodiode array PDA2 can be used as either a front-illuminated type or a back-illuminated type photodiode array.
  • FIG. 30 is a plan view schematically showing a photodiode array PDA3 according to the ninth embodiment.
  • FIG. 31 is a diagram showing a cross-sectional configuration along the line XXXI-XXXI of the photodiode array PDA3 shown in FIG.
  • the photodiode array PDA3 is formed by laminating a plurality of semiconductor layers and insulating layers on a substrate 62. As shown in FIG. 30, the photodiode array PDA3 is a multi-channel avalanche photodiode for photon counting in which a plurality of light detection channels CH through which light to be detected is incident are formed in a matrix (4 ⁇ 4 in this embodiment). is there. On the upper surface side of the photodiode array PDA3, a signal conducting wire 63, a resistor 64, and an electrode pad 65 are provided.
  • the substrate 62 has a square shape with a side of about 1 mm, for example.
  • Each photodetection channel CH has a square shape, for example.
  • the signal conducting wire 63 includes a reading portion 63a, a connecting portion 63b, and a channel outer peripheral portion 63c.
  • the reading unit 63a carries a signal output from each light detection channel CH.
  • the connection part 63b connects each resistor 64 and the reading part 63a.
  • the channel outer peripheral portion 63c is wired so as to surround the outer periphery of each light detection channel CH.
  • the readout unit 63a is connected to each of the photodetection channels CH arranged in two adjacent rows with the readout unit 63a interposed therebetween, and is connected to the electrode pad 65 at one end thereof.
  • the signal conducting wire 63 is made of, for example, aluminum (Al).
  • the resistor 64 is provided for each photodetecting channel CH through one end 64a and the channel outer peripheral portion 63c, and is connected to the reading unit 63a through the other end 64b and the connecting portion 63b. A plurality (eight in this embodiment) of resistors 64 connected to the same readout unit 63a are connected to the readout unit 63a.
  • the resistor 64 is made of, for example, polysilicon (Poly-Si).
  • the photodiode array PDA3 includes a substrate 62 having a semiconductor layer whose conductivity type is n-type (first conductivity type), and a conductivity type formed on the substrate 62 is p-type (second conductivity type).
  • a separation unit 80 having a conductivity type of n type (first conductivity type) and the signal conducting wire 63 and the resistor 64 formed on the protective film 76 are provided. The light to be detected is incident from the upper surface side or the lower surface side in FIG.
  • the substrate 62 includes a substrate member SM, an insulating film 61 formed on the substrate member SM, and an n + type semiconductor layer 72 formed on the insulating film 61.
  • the substrate member SM is made of Si (silicon).
  • the insulating film 61 is made of, for example, SiO 2 (silicon oxide).
  • the n + -type semiconductor layer 72 is a semiconductor layer made of Si and having an n-type conductivity type with a high impurity concentration. The thickness of the n + type semiconductor layer 72 is, for example, 1 ⁇ m to 12 ⁇ m.
  • the p ⁇ type semiconductor layer 73 is an epitaxial semiconductor layer having a p type conductivity type with a low impurity concentration.
  • the p ⁇ type semiconductor layer 73 forms a pn junction at the interface with the substrate 62.
  • the p ⁇ -type semiconductor layer 73 has a plurality of multiplication regions AM corresponding to each photodetection channel CH for avalanche multiplication of carriers generated by incidence of light to be detected.
  • the thickness of the p ⁇ type semiconductor layer 73 is, for example, 3 ⁇ m to 5 ⁇ m.
  • the p ⁇ type semiconductor layer 73 is made of Si. Therefore, the n + type semiconductor layer 72 and the p ⁇ type semiconductor layer 73 constitute a silicon substrate.
  • the p + type semiconductor region 74 is formed on the p ⁇ type semiconductor layer 73 corresponding to the multiplication region AM of each photodetecting channel CH. That is, the region in the vicinity of the interface with the substrate 62 of the p ⁇ type semiconductor layer 73 located below the p + type semiconductor region 74 in the semiconductor layer stacking direction (hereinafter simply referred to as the stacking direction) is the multiplication region AM.
  • the p + type semiconductor region 74 is made of Si.
  • the separation unit 80 is formed between the plurality of light detection channels CH, and separates the light detection channels CH. That is, the separation unit 80 is formed such that the multiplication region AM is formed in the p ⁇ type semiconductor layer 73 in one-to-one correspondence with each photodetection channel CH.
  • the separation unit 80 is formed in a two-dimensional lattice shape on the substrate 62 so as to completely surround each multiplication region AM. Separating portion 80 is formed so as to penetrate from the upper surface side to the lower surface side of p ⁇ type semiconductor layer 73 in the stacking direction.
  • the impurity of the isolation part 80 is made of, for example, P, and the n-type semiconductor layer having a high impurity concentration.
  • the isolation portion 80 may be formed by performing trench etching in the vicinity of the center of the region corresponding to the isolation portion 80 and then diffusing impurities.
  • a light shielding portion may be formed in the trench by filling it with a substance that absorbs or reflects light in the wavelength band that is absorbed by the light detection channel. In this case, it is possible to prevent crosstalk caused by light emission caused by avalanche multiplication affecting adjacent photodetection channels.
  • the p ⁇ type semiconductor layer 73, the p + type semiconductor region 74, and the isolation part 80 form a plane on the upper surface side of the photodiode array PDA 3, and a protective film 76 is formed thereon.
  • the protective film 76 is formed of an insulating layer made of, for example, SiO 2 .
  • a signal conductor 63 and a resistor 64 are formed on the protective film 76.
  • the readout part 63 a and the resistor 64 of the signal conducting wire 63 are formed above the separation part 80.
  • the signal conductor 63 functions as an anode, and as a cathode, although not shown, a transparent electrode layer (for example, an ITO (Indium Tin Oxide) layer) is formed on the entire lower surface side (the side not having the insulating film 61) of the substrate 62. ) May be provided.
  • the cathode may be formed such that the electrode portion is drawn to the surface side.
  • FIG. 32 is a diagram for schematically explaining the connection relationship between each photodetecting channel CH, the signal conducting wire 63 and the resistor 64.
  • the p + type semiconductor region 74 of each photodetecting channel CH and the signal conducting wire 63 are directly connected.
  • the signal conducting wire 63 (channel outer peripheral portion 63c) and the p ⁇ type semiconductor layer 73 are electrically connected.
  • the p ⁇ type semiconductor layer 73 and one end portion 64a of the resistor 64 are connected via a signal conducting wire 63 (channel outer peripheral portion 63c), and the other end portion 64b of the resistor 64 is connected to the readout portion 63a via the connection portion 63b. Connected to.
  • a region where the plurality of light detection channels CH are formed is thinned from the substrate member SM side, and a portion corresponding to the region where the plurality of light detection channels CH is formed in the substrate member SM is removed.
  • a substrate member SM exists as a frame portion around the thinned region. The frame portion is also removed, and the substrate 62 may have a configuration in which the entire region is thinned, that is, the entire substrate member SM is removed.
  • the substrate member SM can be removed by etching (for example, dry etching) or polishing. When the substrate member SM is removed by dry etching, the insulating film 61 also functions as an etching stop layer. The insulating film 61 exposed by removing the substrate member SM is removed as described later.
  • Irregular irregularities 10 are formed on the surface of the n + -type semiconductor layer 72 over the entire region where the plurality of light detection channels CH are formed.
  • the region where the irregular irregularities 10 are formed on the surface of the n + type semiconductor layer 72 is optically exposed.
  • n + -type and the surface of the semiconductor layer 72 is optically exposed, n + -type surface of the semiconductor layer 72 is not only in contact with ambient gas such as air, n + -type semiconductor layer 72 on the surface In some cases, an optically transparent film is formed.
  • the irregular irregularities 10 may be formed only in a region facing each light detection channel CH.
  • the irregular irregularities 10 are formed by irradiating the insulating film 61 exposed by removing the substrate member SM with pulsed laser light as in the above-described embodiment. That is, when the exposed insulating film 61 is irradiated with pulsed laser light, the insulating film 61 is removed and the surface of the n + -type semiconductor layer 72 is roughened by the pulsed laser light, resulting in irregular irregularities 10. It is formed.
  • the substrate 62 is heated in the range of about 800 to 1000 ° C. in an atmosphere of N 2 gas for about 0.5 to 1.0 hour.
  • the heat treatment recovery of crystal damage and recrystallization in the n + type semiconductor layer 72 can be achieved, and problems such as an increase in dark current can be prevented.
  • the photodiode array PDA3 When the photodiode array PDA3 thus configured is used for photon counting, it is operated under an operating condition called Geiger mode.
  • a reverse voltage for example, 50 V or more
  • the breakdown voltage is applied to each photodetecting channel CH.
  • the light to be detected When light to be detected enters each light detection channel CH from the upper surface side, the light to be detected is absorbed in each light detection channel CH to generate carriers.
  • the generated carriers move while accelerating according to the electric field in each light detection channel CH, and are multiplied in each multiplication area AM.
  • the multiplied carrier is taken out by the signal conductor 63 through the resistor 64 and detected based on the peak value of the output signal.
  • the number of photodetection channels CH in the photodiode array PDA3 is counted by detecting the total output from all channels. Accordingly, in the photodiode array PDA3, photon counting is performed by one irradiation of the detection target light.
  • the photodiode array PDA3 when used as a surface incident type photodiode array and light is incident on the photodiode array PDA3 from the protective film 76 side, irregular irregularities 10 formed on the surface of the n + type semiconductor layer 72 are formed.
  • the light component that reaches at an angle of 16.6 ° or more with respect to the emission direction from the unevenness 10 is totally reflected by the unevenness 10. Since the irregularities 10 are irregularly formed, they have various angles with respect to the emission direction, and the totally reflected light component diffuses in various directions. Therefore, the totally reflected light component includes a light component that is absorbed by each light detection channel CH and a light component that reaches the surface on the protective film 76 side and the side surface of the n + -type semiconductor layer 72.
  • the light component that reaches the surface on the protective film 76 side or the side surface of the n + -type semiconductor layer 72 travels in various directions due to diffusion at the unevenness 10. Therefore, the light components reaching the side surface of the protective film 76 side of the surface and n + -type semiconductor layer 72 is totally reflected by the surface and the n + type semiconductor layer 72 side surface of the protective film 76 side is very high. The light component totally reflected on the surface on the protective film 76 side and the side surface of the n + type semiconductor layer 72 repeats total reflection on different surfaces, and the travel distance is further increased.
  • the light incident on the photodiode array PDA3 is absorbed by each light detection channel CH and detected as a photocurrent as it travels a long distance inside the photodiode array PDA3.
  • the photodiode array PDA3 When the photodiode array PDA3 is used as a back-illuminated photodiode array and light is incident on the photodiode array PDA3 from the front surface side of the n + -type semiconductor layer 72, the incident light is scattered by the unevenness 10 and the photodiode array PDA3 Proceed in various directions.
  • the light component that reaches the surface on the protective film 76 side and the side surface of the n + -type semiconductor layer 72 travels in various directions due to diffusion in the unevenness 10, and thus the surface on the protective film 76 side and the side surface of the n + -type semiconductor layer 72. There is a very high possibility that the light components that have reached the total reflection on each surface.
  • the light component totally reflected on the surface on the protective film 76 side and the side surface of the n + type semiconductor layer 72 repeats total reflection on different surfaces and reflection, scattering, or diffusion on the unevenness 10, and the travel distance is further increased. Become.
  • the light that has entered the photodiode array PDA3 is reflected, scattered, or diffused by the projections and depressions 10, travels a long distance in the photodiode array PDA3, is absorbed by each light detection channel CH, and is detected as a photocurrent.
  • the photodiode array PDA3 Most of the light L incident on the photodiode array PDA3 is not transmitted through the photodiode array PDA3, but the travel distance is increased and absorbed by each light detection channel CH. Therefore, in the photodiode array PDA3, the spectral sensitivity characteristic in the near-infrared wavelength band is improved.
  • irregular irregularities 10 are formed on the surface of the n + type semiconductor layer 72. For this reason, unnecessary carriers generated regardless of light on the surface side where the irregular irregularities 10 are formed are recombined, and dark current can be reduced.
  • the n + type semiconductor layer 72 functions as an accumulation layer, and suppresses trapping of carriers generated by light near the surface of the n + type semiconductor layer 72 on the surface. For this reason, the carriers generated by light efficiently move to the multiplication region AM, and the photodetection sensitivity of the photodiode array PDA3 can be improved.
  • the irregular surface 10 is also formed on the surface corresponding to the space between the plurality of light detection channels CH in the n + type semiconductor layer 72 and is optically exposed. For this reason, the light incident between the plurality of light detection channels CH is also reflected, scattered, or diffused by the irregular irregularities 10 and absorbed by any one of the light detection channels CH. Therefore, the detection sensitivity does not decrease between the light detection channels CH, and the light detection sensitivity of the photodiode array PDA3 is further improved.
  • the thickness of the n + type semiconductor layer 72 is larger than the height difference of the irregular irregularities 10. For this reason, the function and effect of the n + -type semiconductor layer 72 as an accumulation layer can be reliably ensured.
  • the pn junction is configured by an n + type semiconductor layer 72 of the substrate 62 and a p ⁇ type semiconductor layer 73 that is an epitaxial semiconductor layer formed on the n + type semiconductor layer 72 of the substrate 62. ing.
  • the multiplication region AM is formed in the p ⁇ type semiconductor layer 73 in which a pn junction is realized, and the correspondence of each multiplication region AM to each photodetection channel CH is made by the separation unit 80 formed between the photodetection channels CH. It has been realized.
  • the pn junction surface is composed of an interface between the n + type semiconductor layer 72 and the p ⁇ type semiconductor layer 73 and an interface between the isolation portion 80 and the p ⁇ type semiconductor layer 73.
  • the photodiode array PDA3 does not have a pn junction end (edge) at which edge breakdown occurs when operated in the Geiger mode. Therefore, in the photodiode array PDA3, it is not necessary to provide a guard ring for the pn junction of each photodetecting channel CH. Thereby, the aperture ratio of the photodiode array PDA3 can be remarkably increased.
  • the detection efficiency can be increased in the photodiode array PDA3 by increasing the aperture ratio.
  • the separation unit 80 is formed between the photodetection channels CH, The channels can be separated from each other.
  • the signal conducting wire 63 is prevented from crossing over the multiplication region AM, that is, on the light detection surface. For this reason, the aperture ratio is further improved. Furthermore, it is considered effective for suppressing dark current. In the photodiode array PDA3, since the resistor 64 is also formed above the separation portion 80, the aperture ratio is further improved.
  • the number of light detection channels formed in the photodiode array is not limited to the number (4 ⁇ 4) in the above embodiment.
  • the number of separation units 80 formed between the light detection channels CH is not limited to the number shown in the above embodiment and the modification, and may be three or more, for example.
  • the signal conducting wire 63 may not be formed above the separating portion 40.
  • the resistor 64 may not be formed above the separation unit 80.
  • Each layer etc. is not restricted to what was illustrated by the said embodiment.
  • FIG. 33 is a plan view schematically showing a MOS image sensor according to the tenth embodiment.
  • FIG. 34 is a diagram showing a cross-sectional configuration along the line XXXIV-XXXIV of the MOS image sensor shown in FIG.
  • the MOS image sensor MI1 includes a first conductivity type semiconductor substrate 90 made of silicon.
  • a light receiving portion 91 In the semiconductor substrate 90, a light receiving portion 91, a vertical shift register 92 for selecting a row, and a horizontal shift register 93 for selecting a column are formed.
  • the light receiving portion 91 is disposed on the first main surface 90a side of the semiconductor substrate 90, as shown in FIG.
  • a plurality of pixels (not shown) are two-dimensionally arranged.
  • the vertical shift register 92 is disposed on the side of the light receiving unit 91 (on the left side in FIG. 33).
  • the horizontal shift register 93 is also disposed on the side of the light receiving unit 91 (on the lower side in FIG. 33).
  • irregular irregularities 10 are formed as shown in FIG.
  • the accumulation layer 11 is formed on the second main surface 90b side of the semiconductor substrate 90, and the second main surface 90b is optically exposed.
  • the irregular irregularities 10 may be formed over the entire second main surface 90b of the semiconductor substrate 90, as shown in FIG.
  • FIG. 35 is an enlarged plan view showing one pixel in the MOS image sensor according to the tenth embodiment.
  • FIG. 36 is a diagram showing a cross-sectional configuration along the line XXXVI-XXXVI in FIG.
  • Each pixel PX includes a light receiving region 101 and an accompanying circuit 102 as shown in FIG.
  • the MOS image sensor MI1 is a PPS (Passive Pixel Sensor)
  • the accompanying circuit 102 is configured by a read FET.
  • the MOS image sensor MI1 is an APS (Active Pixel) sensor
  • the accompanying circuit 102 is configured by an amplifier circuit including four transistors and the like.
  • the light receiving region 101 is a photodiode formed of a pn junction including a semiconductor substrate 90 and a second conductivity type semiconductor region 111.
  • the associated circuit 102 is disposed on the side of the second conductivity type semiconductor region 111 (on the left side in FIG. 36A).
  • Irregular irregularities 10 are formed on the second main surface 90b of the semiconductor substrate 90 over the entire pixel PX. The irregular irregularities 10 are formed only in the region corresponding to the light receiving region 101 (second conductivity type semiconductor region 111) in the second main surface 90b of the semiconductor substrate 90, as shown in FIG. May be.
  • the traveling distance of the light incident on the MOS image sensor MI1 is increased and the distance in which the light is absorbed is also increased as in the other embodiments. Thereby, even in the MOS image sensor MI1, the spectral sensitivity characteristic in the near-infrared wavelength band can be improved.
  • the semiconductor substrate 90 may be thinned after the processing process on the first main surface 90a side of the semiconductor substrate 90 is completed.
  • a MOS image sensor in which the first main surface 90a and the second main surface 90b side of the semiconductor substrate 90 are respectively light incident surfaces can be obtained.
  • the aspect shown in the tenth embodiment is not applied only to the MOS image sensor.
  • the mode shown in the tenth embodiment can be applied to a CMOS image sensor, a photo IC, a CMOS photo IC, or the like that detects light in the near-infrared wavelength band.
  • the irregular irregularities 10 are formed by irradiating the entire surface of the second main surface 1b with pulsed laser light.
  • the present invention is not limited to this.
  • the irregular irregularities 10 may be formed by irradiating only the region facing the p + type semiconductor region 3 on the second main surface 1b of the n ⁇ type semiconductor substrate 1 with the pulse laser beam.
  • the electrode 15 is electrically in contact with and connected to the n + type semiconductor region 5 formed on the first main surface 1a side of the n ⁇ type semiconductor substrate 1.
  • the electrode 15 may be electrically contacted and connected to the accumulation layer 11 formed on the second main surface 1b side of the n ⁇ type semiconductor substrate 1.
  • the electrode 15 is preferably formed outside the region facing the p + type semiconductor region 3 on the second main surface 1 b of the n ⁇ type semiconductor substrate 1.
  • irregular irregularities 10 formed in the second main surface 1 b are blocked by the electrode 15. This is because an event occurs in which the spectral sensitivity in the near-infrared wavelength band decreases.
  • the p-type and n-type conductivity types in the photodiodes PD1 to PD5, photodiode arrays PDA1 to PD3, solid-state imaging device SI1, and MOS image sensor MI1 according to this embodiment are switched so as to be opposite to those described above. Also good.
  • JP-T-2008-515196 there is “a method for producing a silicon-based detector having a surface layer microstructured by a sulfur-doped laser” disclosed in JP-T-2008-515196.
  • JP-T-2008-515196 each of a plurality of positions on the surface of a silicon substrate is irradiated with one or more femtosecond laser pulses, and at the same time, the surface is exposed to a substance containing sulfur, thereby A plurality of sulfur-containing materials are formed in the layer.
  • JP-A-2008-515196 improves the infrared sensitivity by forming an impurity order in the band gap of silicon.
  • each semiconductor light according to the present embodiment has improved spectral sensitivity characteristics in the near-infrared wavelength band.
  • the detection element is different from the photodetector disclosed in JP-T-2008-515196.
  • the photodetector disclosed in JP-T-2008-515196 detects light by a photoelectric effect, and is different from each semiconductor photodetector according to the present embodiment.
  • the present invention can be used for a semiconductor photodetector element and a photodetector.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　互いに対向する第１主面１ａ及び第２主面１ｂを有すると共に第１主面１ａ側にｐ+型半導体領域３が形成されたｎ-型半導体基板１を準備する。ｎ-型半導体基板１の第２主面１ａにおける少なくともｐ+型半導体領域３に対向する領域に、パルスレーザ光を照射して、不規則な凹凸１０を形成する。不規則な凹凸１０を形成した後に、ｎ-型半導体基板１の第２主面１ａ側に、ｎ-型半導体基板１よりも高い不純物濃度を有するアキュムレーション層１１を形成する。アキュムレーション層１１を形成した後に、ｎ-型半導体基板１を熱処理する。

Description

半導体光検出素子
　本発明は、半導体光検出素子に関する。
　近赤外の波長帯域に高い分光感度特性を有するフォトダイオードとして、化合物半導体を用いたフォトダイオードが知られている（例えば、特許文献１参照）。特許文献１に記載されたフォトダイオードでは、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＳｂ、及びＩｎＧａＡｓＮＰのいずれかからなる第１受光層と、第１受光層の吸収端より長波長の吸収端を有し、量子井戸構造からなる第２受光層と、を備えている。
特開２００８－１５３３１１号公報
　しかしながら、このような化合物半導体を用いたフォトダイオードは、未だ高価であり、製造工程も複雑なものとなってしまう。このため、安価で且つ製造が容易なシリコンフォトダイオードであって、近赤外の波長帯域に十分な分光感度を有しているものの実用化が求められている。シリコンフォトダイオードは、一般に、分光感度特性の長波長側での限界は１１００ｎｍ程度ではあるものの、１０００ｎｍ以上の波長帯域における分光感度特性は十分なものではなかった。
　本発明は、シリコンを用いた半導体光検出素子であって、近赤外の波長帯域に十分な分光感度特性を有している半導体光検出素子を提供することを目的とする。
　本発明に係る半導体光検出素子は、第１導電型の半導体領域と第２導電型の半導体領域とで形成されたｐｎ接合を有するシリコン基板を備え、シリコン基板には、該シリコン基板の一の主面側に第１導電型のアキュムレーション層が形成されていると共に、一の主面における少なくともｐｎ接合に対向する領域に不規則な凹凸が形成されており、シリコン基板の一の主面におけるｐｎ接合に対向する領域は、光学的に露出している。
　本発明に係る半導体光検出素子では、シリコン基板の一の主面における少なくともｐｎ接合に対向する領域に不規則な凹凸が形成されている。このため、半導体光検出素子に入射した光は当該領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。これにより、半導体光検出素子に入射した光は、その大部分が半導体光検出素子（シリコン基板）を透過することなく、シリコン基板で吸収される。したがって、上記半導体光検出素子では、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。
　本発明に係る半導体光検出素子では、シリコン基板の一の主面側に第１導電型のアキュムレーション層が形成されている。このため、一の主面側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。第１導電型の上記アキュムレーション層は、シリコン基板の一の主面付近で光により発生したキャリアが該一の主面でトラップされるのを抑制する。このため、光により発生したキャリアは、ｐｎ接合へ効率的に移動し、半導体光検出素子の光検出感度を向上することができる。
　本発明に係るフォトダイオードは、第１導電型の半導体からなり、互いに対向する第１主面及び第２主面を有すると共に第１主面側に第２導電型の半導体領域が形成されたシリコン基板を備え、シリコン基板には、第２主面側にシリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層が形成されていると共に、第２主面における少なくとも第２導電型の半導体領域に対向する領域に不規則な凹凸が形成されており、シリコン基板の第２主面における第２導電型の半導体領域に対向する領域は、光学的に露出している。
　本発明に係るフォトダイオードでは、上述したように、フォトダイオードに入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。シリコン基板の第２主面側に形成される第１導電型のアキュムレーション層により、暗電流を低減できると共に、フォトダイオードの光検出感度を向上することができる。
　好ましくは、シリコン基板は、第２導電型の半導体領域に対応する部分が該部分の周辺部分を残して第２主面側より薄化されている。この場合、シリコン基板の第１主面及び第２主面側をそれぞれ光入射面としたフォトダイオードを得ることができる。
　好ましくは、第１導電型のアキュムレーション層の厚みが、不規則な上記凹凸の高低差よりも大きい。この場合、上述したように、アキュムレーション層による作用効果を確保することができる。
　本発明によれば、シリコンを用いた半導体光検出素子であって、近赤外の波長帯域に十分な分光感度特性を有している半導体光検出素子を提供することができる。
第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードの構成を示す図である。 実施例１及び比較例１における、波長に対する分光感度の変化を示す線図である。 実施例１及び比較例１における、波長に対する温度係数の変化を示す線図である。 第２実施形態に係るフォトダイオードの製造方法を説明するための図である。 第２実施形態に係るフォトダイオードの製造方法を説明するための図である。 第２実施形態に係るフォトダイオードの製造方法を説明するための図である。 第３実施形態に係るフォトダイオードの製造方法を説明するための図である。 第３実施形態に係るフォトダイオードの製造方法を説明するための図である。 第３実施形態に係るフォトダイオードの製造方法を説明するための図である。 第３実施形態に係るフォトダイオードの製造方法を説明するための図である。 第３実施形態に係るフォトダイオードの製造方法を説明するための図である。 第４実施形態に係るフォトダイオードの製造方法を説明するための図である。 第４実施形態に係るフォトダイオードの製造方法を説明するための図である。 第４実施形態に係るフォトダイオードの製造方法を説明するための図である。 第５実施形態に係るフォトダイオードアレイの構成を説明するための図である。 第６実施形態に係る半導体光検出素子を示す斜視図である。 第６実施形態に係る半導体光検出素子の断面構成を説明するための図である。 第７実施形態に係るフォトダイオードの構成を説明するための図である。 第８実施形態に係るフォトダイオードアレイの構成を説明するための図である。 第９実施形態に係るフォトダイオードアレイを概略的に示す平面図である。 図３０におけるXXXI－XXXI線に沿った断面構成を示す図である。 各光検出チャンネルと信号導線及び抵抗との接続関係を概略的に説明するための図である。 第１０実施形態に係るＭＯＳイメージセンサを概略的に示す平面図である。 図３３におけるXXXIV－XXXIV線に沿った断面構成を示す図である。 第１０実施形態に係るＭＯＳイメージセンサにおける一つの画素を拡大して示す平面図である。 図３５におけるXXXVI－XXXVI線に沿った断面構成を示す図である。
　以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
　（第１実施形態）
　図１～図１０を参照して、第１実施形態に係るフォトダイオードの製造方法について説明する。図１～図１０は、第１実施形態に係るフォトダイオードの製造方法を説明するための図である。
　まず、シリコン（Ｓｉ）結晶からなり、互いに対向する第１主面１ａ及び第２主面１ｂを有するｎ-型半導体基板１を準備する（図１参照）。ｎ-型半導体基板１の厚みは３００μｍ程度であり、比抵抗は１ｋΩ・ｃｍ程度である。本実施形態では、「高不純物濃度」とは、例えば不純物濃度が１×１０17ｃｍ-3程度以上のことであって、「＋」を導電型に付けて示す。「低不純物濃度」とは、例えば不純物濃度が１×１０15ｃｍ-3程度以下であって、「－」を導電型に付けて示す。ｎ型不純物としてはアンチモン（Ｓｂ）や砒素（Ａｓ）などがあり、ｐ型不純物としては硼素（Ｂ）などがある。
　次に、ｎ-型半導体基板１の第１主面１ａ側に、ｐ+型半導体領域３及びｎ+型半導体領域５を形成する（図２参照）。ｐ+型半導体領域３は、中央部が開口したマスクなどを用い、ｎ-型半導体基板１内において第１主面１ａ側からｐ型不純物を高濃度に拡散させることにより形成する。ｎ+型半導体領域５は、周辺部領域が開口した別のマスクなどを用い、ｐ+型半導体領域３を囲むように、ｎ-型半導体基板１内において第１主面１ａ側からｎ型不純物をｎ-型半導体基板１よりも高濃度に拡散させることにより形成する。ｐ+型半導体領域３の厚みは、例えば０．５５μｍ程度であり、シート抵抗は、例えば４４Ω／ｓｑ．である。ｎ+型半導体領域５の厚みは、例えば１．５μｍ程度であり、シート抵抗は、例えば１２Ω／ｓｑ．である。
　次に、ｎ-型半導体基板１の第１主面１ａ側に絶縁層７を形成する（図３参照）。絶縁層７は、ＳｉＯ2からなり、ｎ-型半導体基板１を熱酸化することによって形成される。絶縁層７の厚みは、例えば０．１μｍ程度である。そして、ｐ+型半導体領域３上の絶縁層７にコンタクトホールＨ１を形成し、ｎ+型半導体領域５上の絶縁層７にコンタクトホールＨ２を形成する。絶縁層７の代わりに、ＳｉＮからなるアンチリフレクティブ（ＡＲ）層を形成してもよい。
　次に、ｎ-型半導体基板１の第２主面１ｂ上及び絶縁層７上に、パッシベーション層９を形成する（図４参照）。パッシベーション層９は、ＳｉＮからなり、例えばプラズマＣＶＤ法により形成される。パッシベーション層９の厚みは、例えば０．１μｍである。そして、ｎ-型半導体基板１の厚みが所望の厚みとなるように、ｎ-型半導体基板１を第２主面１ｂ側から研摩する（図５参照）。これにより、ｎ-型半導体基板１の第２主面１ｂ上に形成されたパッシベーション層９は除去され、ｎ-型半導体基板１が露出する。ここでは、研摩により露出した面も、第２主面１ｂとする。所望の厚みは、例えば２７０μｍである。
　次に、ｎ-型半導体基板１の第２主面１ｂにパルスレーザ光ＰＬを照射して、不規則な凹凸１０を形成する（図６参照）。ここでは、図７に示されるように、ｎ-型半導体基板１をチャンバＣ内に配置し、チャンバＣの外側に配置されたパルスレーザ発生装置ＰＬＤからパルスレーザ光ＰＬをｎ-型半導体基板１に照射する。チャンバＣはガス導入部ＧIN及びガス排出部ＧOUTを有しており、不活性ガス（例えば、窒素ガスやアルゴンガスなど）をガス導入部ＧINから導入してガス排出部ＧOUTから排出することにより、チャンバＣ内に不活性ガス流Ｇfが形成されている。パルスレーザ光ＰＬを照射した際に生じる塵などが不活性ガス流ＧfによりチャンバＣ外に排出され、ｎ-型半導体基板１への加工屑や塵などの付着を防いでいる。
　本実施形態では、パルスレーザ発生装置ＰＬＤとしてピコ秒～フェムト秒パルスレーザ発生装置を用い、第２主面１ｂの全面にわたってピコ秒～フェムト秒パルスレーザ光を照射している。第２主面１ｂはピコ秒～フェムト秒パルスレーザ光に荒らされ、図８に示されるように、不規則な凹凸１０が第２主面１ｂの全面に形成される。不規則な凹凸１０は、第１主面１ａに直交する方向に対して交差する面を有している。凹凸１０の高低差は、例えば０．５～１０μｍ程度であり、凹凸１０における凸部の間隔は０．５～１０μｍ程度である。ピコ秒～フェムト秒パルスレーザ光のパルス時間幅は例えば５０ｆｓ～２ｐｓ程度であり、強度は例えば４～１６ＧＷ程度であり、パルスエネルギーは例えば２００～８００μＪ／ｐｕｌｓｅ程度である。より一般的には、ピーク強度は、３×１０11～２．５×１０13（Ｗ／ｃｍ2）、フルエンスは、０．１～１．３（Ｊ／ｃｍ2）程度である。図８は、第２主面１ｂに形成された不規則な凹凸１０を観察したＳＥＭ画像である。
　次に、ｎ-型半導体基板１の第２主面１ｂ側に、アキュムレーション層１１を形成する（図９参照）。ここでは、ｎ-型半導体基板１内において第２主面１ｂ側からｎ型不純物をｎ-型半導体基板１よりも高い不純物濃度となるようにイオン注入又は拡散させることにより、アキュムレーション層１１を形成する。アキュムレーション層１１の厚みは、例えば１μｍ程度である。
　次に、ｎ-型半導体基板１を熱処理（アニール）する。ここでは、ｎ-型半導体基板１を、Ｎ2ガスといった雰囲気下で、８００～１０００℃程度の範囲で、０．５～１時間程度にわたって加熱する。
　次に、絶縁層７上に形成されたパッシベーション層９を除去した後、電極１３，１５を形成する（図１０参照）。電極１３は、コンタクトホールＨ１内に形成され、電極１５は、コンタクトホールＨ２内に形成される。電極１３，１５は、それぞれアルミニウム（Ａｌ）などからなり、厚みは例えば１μｍ程度である。これにより、フォトダイオードＰＤ１が完成する。
　フォトダイオードＰＤ１は、図１０に示されるように、ｎ-型半導体基板１を備えている。ｎ-型半導体基板１の第１主面１ａ側には、ｐ+型半導体領域３及びｎ+型半導体領域５が形成されており、ｎ-型半導体基板１とｐ+型半導体領域３との間にはｐｎ接合が形成されている。電極１３は、コンタクトホールＨ１を通して、ｐ+型半導体領域３に電気的に接触且つ接続されている。電極１５は、コンタクトホールＨ２を通して、ｎ+型半導体領域５に電気的に接触且つ接続されている。
　ｎ-型半導体基板１の第２主面１ｂには、不規則な凹凸１０が形成されている。ｎ-型半導体基板１の第２主面１ｂ側には、アキュムレーション層１１が形成されており、第２主面１ｂは光学的に露出している。第２主面１ｂが光学的に露出しているとは、第２主面１ｂが空気などの雰囲気ガスと接しているのみならず、第２主面１ｂ上に光学的に透明な膜が形成されている場合も含む。
　フォトダイオードＰＤ１では、第２主面１ｂに不規則な凹凸１０が形成されている。このため、フォトダイオードＰＤ１に入射した光Ｌは、図１１に示されるように、凹凸１０にて反射、散乱、又は拡散されて、ｎ-型半導体基板１内を長い距離進む。
　通常、Ｓｉの屈折率ｎ＝３．５に対して、空気の屈折率ｎ＝１．０である。フォトダイオードでは、光入射面に垂直な方向から光が入射した場合、フォトダイオード（シリコン基板）内で吸収されなかった光は、光入射面の裏面にて反射する光成分とフォトダイオードを透過する光成分に分かれる。フォトダイオードを透過した光は、フォトダイオードの感度には寄与しない。光入射面の裏面にて反射した光成分は、フォトダイオード内で吸収されれば、光電流となる。吸収されなかった光成分は、光入射面において、光入射面の裏面に到達した光成分と同様に、反射又は透過する。
　フォトダイオードＰＤ１では、光入射面（第１主面１ａ）に垂直な方向から光Ｌが入射した場合、第２主面１ｂに形成された不規則な凹凸１０に到達すると、凹凸１０からの出射方向に対して１６．６°以上の角度にて到達した光成分は、凹凸１０にて全反射される。凹凸１０は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、ｎ-型半導体基板１内部で吸収される光成分もあれば、第１主面１ａや側面に到達する光成分もある。
　第１主面１ａや側面に到達する光成分は、凹凸１０での拡散により様々な方向に進むため、第１主面１ａや側面に到達した光成分が第１主面１ａや側面にて全反射する可能性は極めて高い。第１主面１ａや側面にて全反射した光成分は、異なる面での全反射を繰り返し、その走行距離が更に長くなる。フォトダイオードＰＤ１に入射した光Ｌは、ｎ-型半導体基板１の内部を長い距離進むうちに、ｎ-型半導体基板１で吸収され、光電流として検出される。
　フォトダイオードＰＤ１に入射した光Ｌは、その大部分がフォトダイオードＰＤ１を透過することなく、走行距離が長くされて、ｎ-型半導体基板１で吸収される。したがって、フォトダイオードＰＤ１では、近赤外の波長帯域での分光感度特性が向上する。
　第２主面１ｂに規則的な凹凸を形成した場合、第１主面１ａや側面に到達する光成分は、凹凸にて拡散されているものの、一様な方向に進むため、第１主面１ａや側面に到達した光成分が第１主面１ａや側面にて全反射する可能性は低い。このため、第１主面１ａや側面、更には第２主面１ｂにて透過する光成分が増加し、フォトダイオードに入射した光の走行距離は短い。したがって、近赤外の波長帯域での分光感度特性を向上することは困難となる。
　ここで、第１実施形態による近赤外の波長帯域での分光感度特性の向上効果を確認するための実験を行なった。
　上述した構成を備えたフォトダイオード（実施例１と称する）と、ｎ-型半導体基板の第２主面に不規則な凹凸を形成していないフォトダイオード（比較例１と称する）と、を作製し、それぞれの分光感度特性を調べた。実施例１と比較例１とは、パルスレーザ光の照射による不規則な凹凸の形成の点を除いて、同じ構成とされている。ｎ-型半導体基板１のサイズは、６．５ｍｍ×６．５ｍｍに設定した。ｐ+型半導体領域３、すなわち光感応領域のサイズは、５．８ｍｍ×５．８ｍｍに設定した。フォトダイオードに印加するバイアス電圧ＶＲは、０Ｖに設定した。
　結果を図１２に示す。図１２において、実施例１の分光感度特性はＴ１で示され、比較例１の分光感度特性は特性Ｔ２で示されている。図１２において、縦軸は分光感度（ｍＡ／Ｗ）を示し、横軸は光の波長（ｎｍ）を示している。一点鎖線にて示されている特性は、量子効率（ＱＥ）が１００％となる分光感度特性を示し、破線にて示されている特性は、量子効率が５０％となる分光感度特性を示している。
　図１２から分かるように、例えば１０６４ｎｍにおいて、比較例１では分光感度が０．２Ａ／Ｗ（ＱＥ＝２５％）であるのに対して、実施例１では分光感度が０．６Ａ／Ｗ（ＱＥ＝７２％）となっており、近赤外の波長帯域での分光感度が大幅に向上している。
　実施例１及び比較例１における、分光感度の温度特性についても確認した。ここでは、雰囲気温度を２５℃から６０℃に上昇させて分光感度特性を調べ、２５℃での分光感度に対する６０℃での分光感度の割合（温度係数）を求めた。結果を図１３に示す。図１３において、実施例１の温度係数の特性はＴ３で示され、比較例１の温度係数の特性は特性Ｔ４で示されている。図１３において、縦軸は温度係数（％／℃）を示し、横軸は光の波長（ｎｍ）を示している。
　図１３から分かるように、例えば１０６４ｎｍにおいて、比較例１では温度係数が０．７％／℃であるのに対して、実施例１では温度係数が０．２％／℃となっており、温度依存性が低い。一般に、温度が上昇すると吸収係数の増大とバンドギャップエネルギーの減少により、分光感度が高くなる。実施例１では、室温の状態でも分光感度が十分に高いことから、温度上昇による分光感度の変化が比較例１に比して小さくなっている。
　フォトダイオードＰＤ１では、ｎ-型半導体基板１の第２主面１ｂ側にアキュムレーション層１１が形成されている。これにより、第２主面１ｂ側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。アキュムレーション層１１は、第２主面１ｂ付近で光により発生したキャリアが当該第２主面１ｂでトラップされるのを抑制する。このため、光により発生したキャリアは、ｐｎ接合へ効率的に移動し、フォトダイオードＰＤ１の光検出感度を更に向上することができる。
　第１実施形態では、アキュムレーション層１１を形成した後に、ｎ-型半導体基板１を熱処理している。これにより、ｎ-型半導体基板１の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。
　第１実施形態では、ｎ-型半導体基板１を熱処理した後に、電極１３，１５を形成している。これにより、電極１３，１５に比較的融点の低い金属を用いる場合でも、熱処理により電極１３，１５が溶融することはない。したがって、熱処理の影響を受けることなく電極１３，１５を適切に形成することができる。
　第１実施形態では、ピコ秒～フェムト秒パルスレーザ光を照射して、不規則な凹凸１０を形成している。これにより、不規則な凹凸１０を適切で且つ容易に形成することができる。
　（第２実施形態）
　図１４～図１６を参照して、第２実施形態に係るフォトダイオードの製造方法について説明する。図１４～図１６は、第２実施形態に係るフォトダイオードの製造方法を説明するための図である。
　第２実施形態の製造方法は、ｎ-型半導体基板１を第２主面１ｂ側から研摩するまでは、第１実施形態の製造方法と同じであり、それまでの工程の説明を省略する。ｎ-型半導体基板１を第２主面１ｂ側から研摩して、ｎ-型半導体基板１を所望の厚みにした後、ｎ-型半導体基板１の第２主面１ｂ側に、アキュムレーション層１１を形成する（図１４参照）。アキュムレーション層１１の形成は、第１実施形態と同様にして行なう。アキュムレーション層１１の厚みは、例えば１μｍ程度である。
　次に、ｎ-型半導体基板１の第２主面１ｂにパルスレーザ光ＰＬを照射して、不規則な凹凸１０を形成する（図１５参照）。不規則な凹凸１０の形成は、第１実施形態と同様にして行なう。
　次に、第１実施形態と同様に、ｎ-型半導体基板１を熱処理する。そして、絶縁層７上に形成されたパッシベーション層９を除去した後、電極１３，１５を形成する（図１６参照）。これにより、フォトダイオードＰＤ２が完成する。
　第２実施形態においても、第１実施形態と同様に、フォトダイオードＰＤ２に入射した光の走行距離が長くなり、光が吸収される距離も長くなる。このため、フォトダイオードＰＤ２でも、近赤外の波長帯域での分光感度特性を向上することができる。
　第２実施形態では、アキュムレーション層１１の厚みが、不規則な凹凸１０の高低差よりも大きい。このため、アキュムレーション層１１を形成した後に、パルスレーザ光を照射して、不規則な凹凸１０を形成しても、アキュムレーション層１１が確実に残る。したがって、アキュムレーション層１１による作用効果を確保することができる。
　（第３実施形態）
　図１７～図２１を参照して、第３実施形態に係るフォトダイオードの製造方法について説明する。図１７～図２１は、第３実施形態に係るフォトダイオードの製造方法を説明するための図である。
　第３実施形態の製造方法は、パッシベーション層９を形成するまでは、第１実施形態の製造方法と同じであり、それまでの工程の説明を省略する。パッシベーション層９を形成した後、ｎ-型半導体基板１におけるｐ+型半導体領域３に対応する部分を当該部分の周辺部分を残して第２主面１ｂ側より薄化する（図１７参照）。ｎ-型半導体基板１の薄化は、例えば水酸化カリウム溶液やＴＭＡＨ（水酸化テトラメチルアンモニウム溶液）などを用いたアルカリエッチングによる異方性エッチングにより行なわれる。ｎ-型半導体基板１の薄化された部分の厚みは、例えば１００μｍ程度であり、周辺部分の厚みは、例えば３００μｍ程度である。
　次に、ｎ-型半導体基板１の周辺部分の厚みが所望の厚みとなるように、ｎ-型半導体基板１を第２主面１ｂ側から研摩する（図１８参照）。所望の厚みは、例えば２７０μｍである。
　次に、ｎ-型半導体基板１の第２主面１ｂにパルスレーザ光ＰＬを照射して、不規則な凹凸１０を形成する（図１９参照）。不規則な凹凸１０の形成は、第１実施形態と同様にして行なう。
　次に、ｎ-型半導体基板１の薄化されている部分の第２主面１ｂ側に、アキュムレーション層１１を形成する（図２０参照）。アキュムレーション層１１の形成は、第１実施形態と同様にして行なう。アキュムレーション層１１の厚みは、例えば３μｍ程度である。
　次に、第１実施形態と同様に、ｎ-型半導体基板１を熱処理した後、絶縁層７上に形成されたパッシベーション層９を除去して、電極１３，１５を形成する（図２１参照）。これにより、フォトダイオードＰＤ３が完成する。
　第３実施形態においても、第１及び第２実施形態と同様に、フォトダイオードＰＤ３に入射した光の走行距離が長くなり、光が吸収される距離も長くなる。これにより、フォトダイオードＰＤ３でも、近赤外の波長帯域での分光感度特性を向上することができる。
　第３実施形態では、不規則な凹凸１０を形成する前に、ｎ-型半導体基板１におけるｐ+型半導体領域３に対応する部分を当該部分の周辺部分を残して第２主面１ｂ側より薄化している。これにより、ｎ-型半導体基板１の第１主面１ａ及び第２主面１ｂ側をそれぞれ光入射面としたフォトダイオードＰＤ３を得ることができる。
　（第４実施形態）
　図２２～図２４を参照して、第４実施形態に係るフォトダイオードの製造方法について説明する。図２２～図２４は、第４実施形態に係るフォトダイオードの製造方法を説明するための図である。
　第４実施形態の製造方法は、ｎ-型半導体基板１を薄化するまでは、第３実施形態の製造方法と同じであり、それまでの工程の説明を省略する。ｎ-型半導体基板１を第２主面１ｂ側から研摩して、ｎ-型半導体基板１を所望の厚みにした後、ｎ-型半導体基板１の薄化されている部分の第２主面１ｂ側に、アキュムレーション層１１を形成する（図２２参照）。アキュムレーション層１１の形成は、第１実施形態と同様にして行なう。アキュムレーション層１１の厚みは、例えば３μｍ程度である。
　次に、ｎ-型半導体基板１の第２主面１ｂにパルスレーザ光ＰＬを照射して、不規則な凹凸１０を形成する（図２３参照）。不規則な凹凸１０の形成は、第１実施形態と同様にして行なう。
　次に、第１実施形態と同様に、ｎ-型半導体基板１を熱処理する。そして、絶縁層７上に形成されたパッシベーション層９を除去した後、電極１３，１５を形成する（図２４参照）。これにより、フォトダイオードＰＤ４が完成する。
　第４実施形態においても、第１～第３実施形態と同様に、フォトダイオードＰＤ４に入射した光の走行距離が長くなり、光が吸収される距離も長くなる。これにより、フォトダイオードＰＤ４でも、近赤外の波長帯域での分光感度特性を向上することができる。
　第４実施形態では、アキュムレーション層１１を形成する前に、ｎ-型半導体基板１におけるｐ+型半導体領域３に対応する部分を当該部分の周辺部分を残して第２主面１ｂ側より薄化している。これにより、ｎ-型半導体基板１の第１主面１ａ及び第２主面１ｂ側をそれぞれ光入射面としたフォトダイオードＰＤ４を得ることができる。
　（第５実施形態）
　図２５を参照して、第５実施形態に係るフォトダイオードアレイＰＤＡ１について説明する。図２５は、第５実施形態に係るフォトダイオードアレイの構成を説明するための図である。
　フォトダイオードアレイＰＤＡ１は、ｎ-型半導体基板１を備えている。ｎ-型半導体基板１の第１主面１ａ側には、複数のｐ+型半導体領域３が形成されており、ｎ-型半導体基板１と各ｐ+型半導体領域３との間にはｐｎ接合が形成されている。ｎ-型半導体基板１の第２主面１ｂには、不規則な凹凸１０が形成されている。ｎ-型半導体基板１の第２主面１ｂ側には、アキュムレーション層１１が形成されており、第２主面１ｂは光学的に露出している。フォトダイオードアレイＰＤＡ１では、第２主面１ｂに不規則な凹凸１０が形成されているために、フォトダイオードアレイＰＤＡ１に入射した光は凹凸１０にて反射、散乱、又は拡散されて、ｎ-型半導体基板１内を長い距離進む。
　第５実施形態においても、第１～第４実施形態と同様に、フォトダイオードアレイＰＤＡ１に入射した光の走行距離が長くなり、光が吸収される距離も長くなる。これにより、フォトダイオードアレイＰＤＡ１でも、近赤外の波長帯域での分光感度特性を向上することができる。
　フォトダイオードアレイＰＤＡ１では、ｎ-型半導体基板１の第２主面１ｂ側にアキュムレーション層１１が形成されている。これにより、第２主面１ｂ側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。アキュムレーション層１１は、第２主面１ｂ付近で光により発生したキャリアが当該第２主面１ｂでトラップされるのを抑制する。このため、光により発生したキャリアは、ｐｎ接合へ効率的に移動し、フォトダイオードアレイＰＤＡ１の光検出感度を更に向上することができる。
　フォトダイオードアレイＰＤＡ１では、第２主面１ｂにおけるｐ+型半導体領域３（ｐｎ接合）の間の領域に対向している領域にも、不規則な凹凸１０が形成されている。このため、ｐ+型半導体領域３の間の領域に入射した光は、第２主面１ｂにおけるｐ+型半導体領域３の間の領域に対向している領域に形成されている不規則な凹凸１０にて、反射、散乱、又は拡散されて、ｎ-型半導体基板１で確実に吸収される。したがって、フォトダイオードアレイＰＤＡ１では、ｐ+型半導体領域３の間の領域において検出感度が低下することはなく、光検出感度が向上する。
　（第６実施形態）
　図２６～図２７を参照して、第６実施形態に係る固体撮像素子ＳＩ１について説明する。図２６は、第６実施形態に係る固体撮像素子を示す斜視図である。図２７は、第６実施形態に係る固体撮像素子の断面構成を説明するための図である。
　固体撮像素子ＳＩ１は、図２６に示されるように、裏面入射型固体撮像素子であって、半導体基板ＳＳの裏面側をＫＯＨ水溶液などでエッチングして薄化したＢＴ－ＣＣＤ（電荷結合素子）である。エッチングされた半導体基板ＳＳの中央領域には凹部ＴＤが形成され、凹部ＴＤの周囲には厚い枠部が存在している。凹部ＴＤの側面は、底面ＢＦに対して鈍角を成して傾斜している。半導体基板ＳＳの薄化された中央領域は光感応領域（撮像領域）であり、この光感応領域に光Ｌが、Ｚ軸の負方向に沿って入射する。半導体基板ＳＳの凹部ＴＤの底面ＢＦは、光入射面を構成している。この枠部は、エッチングによって除去し、固体撮像素子ＳＩ１を全領域が薄化された裏面入射型固体撮像素子とすることも可能である。
　固体撮像素子ＳＩ１は、上記半導体基板ＳＳとしてのｐ型半導体基板２１を備えている。ｐ型半導体基板２１は、シリコン（Ｓｉ）結晶からなり、互いに対向する第１主面２１ａ及び第２主面２１ｂを有している。ｐ型半導体基板２１は、その厚みが画素ピッチＰ以下に設定されている。本実施形態では、画素ピッチＰは１０～４８μｍ程度であり、ｐ型半導体基板２１の厚みは１０～３０μｍ程度である。本実施形態では、２相クロック駆動の例を示しており、各転送電極の下には、電荷の一方向転送を確実にするために不純物濃度を異ならせた領域（不図示）が存在している。
　ｐ型半導体基板２１の第１主面２１ａ側には、電荷転送部としてのｎ型半導体層２３が形成されており、ｐ型半導体基板２１とｎ型半導体層２３との間にはｐｎ接合が形成されている。ｐ型半導体基板２１の第１主面２１ａ上には、絶縁層２７を介して、転送電極部としての複数の電荷転送電極２５が設けられている。ｐ型半導体基板２１の第１主面２１ａ側には、図示は省略するが、ｎ型半導体層２３を垂直ＣＣＤ毎に電気的に分離するアイソレーション領域も形成されている。ｎ型半導体層２３の厚みは、０．５μｍ程度である。
　ｐ型半導体基板２１の第２主面２１ｂにおける光感応領域２９全体には、不規則な凹凸１０が形成されている。ｐ型半導体基板２１の第２主面２１ｂ側には、アキュムレーション層３１が形成されており、第２主面２１ｂは光学的に露出している。第２主面２１ｂが光学的に露出しているとは、第２主面２１ｂが空気などの雰囲気ガスと接しているのみならず、第２主面２１ｂ上に光学的に透明な膜が形成されている場合も含む。固体撮像素子ＳＩ１が、全領域が薄化された裏面入射型固体撮像素子である場合には、ｐ型半導体基板２１の第２主面２１ｂ全体にわたって、不規則な凹凸１０が形成されていてもよい。固体撮像素子ＳＩ１が、光感応領域２９付近だけ薄化された裏面入射型固体撮像素子である場合には、ｐ型半導体基板２１の薄化されていない周辺の枠部や、枠部にいたる傾斜面も含んだ第２主面２１ｂ全体にわたって、不規則な凹凸１０が形成されていてもよい。
　続いて、本実施形態の固体撮像素子ＳＩ１の製造方法について説明する。
　まず、ｐ型半導体基板２１を用意し、ｐ型半導体基板２１の第１主面２１ａ側に、ｎ型半導体層２３を形成する。ｎ型半導体層２３は、ｐ型半導体基板２１内において第１主面２１ａ側からｎ型不純物を拡散させることにより形成する。
　次に、ｐ型半導体基板２１の第２主面２１ｂ側に、アキュムレーション層３１を形成する。アキュムレーション層３１は、上述した実施形態と同様に、ｐ型半導体基板２１内において第２主面２１ｂ側からｐ型不純物をｐ型半導体基板２１よりも高い不純物濃度となるようにイオン注入又は拡散させることにより、形成される。アキュムレーション層３１の厚みは、例えば０．５μｍ程度である。アキュムレーション層３１は、不規則な凹凸１０を形成する前に形成してもよく、また、不規則な凹凸１０を形成した後に形成してもよい。
　次に、ｐ型半導体基板２１を、上述したように薄化する。不規則な凹凸１０を形成した後にアキュムレーション層３１を形成する場合には、不規則な凹凸１０を形成した後に、ｐ型半導体基板２１を薄化し、その後、アキュムレーション層３１を形成する。
　次に、ｐ型半導体基板２１を、熱処理して、アキュムレーション層３１を活性化させる。熱処理は、例えば、Ｎ2ガスといった雰囲気下で、８００～１０００℃程度の範囲で、０．５～１．０時間程度にわたって行なう。このとき、ｐ型半導体基板２１の結晶性も回復する。
　次に、ｐ型半導体基板２１の第２主面２１ｂ側に、不規則な凹凸１０を形成する。不規則な凹凸１０は、上述した実施形態と同様に、ｐ型半導体基板２１の第２主面２１ｂにパルスレーザ光を照射することにより、形成される。
　次に、ｐ型半導体基板２１を、熱処理する。熱処理は、例えば、Ｎ2ガスといった雰囲気下で、８００～１０００℃程度の範囲で、０．５～１．０時間程度にわたって行なう。熱処理により、ｐ型半導体基板２１における結晶損傷の回復及び再結晶化が図れ、暗電流の増加等の不具合を防ぐことができる。アキュムレーション層３１の形成後の熱処理を省略し、不規則な凹凸１０の形成後の熱処理のみとしてもよい。
　次に、絶縁層２７及び電荷転送電極２５を形成する。絶縁層２７及び電荷転送電極２５を形成する工程は既知であり、説明を省略する。電荷転送電極２５は、例えばポリシリコン又は金属からなる。絶縁層２７は、例えばＳｉＯ2からなる。絶縁層２７及び電荷転送電極２５を覆うように、更に、保護膜を形成してもよい。保護膜は、例えば、ＢＰＳＧ（Boron Phosphor Silicate Glass）からなる。これにより、固体撮像素子ＳＩ１が完成する。
　固体撮像素子ＳＩ１では、光入射面（第２主面２１ｂ）から光が入射すると、第２主面２１ｂに不規則な凹凸１０が形成されているために、入射した光は、凹凸１０により散乱され、ｐ型半導体基板２１内を様々な方向に進む。第１主面２１ａ等に到達する光成分は、凹凸１０での拡散により様々な方向に進むため、第１主面２１ａ等に到達した光成分が第１主面２１ａにて全反射する可能性は極めて高い。第１主面２１ａ等にて全反射した光成分は、異なる面での全反射や第２主面２１ｂでの反射、散乱、又は拡散を繰り返し、その走行距離が更に長くなる。このように、固体撮像素子ＳＩ１に入射した光は凹凸１０にて反射、散乱、又は拡散されて、ｐ型半導体基板２１内を長い距離進む。そして、固体撮像素子ＳＩ１に入射した光は、ｐ型半導体基板２１の内部を長い距離進むうちに、ｐ型半導体基板２１で吸収され、光により生じたキャリアがｎ型半導体層２３の画素ごとの電荷となり、転送されて検出される。したがって、固体撮像素子ＳＩ１では、近赤外の波長帯域での分光感度特性が向上する。
　固体撮像素子ＳＩ１では、凹凸１０による反射、散乱、又は拡散により、画素間でのクロストークが発生し、解像度が低下する懼れがある。しかしながら、ｐ型半導体基板２１の厚みが画素ピッチＰ以下に設定されているので、固体撮像素子ＳＩ１では、画素間でのクロストークの発生を抑制することができる。
　固体撮像素子ＳＩ１では、ｐ型半導体基板２１の第２主面２１ｂ側にアキュムレーション層３１が形成されている。これにより、第２主面２１ｂ側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。アキュムレーション層３１は、第２主面２１ｂ付近で光により発生したキャリアが当該第２主面２１ｂでトラップされるのを抑制する。このため、光により発生したキャリアは、ｐｎ接合へ効率的に移動し、固体撮像素子ＳＩ１の光検出感度を更に向上することができる。
　第６実施形態では、アキュムレーション層３１を形成した後に、ｐ型半導体基板２１を熱処理している。これにより、ｐ型半導体基板２１の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。
　第６実施形態では、ｐ型半導体基板２１を熱処理した後に、電荷転送電極２５を形成している。これにより、電荷転送電極２５に比較的融点の低い材料を用いる場合でも、熱処理により電荷転送電極２５が溶融することはない。したがって、熱処理の影響を受けることなく電荷転送電極２５を適切に形成することができる。
　第６実施形態では、ピコ秒～フェムト秒パルスレーザ光を照射して、不規則な凹凸１０を形成している。これにより、不規則な凹凸１０を適切で且つ容易に形成することができる。
　ところで、固体撮像素子といった半導体光検出素子において、シリコンからなる半導体基板を厚く設定することにより（例えば、２００μｍ程度）、近赤外の波長帯域に分光感度特性を有する半導体光検出素子を実現することは可能である。しかしながら、上記半導体基板の厚みを大きくした場合、良好な解像度を得るためには、数十ボルト程度の高いバイアス電圧を印加し、半導体基板を完全空乏化する必要がある。完全空乏化されることなく、半導体基板に中性領域が部分的に残っていると、中性領域にて発生したキャリアが拡散して、解像度が劣化するのを防ぐためである。
　半導体基板が厚いと、暗電流も増加する。このため、半導体基板を冷却し（例えば、－７０～－１００℃）、暗電流の増加を抑制する必要もある。
　しかしながら、第６実施形態に係る固体撮像素子ＳＩ１では、上述したように、第２主面２１ｂに不規則な凹凸１０が形成されていることにより、固体撮像素子ＳＩ１に入射した光の走行距離が長くされる。このため、半導体基板（ｐ型半導体基板２１）、特に光感応領域２９に対応する部分を厚くすることなく、近赤外の波長帯域に十分な分光感度特性を有する半導体光検出素子を実現することができる。したがって、半導体基板を厚くすることにより近赤外の波長帯域に分光感度特性を有する半導体光検出素子よりも、上記固体撮像素子ＳＩ１は、極めて低いバイアス電圧の印加又はバイアス電圧の無印加で、良好な解像度を得ることができる。用途によっては、半導体基板の冷却も不要となる。
　半導体基板、特に光感応領域に対応する部分が薄化されている場合、エタロン現象が生じる懼れがある。エタロン現象は、裏面から入射した披検出光と、入射した被検出光が表面で反射した光との間で干渉する現象であり、近赤外の波長帯域での検出特性に影響を及ぼす。しかしながら、固体撮像素子ＳＩ１では、第２主面２１ｂに不規則な凹凸１０が形成されていることにより、入射光の位相に対して、凹凸１０で反射される光が、分散した位相差を有するので、これらの光同士が相殺され、エタロン現象が抑制される。
　第６実施形態では、ｐ型半導体基板２１が第２主面２１ｂ側より薄化されている。これにより、ｐ型半導体基板２１の第１主面２１ａ及び第２主面２１ｂ側をそれぞれ光入射面とした半導体光検出素子を得ることができる。すなわち、固体撮像素子ＳＩ１は、裏面入射型固体撮像素子だけでなく、表面入射型固体撮像素子としても用いることができる。
　アキュムレーション層３１を形成した後に、パルスレーザ光を照射して、不規則な凹凸１０を形成する場合、アキュムレーション層３１の厚みを、不規則な凹凸１０の高低差よりも大きく設定することが好ましい。この場合、パルスレーザ光を照射して不規則な凹凸１０を形成しても、アキュムレーション層３１が確実に残る。したがって、アキュムレーション層３１による作用効果を確保することができる。
　（第７実施形態）
　図２８を参照して、第７実施形態に係るフォトダイオードＰＤ５について説明する。図２８は、第７実施形態に係るフォトダイオードの構成を説明するための図である。
　フォトダイオードＰＤ５は、波長領域が可視～近赤外領域にある低エネルギー光を検出するためのアバランシェフォトダイオードである。フォトダイオードＰＤ５は、ｐ-型半導体基板４０を備えている。ｐ-型半導体基板４０は、シリコン（Ｓｉ）結晶からなり、互いに対向する第１主面４０ａ及び第２主面４０ｂを有している。ｐ-型半導体基板４０は、光感応領域４１を含んでいる。
　光感応領域４１は、平面視で第１主面４０ａの中央部に設けられている。光感応領域４１は、第１主面４０ａから内側に厚みを有する。光感応領域４１は、ｎ+型不純物領域４３と、ｐ+型不純物領域４５と、ｐ-型半導体基板４０においてバイアス電圧を印加した際に空乏化する領域と、からなる。ｎ+型不純物領域４３は、第１主面４０ａからｐ-型半導体基板４０の内側に厚みを有する。ｎ+型不純物領域４３は、ｎ+型ガードリング４３ａを有する。ｎ+型ガードリング４３ａは、ｎ+型不純物領域４３の周端に設けられている。ｐ+型不純物領域４５は、ｎ+型不純物領域４３から更にｐ-型半導体基板４０の内側に厚みを有する。ｐ-型半導体基板４０は、ｐ+型拡散遮蔽領域４７を有する。ｐ+型拡散遮蔽領域４７は、平面視で第１主面４０ａの周端にあって第１主面４０ａから内側に厚みを有する。ｐ+型拡散遮蔽領域４７は、光感応領域４１を囲むように設けられている。
　ｐ-型半導体基板４０は、例えば硼素（Ｂ）等のｐ型不純物が添加されたシリコン基板である。ｐ+型不純物領域４５は、ｐ-型半導体基板４０よりもｐ型不純物が高濃度に添加された領域である。ｐ+型拡散遮蔽領域４７は、ｐ+型不純物領域４５よりもｐ型不純物が高濃度で添加された領域である。ｎ+型不純物領域４３は、例えばアンチモン（Ｓｂ）等のｎ型不純物が添加された領域である。ｎ+型不純物領域４３（ｎ+型ガードリング４３ａを含む）及びｐ+型不純物領域４５は、ｐ-型半導体基板４０内においてｐｎ接合を構成している。
　フォトダイオードＰＤ５は、第１主面４０ａ上に積層されたパッシベーション膜４９を有する。フォトダイオードＰＤ５は、パッシベーション膜４９上に設けられた電極５１及び電極５３を有する。パッシベーション膜４９には、ｎ+型不純物領域４３上にコンタクトホールＨ１１が設けられていると共に、ｐ+型拡散遮蔽領域４７上にコンタクトホールＨ１２が設けられている。電極５１は、コンタクトホールＨ１１を介してｎ+型不純物領域４３に電気的に接触且つ接続されている。電極５３は、コンタクトホールＨ１２を介してｐ+型拡散遮蔽領域４７に電気的に接触且つ接続されている。パッシベーション膜４９の素材は、例えば酸化シリコン等である。
　フォトダイオードＰＤ５は、第２主面４０ｂ側に形成された凹部５５を有する。凹部５５は、ｐ-型半導体基板４０が第２主面４０ｂ側から薄化されることにより形成され、凹部５５の周囲には厚い枠部が存在している。凹部５５の側面は、凹部５５の底面に対して鈍角を成して傾斜している。凹部５５は、平面視で光感応領域４１に重なるように形成されている。凹部５５の底面と第１主面４０ａとの間の厚みは比較的小さく、例えば１００～２００μｍ程度であり、１５０μｍ程度が好ましい。このように、第１主面４０ａと凹部５５の底面との間の厚みが比較的小さいため、応答速度が高速化されると共に、フォトダイオードＰＤ５に印加するバイアス電圧が低減される。
　ｐ-型半導体基板４０の第２主面４０ｂ全体には、不規則な凹凸１０が形成されている。ｐ-型半導体基板４０の第２主面４０ｂ側には、アキュムレーション層５７が形成されており、アキュムレーション層５７における、凹部５５の底面に対応する領域、すなわちアバランシェフォトダイオードを構成している光感応領域４１に対向している領域は光学的に露出している。第２主面４０ｂが光学的に露出しているとは、第２主面４０ｂが空気などの雰囲気ガスと接しているのみならず、第２主面４０ｂ上に光学的に透明な膜が形成されている場合も含む。不規則な凹凸１０は、凹部５５の底面のみ、すなわちアバランシェフォトダイオードとして機能する光感応領域４１に対向している領域のみに形成されていてもよい。
　フォトダイオードＰＤ５は、電極５９を有する。電極５９は、アキュムレーション層５７上に設けられており、アキュムレーション層５７に電気的に接触且つ接続されている。アキュムレーション層５７における電極５９が形成された領域は、光学的に露出していない。
　上記構成を有するフォトダイオードＰＤ５は、電極５１と電極５９とに対し逆バイアス電圧（ブレークダウン電圧）が印加されている場合、光感応領域４１に入射する光量に応じたキャリアが光感応領域４１で生成される。ｐ+型拡散遮蔽領域４７の近傍で生成されたキャリアはｐ+型拡散遮蔽領域４７に流れ込む。このため、電極５１からの出力信号に生じる裾引きは、ｐ+型拡散遮蔽領域４７により低減される。
　続いて、第７実施形態に係るフォトダイオードＰＤ５の製造方法について説明する。
　まず、ｐ-型半導体基板４０を準備する。ｐ-型半導体基板４０の厚みは３００μｍ程度である。
　次に、ｐ-型半導体基板４０の第１主面４０ａ側に、ｐ+型不純物領域４５及びｐ+型拡散遮蔽領域４７を形成する。ｐ+型不純物領域４５は、中央部が開口したマスクなどを用い、ｐ-型半導体基板４０内において第１主面４０ａ側からｐ型不純物を高濃度にイオン注入することにより形成する。ｐ+型拡散遮蔽領域４７は、周辺部領域が開口した別のマスクなどを用い、ｐ-型半導体基板４０内において第１主面４０ａ側からｐ型不純物を高濃度に拡散させることにより形成する。
　次に、ｐ-型半導体基板４０の第１主面４０ａ側に、ｎ+型ガードリング４３ａ及びｎ+型不純物領域４３を形成する。ｎ+型ガードリング４３ａは、リング状に開口したマスクなどを用い、ｐ-型半導体基板４０内において第１主面４０ａ側からｎ型不純物を高濃度に拡散させることにより形成する。ｎ+型不純物領域４３は、中央部が開口した別のマスクなどを用い、ｐ-型半導体基板４０内において第１主面４０ａ側からｎ型不純物を高濃度にイオン注入することにより形成する。
　次に、ｐ-型半導体基板４０の第２主面４０ｂの表面を研磨することにより平坦化する。その後、ｐ-型半導体基板４０におけるｐ+型不純物領域４５に対応する部分を当該部分の周辺部分を残して第２主面１ｂ側より薄化する。ｐ-型半導体基板４０の薄化は、例えばＫＯＨ水溶液やＴＭＡＨなどを用いたアルカリエッチングによる異方性エッチングにより行なわれる。ｐ-型半導体基板４０の薄化された部分の厚みは、例えば１５０μｍ程度であり、周辺部分の厚みは、例えば２００μｍ程度である。
　次に、ｐ-型半導体基板４０の第２主面４０ｂ側に、アキュムレーション層５７を形成する。ここでは、ｐ-型半導体基板４０内において第２主面４０ｂ側からｐ型不純物をｐ-型半導体基板４０よりも高い不純物濃度となるようにイオン注入することにより、アキュムレーション層５７を形成する。アキュムレーション層５７の厚みは、例えば１．５μｍ程度である。
　次に、ｐ-型半導体基板４０を熱処理（アニール）して、アキュムレーション層５７を活性化させる。ここでは、ｐ-型半導体基板４０を、Ｎ2ガスといった雰囲気下で、８００～１０００℃程度の範囲で、０．５～１．０時間程度にわたって加熱する。
　次に、ｐ-型半導体基板４０の第２主面４０ｂにパルスレーザ光ＰＬを照射して、不規則な凹凸１０を形成する。不規則な凹凸１０は、上述した実施形態と同様に、ｐ型半導体基板４０の第２主面４０ｂにパルスレーザ光を照射することにより、形成される。
　次に、ｐ-型半導体基板４０を熱処理（アニール）する。ここでは、ｐ-型半導体基板４０を、Ｎ2ガスといった雰囲気下で、８００～１０００℃程度の範囲で、０．５～１．０時間程度にわたって加熱する。熱処理により、ｐ型半導体基板４０における結晶損傷の回復及び再結晶化が図れ、暗電流の増加等の不具合を防ぐことができる。
　次に、ｐ-型半導体基板４０の第１主面４０ａ側にパッシベーション膜４９を形成する。そして、パッシベーション膜４９にコンタクトホールＨ１１，Ｈ１２を形成し、電極５１，５３を形成する。電極５１は、コンタクトホールＨ１１内に形成され、電極５３は、コンタクトホールＨ１２内に形成される。また、ｐ-型半導体基板４０の薄化された部分の周辺部分におけるアキュムレーション層５７上に電極５９を形成する。電極５１，５３は、それぞれアルミニウム（Ａｌ）などからなり、電極５９は、金（Ａｕ）などからなる。これにより、フォトダイオードＰＤ５が完成する。
　フォトダイオードＰＤ５では、第２主面４０ｂに不規則な凹凸１０が形成されているために、フォトダイオードＰＤ５に入射した光は凹凸１０にて反射、散乱、又は拡散されて、ｐ-型半導体基板４０内を長い距離進む。
　フォトダイオードＰＤ５では、光入射面（第１主面４０ａ）に垂直な方向から光が入射した場合、第２主面４０ｂに形成された不規則な凹凸１０に到達すると、凹凸１０からの出射方向に対して１６．６°以上の角度にて到達した光成分は、凹凸１０にて全反射される。凹凸１０は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、ｐ-型半導体基板４０内部で吸収される光成分もあれば、第１主面４０ａや側面に到達する光成分もある。
　第１主面４０ａや側面に到達する光成分は、凹凸１０での拡散により様々な方向に進むため、第１主面４０ａや側面に到達した光成分が第１主面４０ａや側面にて全反射する可能性は極めて高い。第１主面４０ａや側面にて全反射した光成分は、異なる面での全反射を繰り返し、その走行距離が更に長くなる。フォトダイオードＰＤ５に入射した光は、ｐ-型半導体基板４０の内部を長い距離進むうちに、ｐ-型半導体基板４０で吸収され、光電流として検出される。
　このように、フォトダイオードＰＤ５に入射した光Ｌは、その大部分がフォトダイオードＰＤ５を透過することなく、走行距離が長くされて、ｐ-型半導体基板４０で吸収される。したがって、フォトダイオードＰＤ５では、近赤外の波長帯域での分光感度特性が向上する。
　フォトダイオードＰＤ５では、ｐ-型半導体基板４０の第２主面４０ｂ側にアキュムレーション層５７が形成されている。これにより、第２主面４０ｂ側で発生する不要キャリアが再結合され、暗電流を低減できる。アキュムレーション層５７は、第２主面４０ｂ付近で発生したキャリアが当該第２主面４０ｂでトラップされるのを抑制する。このため、発生したキャリアは、ｐｎ接合へ効率的に移動し、フォトダイオードＰＤ５の光検出感度を更に向上することができる。
　第７実施形態では、アキュムレーション層５７を形成した後に、ｐ-型半導体基板４０を熱処理している。これにより、ｐ-型半導体基板４０の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。
　アキュムレーション層５７は、不規則な凹凸１０を形成した後に、形成されてもよい。アキュムレーション層５７を形成した後に、パルスレーザ光を照射して、不規則な凹凸１０を形成する場合、アキュムレーション層５７の厚みを、不規則な凹凸１０の高低差よりも大きく設定することが好ましい。この場合、パルスレーザ光を照射して不規則な凹凸１０を形成しても、アキュムレーション層５７が確実に残る。したがって、アキュムレーション層５７による作用効果を確保することができる。
　第７実施形態では、ｐ-型半導体基板４０を熱処理した後に、電極５１，５３，５９を形成している。これにより、電極５１，５３，５９に比較的融点の低い材料を用いる場合でも、熱処理により電極５１，５３，５９が溶融することはない。したがって、熱処理の影響を受けることなく電極５１，５３，５９を適切に形成することができる。
　第７実施形態では、ピコ秒～フェムト秒パルスレーザ光を照射して、不規則な凹凸１０を形成している。これにより、不規則な凹凸１０を適切で且つ容易に形成することができる。
　第７実施形態では、ｐ-型半導体基板４０が第２主面４０ｂ側より薄化されている。これにより、ｐ-型半導体基板４０の第１主面４０ａ及び第２主面４０ｂ側をそれぞれ光入射面としたフォトダイオードを得ることができる。すなわち、フォトダイオードＰＤ５は、表面入射型フォトダイオードだけでなく、裏面入射型フォトダイオードとして用いることができる。
　ところで、アバランシェフォトダイオードにおいて、シリコンからなる半導体基板を厚く設定することにより（例えば、数百μｍ～２ｍｍ程度）、近赤外の波長帯域に実用上十分な分光感度特性を有する半導体光検出素子を実現することは可能である。しかしながら、アバランシェフォトダイオードでは、空乏化のためのバイアス電圧とアバランシェ増倍のためのバイアス電圧が必要となることから、上記半導体基板の厚みを大きくした場合、極めて高いバイアス電圧を印加する必要がある。半導体基板が厚いと、暗電流も増加する。
　しかしながら、第７実施形態に係るフォトダイオードＰＤ５では、上述したように、第２主面４０ｂに不規則な凹凸１０が形成されていることにより、フォトダイオードＰＤ５に入射した光の走行距離が長くされる。このため、半導体基板（ｐ-型半導体基板４０）、特に光感応領域４１に対応する部分を厚くすることなく、近赤外の波長帯域に実用上十分な分光感度特性を有するフォトダイオードを実現することができる。したがって、半導体基板を厚くすることにより近赤外の波長帯域に分光感度特性を有するフォトダイオードよりも、上記フォトダイオードＰＤ５は、低いバイアス電圧の印加で、良好な分光感度特性を得ることができる。また、暗電流の増加が抑制され、フォトダイオードＰＤ５の検出精度が向上する。更に、ｐ-型半導体基板４０の厚みが薄いことから、フォトダイオードＰＤ５の応答速度が向上する。
　第７実施形態に係るフォトダイオードＰＤ５では、第２主面４０ｂ側の全領域が薄化されていてもよい。
　（第８実施形態）
　図２９を参照して、第８実施形態に係るフォトダイオードアレイＰＤＡ２について説明する。図２９は、第８実施形態に係るフォトダイオードアレイの構成を説明するための図である。
　フォトダイオードアレイＰＤＡ２は、ｐ-型半導体基板４０を備え、ｐ-型半導体基板４０には、アバランシェフォトダイオードとして機能する光感応領域４１が複数配置されている。
　ｐ-型半導体基板４０の第２主面４０ｂ全体には、不規則な凹凸１０が形成されている。すなわち、フォトダイオードアレイＰＤＡ２は、アバランシェフォトダイオードとして機能する光感応領域４１に対向している領域だけでなく、光感応領域４１間に対向している領域にも、不規則な凹凸１０が形成されている。
　第８実施形態においても、第７実施形態と同様に、フォトダイオードアレイＰＤＡ２に入射した光の走行距離が長くなり、光が吸収される距離も長くなる。これにより、フォトダイオードアレイＰＤＡ２でも、近赤外の波長帯域での分光感度特性を向上することができる。
　第８実施形態に係るフォトダイオードアレイＰＤＡ２は、第７実施形態と同様に、半導体基板を厚くすることにより近赤外の波長帯域に分光感度特性を有するフォトダイオードアレイよりも、低いバイアス電圧の印加で、良好な分光感度特性を得ることができる。また、暗電流の増加が抑制され、フォトダイオードアレイＰＤＡ２の検出精度が向上する。更に、ｐ-型半導体基板４０の厚みが薄いことから、フォトダイオードアレイＰＤＡ２の応答速度が向上する。
　フォトダイオードアレイＰＤＡ２では、ｐ-型半導体基板４０の第２主面４０ｂにおける光感応領域４１間に対向している領域にも、不規則な凹凸１０が形成されている。このため、光感応領域４１間に入射した光は、第２主面４０ｂにおける光感応領域４１間に対向している領域に形成されている不規則な凹凸１０にて、反射、散乱、又は拡散されて、いずれかの光感応領域４１で吸収される。したがって、フォトダイオードアレイＰＤＡ２では、光感応領域４１間において検出感度が低下することはなく、光検出感度が向上する。
　フォトダイオードアレイＰＤＡ２も、第７実施形態に係るフォトダイオードＰＤ５と同じく、ＹＡＧレーザー光の検出素子として用いることができる。
　フォトダイオードアレイＰＤＡ２は、第２主面４０ｂ側の全領域が薄化されていてもよい。また、フォトダイオードアレイＰＤＡ２は、表面入射型及び裏面入射型のいずれのフォトダイオードアレイとして用いることができる。
　（第９実施形態）
　図３０及び図３１を参照して、第９実施形態に係るフォトダイオードアレイＰＤＡ３の構成について説明する。図３０は、第９実施形態に係るフォトダイオードアレイＰＤＡ３を概略的に示す平面図である。図３１は、図３０に示したフォトダイオードアレイＰＤＡ３のXXXI－XXXI線に沿った断面構成を示す図である。
　フォトダイオードアレイＰＤＡ３は、基板６２上に複数の半導体層及び絶縁層が積層されてなる。図３０に示すようにフォトダイオードアレイＰＤＡ３は、被検出光を入射させる複数の光検出チャンネルＣＨがマトリクス状（本実施形態では４×４）に形成されてなるフォトンカウンティング用マルチチャンネルアバランシェフォトダイオードである。フォトダイオードアレイＰＤＡ３の上面側には、信号導線６３、抵抗６４、及び電極パッド６５が設けられている。基板６２は、例えば一辺が１ｍｍ程度の正方形状である。各光検出チャンネルＣＨは、例えば、正方形状である。
　信号導線６３は、読み出し部６３ａと、接続部６３ｂと、チャンネル外周部６３ｃとからなる。読み出し部６３ａは、各光検出チャンネルＣＨから出力された信号を運ぶ。接続部６３ｂは、各抵抗６４と読み出し部６３ａとを接続する。チャンネル外周部６３ｃは、各光検出チャンネルＣＨの外周を囲むように配線される。読み出し部６３ａは、当該読み出し部６３ａを挟んで隣接する２つの列に配置された光検出チャンネルＣＨそれぞれと接続されており、その一端において電極パッド６５と接続されている。本実施形態ではフォトダイオードが４×４のマトリクス状に配置されているため、フォトダイオードアレイＰＤＡ３上には２本の読み出し部６３ａが配線されており、これらは電極パッド６５に対して双方とも接続される。信号導線６３は、例えばアルミニウム（Ａｌ）からなる。
　抵抗６４は、一方の端部６４ａ及びチャンネル外周部６３ｃを介して光検出チャンネルＣＨごとに設けられており、他方の端部６４ｂ及び接続部６３ｂを介して読み出し部６３ａに接続される。同一の読み出し部６３ａに接続される複数（本実施形態では８つ）の抵抗６４は、当該読み出し部６３ａに対して接続される。抵抗６４は、例えばポリシリコン（Ｐｏｌｙ－Ｓｉ）からなる。
　次に、図３１を参照してフォトダイオードアレイＰＤＡ３の断面構成について説明する。図３１に示すように、フォトダイオードアレイＰＤＡ３は、導電型がｎ型（第１導電型）の半導体層を有する基板６２と、基板６２上に形成された導電型がｐ型（第２導電型）のｐ-型半導体層７３と、ｐ-型半導体層７３上に形成された導電型がｐ型のｐ+型半導体領域７４と、保護膜７６と、ｐ-型半導体層７３に形成された導電型がｎ型（第１導電型）の分離部８０と、保護膜７６上に形成された上記の信号導線６３及び抵抗６４と、を備える。被検出光は、図３１の上面側から又は下面側から入射される。
　基板６２は、基板部材ＳＭと、基板部材ＳＭ上に形成された絶縁膜６１と、絶縁膜６１上に形成されたｎ+型半導体層７２とを有する。基板部材ＳＭは、Ｓｉ（シリコン）からなる。絶縁膜６１は、例えばＳｉＯ2（酸化シリコン）からなる。ｎ+型半導体層７２は、Ｓｉからなり、不純物濃度が高い導電型がｎ型の半導体層である。ｎ+型半導体層７２の厚さは、例えば１μｍ～１２μｍである。
　ｐ-型半導体層７３は、不純物濃度が低い導電型がｐ型のエピタキシャル半導体層である。ｐ-型半導体層７３は、基板６２との界面でｐｎ接合を構成する。ｐ-型半導体層７３は、被検出光の入射によって生じたキャリアをアバランシェ増倍する増倍領域ＡＭを各光検出チャンネルＣＨに対応して複数有する。ｐ-型半導体層７３の厚さは、例えば３μｍ～５μｍである。ｐ-型半導体層７３は、Ｓｉからなる。したがって、ｎ+型半導体層７２とｐ-型半導体層７３とは、シリコン基板を構成している。
　ｐ+型半導体領域７４は、各光検出チャンネルＣＨの増倍領域ＡＭに対応して、ｐ-型半導体層７３上に形成されている。すなわち、半導体層の積層方向（以下、単に積層方向という）でｐ+型半導体領域７４の下方に位置するｐ-型半導体層７３の基板６２との界面近傍の領域が増倍領域ＡＭである。ｐ+型半導体領域７４は、Ｓｉからなる。
　分離部８０は、複数の光検出チャンネルＣＨの間に形成され、各光検出チャンネルＣＨを分離する。すなわち、分離部８０は、各光検出チャンネルＣＨと１対１に対応してｐ-型半導体層７３に増倍領域ＡＭが形成されるように形成される。分離部８０は、各増倍領域ＡＭの周囲を完全に囲うように基板６２上において２次元格子状に形成される。分離部８０は、積層方向でｐ-型半導体層７３の上面側から下面側まで貫通して形成されている。分離部８０の不純物は例えばＰからなり、不純物濃度が高い導電型がｎ型の半導体層である。分離部８０を拡散により形成すると、長い熱処理時間が必要となるため、ｎ+型半導体層７２の不純物がエピタキシャル半導体層へ拡散して、ｐｎ接合の界面がせり上がることが考えられる。このせり上がり防止のため、分離部８０にあたる領域の中央付近をトレンチエッチングした後、不純物の拡散を行って分離部８０を形成してもよい。トレンチ溝には、光検出チャンネルが吸収する波長帯域の光を吸収、又は反射する物質で埋めることによる遮光部を形成してもよい。この場合、なだれ増倍による発光が隣接する光検出チャンネルに影響を及ぼして生じるクロストークを防止することができる。
　ｐ-型半導体層７３、ｐ+型半導体領域７４、及び分離部８０は、フォトダイオードアレイＰＤＡ３の上面側において平面を形成し、これらの上には保護膜７６が形成されている。保護膜７６は、例えばＳｉＯ2からなる絶縁層によって形成される。
　保護膜７６上には、信号導線６３及び抵抗６４が形成されている。信号導線６３の読み出し部６３ａ及び抵抗６４は、分離部８０の上方に形成されている。
　信号導線６３がアノードとして機能し、カソードとして、図示は省略するが基板６２の下面側（絶縁膜６１を有していない側）の全面に透明電極層（例えばＩＴＯ（Indium Tin Oxide）からなる層）を備えていてもよい。あるいは、カソードとして、電極部が表面側に引き出されるように形成されていてもよい。
　ここで、図３２を参照して、各光検出チャンネルＣＨと信号導線６３及び抵抗６４との接続関係を説明する。図３２は、各光検出チャンネルＣＨと信号導線６３及び抵抗６４との接続関係を概略的に説明するための図である。図３２に示されるように、各光検出チャンネルＣＨのｐ+型半導体領域７４と信号導線６３（チャンネル外周部６３ｃ）とは直接接続されている。これにより、信号導線６３（チャンネル外周部６３ｃ）とｐ-型半導体層７３とは電気的に接続される。ｐ-型半導体層７３と抵抗６４の一端部６４ａとは、信号導線６３（チャンネル外周部６３ｃ）を介して接続され、抵抗６４は他の一端部６４ｂがそれぞれ接続部６３ｂを介して読み出し部６３ａに対して接続される。
　基板６２は、複数の光検出チャンネルＣＨが形成された領域が基板部材ＳＭ側から薄化されて、基板部材ＳＭにおける複数の光検出チャンネルＣＨが形成された領域に対応する部分が除去されている。薄化された領域の周囲には、基板部材ＳＭが枠部として存在している。なお、上記枠部も除去され、基板６２は、全領域が薄化された、すなわち基板部材ＳＭ全体が除去された構成を有していてもよい。基板部材ＳＭの除去は、エッチング（例えば、ドライエッチングなど）や、研磨などにより行うことができる。ドライエッチングにより基板部材ＳＭを除去する場合、絶縁膜６１はエッチングストップ層としても機能する。基板部材ＳＭが除去されることにより露出する絶縁膜６１は、後述するようにして除去される。
　ｎ+型半導体層７２の表面には、複数の光検出チャンネルＣＨが形成された領域全体にわたって、不規則な凹凸１０が形成されている。ｎ+型半導体層７２の表面における不規則な凹凸１０が形成された領域は、光学的に露出している。ｎ+型半導体層７２の表面が光学的に露出しているとは、ｎ+型半導体層７２の表面が空気などの雰囲気ガスと接しているのみならず、ｎ+型半導体層７２の表面上に光学的に透明な膜が形成されている場合も含む。不規則な凹凸１０は、各光検出チャンネルＣＨに対向している領域のみに形成されていてもよい。
　不規則な凹凸１０は、基板部材ＳＭが除去されることにより露出している絶縁膜６１に、上述した実施形態と同様に、パルスレーザ光を照射することにより形成される。すなわち、露出している絶縁膜６１にパルスレーザ光が照射されると、絶縁膜６１が除去されると共に、ｎ+型半導体層７２の表面がパルスレーザ光に荒らされ、不規則な凹凸１０が形成される。
　パルスレーザ光を照射して不規則な凹凸１０を形成した後に、基板６２を熱処理（アニール）することが好ましい。例えば、基板６２を、Ｎ2ガスといった雰囲気下で、８００～１０００℃程度の範囲で、０．５～１．０時間程度にわたって加熱する。上記熱処理により、ｎ+型半導体層７２における結晶損傷の回復及び再結晶化が図れ、暗電流の増加等の不具合を防ぐことができる。
　このように構成されたフォトダイオードアレイＰＤＡ３をフォトンカウンティングに用いる場合、ガイガーモードと呼ばれる動作条件下で動作させる。ガイガーモード動作時には、各光検出チャンネルＣＨにブレークダウン電圧よりも高い逆電圧（例えば５０Ｖ以上）が印加される。この状態で上面側から各光検出チャンネルＣＨに被検出光が入射すると、被検出光が各光検出チャンネルＣＨにおいて吸収されてキャリアが発生する。発生したキャリアは各光検出チャンネルＣＨ内の電界に従って加速しながら移動し、各増倍領域ＡＭで増倍される。そして、増倍されたキャリアは抵抗６４を介して信号導線６３により外部へと取り出され、その出力信号の波高値に基づいて検出される。フォトンを検出したチャンネルからは何れも同量の出力が得られるので、全チャンネルからの総出力を検出することでフォトダイオードアレイＰＤＡ３のうちのいくつの光検出チャンネルＣＨから出力があったかがカウントされる。したがって、フォトダイオードアレイＰＤＡ３では、被検出光の一回の照射によって、フォトンカウンティングがなされる。
　ところで、フォトダイオードアレイＰＤＡ３では、ｎ+型半導体層７２の表面に不規則な凹凸１０が形成されているために、フォトダイオードアレイＰＤＡ３に入射した光は凹凸１０にて反射、散乱、又は拡散されて、フォトダイオードアレイＰＤＡ３内を長い距離進む。
　例えば、フォトダイオードアレイＰＤＡ３を表面入射型フォトダイオードアレイとして用い、保護膜７６側からフォトダイオードアレイＰＤＡ３に光が入射した場合、ｎ+型半導体層７２の表面に形成された不規則な凹凸１０に到達すると、凹凸１０からの出射方向に対して１６．６°以上の角度にて到達した光成分は、凹凸１０にて全反射される。凹凸１０は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、各光検出チャンネルＣＨで吸収される光成分もあれば、保護膜７６側の表面やｎ+型半導体層７２の側面に到達する光成分もある。
　保護膜７６側の表面やｎ+型半導体層７２の側面に到達する光成分は、凹凸１０での拡散により様々な方向に進む。このため、保護膜７６側の表面やｎ+型半導体層７２の側面に到達した光成分が保護膜７６側の表面やｎ+型半導体層７２の側面にて全反射する可能性は極めて高い。保護膜７６側の表面やｎ+型半導体層７２の側面にて全反射した光成分は、異なる面での全反射を繰り返し、その走行距離が更に長くなる。フォトダイオードアレイＰＤＡ３に入射した光は、フォトダイオードアレイＰＤＡ３の内部を長い距離進むうちに、各光検出チャンネルＣＨで吸収され、光電流として検出される。
　フォトダイオードアレイＰＤＡ３を裏面入射型フォトダイオードアレイとして用い、ｎ+型半導体層７２の表面側からフォトダイオードアレイＰＤＡ３に光が入射した場合、入射した光は、凹凸１０により散乱され、フォトダイオードアレイＰＤＡ３内を様々な方向に進む。保護膜７６側の表面やｎ+型半導体層７２の側面に到達する光成分は、凹凸１０での拡散により様々な方向に進むため、保護膜７６側の表面やｎ+型半導体層７２の側面に到達した光成分が各面にて全反射する可能性は極めて高い。保護膜７６側の表面やｎ+型半導体層７２の側面にて全反射した光成分は、異なる面での全反射や凹凸１０での反射、散乱、又は拡散を繰り返し、その走行距離が更に長くなる。フォトダイオードアレイＰＤＡ３に入射した光は凹凸１０にて反射、散乱、又は拡散されて、フォトダイオードアレイＰＤＡ３内を長い距離進み、各光検出チャンネルＣＨで吸収され、光電流として検出される。
　フォトダイオードアレイＰＤＡ３に入射した光Ｌは、その大部分がフォトダイオードアレイＰＤＡ３を透過することなく、走行距離が長くされて、各光検出チャンネルＣＨで吸収される。したがって、フォトダイオードアレイＰＤＡ３では、近赤外の波長帯域での分光感度特性が向上する。
　第９実施形態では、ｎ+型半導体層７２の表面に不規則な凹凸１０が形成されている。このため、不規則な凹凸１０が形成された上記表面側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。ｎ+型半導体層７２は、アキュムレーション層として機能し、ｎ+型半導体層７２の上記表面付近で光により発生したキャリアが該表面でトラップされるのを抑制する。このため、光により発生したキャリアは、増倍領域ＡＭへ効率的に移動し、フォトダイオードアレイＰＤＡ３の光検出感度を向上することができる。
　第９実施形態では、ｎ+型半導体層７２における複数の光検出チャンネルＣＨの間に対応する表面も、不規則な凹凸１０が形成されていると共に、光学的に露出している。このため、複数の光検出チャンネルＣＨの間に入射した光も、不規則な凹凸１０にて反射、散乱、又は拡散されて、いずれかの光検出チャンネルＣＨで吸収される。したがって、光検出チャンネルＣＨの間において検出感度が低下することはなく、フォトダイオードアレイＰＤＡ３の光検出感度がより一層向上する。
　第９実施形態では、ｎ+型半導体層７２の厚みが、不規則な凹凸１０の高低差よりも大きい。このため、ｎ+型半導体層７２によるアキュムレーション層としての作用効果を確実に確保することができる。
　フォトダイオードアレイＰＤＡ３では、ｐｎ接合は、基板６２のｎ+型半導体層７２と当該基板６２のｎ+型半導体層７２上に形成されたエピタキシャル半導体層であるｐ-型半導体層７３とによって構成されている。増倍領域ＡＭはｐｎ接合が実現されているｐ-型半導体層７３に形成され、各増倍領域ＡＭの各光検出チャンネルＣＨへの対応は光検出チャンネルＣＨ間に形成された分離部８０によって実現されている。ｐｎ接合面は、ｎ+型半導体層７２とｐ-型半導体層７３との界面と、分離部８０とｐ-型半導体層７３との界面とから構成されている。このため、高濃度不純物領域が凸となり、電界が高くなる領域が存在しない。したがって、フォトダイオードアレイＰＤＡ３は、ガイガーモードで動作させたときにエッジブレークダウンが発生するｐｎ接合の端部（エッジ）を有さない。このため、フォトダイオードアレイＰＤＡ３では各光検出チャンネルＣＨのｐｎ接合に対してガードリングを設ける必要がない。これにより、フォトダイオードアレイＰＤＡ３はその開口率を格段に高くすることが可能となる。
　開口率を高くすることで、フォトダイオードアレイＰＤＡ３では検出効率を大きくすることも可能となる。
　各光検出チャンネルＣＨ間は分離部８０によって分離されているため、クロストークを良好に抑制することが可能となる。
　ガイガーモードで動作させ、フォトンが入射された光検出チャンネルと入射しないチャンネルとの間で電圧差が大きくなった場合にも、光検出チャンネルＣＨ間には分離部８０が形成されているため、十分にチャンネル間を分離することができる。
　フォトダイオードアレイＰＤＡ３では、信号導線６３の読み出し部６３ａが分離部８０の上方に形成されているので、信号導線６３が増倍領域ＡＭ上方、すなわち光検出面上を横切ることが抑制される。このため、開口率はより一層向上される。さらに、暗電流の抑制にも効果的であると考えられる。フォトダイオードアレイＰＤＡ３では、抵抗６４も分離部８０の上方に形成されているため、開口率はさらにより一層向上される。
　ｎ型の半導体基板を用い、その上にｐ型のエピタキシャル半導体層を形成した場合、ｎ型の半導体基板で発生したホールの一部が遅れて増倍領域に入りアフターパルスとなってしまうという問題が発生することを本願発明者はアフターパルスの波長依存性から見出した。こうした問題に対し、フォトダイオードアレイＰＤＡ３では、複数の光検出チャンネルＣＨが形成された領域において、基板部材ＳＭが除去されているので、アフターパルスを抑制することが可能となる。
　第９実施形態において、フォトダイオードアレイに形成される光検出チャンネルの数は、上記実施形態における数（４×４）に限定されない。光検出チャンネルＣＨ間に形成される分離部８０の数も、上記実施形態及び変形例で示した数に限られず、例えば３つ以上であってもよい。信号導線６３は、分離部４０の上方に形成されていなくてもよい。抵抗６４も分離部８０の上方に形成されていなくてもよい。各層等は、上記実施形態で例示したものに限られない。
　（第１０実施形態）
　図３３を参照して、第１０実施形態に係るＭＯＳイメージセンサＭＩ１について説明する。図３３は、第１０実施形態に係るＭＯＳイメージセンサを概略的に示す平面図である。図３４は、図３３に示されたＭＯＳイメージセンサのXXXIV－XXXIV線に沿った断面構成を示す図である。
　ＭＯＳイメージセンサＭＩ１は、シリコンからなる第１導電型の半導体基板９０を備えている。半導体基板９０には、受光部９１、行を選択するための垂直シフトレジスタ９２、及び、列を選択するための水平シフトレジスタ９３が形成されている。受光部９１は、図３４（ａ）に示されるように、半導体基板９０の第１主面９０ａ側に配置されている。受光部９１には、複数の画素（不図示）が２次元状に配置されている。垂直シフトレジスタ９２は、受光部９１の側方（図３３中、左側）に配置されている。水平シフトレジスタ９３も受光部９１の側方（図３３中、下側）に配置されている。
　半導体基板９０の第２主面９０ｂにおける受光部９１に対応する領域には、図３４（ａ）に示されるように、不規則な凹凸１０が形成されている。半導体基板９０の第２主面９０ｂ側には、アキュムレーション層１１が形成されており、第２主面９０ｂは光学的に露出している。不規則な凹凸１０は、図３４（ｂ）に示されるように、半導体基板９０の第２主面９０ｂの全体にわたって形成されていてもよい。
　続いて、図３５及び図３６を参照して、ＭＯＳイメージセンサＭＩ１の受光部９１に配置された各画素ＰＸの構成について説明する。図３５は、第１０実施形態に係るＭＯＳイメージセンサにおける一つの画素を拡大して示す平面図である。図３６は、図３５におけるXXXVI－XXXVI線に沿った断面構成を示す図である。
　各画素ＰＸは、図３５に示されるように、受光領域１０１と付随回路１０２とで構成される。ＭＯＳイメージセンサＭＩ１がＰＰＳ（Passive Pixel Sensor）である場合、付随回路１０２は、読み出し用ＦＥＴにより構成される。ＭＯＳイメージセンサＭＩ１がＡＰＳ（Active Pixel Sensor）の場合、付随回路１０２は、４つのトランジスタ等を含む増幅回路により構成される。
　受光領域１０１は、図３６（ａ）に示されるように、半導体基板９０と第２導電型の半導体領域１１１とで構成されるｐｎ接合からなるフォトダイオードである。付随回路１０２は、第２導電型の半導体領域１１１の側方（図３６（ａ）中、左側）に配置されている。半導体基板９０の第２主面９０ｂには、画素ＰＸ全体にわたって、不規則な凹凸１０が形成されている。不規則な凹凸１０は、図３６（ｂ）に示されるように、半導体基板９０の第２主面９０ｂにおける受光領域１０１（第２導電型の半導体領域１１１）に対応する領域にのみ形成されていてもよい。
　第１０実施形態においても、他の実施形態と同じようにＭＯＳイメージセンサＭＩ１に入射した光の走行距離が長くなり、光が吸収される距離も長くなる。これにより、ＭＯＳイメージセンサＭＩ１でも、近赤外の波長帯域での分光感度特性を向上することができる。
　第１０実施形態では、半導体基板９０の第１主面９０ａ側の加工プロセスを終了した後、半導体基板９０を薄化してもよい。この場合、半導体基板９０の第１主面９０ａ及び第２主面９０ｂ側をそれぞれ光入射面としたＭＯＳイメージセンサを得ることができる。
　第１０実施形態にて示した態様は、ＭＯＳイメージセンサのみに適用されるものではない。第１０実施形態にて示した態様は、近赤外の波長帯域での光を検出する、ＣＭＯＳイメージセンサ、フォトＩＣ、又はＣＭＯＳフォトＩＣ等に適用することができる。
　以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
　第１～第５実施形態では、第２主面１ｂの全面にわたって、パルスレーザ光を照射して、不規則な凹凸１０を形成しているが、これに限られない。例えば、ｎ-型半導体基板１の第２主面１ｂにおけるｐ+型半導体領域３に対向する領域のみに、パルスレーザ光を照射して、不規則な凹凸１０を形成してもよい。
　第１～第５実施形態では、電極１５をｎ-型半導体基板１の第１主面１ａ側に形成されたｎ+型半導体領域５に電気的に接触且つ接続しているが、これに限られない。例えば、電極１５をｎ-型半導体基板１の第２主面１ｂ側に形成されたアキュムレーション層１１に電気的に接触且つ接続してもよい。この場合、ｎ-型半導体基板１の第２主面１ｂにおけるｐ+型半導体領域３に対向する領域外に、電極１５を形成することが好ましい。ｎ-型半導体基板１の第２主面１ｂにおけるｐ+型半導体領域３に対向する領域に電極１５を形成すると、第２主面１ｂに形成されている不規則な凹凸１０が電極１５により塞がれ、近赤外の波長帯域における分光感度が低下するという事象が生じるためである。
　本実施形態に係るフォトダイオードＰＤ１～ＰＤ５、フォトダイオードアレイＰＤＡ１～３、固体撮像素子ＳＩ１、及びＭＯＳイメージセンサＭＩ１におけるｐ型及びｎ型の各導電型を上述したものとは逆になるよう入れ替えてもよい。
　ところで、先行技術の一つに特表２００８－５１５１９６号公報に開示された「硫黄がドープされたレーザーによってミクロ構造化された表面層を有するシリコンベースの検出器製造方法」が存在する。特表２００８－５１５１９６号公報では、シリコン基板の表面の複数の位置の各々を一つ以上のフェムト秒レーザーパルスで照射すると同時に、上記表面を、硫黄を含有する物質に露出して、基板の表面層に複数の硫黄含有物を形成している。このように、特表２００８－５１５１９６号公報では、シリコンのバンドギャップ中に不純物順位を形成することにより、赤外線感度を向上させている。したがって、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する本実施形態に係る各半導体光検出素子と、特表２００８－５１５１９６号公報に開示された光検出器と、は相違する。また、特表２００８－５１５１９６号公報に開示された光検出器は、光電効果により光を検出しており、本実施形態に係る各半導体光検出素子と相違する。
　従来、波長１０００ｎｍ以上の実用的な分光感度を有する半導体受光素子は、化合物半導体を用いた半導体受光素子しか存在しなかった。しかしながら、本発明によれば、原料も加工コストも安く且つ加工も容易なシリコンを用いて波長１０００ｎｍ以上の近赤外光を検出し得る半導体受光素子を実現できるということは、産業上大きなメリットとなる。
　本発明は、半導体光検出素子及び光検出装置に利用できる。
　１…ｎ-型半導体基板、１ａ…第１主面、１ｂ…第２主面、３…ｐ+型半導体領域、５…ｎ+型半導体領域、１０…不規則な凹凸、１１…アキュムレーション層、１３，１５…電極、ＰＬ…パルスレーザ光、ＰＤ１～ＰＤ５…フォトダイオード、ＰＤＡ１～３…フォトダイオードアレイ、ＳＩ１…固体撮像素子、ＭＩ１…ＭＯＳイメージセンサ。

Claims (4)

  1. 　第１導電型の半導体領域と第２導電型の半導体領域とで形成されたｐｎ接合を有するシリコン基板を備え、
    　前記シリコン基板には、該シリコン基板の一の主面側に第１導電型のアキュムレーション層が形成されていると共に、前記一の主面における少なくとも前記ｐｎ接合に対向する領域に不規則な凹凸が形成されており、
    　前記シリコン基板の前記一の主面における前記ｐｎ接合に対向する前記領域は、光学的に露出していることを特徴とする半導体光検出素子。
  2. 　第１導電型の半導体からなり、互いに対向する第１主面及び第２主面を有すると共に前記第１主面側に第２導電型の半導体領域が形成されたシリコン基板を備え、
    　前記シリコン基板には、前記第２主面側に前記シリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層が形成されていると共に、前記第２主面における少なくとも第２導電型の前記半導体領域に対向する領域に不規則な凹凸が形成されており、
    　前記シリコン基板の前記第２主面における第２導電型の前記半導体領域に対向する前記領域は、光学的に露出していることを特徴とする半導体光検出素子。
  3. 　前記シリコン基板は、第２導電型の前記半導体領域に対応する部分が該部分の周辺部分を残して前記第２主面側より薄化されていることを特徴とする請求項２に記載の半導体光検出素子。
  4. 　第１導電型の前記アキュムレーション層の厚みが、不規則な前記凹凸の高低差よりも大きいことを特徴とする請求項２又は３に記載の半導体光検出素子。
PCT/JP2010/052210 2009-02-24 2010-02-15 半導体光検出素子 WO2010098224A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201080009099.1A CN102334197B (zh) 2009-02-24 2010-02-15 半导体光检测元件
US13/147,871 US8916945B2 (en) 2009-02-24 2010-02-15 Semiconductor light-detecting element
EP18178495.0A EP3399558B1 (en) 2009-02-24 2010-02-15 Semiconductor light-detecting element
EP10746105.5A EP2403011B1 (en) 2009-02-24 2010-02-15 Semiconductor light-detecting element
KR1020177008209A KR101842410B1 (ko) 2009-02-24 2010-02-15 반도체 광검출 소자
KR1020117016030A KR101779212B1 (ko) 2009-02-24 2010-02-15 반도체 광검출 소자
US14/073,249 US9419159B2 (en) 2009-02-24 2013-11-06 Semiconductor light-detecting element

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009041078 2009-02-24
JP2009-041078 2009-02-24
JP2009-136389 2009-06-05
JP2009136389A JP5185205B2 (ja) 2009-02-24 2009-06-05 半導体光検出素子

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/147,871 A-371-Of-International US8916945B2 (en) 2009-02-24 2010-02-15 Semiconductor light-detecting element
US14/073,249 Continuation US9419159B2 (en) 2009-02-24 2013-11-06 Semiconductor light-detecting element

Publications (1)

Publication Number Publication Date
WO2010098224A1 true WO2010098224A1 (ja) 2010-09-02

Family

ID=42665434

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/052210 WO2010098224A1 (ja) 2009-02-24 2010-02-15 半導体光検出素子

Country Status (7)

Country Link
US (2) US8916945B2 (ja)
EP (2) EP2403011B1 (ja)
JP (1) JP5185205B2 (ja)
KR (2) KR101842410B1 (ja)
CN (2) CN102334197B (ja)
TW (2) TWI568009B (ja)
WO (1) WO2010098224A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099580A (ja) * 2010-10-29 2012-05-24 Hamamatsu Photonics Kk フォトダイオードアレイ
JP2013505587A (ja) * 2009-09-17 2013-02-14 サイオニクス， インコーポレイテッド 感光撮像素子および関連方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US8679959B2 (en) * 2008-09-03 2014-03-25 Sionyx, Inc. High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation
US7745901B1 (en) 2009-01-29 2010-06-29 Sionyx, Inc. Highly-depleted laser doped semiconductor volume
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185206B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
US8207051B2 (en) 2009-04-28 2012-06-26 Sionyx, Inc. Semiconductor surface modification
JP2010283223A (ja) * 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
KR101616027B1 (ko) * 2009-10-07 2016-04-27 삼성전자주식회사 렌즈가 집적된 발광다이오드 어레이, 이를 이용한 라인 프린터 헤드 및 발광다이오드 어레이의 제조방법
JP5616099B2 (ja) * 2010-04-01 2014-10-29 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
CN103392236B (zh) 2010-12-21 2016-03-23 西奥尼克斯公司 具有减少的衬底损伤的半导体器件和相关方法
JP2014514733A (ja) 2011-03-10 2014-06-19 サイオニクス、インク． ３次元センサ、システム、および関連する方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US8865507B2 (en) 2011-09-16 2014-10-21 Sionyx, Inc. Integrated visible and infrared imager devices and associated methods
JP5791461B2 (ja) * 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
JP6132746B2 (ja) * 2013-11-05 2017-05-24 浜松ホトニクス株式会社 赤外線検出素子
US9876127B2 (en) * 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
JP6265709B2 (ja) 2013-11-27 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016062996A (ja) 2014-09-16 2016-04-25 株式会社東芝 光検出器
JP6529743B2 (ja) * 2014-11-06 2019-06-12 株式会社豊田中央研究所 光電変換素子
CN104505434B (zh) * 2014-12-16 2017-04-12 中国电子科技集团公司第四十七研究所 一种光电池及其制造方法
JP6738129B2 (ja) * 2015-07-28 2020-08-12 株式会社東芝 光検出器およびこれを用いたライダー装置
JP6962906B2 (ja) * 2016-03-03 2021-11-05 浜松ホトニクス株式会社 半導体光検出素子
CN105679854B (zh) * 2016-03-08 2017-06-20 中山大学 一种用于提高闪烁体探测器灵敏度的准无序微纳米光子结构及其设计和制作方法
JP6730820B2 (ja) 2016-03-10 2020-07-29 株式会社東芝 光検出器およびこれを用いたライダー装置
JP2017163023A (ja) * 2016-03-10 2017-09-14 株式会社東芝 光検出器およびこれを用いた被写体検知システム
US10244857B2 (en) 2016-08-29 2019-04-02 Colgate-Palmolive Company Oral care implement and filament for the same
JP2018041217A (ja) * 2016-09-06 2018-03-15 東京エレクトロン株式会社 異常検知方法及び半導体製造装置
JP6639427B2 (ja) * 2017-01-13 2020-02-05 株式会社東芝 受光装置
JP6847795B2 (ja) 2017-09-20 2021-03-24 株式会社東芝 光検出器、光検出装置、ライダー装置及び光検出器の製造方法
JP7089930B2 (ja) * 2018-04-16 2022-06-23 浜松ホトニクス株式会社 半導体光検出素子
JP7351610B2 (ja) * 2018-10-30 2023-09-27 浜松ホトニクス株式会社 光検出装置
TR201819952A2 (tr) * 2018-12-20 2020-07-21 Hacettepe Ueniversitesi Geni̇ş bant araliğinda çalişan bi̇r yarii̇letken fotodi̇yot ve elde etme yöntemi̇
KR20210142617A (ko) * 2019-03-19 2021-11-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 센서 칩, 전자 기기 및 거리측정 장치
JP2020073889A (ja) * 2019-12-04 2020-05-14 株式会社東芝 光検出器およびこれを用いたライダー装置
JP2021106196A (ja) * 2019-12-26 2021-07-26 浜松ホトニクス株式会社 半導体光検出素子
CN111276413A (zh) * 2020-01-02 2020-06-12 长江存储科技有限责任公司 半导体结构及其制备方法及其相关检测方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50147230A (ja) * 1974-05-15 1975-11-26
JPS59224183A (ja) * 1983-06-03 1984-12-17 Semiconductor Energy Lab Co Ltd 半導体装置
JPS6218075A (ja) * 1985-07-17 1987-01-27 Agency Of Ind Science & Technol 光電変換装置
JPH07235658A (ja) * 1994-02-22 1995-09-05 Sony Corp 固体撮像装置及びそのセンサ構造の形成方法
JPH08111542A (ja) * 1994-08-17 1996-04-30 Seiko Instr Inc アバランシェ・フォト・ダイオード及びその製造方法
WO1998043304A1 (fr) * 1997-03-21 1998-10-01 Sanyo Electric Co., Ltd. Element photovoltaique et procede de fabrication dudit element
JP2005045073A (ja) * 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
JP2008515196A (ja) 2004-09-24 2008-05-08 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 硫黄がドープされたレーザーによってミクロ構造化された表面層を有するシリコンベースの検出器製造方法
JP2008153311A (ja) 2006-12-14 2008-07-03 Sumitomo Electric Ind Ltd 半導体受光素子、視界支援装置および生体医療装置
WO2008139644A1 (ja) * 2007-05-07 2008-11-20 Sony Corporation 固体撮像装置とその製造方法および撮像装置

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4934398A (ja) 1972-07-26 1974-03-29
US4072541A (en) 1975-11-21 1978-02-07 Communications Satellite Corporation Radiation hardened P-I-N and N-I-P solar cells
US4277793A (en) * 1979-07-16 1981-07-07 Rca Corporation Photodiode having enhanced long wavelength response
US4532537A (en) * 1982-09-27 1985-07-30 Rca Corporation Photodetector with enhanced light absorption
JPS59105380A (ja) 1982-12-08 1984-06-18 Matsushita Electronics Corp 光感固体発振素子
JPS59117274A (ja) 1982-12-24 1984-07-06 Toshiba Corp 太陽電池の製造方法
CA1289404C (en) 1985-10-24 1991-09-24 Keiichi Murai Electrophotographic light receiving members comprising amorphous silicon and substrate having minute irregularities
JPS6411556A (en) 1987-07-03 1989-01-17 Teisan Seiyaku Kk Injury protecting agent
JPH027576A (ja) 1988-06-27 1990-01-11 Matsushita Electric Works Ltd 薄膜型光電変換素子の製造方法
JP2810435B2 (ja) 1989-08-31 1998-10-15 シャープ株式会社 レーザ加工方法
JPH04116870A (ja) * 1990-09-06 1992-04-17 Fujitsu Ltd 受光素子の製造方法
JP3312921B2 (ja) 1991-12-13 2002-08-12 昭和電工株式会社 アルミニウム材のフラックスガスろう付用連続式ろう付炉
JPH05243600A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 半導体受光素子
JP3133494B2 (ja) 1992-07-21 2001-02-05 三洋電機株式会社 光起電力素子
JP3526308B2 (ja) 1993-02-18 2004-05-10 株式会社日立製作所 受光素子
JPH07240534A (ja) 1993-03-16 1995-09-12 Seiko Instr Inc 光電変換半導体装置及びその製造方法
JPH06350068A (ja) 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
JPH06350122A (ja) 1993-06-08 1994-12-22 Hamamatsu Photonics Kk 半導体光検出素子
US5506419A (en) * 1994-11-10 1996-04-09 At&T Corp. Quantum well photodetector with pseudo-random reflection
US5589704A (en) * 1995-01-27 1996-12-31 Lucent Technologies Inc. Article comprising a Si-based photodetector
JP3725246B2 (ja) 1996-05-15 2005-12-07 株式会社カネカ 薄膜光電材料およびそれを含む薄膜型光電変換装置
JPH1070298A (ja) 1996-08-28 1998-03-10 Nippon Telegr & Teleph Corp <Ntt> 太陽電池およびその製造方法
JPH10173998A (ja) 1996-12-16 1998-06-26 Nec Corp ショットキー障壁型固体撮像素子およびこれを用いた撮像装置
JP3924352B2 (ja) 1997-06-05 2007-06-06 浜松ホトニクス株式会社 裏面照射型受光デバイス
US6951689B1 (en) 1998-01-21 2005-10-04 Canon Kabushiki Kaisha Substrate with transparent conductive layer, and photovoltaic element
JP3582569B2 (ja) 1998-02-10 2004-10-27 三菱住友シリコン株式会社 シリコンウェーハの裏面ゲッタリング処理方法
JP3174549B2 (ja) 1998-02-26 2001-06-11 株式会社日立製作所 太陽光発電装置及び太陽光発電モジュール並びに太陽光発電システムの設置方法
DE60035580T2 (de) 1999-04-13 2008-04-17 Hamamatsu Photonics K.K., Hamamatsu Halbleiter
JP2000299489A (ja) 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002170981A (ja) 2000-12-04 2002-06-14 Fujitsu Ltd 化合物半導体結晶の不純物濃度制御方法及び光半導体装置
JP2002222975A (ja) 2001-01-29 2002-08-09 Kyocera Corp 薄膜結晶質Ｓｉ太陽電池およびその製造方法
JP2002231993A (ja) 2001-02-05 2002-08-16 Toshiba Corp 半導体受光装置および半導体受光装置を備えた電気機器
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP4012743B2 (ja) 2002-02-12 2007-11-21 浜松ホトニクス株式会社 光検出装置
JP4242294B2 (ja) 2002-02-26 2009-03-25 シャープ株式会社 板状シリコンの製造方法、板状シリコン製造用基板、板状シリコン、その板状シリコンを用いた太陽電池および太陽電池モジュール
JP2003258285A (ja) 2002-02-27 2003-09-12 Sharp Corp 表面凹凸構造の作製方法及び太陽電池
JP4075410B2 (ja) 2002-03-01 2008-04-16 三菱電機株式会社 太陽電池
JP3963760B2 (ja) 2002-04-03 2007-08-22 浜松ホトニクス株式会社 エネルギー線弁別器
JP4478012B2 (ja) 2002-05-10 2010-06-09 浜松ホトニクス株式会社 裏面照射型ホトダイオードアレイ及びその製造方法
AU2003254876A1 (en) 2002-08-09 2004-03-11 Hamamatsu Photonics K.K. Photodiode array, production method therefor, and radiation detector
JP4220818B2 (ja) 2003-03-27 2009-02-04 浜松ホトニクス株式会社 ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4228887B2 (ja) 2003-04-02 2009-02-25 ソニー株式会社 固体撮像素子およびその製造方法
JP4373695B2 (ja) 2003-04-16 2009-11-25 浜松ホトニクス株式会社 裏面照射型光検出装置の製造方法
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
JP2005150614A (ja) * 2003-11-19 2005-06-09 Sharp Corp 太陽電池及びその製造方法
JP2005203708A (ja) 2004-01-19 2005-07-28 Hamamatsu Photonics Kk Ｘ線撮像素子
EP1647059A2 (en) 2004-03-17 2006-04-19 Matsushita Electric Works, Ltd. Light detecting element and method for operating it
GB0413749D0 (en) 2004-06-19 2004-07-21 Koninkl Philips Electronics Nv Active matrix electronic array device
JP4864317B2 (ja) 2004-12-14 2012-02-01 浜松ホトニクス株式会社 発光素子試験装置及び発光素子試験装置用光検出素子
JP4841834B2 (ja) 2004-12-24 2011-12-21 浜松ホトニクス株式会社 ホトダイオードアレイ
JP4674894B2 (ja) 2004-12-28 2011-04-20 パナソニック株式会社 固体撮像装置及びその製造方法
JP4766880B2 (ja) 2005-01-18 2011-09-07 シャープ株式会社 結晶シリコンウエハ、結晶シリコン太陽電池、結晶シリコンウエハの製造方法および結晶シリコン太陽電池の製造方法
CN100485974C (zh) * 2005-03-29 2009-05-06 三洋电机株式会社 光电动势元件和该光电动势元件的制造方法
WO2006109515A1 (ja) 2005-03-31 2006-10-19 Pioneer Corporation 操作者認識装置、操作者認識方法、および、操作者認識プログラム
DE112005003362T5 (de) 2005-05-11 2008-02-14 Mitsubishi Denki K.K. Solarbatterie und Herstellungsverfahren für diese
KR100660714B1 (ko) 2005-12-29 2006-12-21 매그나칩 반도체 유한회사 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
JP2007266327A (ja) 2006-03-29 2007-10-11 Kyocera Corp 太陽電池素子
TWI443817B (zh) 2006-07-03 2014-07-01 Hamamatsu Photonics Kk Photodiode array
JP2008060380A (ja) 2006-08-31 2008-03-13 Matsushita Electric Ind Co Ltd 固体撮像素子及びその製造方法
JP2008066584A (ja) 2006-09-08 2008-03-21 Asahi Kasei Electronics Co Ltd 光センサ
JP2008229701A (ja) 2007-03-23 2008-10-02 Japan Steel Works Ltd:The 微細表面凹凸形状材の製造方法および電界放射型ディスプレイ
CN101652866B (zh) 2007-07-31 2011-11-23 三菱电机株式会社 光伏装置的制造方法
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP4808748B2 (ja) 2008-06-13 2011-11-02 浜松ホトニクス株式会社 ホトダイオードアレイの製造方法
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP2010283223A (ja) 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50147230A (ja) * 1974-05-15 1975-11-26
JPS59224183A (ja) * 1983-06-03 1984-12-17 Semiconductor Energy Lab Co Ltd 半導体装置
JPS6218075A (ja) * 1985-07-17 1987-01-27 Agency Of Ind Science & Technol 光電変換装置
JPH07235658A (ja) * 1994-02-22 1995-09-05 Sony Corp 固体撮像装置及びそのセンサ構造の形成方法
JPH08111542A (ja) * 1994-08-17 1996-04-30 Seiko Instr Inc アバランシェ・フォト・ダイオード及びその製造方法
WO1998043304A1 (fr) * 1997-03-21 1998-10-01 Sanyo Electric Co., Ltd. Element photovoltaique et procede de fabrication dudit element
JP2005045073A (ja) * 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
JP2008515196A (ja) 2004-09-24 2008-05-08 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 硫黄がドープされたレーザーによってミクロ構造化された表面層を有するシリコンベースの検出器製造方法
JP2008153311A (ja) 2006-12-14 2008-07-03 Sumitomo Electric Ind Ltd 半導体受光素子、視界支援装置および生体医療装置
WO2008139644A1 (ja) * 2007-05-07 2008-11-20 Sony Corporation 固体撮像装置とその製造方法および撮像装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013505587A (ja) * 2009-09-17 2013-02-14 サイオニクス， インコーポレイテッド 感光撮像素子および関連方法
JP2018201019A (ja) * 2009-09-17 2018-12-20 サイオニクス、エルエルシー 感光撮像素子および関連方法
JP2021193737A (ja) * 2009-09-17 2021-12-23 サイオニクス、エルエルシー 感光撮像素子および関連方法
JP7386830B2 (ja) 2009-09-17 2023-11-27 サイオニクス、エルエルシー 感光撮像素子および関連方法
JP2012099580A (ja) * 2010-10-29 2012-05-24 Hamamatsu Photonics Kk フォトダイオードアレイ
US9184190B2 (en) 2010-10-29 2015-11-10 Hamamatsu Photonics K.K. Photodiode array

Also Published As

Publication number Publication date
EP2403011A4 (en) 2013-03-20
TWI482298B (zh) 2015-04-21
KR101779212B1 (ko) 2017-09-18
US8916945B2 (en) 2014-12-23
US9419159B2 (en) 2016-08-16
TW201511314A (zh) 2015-03-16
US20110303999A1 (en) 2011-12-15
JP5185205B2 (ja) 2013-04-17
JP2010226071A (ja) 2010-10-07
KR20110136786A (ko) 2011-12-21
US20140061835A1 (en) 2014-03-06
CN105140315B (zh) 2020-07-21
EP2403011B1 (en) 2019-12-11
KR20170038094A (ko) 2017-04-05
TWI568009B (zh) 2017-01-21
KR101842410B1 (ko) 2018-03-26
EP3399558B1 (en) 2022-04-06
CN105140315A (zh) 2015-12-09
CN102334197A (zh) 2012-01-25
CN102334197B (zh) 2016-03-02
EP3399558A1 (en) 2018-11-07
TW201101522A (en) 2011-01-01
EP2403011A1 (en) 2012-01-04

Similar Documents

Publication Publication Date Title
JP5185205B2 (ja) 半導体光検出素子
JP5829224B2 (ja) Ｍｏｓイメージセンサ
KR101708069B1 (ko) 포토 다이오드 및 포토 다이오드 어레이
JP5185206B2 (ja) 半導体光検出素子
JP5185208B2 (ja) フォトダイオード及びフォトダイオードアレイ
JP5726434B2 (ja) 半導体光検出素子
WO2021131758A1 (ja) 半導体光検出素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080009099.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10746105

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117016030

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010746105

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13147871

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE