JP4012743B2 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
JP4012743B2
JP4012743B2 JP2002034298A JP2002034298A JP4012743B2 JP 4012743 B2 JP4012743 B2 JP 4012743B2 JP 2002034298 A JP2002034298 A JP 2002034298A JP 2002034298 A JP2002034298 A JP 2002034298A JP 4012743 B2 JP4012743 B2 JP 4012743B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
substrate
provided
input
plurality
photodiodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2002034298A
Other languages
English (en)
Other versions
JP2003232679A5 (ja )
JP2003232679A (ja )
Inventor
辰己 山中
誠一郎 水野
義磨郎 藤井
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of H01L27/00 - H01L49/00 and H01L51/00, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of H01L27/00 - H01L49/00 and H01L51/00, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRA-RED, VISIBLE OR ULTRA-VIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/42Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44Electric circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/369SSIS architecture; Circuitry associated therewith
    • H04N5/374Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/3745Addressed sensors, e.g. MOS or CMOS sensors having additional components embedded within a pixel or connected to a group of pixels within a sensor matrix, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/37457Addressed sensors, e.g. MOS or CMOS sensors having additional components embedded within a pixel or connected to a group of pixels within a sensor matrix, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, e.g. at least one part of the amplifier has to be on the sensor array itself
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【0001】
【発明の属する技術分野】
本発明は、複数のフォトダイオードが配列された光検出装置に関するものである。
【0002】
【従来の技術】
光検出装置は、1次元状または2次元状に配列された複数のフォトダイオードと、アンプおよび容量素子を含む積分回路とを備え、さらに以降の信号処理回路をも備える場合がある。この光検出装置では、各フォトダイオードへの入射光の強度に応じた量の電荷が該フォトダイオードから出力され、その電荷が容量素子に蓄積され、その蓄積された電荷の量に応じた電圧値が積分回路より出力される。複数のフォトダイオードそれぞれで発生した電荷の量に応じて積分回路より出力される電圧値に基づいて、複数のフォトダイオードが配列された受光部へ入射する光が検出される。
【0003】
このような光検出装置として特開平11−287863号公報に開示されたものが知られている。この公報に開示された光検出装置は、複数のフォトダイオードが2次元配列された第1基板と、積分回路等が設けられた第2基板とを、フレキシブルケーブルにより互いに接続したものである。また、複数のフォトダイオードが2次元配列された第1基板上にはスイッチアレイも設けられていて、このスイッチアレイ内の各スイッチの開閉により、2次元配列された複数のフォトダイオードのうちの何れか1以上のものが選択されて積分回路と接続されるようになっている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記公報に開示された光検出装置では、第1基板上に配列された複数のフォトダイオードの間の領域に、各フォトダイオードと各スイッチとを互いに結ぶ配線が設けられ、その配線本数は極めて多い。第1基板上のフォトダイオード数(画素数)の増加や高密度化を図るとすると、狭い領域に更に多くの配線を設ける必要があることから、画素数増加や高密度化が困難である。また、配線が長くなることから、フォトダイオードから積分回路へ送られる電荷にノイズが重畳し易くなり、正確な光検出をすることができない。
【0005】
このような問題を解消するために、複数のフォトダイオードが2次元配列された第1基板と、積分回路等が設けられた第2基板とを、互いにバンプ接続することが考えられる。バンプ接続することにより、第1基板上の配線の本数を減らすことができ、或いは、配線を短くすることができるので、第1基板上の画素数増加や高密度化が可能となる。
【0006】
しかし、バンプ接続した場合には、第1基板上のフォトダイオードと、第2基板上の積分回路に含まれるアンプとが、互いに近くに配置されることになる。それ故、第2基板上のアンプの発熱により、第1基板上のフォトダイオードの温度が上昇し、この温度上昇に因り正確な光検出をすることができない。
【0007】
本発明は、上記問題点を解消する為になされたものであり、画素数増加や高密度化が可能であって正確な光検出をすることができる光検出装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を各々発生する複数のフォトダイオードと、(2) 入力端側の差動対入力部および出力端側の駆動部を有するアンプと、アンプの入力端と出力端との間に設けられた容量素子およびスイッチとを含み、スイッチが開いているときにフォトダイオードより入力端に入力した電荷を容量素子に蓄積し、容量素子に蓄積されている電荷の量に応じた電圧値を出力端より出力する積分回路と、を備える。
【0009】
さらに、本発明に係る光検出装置は、第1基板上に複数のフォトダイオードが設けられ、第2基板上に容量素子および差動対入力部が設けられ、第3基板上に駆動部が設けられ、第1基板と第2基板とが互いにバンプ接続されていて、フォトダイオードと積分回路の入力端とが互いに電気的に接続されていることを特徴とする。さらに第2基板と第3基板とが互いにバンプ接続され、第1基板と第3基板との間に第2基板が位置するように、第2基板と第3基板とが互いにバンプ接続されている。
【0010】
或いは、本発明に係る光検出装置は、第1基板上に複数のフォトダイオードが設けられ、第2基板上に容量素子、差動対入力部および駆動部が設けられ、第1基板と第2基板とが互いにバンプ接続されていて、フォトダイオードと積分回路の入力端とが互いに電気的に接続されており、複数のフォトダイオードが設けられている第1基板上の領域と重なる第2基板上の第1領域に容量素子および差動対入力部が設けられ、複数のフォトダイオードが設けられている第1基板上の領域と重ならない第2基板上の第2領域に駆動部が設けられていることを特徴とする。
【0011】
本発明によれば、第1基板に光が入射すると、第1基板上の各フォトダイオードから入射強度に応じた量の電荷が発生する。その電荷は、第1基板とバンプ接続された第2基板(或いは第2基板上の第1領域)上の積分回路に入力して容量素子に蓄積される。そして、この容量素子に蓄積された電荷の量に応じた電圧値が、第3基板(或いは第2基板上の第2領域)上の積分回路の駆動部より出力される。
【0012】
本発明では、積分回路の容量素子およびアンプの差動対入力部は、第1基板とバンプ接続される第2基板(或いは第2基板上の第1領域)上に設けられている。これに対して、積分回路のアンプの駆動部は、第1基板とはバンプ接続されない第3基板(或いは第2基板上の第2領域)上に設けられている。このことから、本発明に係る光検出装置は、画素数増加や高密度化が可能であって正確な光検出をすることができる。
【0013】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【0014】
図1は、本実施形態に係る光検出装置1の概略図である。この光検出装置1は、N個のフォトダイオードPD1〜PDN、N個の積分回路101〜10N、N個のCDS(Correlated Double Sampling、相関二重サンプリング)回路201〜20N、および、N個のホールド回路301〜30N を備えている。ただし、Nは2以上の整数である。
【0015】
各フォトダイオードPDnは、入射光強度に応じた量の電荷を発生する。ただし、nは1以上N以下の各整数である。各積分回路10nは、フォトダイオードPDnで発生した電荷を入力して、その電荷を容量素子に蓄積し、その蓄積した電荷の量に応じた電圧値を出力する。各CDS回路20nは、積分回路10nより出力された電圧値を入力し、その入力した電圧値の一定時間の変動分を表す電圧値を出力する。そして、各ホールド回路30nは、CDS回路20nより出力された電圧値を入力し、その電圧値を一定期間に亘って保持し出力する。
【0016】
図2は、本実施形態に係る光検出装置1の積分回路10nの詳細な回路図である。フォトダイオードPDnは、アノード端子が接地され、カソード端子が積分回路10nのアンプ11nの入力端に接続されている。積分回路10nは、アンプ11n、容量素子CおよびスイッチSWを含んでいる。容量素子CおよびスイッチSWそれぞれは、互いに並列に接続されていて、アンプ11nの入力端と出力端との間に設けられている。アンプ11nの出力端にCDS回路20nが接続されている。この積分回路10nでは、スイッチSWが閉じることにより、容量素子Cが放電されて、出力電圧値が初期化される。一方、スイッチSWが開いている期間には、フォトダイオードPDnより入力端に入力した電荷が容量素子Cに蓄積され、この容量素子Cに蓄積されている電荷の量に応じた電圧値が出力端より出力される。
【0017】
アンプ11nは、FET型のトランジスタT1〜T7を有している。これらのうち、トランジスタT1、T2、T6およびT7それぞれはNMOSトランジスタであり、トランジスタT3、T4およびT5それぞれはPMOSトランジスタである。トランジスタT1のゲート端子はアンプ11nの入力端に接続されている。トランジスタT1のソース端子およびトランジスタT2のソース端子それぞれは、トランジスタT7のドレイン端子と接続されている。トランジスタT7のソース端子は接地されている。トランジスタT1のドレイン端子は、トランジスタT3のゲート端子およびドレイン端子ならびにトランジスタT4のゲート端子それぞれに接続されている。トランジスタT2のドレイン端子は、トランジスタT4のドレイン端子およびトランジスタT5のゲート端子それぞれに接続されている。トランジスタT5のドレイン端子は、トランジスタT6のドレイン端子と接続されており、また、アンプ11nの出力端に接続されている。トランジスタT6のソース端子は接地されている。トランジスタT3〜T5それぞれのソース端子には所定の電圧値が入力している。トランジスタT2,T6およびT7それぞれのゲート端子には所定のDC電圧値が入力している。尚、アンプとしての発振を防ぐために、トランジスタT5のドレインとゲートとの間には、図に示すように、容量素子と抵抗素子とが直列に接続されている。
【0018】
これらのトランジスタT1〜T7のうち、入力端側にあるトランジスタT1およびT2は、アンプ11nの差動対入力部を構成するものである。また、出力端側にあるトランジスタT5およびT6は、アンプ11nの駆動部を構成するものである。差動対入力部における発熱量は比較的小さいのに対して、駆動部における発熱量は比較的大きい。
【0019】
また、図1および図2に示されるように、本実施形態に係る光検出装置1は、第1基板100、第2基板200および第3基板300の3つの基板上に分割されている。すなわち、第1基板100上にはN個のフォトダイオードPD1〜PDNが1次元状または2次元状に配列されている。第2基板200上には、N個の積分回路101〜10Nそれぞれのアンプ11nの差動対入力部、容量素子CおよびスイッチSWが配置されている。第3基板300上には、N個の積分回路101〜10Nそれぞれのアンプ11nの駆動部および他のトランジスタT3,T4,T7、ならびに、N個のCDS回路201〜20N、および、N個のホールド回路301〜30N が配置されている。
【0020】
図3は、本実施形態に係る光検出装置1における第1基板100、第2基板200および第3基板300の配置関係を示す斜視図である。なお、この図には示されていないが、実際には基板同士は各々バンプ電極により電気的に接続されている。この図に示されるように、本実施形態に係る光検出装置1では、それぞれの基板が光の入射方向に重なるように実装されており、第1基板100と第2基板200とは互いにバンプ接続されており、また、第2基板200と第3基板300とは互いにバンプ接続されている。
【0021】
第1基板100に光が入射すると、各フォトダイオードPDnから入射光量に応じた量の電荷が出力され、その電荷は第1基板100からバンプ接続を介して第2基板200上の積分回路10nの入力端に入力する。第2基板200および第3基板300の双方にまたがって設けられたアンプ11nならびに第2基板200上の容量素子CおよびスイッチSWを含む積分回路10nより、フォトダイオードPDnで発生した電荷の量に応じた電圧値が出力される。そして、第3基板300上に設けられたCDS回路20nより、積分回路10nより出力された電圧値の一定時間の変動分を表す電圧値が出力され、第3基板300上に設けられたホールド回路30nにより、CDS回路20nより出力された電圧値が一定期間に亘って保持され出力される。
【0022】
図4は、本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の1例を示す図である。なお、この図において、左右方向に基本パターンが繰り返されて示されているので、以下では1つの基本パターンについてのみ説明する。
【0023】
第1基板100は、n型半導体基板の第1面(図で上側の面)上に、該n型基板とともにpn接合を形成してフォトダイオードPDを構成するp+領域111と、アイソレーション領域としてのn+領域112とが形成されている。また、第1基板100は、n型半導体基板の第2面(図で下側の面)上に、金属電極124とオーミック接続を形成するn+型不純物層121と、表面を保護するための絶縁性の保護層122と、保護層122を貫通してn+型不純物層121と電気的に接続される金属電極124とが形成されている。さらに、第1基板100は、第1面と第2面との間を貫通する貫通孔が設けられ、その貫通孔に貫通電極131が設けられている。そして、第1基板100の第1面側においてp+領域111と貫通電極131とを電気的に接続する金属配線層113が形成され、また、第2面側において貫通電極131と電気的に接続された金属電極123が形成されている。
【0024】
第2基板200は、半導体基板の第1面(図で上側の面)上に、積分回路10nの入力端と電気的に接続された金属電極223、及び、接地電位に電気的に接続された金属電極224が形成されている。そして、第1基板100の金属電極123と第2基板200の金属電極223とはバンプ423により互いに接続されており、また、第1基板100の金属電極124と第2基板200の金属電極224とはバンプ424により互いに接続されている。第1基板100と第2基板200との間の間隙は樹脂により充填されている。
【0025】
また、第1基板100の第1面の側には、シンチレータ510および遮蔽材520が配置されている。シンチレータ510は、第1基板100のp+領域111の上方に設けられ、X線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材520は、第1基板100のn+領域112の上方に設けられ、X線等のエネルギ線の透過を阻止するとともに、シンチレータ510を固定するものである。
【0026】
この図4に示される構成では、X線等のエネルギ線がシンチレータ510に入射すると、そのシンチレータ510よりシンチレーション光が発生する。さらに、そのシンチレーション光が第1基板100のp+領域111に入射すると、pn接合部において電荷が発生する。その電荷は、金属配線層113、貫通電極131、金属電極123、バンプ423および第2基板200の金属電極223を経て、第2基板200上に形成されている積分回路10nの入力端に入力する。積分回路10nのスイッチSWが開いていれば、入力端に入力した電荷は容量素子Cに蓄積される。そして、第3基板300上に形成されている積分回路10nの駆動部より、容量素子Cに蓄積されている電荷の量に応じた電圧値が出力される。
【0027】
図5は、本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の他の例を示す図である。なお、この図においても、左右方向に基本パターンが繰り返されて示されているので、以下では1つの基本パターンについてのみ説明する。
【0028】
第1基板100は、n型半導体基板の第1面(図で上側の面)上に、電荷再結合を防止するためのn+型アキュムレーション層151と、表面を保護するための絶縁性の保護層152とが形成されている。第1基板100は、n型半導体基板の第2面(図で下側の面)上に、該n型基板とともにpn接合を形成してフォトダイオードPDを構成するp+領域161が形成され、アイソレーション領域としてのn+領域162が形成され、これらの上に保護層163が形成されている。また、第1基板100の第2面には、p+領域161と電気的に接続された金属電極164と、n+領域162と電気的に接続された金属電極165とが形成されている。
【0029】
第2基板200は、半導体基板の第1面(図で上側の面)上に、積分回路10nの入力端と電気的に接続された金属電極264および金属電極265が形成されている。そして、第1基板100の金属電極164と、第2基板200の金属電極264とは、バンプ464により互いに接続されている。第1基板100の金属電極165と、第2基板200の金属電極265とは、バンプ465により互いに接続されている。第1基板100と第2基板200との間の間隙は樹脂により充填されている。
【0030】
また、第1基板100の第1面の側には、シンチレータ510および遮蔽材520が配置されている。シンチレータ510は、第1基板100のp+領域161の上方に設けられ、X線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材520は、第1基板100のn+領域162の上方に設けられ、X線等のエネルギ線の透過を阻止するとともに、シンチレータ510を固定するものである。また、第1基板100は、p+領域161が形成された部分において、第1面側が研削されて、厚みが薄くされている。
【0031】
この図5に示される構成では、X線等のエネルギ線がシンチレータ510に入射すると、そのシンチレータ510よりシンチレーション光が発生する。さらに、そのシンチレーション光が第1基板100を透過してp+領域161に入射すると、pn接合部において電荷が発生する。その電荷は、金属配線層164、バンプ464および第2基板200の金属電極264を経て、第2基板200上に形成されている積分回路10nの入力端に入力する。積分回路10nのスイッチSWが開いていれば、入力端に入力した電荷は容量素子Cに蓄積される。そして、第3基板300上に形成されている積分回路10nの駆動部より、容量素子Cに蓄積されている電荷の量に応じた電圧値が出力される。
【0032】
以上のように、図4および図5の何れに示された構成の場合にも、本実施形態に係る光検出装置1では、第1基板100上の各フォトダイオードPDnで発生した電荷は、この第1基板100とバンプ接続された第2基板200上の積分回路10nの入力端に入力して容量素子Cに蓄積される。そして、第3基板300上の積分回路10nの駆動部より、容量素子Cに蓄積されている電荷の量に応じた電圧値が出力される。
【0033】
したがって、第1基板100上の配線を減らすことができ、或いは、配線を短くすることができるので、第1基板上の画素数増加や高密度化が容易となる。また、第1基板100上のフォトダイオードPDnから第2基板100上の積分回路10nのアンプ11nの差動対入力部および容量素子Cへ至るまでの電荷移動経路を短くすることができることから、ノイズの重畳が抑制され、この点で正確な光検出が可能となる。また、第3基板300上の各積分回路10nのアンプ11nの駆動部は、発熱量が多いものの、各フォトダイオードPDnが形成された第1基板100と離れて配置され得るので、第1基板100上の各フォトダイオードPDnの温度上昇が抑制され、この点でも正確な光検出が可能となる。さらに、フォトダイオードアレイが形成される第1基板100と、積分回路など信号処理回路が形成される第2基板200および第3基板300とで、最適な製造プロセスを採用することができるので、この点でも好ましい。
【0034】
図6は、他の実施形態に係る光検出装置2における第1基板100および第2基板210の配置関係を示す斜視図である。この光検出装置2における第1基板100は、上述した光検出装置1における第1基板100と同様の構成であり、N個のフォトダイオードPD1〜PDNが形成されている。一方、この光検出装置2における第2基板210は、上述した光検出装置1における第2基板200および第3基板300を合わせた構成と略同様のものである。
【0035】
この光検出装置2における第2基板210は第1領域211および第2領域212を含む。第2基板210の第1領域211は、第1基板100とバンプ接続されていていて、フォトダイオードPDnと積分回路10nの入力端とが互いに電気的に接続されている。第2基板210の第1領域211は、フォトダイオードPD1〜PDNが設けられている第1基板100上の領域と重なる領域であり、上述した光検出装置1における第2基板200と同様のものであり、積分回路10nの容量素子Cおよびアンプ11nの差動対入力部が設けられている。一方、第2基板210の第2領域212は、フォトダイオードPD1〜PDNが設けられている第1基板100上の領域と重ならない領域であり、上述した光検出装置1における第3基板300と同様のものであり、積分回路10nのアンプ11nの駆動部が設けられている。
【0036】
この光検出装置2では、第1基板100上の各フォトダイオードPDnで発生した電荷は、この第1基板100とバンプ接続された第2基板210の第1領域211上の積分回路10nの入力端に入力して容量素子Cに蓄積される。そして、第1基板100とは重ならない第2基板210の第2領域212上の積分回路10nの駆動部より、容量素子Cに蓄積されている電荷の量に応じた電圧値が出力される。したがって、この光検出装置2も、上述した光検出装置1が奏する効果と同様の効果を奏することができる。
【0037】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、積分回路に含まれるアンプは、図2に示された構成のものに限定されず、他の構成のものであってもよい。また、第1基板100および第2基板200それぞれの断面構造は、図4および図5それぞれに示されたものに限定されない。また、第3基板300または第2基板210の第2領域212には、更に他の回路(例えばA/D変換回路など)が設けられていてもよい。
【0038】
【発明の効果】
以上、詳細に説明したとおり、本発明では、積分回路の容量素子およびアンプの差動対入力部は、第1基板とバンプ接続される第2基板(或いは第2基板上の第1領域)上に設けられている。これに対して、積分回路のアンプの駆動部は、第1基板とはバンプ接続されない第3基板(或いは第2基板上の第2領域)上に設けられている。このことから、本発明に係る光検出装置は、画素数増加や高密度化が可能であって正確な光検出をすることができる。
【図面の簡単な説明】
【図1】本実施形態に係る光検出装置1の概略図である。
【図2】本実施形態に係る光検出装置1の積分回路10nの詳細な回路図である。
【図3】本実施形態に係る光検出装置1における第1基板100、第2基板200および第3基板300の配置関係を示す斜視図である。
【図4】本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の1例を示す図である。
【図5】本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の他の例を示す図である。
【図6】他の実施形態に係る光検出装置2における第1基板100および第2基板210の配置関係を示す斜視図である。
【符号の説明】
1,2…光検出装置、10…積分回路、11…アンプ、20…CDS回路、30…ホールド回路、100…第1基板、200,210…第2基板、300…第3基板。

Claims (2)

  1. 入射光強度に応じた量の電荷を各々発生する複数のフォトダイオードと、
    入力端側の差動対入力部および出力端側の駆動部を有するアンプと、前記アンプの前記入力端と前記出力端との間に設けられた容量素子およびスイッチとを含み、前記スイッチが開いているときに前記フォトダイオードより前記入力端に入力した電荷を前記容量素子に蓄積し、前記容量素子に蓄積されている電荷の量に応じた電圧値を前記出力端より出力する積分回路と、
    を備え、
    第1基板上に前記複数のフォトダイオードが設けられ、
    第2基板上に前記容量素子および前記差動対入力部が設けられ、
    第3基板上に前記駆動部が設けられ、
    前記第1基板と前記第2基板とが互いにバンプ接続されていて、前記フォトダイオードと前記積分回路の前記入力端とが互いに電気的に接続され、
    前記第1基板と前記第3基板との間に前記第2基板が位置するように、前記第2基板と前記第3基板とが互いにバンプ接続されている、
    ことを特徴とする光検出装置。
  2. 入射光強度に応じた量の電荷を各々発生する複数のフォトダイオードと、
    入力端側の差動対入力部および出力端側の駆動部を有するアンプと、前記アンプの前記入力端と前記出力端との間に設けられた容量素子およびスイッチとを含み、前記スイッチが開いているときに前記フォトダイオードより前記入力端に入力した電荷を前記容量素子に蓄積し、前記容量素子に蓄積されている電荷の量に応じた電圧値を前記出力端より出力する積分回路と、
    を備え、
    第1基板上に前記複数のフォトダイオードが設けられ、
    第2基板上に前記容量素子、前記差動対入力部および前記駆動部が設けられ、
    前記第1基板と前記第2基板とが互いにバンプ接続されていて、前記フォトダイオードと前記積分回路の前記入力端とが互いに電気的に接続されており、
    前記複数のフォトダイオードが設けられている前記第1基板上の領域と重なる前記第2基板上の第1領域に前記容量素子および前記差動対入力部が設けられ、
    前記複数のフォトダイオードが設けられている前記第1基板上の領域と重ならない前記第2基板上の第2領域に前記駆動部が設けられている、
    ことを特徴とする光検出装置。
JP2002034298A 2002-02-12 2002-02-12 光検出装置 Active JP4012743B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002034298A JP4012743B2 (ja) 2002-02-12 2002-02-12 光検出装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2002034298A JP4012743B2 (ja) 2002-02-12 2002-02-12 光検出装置
PCT/JP2003/001444 WO2003069288A1 (en) 2002-02-12 2003-02-12 Optical sensor
EP20030703333 EP1473553B1 (en) 2002-02-12 2003-02-12 Stacked optical sensor
US10504267 US7336808B2 (en) 2002-02-12 2003-02-12 Optical sensor
CN 03803643 CN100432641C (zh) 2002-02-12 2003-02-12 光检测装置
AU2003207058A AU2003207058A1 (en) 2002-02-12 2003-02-12 Optical sensor
IL16345404A IL163454A (en) 2002-02-12 2004-08-10 Optical sensor

Publications (3)

Publication Number Publication Date
JP2003232679A true JP2003232679A (ja) 2003-08-22
JP2003232679A5 true JP2003232679A5 (ja) 2005-06-30
JP4012743B2 true JP4012743B2 (ja) 2007-11-21

Family

ID=27678025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002034298A Active JP4012743B2 (ja) 2002-02-12 2002-02-12 光検出装置

Country Status (5)

Country Link
US (1) US7336808B2 (ja)
EP (1) EP1473553B1 (ja)
JP (1) JP4012743B2 (ja)
CN (1) CN100432641C (ja)
WO (1) WO2003069288A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60328904D1 (de) * 2002-10-25 2009-10-01 Ipl Intellectual Property Lice Schaltungssubstrat und verfahren
US7170143B2 (en) 2003-10-20 2007-01-30 Hamamatsu Photonics K.K. Semiconductor photo-detection device and radiation apparatus
JP4589030B2 (ja) * 2004-05-10 2010-12-01 浜松ホトニクス株式会社 光検出装置
US20060045383A1 (en) * 2004-08-31 2006-03-02 Picciotto Carl E Displacement estimation system and method
KR101281991B1 (ko) 2005-07-27 2013-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR100798276B1 (ko) * 2006-08-23 2008-01-24 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
JP5085122B2 (ja) 2006-12-21 2012-11-28 浜松ホトニクス株式会社 半導体光検出素子及び放射線検出装置
KR100860466B1 (ko) * 2006-12-27 2008-09-25 동부일렉트로닉스 주식회사 씨모스 이미지센서 및 그 제조방법
JP2009158570A (ja) 2007-12-25 2009-07-16 Seiko Instruments Inc 光検出半導体装置、光検出装置、及び画像表示装置
KR100856942B1 (ko) * 2008-01-07 2008-09-04 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5256862B2 (ja) * 2008-06-06 2013-08-07 富士通株式会社 撮像デバイス
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP2010283223A (ja) * 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法
JP5261304B2 (ja) * 2009-07-13 2013-08-14 浜松ホトニクス株式会社 半導体光検出素子及び半導体光検出素子の製造方法
JP5363222B2 (ja) * 2009-07-13 2013-12-11 浜松ホトニクス株式会社 半導体光検出素子及び半導体光検出素子の製造方法
DE102011081100A1 (de) * 2011-08-17 2013-02-21 Siemens Aktiengesellschaft Anordnung mit Photozellen
US8629524B2 (en) 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US20130341490A1 (en) * 2012-06-18 2013-12-26 Forza Silicon Corporation Pinned Charge Transimpedance Amplifier
US10090349B2 (en) 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
DE102012220416A1 (de) 2012-11-09 2014-05-15 Siemens Aktiengesellschaft Fotoempfänger mit einer Vielzahl von Fotozellen und Durchkontaktierungen sowie Verfahren zu dessen Herstellung
JP5682638B2 (ja) * 2013-01-15 2015-03-11 株式会社ニコン 撮像素子
JP6361633B2 (ja) * 2015-11-02 2018-07-25 株式会社ニコン 撮像素子
CN107851654A (zh) * 2016-02-22 2018-03-27 索尼公司 摄像装置和摄像装置制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730030B2 (ja) 1983-08-24 1995-04-05 日産化学工業株式会社 ピラゾールスルホニルウレア誘導体、その製法および該誘導体を含有する選択性除草剤
JPH077814B2 (ja) * 1987-02-03 1995-01-30 松下電器産業株式会社 実装基板
US4843520A (en) 1987-02-03 1989-06-27 Matsushita Electric Industrial Co. Ltd. Electronic circuit module
JPS63205527A (en) * 1987-02-20 1988-08-25 Sanyo Electric Co Ltd Photometric circuit
JPS63298187A (en) * 1987-05-29 1988-12-05 Matsushita Electric Ind Co Ltd Radiation sensor array
JPH01239915A (en) * 1988-03-22 1989-09-25 Nec Corp Semiconductor integrated circuit
JPH02271281A (en) 1989-04-13 1990-11-06 Matsushita Electric Ind Co Ltd Detector apparatus
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JP2940726B2 (ja) * 1991-07-02 1999-08-25 三洋電機株式会社 光半導体装置
JPH0629507A (ja) * 1992-04-21 1994-02-04 Nec Corp 演算機能付きフォトダイオード
US5665959A (en) * 1995-01-13 1997-09-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Adminstration Solid-state image sensor with focal-plane digital photon-counting pixel array
US6144718A (en) * 1997-11-26 2000-11-07 General Electric Company Flexible cable connection for detector module
US6552745B1 (en) * 1998-04-08 2003-04-22 Agilent Technologies, Inc. CMOS active pixel with memory for imaging sensors
JP3668926B2 (ja) * 1999-08-27 2005-07-06 株式会社ルネサステクノロジ 光インタコネクション受信モジュール
US6525415B2 (en) * 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
JP2001291877A (ja) 2000-04-05 2001-10-19 Hamamatsu Photonics Kk 固体撮像装置
US6476374B1 (en) 2000-04-25 2002-11-05 Innovative Technology Licensing, Llc Room temperature, low-light-level visible imager
US6483116B1 (en) * 2000-04-25 2002-11-19 Innovative Technology Licensing, Llc High performance ultraviolet imager for operation at room temperature
JP3713418B2 (ja) 2000-05-30 2005-11-09 富士ゼロックス株式会社 3次元画像処理装置の製造方法
JP2002354195A (ja) 2001-05-29 2002-12-06 Hamamatsu Photonics Kk 信号処理回路および固体撮像装置

Also Published As

Publication number Publication date Type
CN100432641C (zh) 2008-11-12 grant
US7336808B2 (en) 2008-02-26 grant
EP1473553A4 (en) 2007-03-21 application
US20060165294A1 (en) 2006-07-27 application
CN1630810A (zh) 2005-06-22 application
WO2003069288A1 (en) 2003-08-21 application
EP1473553A1 (en) 2004-11-03 application
EP1473553B1 (en) 2017-12-13 grant
JP2003232679A (ja) 2003-08-22 application

Similar Documents

Publication Publication Date Title
Chamberlain Photosensitivity and scanning of silicon image detector arrays
US6040592A (en) Well to substrate photodiode for use in a CMOS sensor on a salicide process
Chamberlain et al. A novel wide dynamic range silicon photodetector and linear imaging array
US6229165B1 (en) Semiconductor device
US5449908A (en) Hybrid CCD imaging
US20030209712A1 (en) Solid state image pickup device
US7429764B2 (en) Signal processing device and image pickup apparatus using the same
US6259085B1 (en) Fully depleted back illuminated CCD
US20060044434A1 (en) Image pickup apparatus and image pickup system
US5281805A (en) Optical-input latch-circuit cell array
US6586789B1 (en) Pixel image sensor
US7151287B1 (en) Minimizing the effect of directly converted x-rays in x-ray imagers
JP2007228460A (ja) 集積センサを搭載した積層型半導体装置
US7470893B2 (en) Photo-detection device
US5101255A (en) Amorphous photoelectric conversion device with avalanche
JP2004055590A (ja) 固体撮像素子
US5652150A (en) Hybrid CCD imaging
US5306931A (en) CCD image sensor with improved antiblooming characteristics
US4190851A (en) Monolithic extrinsic silicon infrared detectors with charge coupled device readout
US6150704A (en) Photoelectric conversion apparatus and image sensor
US6184516B1 (en) Photoelectric conversion device and image sensor
US6163030A (en) MOS imaging device
WO2007083704A1 (ja) 固体撮像装置及びその画素信号の読みだし方法
JP2006041189A (ja) 固体撮像素子
JP2010536186A (ja) シリコンフォトマルチプライヤ回路に関連する方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6