KR20170038094A - 반도체 광검출 소자 - Google Patents

반도체 광검출 소자 Download PDF

Info

Publication number
KR20170038094A
KR20170038094A KR1020177008209A KR20177008209A KR20170038094A KR 20170038094 A KR20170038094 A KR 20170038094A KR 1020177008209 A KR1020177008209 A KR 1020177008209A KR 20177008209 A KR20177008209 A KR 20177008209A KR 20170038094 A KR20170038094 A KR 20170038094A
Authority
KR
South Korea
Prior art keywords
main surface
type semiconductor
semiconductor substrate
region
light
Prior art date
Application number
KR1020177008209A
Other languages
English (en)
Other versions
KR101842410B1 (ko
Inventor
아키라 사카모토
다카시 이이다
고에이 야마모토
가즈히사 야마무라
데루마사 나가노
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42665434&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20170038094(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20170038094A publication Critical patent/KR20170038094A/ko
Application granted granted Critical
Publication of KR101842410B1 publication Critical patent/KR101842410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

서로 대향하는 제1 주면(1a) 및 제2 주면(1b)을 가짐과 아울러 제1 주면(1a)측에 p＋형 반도체 영역(3)이 형성된 n－형 반도체 기판(1)을 준비한다. n－형 반도체 기판(1)의 제2 주면(1b)에 있어서 적어도 p＋형 반도체 영역(3)에 대향하는 영역에, 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성한다. 불규칙한 요철(10)을 형성한 후에, n－형 반도체 기판(1)의 제2 주면(1b) 측에 n－형 반도체 기판(1)보다도 높은 불순물 농도를 가지는 어큐뮬레이션층(11)을 형성한다. 어큐뮬레이션층(11)을 형성한 후에, n－형 반도체 기판(1)을 열처리한다.

Description

반도체 광검출 소자{SEMICONDUCTOR LIGHT-DETECTING ELEMENT}
본 발명은 반도체 광검출 소자에 관한 것이다.
근적외 파장 대역에 높은 분광 감도 특성을 가지는 포토 다이오드로서, 화합물 반도체를 이용한 포토 다이오드가 알려져 있다(예를 들면, 특허 문헌 1 참조). 특허 문헌 1에 기재된 포토 다이오드에서는 InGaAsN, InGaAsNSb, 및 InGaAsNP 중 어느 하나로 이루어진 제1 수광층과, 제1 수광층의 흡수단보다 장파장의 흡수단을 가지고, 양자 우물(quantum well) 구조로 이루어진 제2 수광층을 구비하고 있다.
[특허 문헌 1] 일본국 특개 2008-153311호 공보
그렇지만, 이와 같은 화합물 반도체를 이용한 포토 다이오드는 아직도 고가이고, 제조 공정도 복잡한 것이 되어 버렸다. 이 때문에, 염가이고 또한 제조가 용이한 실리콘 포토 다이오드로서, 근적외 파장 대역에 충분한 분광 감도를 가지고 있는 것의 실용화가 요구되고 있다. 실리콘 포토 다이오드는 일반적으로, 분광 감도 특성인 장파장 측에서의 한계는 1100nm정도이지만, 1000nm이상의 파장 대역에서의 분광 감도 특성은 충분한 것은 아니었다.
본 발명은 실리콘을 이용한 반도체 광검출 소자로서, 근적외 파장 대역에 충분한 분광 감도 특성을 가지고 있는 반도체 광검출 소자를 제공하는 것을 목적으로 한다.
본 발명에 관한 반도체 광검출 소자는 제1 도전형 반도체 영역과 제2 도전형 반도체 영역으로 형성된 pn접합을 가지는 실리콘 기판을 구비하고, 실리콘 기판에는 그 실리콘 기판의 일 주면 측에 제1 도전형 어큐뮬레이션층이 형성되어 있음과 아울러, 하나의 주면(主面)에 있어서 적어도 pn접합에 대향하는 영역에 불규칙한 요철이 형성되어 있고, 실리콘 기판의 하나의 주면에 있어서 pn접합에 대향하는 영역은 광학적으로 노출되어 있다.
본 발명에 관한 반도체 광검출 소자에서는 실리콘 기판의 하나의 주면에서 적어도 pn접합에 대향하는 영역에 불규칙한 요철이 형성되어 있다. 이 때문에, 반도체 광검출 소자에 입사한 광은 당해 영역에서 반사, 산란, 또는 확산되고, 실리콘 기판 내를 장거리 진행한다. 이것에 의해, 반도체 광검출 소자에 입사한 광은 그 대부분이 반도체 광검출 소자(실리콘 기판)를 투과하는 일 없이, 실리콘 기판에서 흡수된다. 따라서 상기 반도체 광검출 소자에서는 반도체 광검출 소자에 입사한 광의 주행거리가 길어져, 광이 흡수되는 거리도 길어지기 때문에, 근적외 파장 대역에서의 분광 감도 특성이 향상된다.
본 발명에 관한 반도체 광검출 소자에서는 실리콘 기판의 하나의 주면 측에 제1 도전형 어큐뮬레이션층이 형성되어 있다. 이 때문에, 하나의 주면 측에서 광에 의하지 않고 발생하는 불요 캐리어가 재결합되어, 암전류를 저감할 수 있다. 제1 도전형의 상기 어큐뮬레이션층은 실리콘 기판의 일 주면부근에서 광에 의해 발생한 캐리어가 이 하나의 주면에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 캐리어는 pn접합에 효율적으로 이동하여, 반도체 광검출 소자의 광검출 감도를 향상할 수 있다.
본 발명에 관한 포토 다이오드는 제1 도전형의 반도체로 이루어지고, 서로 대향하는 제1 주면 및 제2 주면을 가짐과 아울러 제1 주면 측에 제2 도전형 반도체 영역이 형성된 실리콘 기판을 구비하고, 실리콘 기판에는 제2 주면 측에 실리콘 기판보다도 높은 불순물 농도를 가지는 제1 도전형 어큐뮬레이션층이 형성되어 있음과 아울러, 제2 주면에 있어서 적어도 제2 도전형 반도체 영역에 대향하는 영역에 불규칙한 요철이 형성되어 있고, 실리콘 기판의 제2 주면에 있어서 제2 도전형 반도체 영역에 대향하는 영역은 광학적으로 노출되어 있다.
본 발명에 관한 포토 다이오드에서는 상술한 바와 같이 포토 다이오드에 입사한 광의 주행거리가 길어져, 광이 흡수되는 거리도 길어지기 때문에, 근적외 파장 대역에서의 분광 감도 특성이 향상된다. 실리콘 기판의 제2 주면 측에 형성되는 제1 도전형 어큐뮬레이션층에 의해, 암전류를 저감할 수 있음과 아울러, 포토 다이오드의 광검출 감도를 향상할 수 있다.
바람직하게는, 실리콘 기판은 제2 도전형 반도체 영역에 대응하는 부분이 그 부분의 주변 부분을 남기고 제2 주면 측보다 박화되어 있다. 이 경우, 실리콘 기판의 제1 주면 및 제2 주면 측을 각각 광입사면으로 하는 포토 다이오드를 얻을 수 있다.
바람직하게는, 제1 도전형 어큐뮬레이션층의 두께가 불규칙한 상기 요철의 고저차(高低差)보다도 크다. 이 경우, 상술한 바와 같이, 어큐뮬레이션층에 의한 작용 효과를 확보할 수 있다.
본 발명에 의하면, 실리콘을 이용한 반도체 광검출 소자로서, 근적외 파장 대역에 충분한 분광 감도 특성을 가지고 있는 반도체 광검출 소자를 제공할 수 있다.
도 1은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 2는 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 3은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 4는 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 5는 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 6은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 7은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 8은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 9는 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 10은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 11은 제1 실시 형태에 관한 포토 다이오드의 구성을 나타내는 도면이다.
도 12는 실시예 1 및 비교예 1에 있어서의, 파장에 대한 분광 감도의 변화를 나타내는 그래프이다.
도 13은 실시예 1 및 비교예 1에 있어서의, 파장에 대한 온도 계수의 변화를 나타내는 그래프이다.
도 14는 제2 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 15는 제2 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 16은 제2 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 17은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 18은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 19는 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 20은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 21은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 22는 제4 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 23은 제4 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 24는 제4 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
도 25는 제5 실시 형태에 관한 포토 다이오드 어레이의 구성을 설명하기 위한 도면이다.
도 26은 제6 실시 형태에 관한 고체 촬상 소자를 나타내는 사시도이다.
도 27은 제6 실시 형태에 관한 고체 촬상 소자의 단면 구성을 설명하기 위한 도면이다.
도 28은 제7 실시 형태에 관한 포토 다이오드의 구성을 설명하기 위한 도면이다.
도 29는 제8 실시 형태에 관한 포토 다이오드 어레이의 구성을 설명하기 위한 도면이다.
도 30은 제9 실시 형태에 관한 포토 다이오드 어레이를 개략적으로 나타내는 평면도이다.
도 31은 도 30에 있어서의 XXXI－XXXI선을 따른 단면 구성을 나타내는 도면이다.
도 32는 각 광검출 채널과, 신호 도선 및 저항의 접속 관계를 개략적으로 설명하기 위한 도면이다.
도 33은 제10 실시 형태에 관한 MOS 이미지 센서를 개략적으로 나타내는 평면도이다.
도 34는 도 33에 있어서의 XXXIV－XXXIV선을 따른 단면 구성을 나타내는 도면이다.
도 35는 제10 실시 형태에 관한 MOS 이미지 센서에서 하나의 화소를 확대하여 나타내는 평면도이다.
도 36은 도 35에 있어서의 XXXVI－XXXVI선을 따른 단면 구성을 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명한다. 또한, 설명에서 동일 요소 또는 동일 기능을 가지는 요소에는 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
(제1 실시 형태)
도 1 ~ 도 10을 참조하여, 제1 실시 형태에 관한 포토 다이오드의 제조 방법에 대해서 설명한다. 도 1 ~ 도 10은 제1 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
우선, 실리콘(Si) 결정으로 이루어지고, 서로 대향하는 제1 주면(1a) 및 제2 주면(1b)를 가지는 n-형 반도체 기판(1)을 준비한다(도 1 참조). n-형 반도체 기판(1)의 두께는 300㎛정도이며, 비저항은 1kΩ·cm 정도이다. 본 실시 형태에서는, 「고불순물 농도」란 예를 들면, 불순물 농도가 1×1017cm-3 정도 이상의 것으로서 「＋」를 도전형에 부여하여 나타낸다. 「저불순물 농도」란 예를 들면, 불순물 농도가 1×1015cm-3 정도 이하로서, 「-」를 도전형에 부여하여 나타낸다. n형 불순물로서는 안티몬(Sb)이나 비소(As) 등이 있고, p형 불순물로서는 붕소(B) 등이 있다.
다음으로, n-형 반도체 기판(1)의 제1 주면(1a) 측에, p＋형 반도체 영역(3) 및 n＋형 반도체 영역(5)을 형성한다(도 2 참조). p＋형 반도체 영역(3)은 중앙부가 개구된 마스크 등을 이용하여, n-형 반도체 기판(1) 내에서 제1 주면(1a) 측으로부터 p형 불순물을 고농도로 확산시킴으로써 형성한다. n＋형 반도체 영역(5)은 주변부 영역이 개구된 다른 마스크 등을 이용하여, p＋형 반도체 영역(3)을 둘러싸도록, n-형 반도체 기판(1) 내에서 제1 주면(1a) 측으로부터 n형 불순물을 n-형 반도체 기판(1)보다도 고농도로 확산시킴으로써 형성한다. p＋형 반도체 영역(3)의 두께는 예를 들면 0.55㎛정도이며, 시트 저항은 예를 들면 44Ω/sq. 이다. n＋형 반도체 영역(5)의 두께는 예를 들면 1.5㎛정도이며, 시트 저항은 예를 들면 12Ω/sq. 이다.
다음으로, n-형 반도체 기판(1)의 제1 주면(1a) 측에 절연층(7)을 형성한다(도 3 참조). 절연층(7)은 SiO2로 이루어지고, n-형 반도체 기판(1)를 열산화함으로써 형성된다. 절연층(7)의 두께는 예를 들면 0.1㎛ 정도이다. 그리고 p＋형 반도체 영역(3) 상의 절연층(7)에 컨택트홀(H1)을 형성하고, n＋형 반도체 영역(5) 상의 절연층(7)에 컨택트홀(H2)을 형성한다. 절연층(7) 대신에, SiN으로 이루어진 반사방지(AR)층을 형성할 수도 있다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b) 상 및 절연층(7) 상에, 패시베이션층(passivation layer; 9)을 형성한다(도 4 참조). 패시베이션층(9)은 SiN로 이루어지고, 예를 들면 플라즈마 CVD법에 의해 형성된다. 패시베이션층(9)의 두께는 예를 들면 0.1㎛이다. 그리고 n-형 반도체 기판(1)의 두께가 소망한 두께가 되도록, n-형 반도체 기판(1)을 제2 주면(1b)측으로부터 연마한다(도 5 참조). 이것에 의해, n-형 반도체 기판(1)의 제2 주면(1b) 상에 형성된 패시베이션층(9)이 제거되어, n-형 반도체 기판(1)이 노출된다. 여기에서는, 연마에 의해 노출된 면도 제2 주면(1b)으로 한다. 소망한 두께는 예를 들면 270㎛이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b)에 펄스 레이저 광(PL)을 조사하여, 불규칙한 요철(10)을 형성한다(도 6 참조). 여기에서는, 도 7에 도시된 바와 같이, n-형 반도체 기판(1)을 챔버(C) 내에 배치하고, 챔버(C)의 외측에 배치된 펄스 레이저 발생 장치(PLD)로부터 펄스 레이저 광(PL)을 n-형 반도체 기판(1)에 조사한다. 챔버(C)는 가스 도입부(GIN) 및 가스 배출부(GOUT)를 가지고 있고, 불활성 가스(예를 들면, 질소 가스나 아르곤 가스 등)를 가스 도입부(GIN)로부터 도입하여 가스 배출부(GOUT)로부터 배출함으로써, 챔버(C) 내에 불활성 가스류(Gf)가 형성되어 있다. 펄스 레이저 광(PL)을 조사한 때에 발생하는 먼지 등이 불활성 가스류(Gf)에 의해 챔버(C) 밖으로 배출되어, n-형 반도체 기판(1)으로의 가공층이나 먼지 등의 부착을 방지하고 있다.
본 실시 형태에서는 펄스 레이저 발생 장치(PLD)로서 피코초 ~ 펨토초 펄스 레이저 발생 장치를 이용하여, 제2 주면(1b)의 전면에 걸쳐서 피코초 ~ 펨토초 펄스 레이저 광을 조사하고 있다. 제2 주면(1b)은 피코초 ~ 펨토초 펄스 레이저 광에 손상되어, 도 8에 도시된 바와 같이, 불규칙한 요철(10)이 제2 주면(1b)의 전면에 형성된다. 불규칙한 요철(10)은 제1 주면(1a)에 직교하는 방향에 대해서 교차하는 면을 가지고 있다. 요철(10)의 고저차는 예를 들면 0.5 ~ 10㎛ 정도이고, 요철(10)에서의 볼록부의 간격은 0.5 ~ 10㎛ 정도이다. 피코초 ~ 펨토초 펄스 레이저 광의 펄스 시간폭은 예를 들면 50fs ~ 2ps 정도이며, 강도는 예를 들면 4 ~ 16GW 정도이고, 펄스 에너지는 예를 들면 200 ~ 800μJ／pulse 정도이다. 보다 일반적으로는, 피크 강도는 3×1011 ~ 2.5×1013(W／cm2), 플루엔스(fluence)는 0.1 ~ 1.3(J／cm2) 정도이다. 도 8은 제2 주면(1b)에 형성된 불규칙한 요철(10)을 관찰한 SEM 화상이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b)측에, 어큐뮬레이션층(11)을 형성한다(도 9 참조). 여기에서는, n-형 반도체 기판(1) 내에서 제2 주면(1b)측으로부터 n형 불순물을 n-형 반도체 기판(1)보다도 높은 불순물 농도가 되도록 이온 주입 또는 확산시킴으로써, 어큐뮬레이션층(11)을 형성한다. 어큐뮬레이션층(11)의 두께는 예를 들면 1㎛ 정도이다.
다음으로, n-형 반도체 기판(1)을 열처리(어닐)한다. 여기에서는, n-형 반도체 기판(1)을, N2가스 분위기 하에서, 800 ~ 1000℃ 정도의 범위에서, 0.5 ~ 1시간 정도에 걸쳐서 가열한다.
다음으로, 절연층(7) 상에 형성된 패시베이션층(9)을 제거한 후, 전극(13, 15)을 형성한다(도 10 참조). 전극(13)은 컨택트홀(H1) 내에 형성되고, 전극(15)은 컨택트홀(H2) 내에 형성된다. 전극(13, 15)은 각각 알루미늄(Al) 등으로 이루어지고, 두께는 예를 들면 1㎛ 정도이다. 이것에 의해, 포토 다이오드(PD1)가 완성된다.
포토 다이오드(PD1)는 도 10에 도시된 바와 같이, n-형 반도체 기판(1)을 구비하고 있다. n-형 반도체 기판(1)의 제1 주면(1a) 측에는 p＋형 반도체 영역(3) 및 n＋형 반도체 영역(5)이 형성되어 있고, n-형 반도체 기판(1)과 p＋형 반도체 영역(3) 간에는 pn접합이 형성되어 있다. 전극(13)은 컨택트홀(H1)을 통하여, p＋형 반도체 영역(3)에 전기적으로 접촉 및 접속되어 있다. 전극(15)은 컨택트홀(H2)을 통하여, n＋형 반도체 영역(5)에 전기적으로 접촉 및 접속되고 있다.
n-형 반도체 기판(1)의 제2 주면(1b)에는 불규칙한 요철(10)이 형성되어 있다. n-형 반도체 기판(1)의 제2 주면(1b) 측에는 어큐뮬레이션층(11)이 형성되어 있고, 제2 주면(1b)은 광학적으로 노출되어 있다. 제2 주면(1b)이 광학적으로 노출되어 있다는 것은, 제2 주면(1b)이 공기 등의 분위기 가스와 접하여 있을 뿐만 아니라, 제2 주면(1b) 상에 광학적으로 투명한 막이 형성되어 있는 경우도 포함한다.
포토 다이오드(PD1)에서는 제2 주면(1b)에 불규칙한 요철(10)이 형성되어 있다. 이 때문에, 포토 다이오드(PD1)에 입사한 광(L)은 도 11에 도시된 바와 같이, 요철(10)에서 반사, 산란, 또는 확산되어, n-형 반도체 기판(1) 내를 장거리 진행한다.
통상, Si의 굴절률 n=3.5에 대해서, 공기의 굴절률 n=1.0이다. 포토 다이오드에서는 광 입사면에 수직인 방향으로부터 광이 입사한 경우, 포토 다이오드(실리콘 기판) 내에서 흡수되지 않은 광은, 광 입사면의 이면에서 반사하는 광 성분과 포토 다이오드를 투과하는 광 성분으로 나누어진다. 포토 다이오드를 투과한 광은 포토 다이오드의 감도에는 기여하지 않는다. 광 입사면의 이면에서 반사한 광 성분은 포토 다이오드 내에서 흡수되면 광 전류가 된다. 흡수되지 않은 광 성분은 광 입사면에서 광 입사면의 이면에 도달한 광 성분과 마찬가지로 반사 또는 투과된다.
포토 다이오드(PD1)에서는 광 입사면(제1 주면(1a))에 수직인 방향으로부터 광(L)이 입사된 경우, 제2 주면(1b)에 형성된 불규칙한 요철(10)에 도달하면, 요철(10)로부터의 출사 방향에 대해서 16. 6˚이상의 각도에서 도달한 광 성분은 요철(10)에서 전반사된다. 요철(10)이 불규칙하게 형성되어 있기 때문에, 출사 방향에 대해서 다양한 각도를 가지고 있고, 전반사한 광 성분은 다양한 방향으로 확산한다. 이 때문에, 전반사한 광 성분은 n-형 반도체 기판(1) 내부에서 흡수되는 광 성분이 있으면, 제1 주면(1a)이나 측면에 도달하는 광 성분도 있다.
제1 주면(1a)이나 측면에 도달하는 광 성분은 요철(10)에서의 확산에 의해 다양한 방향으로 나아가기 때문에, 제1 주면(1a)이나 측면에 도달한 광 성분이 제1 주면(1a)이나 측면에서 전반사될 가능성은 지극히 높다. 제1 주면(1a)이나 측면에서 전반사한 광 성분은, 다른 면에서의 전반사를 반복하여 그 주행거리가 더욱 길어진다. 포토 다이오드(PD1)에 입사한 광(L)은 n-형 반도체 기판(1)의 내부를 장거리 진행하는 도중에, n-형 반도체 기판(1)에서 흡수되어 광 전류로서 검출된다.
포토 다이오드(PD1)에 입사한 광(L)은 그 대부분이 포토 다이오드(PD1)를 투과하는 일 없이 주행거리가 길어져서, n-형 반도체 기판(1)에서 흡수된다. 따라서 포토 다이오드(PD1)에서는 근적외 파장 대역에서의 분광 감도 특성이 향상된다.
제2 주면(1b)에 규칙적인 요철을 형성한 경우, 제1 주면(1a)이나 측면에 도달하는 광 성분은 요철에서 확산되고 있지만, 동일한 방향으로 진행하기 때문에, 제1 주면(1a)이나 측면에 도달한 광 성분이 제1 주면(1a)이나 측면에서 전반사될 가능성은 낮다. 이 때문에, 제1 주면(1a)이나 측면, 또한 제2 주면(1b)에서 투과하는 광 성분이 증가하여, 포토 다이오드에 입사한 광의 주행거리는 짧다. 따라서 근적외 파장 대역에서의 분광 감도 특성을 향상하는 것이 곤란해진다.
여기서, 제1 실시 형태에 의한 근적외 파장 대역에서의 분광 감도 특성의 향상 효과를 확인하기 위한 실험을 행하였다.
상술한 구성을 구비한 포토 다이오드(실시예 1로 칭함)와, n-형 반도체 기판의 제2 주면에 불규칙한 요철을 형성하고 있지 않은 포토 다이오드(비교예 1로 칭한다)를 제작하여, 각각의 분광 감도 특성을 조사하였다. 실시예 1과 비교예 1은 펄스 레이저 광의 조사에 의한 불규칙한 요철을 형성한 점을 제외하고, 동일한 구성으로 되어 있다. n-형 반도체 기판(1)의 사이즈는 6.5mm×6.5mm로 설정하였다. p＋형 반도체 영역(3), 즉 광 감응 영역의 사이즈는 5.8mm×5.8mm로 설정하였다. 포토 다이오드에 인가하는 바이어스 전압(VR)은 0V로 설정하였다.
결과를 도 12에 나타낸다. 도 12에 있어서, 실시예 1의 분광 감도 특성은 T1으로 나타내고, 비교예 1의 분광 감도 특성은 특성 T2로 나타내고 있다. 도 12에 있어서, 세로축은 분광 감도(mA／W)를 나타내고, 가로축은 광의 파장(nm)을 나타내고 있다. 일점 쇄선으로 나타나고 있는 특성은 양자 효율(QE)이 100％가 되는 분광 감도 특성을 나타내고, 파선으로 나타나고 있는 특성은 양자 효율이 50％가 되는 분광 감도 특성을 나타내고 있다.
도 12로부터 알 수 있듯이, 예를 들면 1064nm에서, 비교예 1에서는 분광 감도가 0.2A／W(QE=25％)인 것에 대하여, 실시예 1에서는 분광 감도가 0.6A／W(QE=72％)로 되어 있어, 근적외 파장 대역에서의 분광 감도가 큰폭으로 향상되어 있다.
실시예 1 및 비교예 1에 있어서의, 분광 감도의 온도 특성에 대해서도 확인하였다. 여기에서는, 분위기 온도를 25℃에서 60℃로 상승시켜 분광 감도 특성을 조사하고, 25℃에서의 분광 감도에 대한 60℃에서의 분광 감도의 비율(온도 계수)을 구하였다. 결과를 도 13에 나타낸다. 도 13에 있어서, 실시예 1의 온도 계수의 특성은 T3로 도시되고, 비교예 1의 온도 계수의 특성은 특성 T4로 도시되어 있다. 도 13에 있어서, 세로축은 온도 계수(％／℃)를 나타내고, 가로축은 광의 파장(nm)을 나타내고 있다.
도 13으로부터 알 수 있듯이, 예를 들면 1064nm에서, 비교예 1에서는 온도 계수가 0.7％／℃인 것에 대하여, 실시예 1에서는 온도 계수가 0.2％／℃가 되어 있어, 온도 의존성이 낮다. 일반적으로, 온도가 상승하면 흡수 계수의 증대와 밴드 갭 에너지의 감소에 의해, 분광 감도가 높아진다. 실시예 1에서는 실온 상태에서도 분광 감도가 충분히 높기 때문에, 온도 상승에 의한 분광 감도의 변화가 비교예 1에 비하여 작아져 있다.
포토 다이오드(PD1)에서는 n-형 반도체 기판(1)의 제2 주면(1b) 측에 어큐뮬레이션층(11)이 형성되어 있다. 이것에 의해, 제2 주면(1b) 측에서 광에 의하지 않고 발생하는 불필요한 캐리어가 재결합되어, 암전류를 저감할 수 있다. 어큐뮬레이션층(11)은 제2 주면(1b) 부근에서 광에 의해 발생한 캐리어가 당해 제2 주면(1b)에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 캐리어는 pn접합부에 효율적으로 이동하여, 포토 다이오드(PD1)의 광검출 감도를 더욱 향상시킬 수 있다.
제1 실시 형태에서는 어큐뮬레이션층(11)을 형성한 후에 n-형 반도체 기판(1)을 열처리하고 있다. 이것에 의해, n-형 반도체 기판(1)의 결정성이 회복되어, 암전류의 증가 등의 불편을 방지할 수 있다.
제1 실시 형태에서는, n-형 반도체 기판(1)을 열처리한 후에, 전극(13, 15)을 형성하고 있다. 이것에 의해, 전극(13, 15)에 비교적 융점이 낮은 금속을 이용하는 경우에서도, 열처리에 의해 전극(13, 15)이 용융(溶融)하는 일은 없다. 따라서 열처리의 영향을 받지 않고, 전극(13, 15)을 적절히 형성할 수 있다.
제1 실시 형태에서는 피코초 ~ 펨토초 펄스 레이저 광을 조사하여, 불규칙한 요철(10)을 형성하고 있다. 이것에 의해, 불규칙한 요철(10)을 적절하고, 또한 용이하게 형성할 수 있다.
(제2 실시 형태)
도 14 ~ 도 16을 참조하여, 제2 실시 형태에 관한 포토 다이오드의 제조 방법에 대해서 설명한다. 도 14 ~ 도 16은 제2 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
제2 실시 형태의 제조 방법은 n-형 반도체 기판(1)을 제2 주면(1b)측으로부터 연마할 때까지는, 제1 실시 형태의 제조 방법과 같으므로, 여기까지의 공정 설명을 생략한다. n-형 반도체 기판(1)을 제2 주면(1b)측으로부터 연마하고, n-형 반도체 기판(1)을 소망한 두께로 한 후, n-형 반도체 기판(1)의 제2 주면(1b) 측에, 어큐뮬레이션층(11)을 형성한다(도 14 참조). 어큐뮬레이션층(11)의 형성은 제1 실시 형태와 마찬가지로 하여 행한다. 어큐뮬레이션층(11)의 두께는 예를 들면 1㎛정도이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b)에 펄스 레이저 광(PL)을 조사하여, 불규칙한 요철(10)을 형성한다(도 15 참조). 불규칙한 요철(10)의 형성은 제1 실시 형태와 마찬가지로 하여 행한다.
다음으로, 제1 실시 형태와 마찬가지로 n-형 반도체 기판(1)을 열처리한다. 그리고 절연층(7) 상에 형성된 패시베이션층(9)을 제거한 후, 전극(13, 15)을 형성한다(도 16 참조). 이것에 의해, 포토 다이오드(PD2)가 완성된다.
제2 실시 형태에 있어서도, 제1 실시 형태와 마찬가지로 포토 다이오드(PD2)에 입사한 광의 주행거리가 길어져서, 광이 흡수되는 거리도 길어진다. 이 때문에, 포토 다이오드(PD2)에서도 근적외 파장 대역에서의 분광 감도 특성을 향상시킬 수 있다.
제2 실시 형태에서는 어큐뮬레이션층(11)의 두께가 불규칙한 요철(10)의 고저차보다도 크다. 이 때문에, 어큐뮬레이션층(11)을 형성한 후에, 펄스 레이저 광을 조사하여, 불규칙한 요철(10)을 형성하더라도, 어큐뮬레이션층(11)이 확실하게 남는다. 따라서 어큐뮬레이션층(11)에 의한 작용 효과를 확보할 수 있다.
(제3 실시 형태)
도 17 ~ 도 21을 참조하여, 제3 실시 형태에 관한 포토 다이오드의 제조 방법에 대해서 설명한다. 도 17 ~ 도 21은 제3 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
제3 실시 형태의 제조 방법은, 패시베이션층(9)을 형성할 때까지는 제1 실시 형태의 제조 방법과 같으므로, 여기까지의 공정 설명을 생략한다. 패시베이션층(9)을 형성한 후, n-형 반도체 기판(1)에서의 p＋형 반도체 영역(3)에 대응하는 부분을 당해 부분의 주변 부분을 남기고 제2 주면(1b) 측으로부터 박화(薄化)한다(도 17 참조). n-형 반도체 기판(1)의 박화는, 예를 들면 수산화 칼륨 용액이나 TMAH(수산화 테트라 메틸 암모늄 용액) 등을 이용한 알칼리 에칭에 의한 이방성 에칭에 의해 행해진다. n-형 반도체 기판(1)의 박화된 부분의 두께는 예를 들면, 100㎛정도이고, 주변 부분의 두께는 예를 들면, 300㎛정도이다.
다음으로, n-형 반도체 기판(1)의 주변 부분의 두께가 소망한 두께가 되도록, n-형 반도체 기판(1)을 제2 주면(1b) 측으로부터 연마한다(도 18 참조). 소망한 두께는 예를 들면, 270㎛이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b)에 펄스 레이저 광(PL)을 조사하여 불규칙한 요철(10)을 형성한다(도 19 참조). 불규칙한 요철(10)의 형성은 제1 실시 형태와 마찬가지로 하여 실행한다.
다음으로, n-형 반도체 기판(1)의 박화되어 있는 부분인 제2 주면(1b) 측에, 어큐뮬레이션층(11)을 형성한다(도 20 참조). 어큐뮬레이션층(11)의 형성은 제1 실시 형태와 마찬가지로 하여 실행한다. 어큐뮬레이션층(11)의 두께는 예를 들면, 3㎛정도이다.
다음으로, 제1 실시 형태와 마찬가지로 n-형 반도체 기판(1)을 열처리한 후, 절연층(7) 상에 형성된 패시베이션층(9)을 제거하여 전극(13, 15)을 형성한다(도 21 참조). 이것에 의해, 포토 다이오드(PD3)가 완성된다.
제3 실시 형태에 있어서도, 제1 및 제2 실시 형태와 마찬가지로, 포토 다이오드(PD3)에 입사한 광의 주행거리가 길어져서, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드(PD3)에서도 근적외 파장 대역에서의 분광 감도 특성을 향상시킬 수 있다.
제3 실시 형태에서는, 불규칙한 요철(10)을 형성하기 전에 n-형 반도체 기판(1)에서의 p＋형 반도체 영역(3)에 대응하는 부분을, 당해 부분의 주변 부분을 남기고 제2 주면(1b) 측으로부터 박화하고 있다. 이것에 의해, n-형 반도체 기판(1)의 제1 주면(1a) 및 제2 주면(1b) 측을 각각 광 입사면으로 한 포토 다이오드(PD3)를 얻을 수 있다.
(제4 실시 형태)
도 22 ~ 도 24를 참조하여, 제4 실시 형태에 관한 포토 다이오드의 제조 방법에 대해서 설명한다. 도 22 ~ 도 24는 제4 실시 형태에 관한 포토 다이오드의 제조 방법을 설명하기 위한 도면이다.
제4 실시 형태의 제조 방법은, n-형 반도체 기판(1)을 박화할 때까지는 제3 실시 형태의 제조 방법과 같으므로, 여기까지의 공정 설명을 생략한다. n-형 반도체 기판(1)을 제2 주면(1b) 측으로부터 연마하고, n-형 반도체 기판(1)을 소망한 두께로 한 후, n-형 반도체 기판(1)의 박화되어 있는 부분인 제2 주면(1b) 측에, 어큐뮬레이션층(11)을 형성한다(도 22 참조). 어큐뮬레이션층(11)의 형성은 제1 실시 형태와 마찬가지로 하여 행한다. 어큐뮬레이션층(11)의 두께는 예를 들면, 3㎛정도이다.
다음으로, n-형 반도체 기판(1)의 제2 주면(1b)에 펄스 레이저 광(PL)를 조사하여 불규칙한 요철(10)을 형성한다(도 23 참조). 불규칙한 요철(10)의 형성은 제1 실시 형태와 마찬가지로 하여 행한다.
다음으로, 제1 실시 형태와 마찬가지로, n-형 반도체 기판(1)을 열처리한다. 그리고 절연층(7) 상에 형성된 패시베이션층(9)을 제거한 후, 전극(13, 15)을 형성한다(도 24 참조). 이것에 의해, 포토 다이오드(PD4)가 완성한다.
제4 실시 형태에 있어서도, 제1 ~ 제3 실시 형태와 마찬가지로, 포토 다이오드(PD4)에 입사한 광의 주행거리가 길어져서, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드(PD4)에서도 근적외 파장 대역에서의 분광 감도 특성을 향상시킬 수 있다.
제4 실시 형태에서는, 어큐뮬레이션층(11)을 형성하기 전에, n-형 반도체 기판(1)에서의 p＋형 반도체 영역(3)에 대응하는 부분을, 당해 부분의 주변 부분을 남기고 제2 주면(1b) 측으로부터 박화하고 있다. 이것에 의해, n-형 반도체 기판(1)의 제1 주면(1a) 및 제2 주면(1b) 측을 각각 광 입사면으로 한 포토 다이오드(PD4)를 얻을 수 있다.
(제5 실시 형태)
도 25를 참조하여, 제5 실시 형태에 관한 포토 다이오드 어레이(PDA1)에 대해서 설명한다. 도 25는 제5 실시 형태에 관한 포토 다이오드 어레이의 구성을 설명하기 위한 도면이다.
포토 다이오드 어레이(PDA1)는 n－형 반도체 기판(1)을 구비하고 있다. n－형 반도체 기판(1)의 제1 주면(1a) 측에는, 복수의 p＋형 반도체 영역(3)이 형성되어 있고, n－형 반도체 기판(1)과 각 p＋형 반도체 영역(3)의 사이에는 pn접합이 형성되어 있다. n－형 반도체 기판(1)의 제2 주면(1b)에는 불규칙한 요철(10)이 형성되어 있다. n－형 반도체 기판(1)의 제2 주면(1b) 측에는 어큐뮬레이션층(11)이 형성되어 있고, 제2 주면(1b)은 광학적으로 노출되어 있다. 포토 다이오드 어레이(PDA1)에서는, 제2 주면(1b)에 불규칙한 요철(10)이 형성되어 있기 때문에, 포토 다이오드 어레이(PDA1)에 입사한 광은 요철(10)에서 반사, 산란, 또는 확산되어, n－형 반도체 기판(1) 내를 장거리 진행한다.
제5 실시 형태에 있어서도, 제1~ 제4 실시 형태와 마찬가지로, 포토 다이오드 어레이(PDA1)에 입사한 광의 주행거리가 길어져, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드 어레이(PDA1)에서도 근적외 파장 대역에서의 분광 감도 특성을 향상할 수 있다.
포토 다이오드 어레이(PDA1)에서는, n－형 반도체 기판(1)의 제2 주면(1b) 측에 어큐뮬레이션층(11)이 형성되어 있다. 이것에 의해, 제2 주면(1b) 측에서 광에 의하지 않고 발생하는 불요 캐리어가 재결합되어, 암전류를 저감할 수 있다. 어큐뮬레이션층(11)은 제2 주면(1b) 부근에서 광에 의해 발생한 캐리어가 당해 제2 주면(1b)에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 캐리어는 pn접합에 효율적으로 이동하여, 포토 다이오드 어레이(PDA1)의 광검출 감도를 더욱 향상시킬 수 있다.
포토 다이오드 어레이(PDA1)에서는 제2 주면(1b)에서 p＋형 반도체 영역(3, pn접합)의 사이 영역에 대향하고 있는 영역에도, 불규칙한 요철(10)이 형성되어 있다. 이 때문에, p＋형 반도체 영역(3)의 사이 영역에 입사한 광은, 제2 주면(1b)에서 p＋형 반도체 영역(3)의 사이 영역에 대향하고 있는 영역에 형성되어 있는 불규칙한 요철(10)에서, 반사, 산란, 또는 확산되고, n－형 반도체 기판(1)에서 확실하게 흡수된다. 따라서 포토 다이오드 어레이(PDA1)에서는, p＋형 반도체 영역(3)의 사이 영역에 있어서 검출 감도가 저하하는 일이 없어, 광검출 감도가 향상된다.
(제6 실시 형태)
도 26 ~ 도 27을 참조하여, 제6 실시 형태에 관한 고체(固體) 촬상 소자(SI1)에 대해서 설명한다. 도 26은 제6 실시 형태에 관한 고체 촬상 소자를 나타내는 사시도이다. 도 27은 제6 실시 형태에 관한 반도체 고체 촬상 소자의 단면 구성을 설명하기 위한 도면이다.
고체 촬상 소자(SI1)는 도 26에 도시된 바와 같이, 이면(裏面) 입사형 고체 촬상 소자로서, 반도체 기판(SS)의 이면측을 KOH 수용액 등으로 에칭하여 박화한 BT-CCD(전하결합소자)이다. 에칭된 반도체 기판(SS)의 중앙 영역에는 오목부(TD)가 형성되고, 오목부(TD)의 주위에는 두꺼운 프레임부가 존재하고 있다. 오목부(TD)의 측면은, 저면(BF)에 대해서 둔각을 형성하여 경사져 있다. 반도체 기판(SS)의 박화된 중앙 영역은 광 감응 영역(촬상 영역)이고, 이 광 감응 영역에 광(L)이 Z축의 부(負)방향에 따라서 입사한다. 반도체 기판(SS)의 오목부(TD)의 저면(BF)은 광 입사면을 구성하고 있다. 이 프레임부를 에칭에 의해서 제거하여, 고체 촬상 소자(SI1)를 전영역이 박화된 이면 입사형 고체 촬상 소자로 하는 것도 가능하다.
고체 촬상 소자(SI1)는 상기 반도체 기판(SS)으로서의 p형 반도체 기판(21)을 구비하고 있다. p형 반도체 기판(21)은 실리콘(Si) 결정으로 이루어지고, 서로 대향하는 제1 주면(21a) 및 제2 주면(21b)을 가지고 있다. p형 반도체 기판(21)은 그 두께가 화소 피치(P) 이하로 설정되어 있다. 본 실시 형태에서는, 화소 피치(P)는 10~48㎛ 정도이고, p형 반도체 기판(21)의 두께는 10~30㎛ 정도이다. 본 실시 형태에서는 2상 클럭 구동의 예를 나타내고 있고, 각 전송 전극 아래에는 전하의 일방(一方) 전송을 확실히 하기 위해서 불순물 농도를 다르게 한 영역(도시되지 않음)이 존재하고 있다.
p형 반도체 기판(21)의 제1 주면(21a) 측에는, 전하 전송부로서의 n형 반도체층(23)이 형성되어 있고, p형 반도체 기판(21)과 n형 반도체층(23)의 사이에는 pn접합이 형성되어 있다. p형 반도체 기판(21)의 제1 주면(21a) 상에는, 절연층(27)을 통하여 전송 전극부로서의 복수의 전하 전송 전극(25)이 마련되어 있다. p형 반도체 기판(21)의 제1 주면(21a) 측에는, 도시는 생략하였지만, n형 반도체층(23)을 수직 CCD마다 전기적으로 분리하는 고립 영역도 형성되고 있다. n형 반도체층(23)의 두께는 0.5㎛ 정도이다.
p형 반도체 기판(21)의 제2 주면(21b)에서의 광 감응 영역(29) 전체에는 불규칙한 요철(10)이 형성되어 있다. p형 반도체 기판(21)의 제2 주면(21b) 측에는, 어큐뮬레이션층(31)이 형성되어 있고, 제2 주면(21b)은 광학적으로 노출되어 있다. 제2 주면(21b)이 광학적으로 노출하고 있다는 것은, 제2 주면(21b)이 공기 등의 분위기 가스와 접하고 있을 뿐만 아니라, 제2 주면(21b) 상에 광학적으로 투명한 막이 형성되어 있는 경우도 포함한다. 고체 촬상 소자(SI1)가 전영역이 박화된 이면 입사형 고체 촬상 소자인 경우에는, p형 반도체 기판(21)의 제2 주면(21b) 전체에 걸쳐서 불규칙한 요철(10)이 형성되어 있을 수도 있다. 고체 촬상 소자(SI1)가 광 감응 영역(29) 부근만 박화된 이면 입사형 고체 촬상 소자인 경우에는, p형 반도체 기판(21)의 박화되어 있지 않은 주변의 프레임부나, 프레임부에 이르는 경사면도 포함한 제2 주면(21b) 전체에 걸쳐서 불규칙한 요철(10)이 형성되어 있을 수도 있다.
계속해서, 본 실시 형태의 고체 촬상 소자(SI1)의 제조 방법에 대해서 설명한다.
우선, p형 반도체 기판(21)을 준비하고, p형 반도체 기판(21)의 제1 주면(21a) 측에 n형 반도체층(23)을 형성한다. n형 반도체층(23)은 p형 반도체 기판(21) 내에서 제1 주면(21a) 측으로부터 n형 불순물을 확산시킴으로써 형성한다.
다음으로, p형 반도체 기판(21)의 제2 주면(21b) 측에 어큐뮬레이션층(31)을 형성한다. 어큐뮬레이션층(31)은 상술한 실시 형태와 마찬가지로, p형 반도체 기판(21) 내에서 제2 주면(21b) 측으로부터 p형 불순물을 p형 반도체 기판(21)보다도 높은 불순물 농도가 되도록 이온 주입 또는 확산시킴으로써 형성된다. 어큐뮬레이션층(31)의 두께는 예를 들면, 0.5㎛ 정도이다. 어큐뮬레이션층(31)은 불규칙한 요철(10)을 형성하기 전에 형성할 수도 있고, 또한 불규칙한 요철(10)을 형성한 후에 형성할 수도 있다.
다음으로, p형 반도체 기판(21)을 상술한 바와 같이 박화한다. 불규칙한 요철(10)을 형성한 후에 어큐뮬레이션층(31)을 형성하는 경우에는, 불규칙한 요철(10)을 형성한 후에 p형 반도체 기판(21)을 박화하고, 그 후 어큐뮬레이션층(31)을 형성한다.
다음으로, p형 반도체 기판(21)을 열처리하고, 어큐뮬레이션층(31)을 활성화 시킨다. 열처리는 예를 들면, N2가스 분위기하에서 800 ~ 1000℃ 정도의 범위에서, 0.5 ~ 1.0시간 정도에 걸쳐서 행한다. 이때, p형 반도체 기판(21)의 결정성도 회복된다.
다음으로, p형 반도체 기판(21)의 제2 주면(21b) 측에 불규칙한 요철(10)을 형성한다. 불규칙한 요철(10)은 상술한 실시 형태와 마찬가지로, p형 반도체 기판(21)의 제2 주면(21b)에 펄스 레이저 광을 조사함으로써 형성된다.
다음으로, p형 반도체 기판(21)을 열처리한다. 열처리는 예를 들면, N2가스 분위기하에서, 800 ~ 1000℃ 정도의 범위에서 0.5 ~ 1.0시간 정도에 걸쳐서 행한다. 열처리에 의해, p형 반도체 기판(21)에서의 결정 손상의 회복 및 재결정화가 도모되고, 암전류의 증가 등의 불편을 방지할 수 있다. 어큐뮬레이션층(31)의 형성 후의 열처리를 생략하고, 불규칙한 요철(10)의 형성 후의 열처리만을 할 수도 있다.
다음으로, 절연층(27) 및 전하 전송 전극(25)을 형성한다. 절연층(27) 및 전하 전송 전극(25)을 형성하는 공정은 이미 알고 있으므로, 설명을 생략한다. 전하 전송 전극(25)은 예를 들면, 폴리 실리콘 또는 금속으로 이루어진다. 절연층(27)은 예를 들면, SiO2로 이루어진다. 절연층(27) 및 전하 전송 전극(25)을 덮도록, 추가로 보호막을 형성할 수도 있다. 보호막은 예를 들면, BPSG(Boron Phosphor Silicate Glass)로 이루어진다. 이것에 의해, 고체 촬상 소자(SI1)가 완성된다.
고체 촬상 소자(SI1)에서는 광 입사면(제2 주면(21b))으로부터 광이 입사하면, 제2 주면(21b)에 불규칙한 요철(10)이 형성되어 있기 때문에, 입사한 광은 요철(10)에 의해 산란되어 p형 반도체 기판(21) 내를 다양한 방향으로 나아간다. 제1 주면(21a) 등에 도달하는 광 성분은 요철(10)에서의 확산에 의해 다양한 방향으로 나아가기 때문에, 제1 주면(21a) 등에 도달한 광 성분이 제1 주면(21a)에서 전반사될 가능성은 매우 높다. 제1 주면(21a) 등에서 전반사한 광 성분은 다른 면에서의 전반사나 제2 주면(21b)에서의 반사, 산란, 또는 확산을 반복하여, 그 주행거리가 더욱 길어진다. 이와 같이, 고체 촬상 소자(SI1)에 입사한 광은 요철(10)에서 반사, 산란, 또는 확산되어, p형 반도체 기판(21) 내를 장거리 진행한다. 그리고 고체 촬상 소자(SI1)에 입사한 광은 p형 반도체 기판(21)의 내부를 장거리 진행하는 도중에, p형 반도체 기판(21)에서 흡수되고, 광에 의해 생긴 캐리어가 n형 반도체층(23)의 화소마다의 전하가 되어, 전송되고 검출된다. 따라서 고체 촬상 소자(SI1)에서는 근적외 파장 대역에서의 분광 감도 특성이 향상된다.
고체 촬상 소자(SI1)에서는 요철(10)에 의한 반사, 산란, 또는 확산에 의해, 화소간에서의 누화(crosstalk)가 발생하여, 해상도가 저하될 우려가 있다. 그렇지만, p형 반도체 기판(21)의 두께가 화소 피치(P) 이하로 설정되어 있으므로, 고체 촬상 소자(SI1)에서는 화소간에서 누화의 발생을 억제할 수 있다.
고체 촬상 소자(SI1)에서는, p형 반도체 기판(21)의 제2 주면(21b) 측에 어큐뮬레이션층(31)이 형성되어 있다. 이것에 의해, 제2 주면(21b) 측에서 광에 의하지 않고 발생하는 불필요한 캐리어가 재결합되어, 암전류를 저감할 수 있다. 어큐뮬레이션층(31)은 제2 주면(21b) 부근에서 광에 의해 발생한 캐리어가 당해 제2 주면(21b)에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 캐리어는 pn접합에 효율적으로 이동하여, 고체 촬상 소자(SI1)의 광검출 감도를 더욱 향상시킬 수 있다.
제6 실시 형태에서는, 어큐뮬레이션층(31)을 형성한 후에, p형 반도체 기판(21)을 열처리하고 있다. 이것에 의해, p형 반도체 기판(21)의 결정성이 회복되어, 암전류의 증가 등의 불편을 방지할 수 있다.
제6 실시 형태에서는, p형 반도체 기판(21)을 열처리한 후에, 전하 전송 전극(25)을 형성하고 있다. 이것에 의해, 전하 전송 전극(25)에 비교적 융점이 낮은 재료를 이용하는 경우에서도, 열처리에 의해 전하 전송 전극(25)이 용융하는 일은 없다. 따라서 열처리의 영향을 받지 않고 전하 전송 전극(25)을 적절하게 형성할 수 있다.
제6 실시 형태에서는, 피코초 ~ 펨토초 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성하고 있다. 이것에 의해, 불규칙한 요철(10)을 적절하고 또한 용이하게 형성할 수 있다.
그런데, 고체 촬상 소자라는 반도체 광검출 소자에 있어서, 실리콘으로 이루어지는 반도체 기판을 두껍게 설정함으로써(예를 들면, 200㎛정도), 근적외 파장 대역에 분광 감도 특성을 가지는 반도체 광검출 소자를 실현하는 것은 가능하다. 그렇지만, 상기 반도체 기판의 두께를 크게 한 경우, 양호한 해상도를 얻기 위해서는 수십 볼트 정도의 높은 바이어스 전압을 인가하고, 반도체 기판을 완전 공핍화 (空乏化)할 필요가 있다. 완전 공핍화되지 않고, 반도체 기판에 중성 영역이 부분적으로 남아 있으면, 중성 영역에서 발생한 캐리어가 확산되어 해상도가 열화되는 것을 방지하기 위함이다.
반도체 기판이 두꺼우면, 암전류도 증가한다. 이 때문에, 반도체 기판을 냉각시켜(예를 들면,-70 ~ -100℃), 암전류의 증가를 억제할 필요도 있다.
그렇지만, 제6 실시 형태에 관한 고체 촬상 소자(SI1)에서는 상술한 바와 같이, 제2 주면(21b)에 불규칙한 요철(10)이 형성됨으로써, 고체 촬상 소자(SI1)에 입사한 광의 주행거리가 길어진다. 이 때문에, 반도체 기판(p형 반도체 기판(21)), 특히 광 감응 영역(29)에 대응하는 부분을 두껍게 하는 일 없이, 근적외 파장 대역에 충분한 분광 감도 특성을 가지는 반도체 광검출 소자를 실현할 수 있다. 따라서 반도체 기판을 두껍게 함으로써 근적외 파장 대역에 분광 감도 특성을 가지는 반도체 광검출 소자보다도, 상기 고체 촬상 소자(SI1)는 매우 낮은 바이어스 전압의 인가 또는 바이어스 전압의 무(無)인가로, 양호한 해상도를 얻을 수 있다. 용도에 따라서는, 반도체 기판의 냉각도 불필요해진다.
반도체 기판, 특히 광 감응 영역에 대응하는 부분이 박화되어 있는 경우, 에타론 현상이 발생할 우려가 있다. 에타론 현상은 이면으로부터 입사한 피검출광과 입사한 피검출광이 표면에서 반사한 광 간에 간섭하는 현상이며, 근적외 파장 대역에서의 검출 특성에 영향을 미친다. 그렇지만, 고체 촬상 소자(SI1)에서는 제2 주면(21b)에 불규칙한 요철(10)이 형성되어 있음으로써, 입사광의 위상에 대해서 요철(10)에서 반사되는 광이 분산한 위상차를 가지므로, 이러한 광끼리가 상쇄되어, 에타론 현상이 억제된다.
제6 실시 형태에서는, p형 반도체 기판(21)이 제2 주면(21b) 측보다 박화되어 있다. 이것에 의해, p형 반도체 기판(21)의 제1 주면(21a) 및 제2 주면(21b) 측을 각각 광 입사면으로 한 반도체 광검출 소자를 얻을 수 있다. 즉, 고체 촬상 소자(SI1)는 이면 입사형 고체 촬상 소자뿐만이 아니라, 표면 입사형 고체 촬상 소자로서도 이용할 수 있다.
어큐뮬레이션층(31)을 형성한 후에, 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성하는 경우, 어큐뮬레이션층(31)의 두께를 불규칙한 요철(10)의 고저차보다도 크게 설정하는 것이 바람직하다. 이 경우, 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성하더라도, 어큐뮬레이션층(31)이 확실하게 남는다. 따라서 어큐뮬레이션층(31)에 의한 작용 효과를 확보할 수 있다.
(제7 실시 형태)
도 28을 참조하여, 제7 실시 형태에 관한 포토 다이오드(PD5)에 대해서 설명한다. 도 28은 제7 실시 형태에 관한 포토 다이오드의 구성을 설명하기 위한 도면이다.
포토 다이오드(PD5)는 파장 영역이 가시 ~ 근적외 영역에 있는 저에너지 광을 검출하기 위한 애벌런치(avalanche) 포토 다이오드이다. 포토 다이오드(PD5)는 p－형 반도체 기판(40)을 구비하고 있다. p－형 반도체 기판(40)은 실리콘(Si) 결정으로 이루어지고, 서로 대향하는 제1 주면(40a) 및 제2 주면(40b)을 가지고 있다. p－형 반도체 기판(40)은 광 감응 영역(41)을 포함하고 있다.
광 감응 영역(41)은 평면에서 보아서 제1 주면(40a)의 중앙부에 마련되어 있다. 광 감응 영역(41)은 제1 주면(40a)으로부터 안쪽으로 두께를 가진다. 광 감응 영역(41)은 n＋형 불순물 영역(43)과, p＋형 불순물 영역(45)과, p－형 반도체 기판(40)에 있어서 바이어스 전압을 인가한 때에 공핍화되는 영역으로 이루어진다. n＋형 불순물 영역(43)은 제1 주면(40a)으로부터 p－형 반도체 기판(40)의 안쪽으로 두께를 가진다. n＋형 불순물 영역(43)은 n＋형 가이드 링(43a)을 가진다. n＋형 가이드 링(43a)은 n＋형 불순물 영역(43)의 주단(周端)에 마련되어 있다. p＋형 불순물 영역(45)은 n＋형 불순물 영역(43)으로부터 좀 더 p－형 반도체 기판(40)의 안쪽으로 두께를 가진다. p－형 반도체 기판(40)은 p＋형 확산 차폐 영역(47)을 가진다. p＋형 확산 차폐 영역(47)은 평면에서 보아서 제1 주면(40a)의 주단에 있고 제1 주면(40a)으로부터 안쪽으로 두께를 가진다. p＋형 확산 차폐 영역(47)은 광 감응 영역(41)을 둘러싸도록 마련되어 있다.
p－형 반도체 기판(40)은 예를 들면, 붕소(B) 등의 p형 불순물이 첨가된 실리콘 기판이다. p＋형 불순물 영역(45)은 p－형 반도체 기판(40)보다도 p형 불순물이 고농도로 첨가된 영역이다. p＋형 확산 차폐 영역(47)은 p＋형 불순물 영역(45)보다 도 p형 불순물이 고농도로 첨가된 영역이다. n＋형 불순물 영역(43)은 예를 들면, 안티몬(Sb) 등의 n형 불순물이 첨가된 영역이다. n＋형 불순물 영역(43)(n＋형 가이드 링(43a)을 포함함) 및 p＋형 불순물 영역(45)은, p－형 반도체 기판(40) 내에서 pn접합을 구성하고 있다.
포토 다이오드(PD5)는 제1 주면(40a) 상에 적층된 패시베이션막(49)을 가진다. 포토 다이오드(PD5)는 패시베이션막(49) 상에 마련된 전극(51) 및 전극(53)을 가진다. 패시베이션막(49)에는, n＋형 불순물 영역(43) 상에 컨택트홀(H11)이 마련되어 있음과 아울러, p＋형 확산 차폐 영역(47) 상에 컨택트홀(H12)이 마련되어 있다. 전극(51)은 컨택트홀(H11)을 통하여 n＋형 불순물 영역(43)에 전기적으로 접촉 및 접속되어 있다. 전극(53)은 컨택트홀(H12)을 통하여 p＋형 확산 차폐 영역(47)에 전기적으로 접촉 및 접속되어 있다. 패시베이션막(49)의 소재는 예를 들면, 산화 실리콘 등이다.
포토 다이오드(PD5)는 제2 주면(40b) 측에 형성된 오목부(55)를 가진다. 오목부(55)는 p－형 반도체 기판(40)이 제2 주면(40b) 측으로부터 박화됨으로써 형성되고, 오목부(55)의 주위에는 두꺼운 프레임부가 존재하고 있다. 오목부(55)의 측면은 오목부(55)의 저면에 대해서 둔각을 이루어 경사져 있다. 오목부(55)는 평면에서 보아서 광 감응 영역(41)에 겹쳐지도록 형성되어 있다. 오목부(55)의 저면과 제1 주면(40a) 사이의 두께는 비교적 작고, 예를 들면 100~200㎛ 정도이고, 150㎛ 정도가 바람직하다. 이와 같이, 제1 주면(40a)과 오목부(55) 저면 사이의 두께가 비교적 작기 때문에, 응답 속도가 고속화됨과 아울러, 포토 다이오드(PD5)에 인가하는 바이어스 전압이 저감된다.
p－형 반도체 기판(40)의 제2 주면(40b) 전체에는 불규칙한 요철(10)이 형성되어 있다. p－형 반도체 기판(40)의 제2 주면(40b) 측에는 어큐뮬레이션층(57)이 형성되어 있고, 어큐뮬레이션층(57)에 있어서 오목부(55)의 저면에 대응하는 영역, 즉 애벌런치 포토 다이오드를 구성하고 있는 광 감응 영역(41)에 대향하고 있는 영역은 광학적으로 노출되어 있다. 제2 주면(40b)이 광학적으로 노출되어 있다는 것은 제2 주면(40b)이 공기 등의 분위기 가스와 접하고 있을 뿐만 아니라, 제2 주면(40b) 상에 광학적으로 투명한 막이 형성되어 있는 경우도 포함한다. 불규칙한 요철(10)은 오목부(55)의 저면만, 즉 애벌런치 포토 다이오드로서 기능하는 광 감응 영역(41)에 대향하고 있는 영역에만 형성되어 있어도 괜찮다.
포토 다이오드(PD5)는 전극(59)을 가진다. 전극(59)은 어큐뮬레이션층(57) 상에 설치되어 있고, 어큐뮬레이션층(57)에 전기적으로 접촉 및 접속되어 있다. 어큐뮬레이션층(57)에서 전극(59)이 형성된 영역은 광학적으로 노출되어 있지 않다.
상기 구성을 가지는 포토 다이오드(PD5)는 전극(51)과 전극(59)에 대하여 역바이어스 전압(브레이크다운 전압)이 인가되고 있는 경우, 광 감응 영역(41)에 입사하는 광량에 따른 캐리어가 광 감응 영역(41)에서 생성된다. p＋형 확산 차폐 영역(47)의 근방에서 생성된 캐리어는 p＋형 확산 차폐 영역(47)에 유입된다. 이 때문에, 전극(51)으로부터의 출력 신호에 발생하는 풋팅(footing)은 p＋형 확산 차폐 영역(47)에 의해 저감된다.
계속해서, 제7 실시 형태에 관한 포토 다이오드(PD5)의 제조 방법에 대해서 설명한다.
우선, p－형 반도체 기판(40)을 준비한다. p－형 반도체 기판(40)의 두께는 300㎛ 정도이다.
다음으로, p－형 반도체 기판(40)의 제1 주면(40a) 측에, p＋형 불순물 영역(45) 및 p＋형 확산 차폐 영역(47)을 형성한다. p＋형 불순물 영역(45)은 중앙부가 개구된 마스크 등을 이용하여, p－형 반도체 기판(40) 내에서 제1 주면(40a) 측으로부터 p형 불순물을 고농도로 이온 주입함으로써 형성한다. p＋형 확산 차폐 영역(47)은 주변부 영역이 개구된 다른 마스크 등을 이용하여, p－형 반도체 기판(40) 내에서 제1 주면(40a) 측으로부터 p형 불순물을 고농도로 확산시킴으로써 형성한다.
다음으로, p－형 반도체 기판(40)의 제1 주면(40a) 측에, n＋형 가이드 링(43a) 및 n＋형 불순물 영역(43)을 형성한다. n＋형 가이드 링(43a)은 링 모양으로 개구된 마스크 등을 이용하여, p－형 반도체 기판(40) 내에서 제1 주면(40a) 측으로부터 n형 불순물을 고농도로 확산시킴으로써 형성한다. n＋형 불순물 영역(43)은 중앙부가 개구된 다른 마스크 등을 이용하여, p－형 반도체 기판(40) 내에서 제1 주면(40a) 측으로부터 n형 불순물을 고농도로 이온 주입함으로써 형성한다.
다음으로, p－형 반도체 기판(40)의 제2 주면(40b)의 표면을 연마함으로써 평탄화한다. 그 후, p－형 반도체 기판(40)에서 p＋형 불순물 영역(45)에 대응하는 부분을, 해당 부분의 주변 부분을 남기고 제2 주면(40b) 측보다 박화한다. p－형 반도체 기판(40)의 박화는 예를 들면, KOH 수용액이나 TMAH 등을 이용한 알칼리 에칭에 의한 이방성 에칭에 의해 행해진다. p－형 반도체 기판(40)의 박화된 부분의 두께는 예를 들면, 150㎛ 정도이며, 주변 부분의 두께는 예를 들면, 200㎛ 정도이다.
다음으로, p－형 반도체 기판(40)의 제2 주면(40b) 측에 어큐뮬레이션층(57)을 형성한다. 여기에서는, p－형 반도체 기판(40) 내에서 제2 주면(40b) 측으로부터 p형 불순물을 p－형 반도체 기판(40)보다도 높은 불순물 농도가 되도록 이온 주입함으로써 어큐뮬레이션층(57)을 형성한다. 어큐뮬레이션층(57)의 두께는 예를 들면 1.5㎛ 정도이다.
다음으로, p－형 반도체 기판(40)을 열처리(어닐)하고, 어큐뮬레이션층(57)을 활성화시킨다. 여기에서는, p－형 반도체 기판(40)을 N2가스 분위기하에서, 800 ~ 1000℃ 정도의 범위에서 0.5 ~ 1.0시간 정도에 걸쳐서 가열한다.
다음으로, p－형 반도체 기판(40)의 제2 주면(40b)에 펄스 레이저 광(PL)을 조사하여 불규칙한 요철(10)을 형성한다. 불규칙한 요철(10)은 상술한 실시 형태와 마찬가지로, p형 반도체 기판(40)의 제2 주면(40b)에 펄스 레이저 광을 조사함으로써 형성된다.
다음으로, p－형 반도체 기판(40)을 열처리(어닐)한다. 여기에서는, p－형 반도체 기판(40)을 N2가스 분위기하에서, 800 ~ 1000℃ 정도의 범위에서 0.5 ~ 1.0시간 정도에 걸쳐서 가열한다. 열처리에 의해, p형 반도체 기판(40)에서의 결정 손상의 회복 및 재결정화가 도모되어, 암전류 증가 등의 불편을 막을 수 있다.
다음으로, p－형 반도체 기판(40)의 제1 주면(40a) 측에 패시베이션막(49)을 형성한다. 그리고 패시베이션막(49)에 컨택트홀(H11, H12)을 형성하고, 전극(51, 53)을 형성한다. 전극(51)은 컨택트홀(H11) 내에 형성되고, 전극(53)은 컨택트홀(H12) 내에 형성된다. 또, p－형 반도체 기판(40)의 박화된 부분의 주변 부분에서의 어큐뮬레이션층(57) 상에 전극(59)을 형성한다. 전극(51, 53)은 각각 알루미늄(Al) 등으로 이루어지고, 전극(59)은 금(Au) 등으로 이루어진다. 이것에 의해, 포토 다이오드(PD5)가 완성된다.
포토 다이오드(PD5)에서는 제2 주면(40b)에 불규칙한 요철(10)이 형성되고 있기 때문에, 포토 다이오드(PD5)에 입사한 광은 요철(10)에서 반사, 산란, 또는 확산되어, p－형 반도체 기판(40) 내를 장거리 진행한다.
포토 다이오드(PD5)에서는 광 입사면(제1 주면(40a))에 수직인 방향으로부터 광이 입사한 경우, 제2 주면(40b)에 형성된 불규칙한 요철(10)에 도달하면, 요철(10)로부터의 출사 방향에 대해서 16.6°이상의 각도에서 도달한 광 성분은 요철(10)에서 전반사된다. 요철(10)이 불규칙하게 형성되어 있으므로, 출사 방향에 대해서 다양한 각도를 가지고 있어, 전반사한 광 성분은 다양한 방향으로 확산한다. 이 때문에, 전반사한 광 성분은 p－형 반도체 기판(40) 내부에서 흡수되는 광 성분이 있으면, 제1 주면(40a)이나 측면에 도달하는 광 성분도 있다.
제1 주면(40a)이나 측면에 도달하는 광 성분은, 요철(10)에서의 확산에 의해 다양한 방향으로 나아가기 때문에, 제1 주면(40a)이나 측면에 도달한 광 성분이 제1 주면(40a)이나 측면에서 전반사될 가능성은 매우 높다. 제1 주면(40a)이나 측면에서 전반사한 광 성분은 다른 면에서의 전반사를 반복하여, 그 주행거리가 더욱 길어진다. 포토 다이오드(PD5)에 입사한 광은 p－형 반도체 기판(40)의 내부를 장거리 진행하는 도중에, p－형 반도체 기판(40)에서 흡수되어 광 전류로서 검출된다.
이와 같이, 포토 다이오드(PD5)에 입사한 광(L)은, 그 대부분이 포토 다이오드(PD5)를 투과하는 일 없이 주행거리가 길어지고, p－형 반도체 기판(40)에서 흡수된다. 따라서 포토 다이오드(PD5)에서는 근적외 파장 대역에서의 분광 감도 특성이 향상된다.
포토 다이오드(PD5)에서는 p－형 반도체 기판(40)의 제2 주면(40b) 측에 어큐뮬레이션층(57)이 형성되어 있다. 이것에 의해, 제2 주면(40b) 측에서 발생하는 불요 캐리어가 재결합되어 암전류를 저감할 수 있다. 어큐뮬레이션층(57)은 제2 주면(40b) 부근에서 발생한 캐리어가 당해 제2 주면(40b)에서 트랩되는 것을 억제한다. 이 때문에, 발생한 캐리어는 pn접합에 효율적으로 이동하여, 포토 다이오드(PD5)의 광검출 감도를 더욱 향상시킬 수 있다.
제7 실시 형태에서는, 어큐뮬레이션층(57)을 형성한 후에, p－형 반도체 기판(40)을 열처리하고 있다. 이것에 의해, p－형 반도체 기판(40)의 결정성이 회복되어, 암전류의 증가 등의 불편을 막을 수 있다.
어큐뮬레이션층(57)은 불규칙한 요철(10)을 형성한 후에, 형성될 수도 있다. 어큐뮬레이션층(57)을 형성한 후에, 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성하는 경우, 어큐뮬레이션층(57)의 두께를 불규칙한 요철(10)의 고저차보다도 크게 설정하는 것이 바람직하다. 이 경우, 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성하더라도, 어큐뮬레이션층(57)이 확실하게 남는다. 따라서 어큐뮬레이션층(57)에 의한 작용 효과를 확보할 수 있다.
제7 실시 형태에서는 p－형 반도체 기판(40)을 열처리한 후에, 전극(51, 53, 59)을 형성하고 있다. 이것에 의해, 전극(51, 53, 59)에 비교적 융점이 낮은 재료를 이용하는 경우더라도, 열처리에 의해 전극(51, 53, 59)이 용융할 일은 없다. 따라서 열처리의 영향을 받는 일 없이 전극(51, 53, 59)을 적절하게 형성할 수 있다.
제7 실시 형태에서는, 피코초 ~ 펨토초 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성하고 있다. 이것에 의해, 불규칙한 요철(10)을 적절하고 또한 용이하게 형성할 수 있다.
제7 실시 형태에서는, p－형 반도체 기판(40)이 제2 주면(40b) 측보다 박화 되어 있다. 이것에 의해, p－형 반도체 기판(40)의 제1 주면(40a) 및 제2 주면(40b)측을 각각 광 입사면으로 한 포토 다이오드를 얻을 수 있다. 즉, 포토 다이오드(PD5)는 표면 입사형 포토 다이오드뿐만이 아니라, 이면 입사형 포토 다이오드로서 이용할 수 있다.
그런데, 애벌런치 포토 다이오드에 있어서, 실리콘으로 이루어진 반도체 기판을 두껍게 설정함으로써(예를 들면, 수백㎛ ~ 2 mm정도), 근적외 파장 대역에 실용상 충분한 분광 감도 특성을 가지는 반도체 광검출 소자를 실현하는 것은 가능하다. 그렇지만, 애벌런치 포토 다이오드에서는 공핍화를 위한 바이어스 전압과 애벌런치 증배를 위한 바이어스 전압이 필요해지므로, 상기 반도체 기판의 두께를 크게 한 경우, 매우 높은 바이어스 전압을 인가할 필요가 있다. 반도체 기판이 두꺼우면, 암전류도 증가한다.
그렇지만, 제7 실시 형태에 관한 포토 다이오드(PD5)에서는, 상술한 바와 같이, 제2 주면(40b)에 불규칙한 요철(10)이 형성되어 있음으로써, 포토 다이오드(PD5)에 입사한 광의 주행거리가 길어진다. 이 때문에, 반도체 기판(p－형 반도체 기판(40)), 특히 광 감응 영역(41)에 대응하는 부분을 두껍게 하는 일 없이, 근적외 파장 대역에 실용상 충분한 분광 감도 특성을 가지는 포토 다이오드를 실현할 수 있다. 따라서 반도체 기판을 두껍게 함으로써 근적외 파장 대역에서 분광 감도 특성을 가지는 포토 다이오드보다도, 상기 포토 다이오드(PD5)는 낮은 바이어스 전압의 인가로, 양호한 분광 감도 특성을 얻을 수 있다. 또, 암전류 증가가 억제되어 포토 다이오드(PD5)의 검출 정밀도가 향상된다. 또한, p－형 반도체 기판(40)의 두께가 얇으므로, 포토 다이오드(PD5)의 응답 속도가 향상된다.
제7 실시 형태에 관한 포토 다이오드(PD5)에서는, 제2 주면(40b) 측의 전영역이 박화되어 있을 수도 있다.
(제8 실시 형태)
도 29를 참조하여, 제8 실시 형태에 관한 포토 다이오드 어레이(PDA2)에 대해서 설명한다. 도 29는 제8 실시 형태에 관한 포토 다이오드 어레이의 구성을 설명하기 위한 도면이다.
포토 다이오드 어레이(PDA2)는 p－형 반도체 기판(40)을 구비하고, p－형 반도체 기판(40)에는 애벌런치 포토 다이오드로서 기능하는 광 감응 영역(41)이 복수 배치되어 있다.
p－형 반도체 기판(40)의 제2 주면(40b) 전체에는 불규칙한 요철(10)이 형성되어 있다. 즉, 포토 다이오드 어레이(PDA2)는 애벌런치 포토 다이오드로서 기능하는 광 감응 영역(41)에 대향하고 있는 영역뿐만이 아니라, 광 감응 영역(41) 사에 대향하고 있는 영역에도 불규칙한 요철(10)이 형성되어 있다.
제8 실시 형태에 있어서도, 제7 실시 형태와 마찬가지로, 포토 다이오드 어레이(PDA2)에 입사한 광의 주행거리가 길어져, 광이 흡수되는 거리도 길어진다. 이것에 의해, 포토 다이오드 어레이(PDA2)에서도 근적외 파장 대역에서의 분광 감도 특성을 향상할 수 있다.
제8 실시 형태에 관한 포토 다이오드 어레이(PDA2)는 제7 실시 형태와 마찬가지로, 반도체 기판을 두껍게 함으로써 근적외 파장 대역에 분광 감도 특성을 가지는 포토 다이오드 어레이보다도 낮은 바이어스 전압의 인가로, 양호한 분광 감도 특성을 얻을 수 있다. 또, 암전류의 증가가 억제되어 포토 다이오드 어레이(PDA2)의 검출 정밀도가 향상된다. 또한, p－형 반도체 기판(40)의 두께가 얇으므로, 포토 다이오드 어레이(PDA2)의 응답 속도가 향상된다.
포토 다이오드 어레이(PDA2)에서는 p－형 반도체 기판(40)의 제2 주면(40b)에 있어서 광 감응 영역(41) 사이에 대향하고 있는 영역에도, 불규칙한 요철(10)이 형성되어 있다. 이 때문에, 광 감응 영역(41) 사이에 입사한 광은, 제2 주면(40b)에서 광 감응 영역(41) 사이에 대향하고 있는 영역에 형성되어 있는 불규칙한 요철(10)에서 반사, 산란, 또는 확산되고, 어느 하나의 광 감응 영역(41)에서 흡수된다. 따라서 포토 다이오드 어레이(PDA2)에서는 광 감응 영역(41) 사이에 있어서 검출 감도가 저하하는 일이 없어, 광검출 감도가 향상된다.
포토 다이오드 어레이(PDA2)도 제7 실시 형태에 관한 포토 다이오드(PD5)와 동일하게, YAG 레이저 광의 검출 소자로서 이용할 수 있다.
포토 다이오드 어레이(PDA2)는 제2 주면(40b) 측의 전영역이 박화되어 있을 수도 있다. 또, 포토 다이오드 어레이(PDA2)는 표면 입사형 및 이면 입사형 중 어느 포토 다이오드 어레이로서 이용할 수 있다.
(제9 실시 형태)
도 30 및 도 31을 참조하여, 제9 실시 형태에 관한 포토 다이오드 어레이(PDA3)의 구성에 대해서 설명한다. 도 30은 제9 실시 형태에 관한 포토 다이오드 어레이(PDA3)를 개략적으로 나타내는 평면도이다. 도 31은 도 30에 도시된 포토 다이오드 어레이(PDA3)의 XXXI－XXXI선에 따른 단면 구성을 나타내는 도면이다.
포토 다이오드 어레이(PDA3)는 기판(62) 상에 복수의 반도체층 및 절연층이 적층되어 이루어진다. 도 30에 도시된 바와 같이 포토 다이오드 어레이(PDA3)는 피검출광을 입사시키는 복수의 광검출 채널(CH)이 매트릭스 모양(본 실시 형태에서는 4×4)으로 형성되어 이루어진 포톤 카운팅용 멀티 채널 애벌런치 포토 다이오드이다. 포토 다이오드 어레이(PDA3)의 상면 측에는 신호 도선(63), 저항(64), 및 전극 패드(65)가 마련되어 있다. 기판(62)은 예를 들면, 한 변이 1mm정도의 정방형상이다. 각 광검출 채널(CH)은 예를 들면, 정방형상이다.
신호 도선(63)은 읽기부(63a)와, 접속부(63b)와, 채널 외주부(63c)로 이루어진다. 읽기부(63a)는 각 광검출 채널(CH)로부터 출력된 신호를 운반한다. 접속부(63b)는 각 저항(64)과 읽기부(63a)를 접속한다. 채널 외주부(63c)는 각 광검출 채널(CH)의 외주(외주)를 둘러싸도록 배선된다. 읽기부(63a)는 당해 읽기부(63a)를 사이에 두고 인접하는 2개의 열에 배치된 광검출 채널(CH) 각각과 접속되어 있고, 그 일단은 전극 패드(65)와 접속되어 있다. 본 실시 형태에서는 포토 다이오드가 4×4의 매트릭스 모양으로 배치되어 있기 때문에, 포토 다이오드 어레이(PDA3) 상에는 2개의 읽기부(63a)가 배선되어 있고, 이것들은 전극 패드(65)에 대해서 양쪽 모두 접속된다. 신호 도선(63)은 예를 들면, 알루미늄(Al)으로 이루어진다.
저항(64)은 한쪽 단부(64a) 및 채널 외주부(63c)를 통하여 광검출 채널(CH) 마다 마련되어 있고, 다른쪽 단부(64b) 및 접속부(63b)를 통하여 읽기부(63a)에 접속된다. 동일한 읽기부(63a)에 접속되는 복수(본 실시 형태에서는 8개)의 저항(64)은 당해 읽기부(63a)에 대해서 접속된다. 저항(64)은 예를 들면, 폴리 실리콘(Poly－Si)으로 이루어진다.
다음으로, 도 31을 참조하여 포토 다이오드 어레이(PDA3)의 단면 구성에 대해서 설명한다. 도 31에 도시된 바와 같이, 포토 다이오드 어레이(PDA3)는 도전형이 n형(제1 도전형)인 반도체층을 가지는 기판(62)과, 기판(62) 상에 형성된 도전형이 p형(제2 도전형)인 p－형 반도체층(73)과, p－형 반도체층(73) 상에 형성된 도전형이 p형인 p＋형 반도체 영역(74)과, 보호막(76)과, p－형 반도체층(73)에 형성된 도전형이 n형(제1 도전형)인 분리부(80)와, 보호막(76) 상에 형성된 상기 신호 도선(63) 및 저항(64)을 구비한다. 피검출광은 도 31의 상면측으로부터 또는 하면측으로부터 입사된다.
기판(62)은 기판 부재(SM)와, 기판 부재(SM)상에 형성된 절연막(61)과, 절연막(61) 상에 형성된 n＋형 반도체층(72)를 가진다. 기판 부재(SM)는 Si(실리콘)으로 이루어진다. 절연막(61)은 예를 들면, SiO2(산화 실리콘)로 이루어진다. n＋형 반도체층(72)은 Si로 이루어지고, 불순물 농도가 높은 도전형이 n형인 반도체층이다. n＋형 반도체층(72)의 두께는 예를 들면, 1㎛ ~ 12㎛이다.
p－형 반도체층(73)은 불순물 농도가 낮고 도전형이 p형인 에피택셜(epitaxial) 반도체층이다. p－형 반도체층(73)은 기판(62)과의 계면에서 pn접합을 구성한다. p－형 반도체층(73)은 피검출광의 입사에 의해서 생긴 캐리어를 애벌런치 증배하는 증배 영역(AM)을, 각 광검출 채널(CH)에 대응하여 복수 개 가진다. p－형 반도체층(73)의 두께는 예를 들면, 3㎛ ~ 5㎛이다. p－형 반도체층(73)은 Si 로 이루어진다. 따라서 n＋형 반도체층(72)와 p－형 반도체층(73)은, 실리콘 기판을 구성하고 있다.
p＋형 반도체 영역(74)은 각 광검출 채널(CH)의 증배 영역(AM)에 대응하여, p－형 반도체층(73) 상에 형성되어 있다. 즉, 반도체층의 적층 방향(이하, 간단하게 적층 방향이라고 함)에서 p＋형 반도체 영역(74)의 아래쪽에 위치하는 p－형 반도체층(73)의 기판(62)과의 계면 근방의 영역이 증배 영역(AM)이다. p＋형 반도체 영역(74)는 Si로 이루어진다.
분리부(80)는 복수의 광검출 채널(CH)의 사이에 형성되고, 각 광검출 채널(CH)을 분리한다. 즉, 분리부(80)는 각 광검출 채널(CH)과 1대 1에 대응하여 p－형 반도체층(73)에 증배 영역(AM)이 형성되도록 형성된다. 분리부(80)는 각 증배 영역(AM)의 주위를 완전하게 둘러싸도록 기판(62)상에서 2차원 격자 모양으로 형성된다. 분리부(80)는 적층 방향으로 p－형 반도체층(73)의 상면측으로부터 하면측까지 관통하여 형성되어 있다. 분리부(80)의 불순물은 예를 들면 P로 이루어지고, 불순물 농도가 높고 도전형이 n형인 반도체층이다. 분리부(80)를 확산에 의해 형성하면 긴 열처리 시간이 필요하기 때문에, n＋형 반도체층(72)의 불순물이 에피택셜 반도체층에 확산하여, pn접합의 계면이 솟아오르는 것을 생각할 수 있다. 이 솟아오름 방지를 위해, 분리부(80)에 해당하는 영역의 중앙 부근을 트랜치 에칭한 후, 불순물의 확산을 실행하여 분리부(80)를 형성할 수도 있다. 트랜치 구(溝)에는 광검출 채널이 흡수하는 파장 대역의 광을 흡수, 또는 반사하는 물질로 채우는 것에 의해 차광부를 형성할 수도 있다. 이 경우, 경사 증배에 의한 발광이 인접하는 광검출 채널에 영향을 미쳐 발생하는 누화(cross talk)를 방지할 수 있다.
p－형 반도체층(73), p＋형 반도체 영역(74), 및 분리부(80)는 포토 다이오드 어레이(PDA3)의 상면 측에서 평면을 형성하고, 그것들 위에는 보호막(76)이 형성되어 있다. 보호막(76)은 예를 들면, SiO2로 이루어진 절연층에 의해서 형성된다.
보호막(76) 상에는 신호 도선(63) 및 저항(64)이 형성되어 있다. 신호 도선(63)의 읽기부(63a) 및 저항(64)은 분리부(80)의 위쪽에 형성되어 있다.
신호 도선(63)이 애노드로서 기능하고, 캐소드로서, 도시는 생략하지만, 기판(62)의 하면측(절연막(61)을 가지지 않는 측)의 전면에 투명 전극층(예를 들면 ITO(Indium Tin Oxide)로 이루어진 층)을 구비하고 있을 수도 있다. 또는, 캐소드로서 전극부가 표면측으로 인출하도록 형성되어 있을 수도 있다.
여기서, 도 32를 참조하여, 각 광검출 채널(CH)과, 신호 도선(63) 및 저항(64)과의 접속 관계를 설명한다. 도 32는 각 광검출 채널(CH)과, 신호 도선(63) 및 저항(64)과의 접속 관계를 개략적으로 설명하기 위한 도면이다. 도 32에 도시된 바와 같이, 각 광검출 채널(CH)의 p＋형 반도체 영역(74)과 신호 도선(63)(채널 외주부(63c))은 직접 접속되어 있다. 이것에 의해, 신호 도선(63)(채널 외주부(63c))과 p－형 반도체층(73)은 전기적으로 접속된다. p－형 반도체층(73)과 저항(64)의 일단부(64a)는 신호 도선(63)(채널 외주부(63c))을 통하여 접속되고, 저항(64)은 다른 일단부(64b)가 각각 접속부(63b)를 통하여 읽기부(63a)에 대해서 접속된다.
기판(62)은 복수의 광검출 채널(CH)이 형성된 영역이 기판 부재(SM) 측으로부터 박화되고, 기판 부재(SM)에 있어서 복수의 광검출 채널(CH)이 형성된 영역에 대응하는 부분이 제거되어 있다. 박화된 영역의 주위에는 기판 부재(SM)가 프레임부로서 존재하고 있다. 또한, 상기 프레임부도 제거되어, 기판(62)은 전영역이 박화된, 즉 기판 부재(SM) 전체가 제거된 구성을 가지고 있을 수도 있다. 기판 부재(SM)의 제거는 에칭(예를 들면, 드라이 에칭 등)이나, 연마 등에 의해 실행할 수 있다. 드라이 에칭에 의해 기판 부재(SM)를 제거하는 경우, 절연막(61)은 에칭 스탑층으로서도 기능한다. 기판 부재(SM)가 제거됨으로써 노출되는 절연막(61)은 후술하는 것처럼 하여 제거된다.
n＋형 반도체층(72)의 표면에는 복수의 광검출 채널(CH)이 형성된 영역 전체에 걸쳐서, 불규칙한 요철(10)이 형성되어 있다. n＋형 반도체층(72)의 표면에서 불규칙한 요철(10)이 형성된 영역은, 광학적으로 노출되어 있다. n＋형 반도체층(72)의 표면이 광학적으로 노출되어 있다는 것은, n＋형 반도체층(72)의 표면이 공기 등의 분위기 가스와 접하고 있을 뿐 아니라, n＋형 반도체층(72)의 표면 상에 광학적으로 투명한 막이 형성되어 있는 경우도 포함한다. 불규칙한 요철(10)은 각 광검출 채널(CH)에 대향하고 있는 영역에만 형성되어 있을 수도 있다.
불규칙한 요철(10)은 기판 부재(SM)가 제거됨으로써 노출되어 있는 절연막(61)에, 상술한 실시 형태와 마찬가지로 펄스 레이저 광을 조사함으로써 형성된다. 즉, 노출되어 있는 절연막(61)에 펄스 레이저 광이 조사되면, 절연막(61)이 제거됨과 아울러, n＋형 반도체층(72)의 표면이 펄스 레이저 광으로 손상되어, 불규칙한 요철(10)이 형성된다.
펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성한 후에, 기판(62)을 열처리(어닐)하는 것이 바람직하다. 예를 들면, 기판(62)을 N2가스 분위기하에서 800 ~ 1000℃ 정도의 범위에서, 0.5 ~ 1.0시간 정도에 걸쳐서 가열한다. 상기 열처리에 의해, n＋형 반도체층(72)에 있어서의 결정 손상의 회복 및 재결정화가 도모되어, 암전류 증가 등의 불편을 방지할 수 있다.
이와 같이 구성된 포토 다이오드 어레이(PDA3)를 포톤 카운팅에 이용하는 경우, 가이거 모드(Geiger mode)라고 불리는 동작 조건하에서 동작시킨다. 가이거 모드 동작시에는, 각 광검출 채널(CH)에 브레이크다운 전압보다도 높은 역전압(예를 들면 50V 이상)이 인가된다. 이 상태에서 상면측으로부터 각 광검출 채널(CH)에 피검출광이 입사되면, 피검출광이 각 광검출 채널(CH)에서 흡수되어 캐리어가 발생한다. 발생한 캐리어는 각 광검출 채널(CH) 내의 전계에 따라서 가속하면서 이동하고, 각 증배 영역(AM)에서 증배된다. 그리고 증배된 캐리어는 저항(64)을 통하여 신호 도선(63)에 의해 외부로 취출되고, 그 출력 신호의 파고값(波高値)에 기초하여 검출된다. 포톤을 검출한 채널에서는 모두 동량의 출력을 얻을 수 있으므로, 모든 채널로부터의 총출력을 검출함으로써 포토 다이오드 어레이(PDA3) 중 몇 개의 광검출 채널(CH)로부터 출력이 있었는지가 카운트된다. 따라서 포토 다이오드 어레이(PDA3)에서는 피검출광의 1회 조사에 의해서, 포톤 카운팅이 이루어진다.
그런데 포토 다이오드 어레이(PDA3)에서는 n＋형 반도체층(72)의 표면에 불규칙한 요철(10)이 형성되어 있기 때문에, 포토 다이오드 어레이(PDA3)에 입사한 광은 요철(10)에서 반사, 산란, 또는 확산되어, 포토 다이오드 어레이(PDA3) 내를 장거리 진행한다.
예를 들면, 포토 다이오드 어레이(PDA3)를 표면 입사형 포토 다이오드 어레이로서 이용하여, 보호막(76) 측으로부터 포토 다이오드 어레이(PDA3)에 광이 입사한 경우, n＋형 반도체층(72)의 표면에 형성된 불규칙한 요철(10)에 도달하면, 요철(10)로부터의 출사 방향에 대해서 16.6°이상의 각도에서 도달된 광 성분은 요철(10)에서 전반사된다. 요철(10)은 불규칙하게 형성되어 있으므로, 출사 방향에 대해서 다양한 각도를 가지고 있고, 전반사한 광 성분은 다양한 방향으로 확산한다. 이 때문에, 전반사한 광 성분은 각 광검출 채널(CH)에서 흡수되는 광 성분이 있으면, 보호막(76) 측의 표면이나 n＋형 반도체층(72)의 측면에 도달하는 광 성분도 있다.
보호막(76) 측의 표면이나 n＋형 반도체층(72)의 측면에 도달하는 광 성분은, 요철(10)에서의 확산에 의해 다양한 방향으로 진행한다. 이 때문에, 보호막(76) 측의 표면이나 n＋형 반도체층(72)의 측면에 도달한 광 성분이 보호막(76) 측의 표면이나 n＋형 반도체층(72)의 측면에서 전반사할 가능성은 매우 높다. 보호막(76) 측의 표면이나 n＋형 반도체층(72)의 측면에서 전반사한 광 성분은, 다른 면에서의 전반사를 반복하여 그 주행거리가 더욱 길어진다. 포토 다이오드 어레이(PDA3)에 입사한 광은, 포토 다이오드 어레이(PDA3)의 내부를 장거리 진행하는 도중에, 각 광검출 채널(CH)에서 흡수되어 광 전류로서 검출된다.
포토 다이오드 어레이(PDA3)를 이면 입사형 포토 다이오드 어레이로서 이용하여, n＋형 반도체층(72)의 표면측으로부터 포토 다이오드 어레이(PDA3)에 광이 입사된 경우, 입사한 광은 요철(10)에 의해 산란되어 포토 다이오드 어레이(PDA3) 내를 다양한 방향으로 진행한다. 보호막(76) 측의 표면이나 n＋형 반도체층(72)의 측면에 도달하는 광 성분은, 요철(10)에서의 확산에 의해 다양한 방향으로 진행하기 때문에, 보호막(76) 측의 표면이나 n＋형 반도체층(72)의 측면에 도달한 광 성분이 각면에서 전반사할 가능성은 매우 높다. 보호막(76) 측의 표면이나 n＋형 반도체층(72)의 측면에서 전반사한 광 성분은, 다른 면에서의 전반사나 요철(10)에서의 반사, 산란, 또는 확산을 반복하여, 그 주행거리가 더욱 길어진다. 포토 다이오드 어레이(PDA3)에 입사한 광은 요철(10)에서 반사, 산란, 또는 확산되어, 포토 다이오드 어레이(PDA3) 내를 장거리 진행하고, 각 광검출 채널(CH)에서 흡수되어 광 전류로서 검출된다.
포토 다이오드 어레이(PDA3)에 입사한 광(L)은 그 대부분이 포토 다이오드 어레이(PDA3)를 투과하는 일 없이, 주행거리가 길어져서, 각 광검출 채널(CH)에서 흡수된다. 따라서 포토 다이오드 어레이(PDA3)에서는 근적외 파장 대역에서의 분광 감도 특성이 향상된다.
제9 실시 형태에서는, n＋형 반도체층(72)의 표면에 불규칙한 요철(10)이 형성되어 있다. 이 때문에, 불규칙한 요철(10)이 형성된 상기 표면 측에서 광에 의하지 않고 발생하는 불요 캐리어가 재결합되어, 암전류를 저감할 수 있다. n＋형 반도체층(72)은 어큐뮬레이션층으로서 기능하고, n＋형 반도체층(72)의 상기 표면 부근에서 광에 의해 발생한 캐리어가 그 표면에서 트랩되는 것을 억제한다. 이 때문에, 광에 의해 발생한 캐리어는 증배 영역(AM)에 효율적으로 이동하여, 포토 다이오드 어레이(PDA3)의 광검출 감도를 향상시킬 수 있다.
제9 실시 형태에서는, n＋형 반도체층(72)에 있어서의 복수의 광검출 채널(CH) 사이에 대응하는 표면도 불규칙한 요철(10)이 형성되어 있음과 아울러, 광학적으로 노출되어 있다. 이 때문에, 복수의 광검출 채널(CH) 사이에 입사한 광도, 불규칙한 요철(10)에서 반사, 산란, 또는 확산되어, 어느 하나의 광검출 채널(CH)에서 흡수된다. 따라서 광검출 채널(CH) 사이에서 검출 감도가 저하하는 일은 없고, 포토 다이오드 어레이(PDA3)의 광검출 감도가 보다 한층 향상된다.
제9 실시 형태에서는, n＋형 반도체층(72)의 두께가 불규칙한 요철(10)의 고저차보다도 크다. 이 때문에, n＋형 반도체층(72)에 의한 어큐뮬레이션층으로서의 작용 효과를 확실하게 확보할 수 있다.
포토 다이오드 어레이(PDA3)에서는, pn접합은 기판(62)의 n＋형 반도체층(72)과, 당해 기판(62)의 n＋형 반도체층(72) 상에 형성된 에피택셜 반도체층인 p－형 반도체층(73)에 의해서 구성되어 있다. 증배 영역(AM)은 pn접합이 실현되어 있는 p－형 반도체층(73)에 형성되고, 각 증배 영역(AM)의 각 광검출 채널(CH)에 대한 대응은 광검출 채널(CH) 사이에 형성된 분리부(80)에 의해서 실현되어 있다. pn접합면은 n＋형 반도체층(72)과 p－형 반도체층(73)의 계면과, 분리부(80)와 p－형 반도체층(73)의 계면으로 구성되어 있다. 이 때문에, 고농도 불순물 영역이 볼록해져서, 전계가 높아지는 영역이 존재하지 않는다. 따라서 포토 다이오드 어레이(PDA3)는 가이거 모드로 동작시켰을 때에 에지(edge) 브레이크다운이 발생하는 pn접합의 단부(에지)를 갖지 않다. 이 때문에, 포토 다이오드 어레이(PDA3)에서는 각 광검출 채널(CH)의 pn접합에 대해서 가이드 링을 마련할 필요가 없다. 이것에 의해, 포토 다이오드 어레이(PDA3)는 그 개구율을 현격하게 높게 하는 것이 가능해진다.
개구율을 높게 함으로써, 포토 다이오드 어레이(PDA3)에서는 검출 효율을 크게 하는 일도 가능해진다.
각 광검출 채널(CH) 간은 분리부(80)에 의해서 분리되고 있기 때문에, 누화를 양호하게 억제하는 것이 가능해진다.
가이거 모드로 동작시켜, 포톤이 입사된 광검출 채널과 입사되지 않은 채널 간의 전압차가 커진 경우더라도, 광검출 채널(CH) 간에는 분리부(80)가 형성되어 있기 때문에, 충분히 채널 간을 분리할 수 있다.
포토 다이오드 어레이(PDA3)에서는 신호 도선(63)의 읽기부(63a)가 분리부(80)의 위쪽에 형성되어 있으므로, 신호 도선(63)이 증배 영역(AM) 위쪽, 즉 광검출면 상을 가로지는 것이 억제된다. 이 때문에, 개구율은 보다 한층 향상된다. 또한, 암전류의 억제에도 효과적이라고 생각된다. 포토 다이오드 어레이(PDA3)에서는 저항(64)도 분리부(80)의 위쪽에 형성되어 있기 때문에, 개구율은 더 더욱 향상된다.
n형의 반도체 기판을 이용하고, 그 위에 p형의 에피택셜 반도체층을 형성한 경우, n형의 반도체 기판에서 발생한 홀의 일부가 지연되어 증배 영역으로 들어가는 애프터 펄스가 되어 버린다고 하는 문제가 발생하는 것을, 본원 발명자는 애프터 펄스의 파장 의존성으로부터 찾아냈다. 이러한 문제에 대해, 포토 다이오드 어레이(PDA3)에서는 복수의 광검출 채널(CH)이 형성된 영역에 있어서, 기판 부재(SM)가 제거되어 있으므로, 애프터 펄스를 억제하는 것이 가능해진다.
제9 실시 형태에 있어서, 포토 다이오드 어레이에 형성되는 광검출 채널의 수는 상기 실시 형태에 있어서의 수(4×4)에 한정되지 않는다. 광검출 채널(CH) 간에 형성되는 분리부(80)의 개수도, 상기 실시 형태 및 변형예로 제시된 수에 한정되지 않고, 예를 들면 3개 이상일 수도 있다. 신호 도선(63)은 분리부(80)의 위쪽에 형성되어 있지 않을 수도 있다. 저항(64)도 분리부(80)의 위쪽에 형성되어 있지 않을 수도 있다. 각 층 등은 상기 실시 형태에서 예시한 것에 한정되지 않는다.
(제10 실시 형태)
도 33을 참조하여, 제10 실시 형태에 관한 MOS 이미지 센서(MI1)에 대해서 설명한다. 도 33은 제10 실시 형태에 관한 MOS 이미지 센서를 개략적으로 가리키는 평면도이다. 도 34는 도 33에 도시된 MOS 이미지 센서의 XXXIV－XXXIV선에 따른 단면 구성을 나타내는 도면이다.
MOS 이미지 센서(MI1)는 실리콘으로 이루어진 제1 도전형의 반도체 기판(90)을 구비하고 있다. 반도체 기판(90)에는 수광부(91), 행을 선택하기 위한 수직 쉬프트 레지스터(92), 및 열을 선택하기 위한 수평 쉬프트 레지스터(93)가 형성되어 있다. 수광부(91)는 도 34(a)에 도시된 바와 같이, 반도체 기판(90)의 제1 주면(90a) 측에 배치되어 있다. 수광부(91)에는 복수의 화소(미도시)가 2차원 모양으로 배치되어 있다. 수직 쉬프트 레지스터(92)는 수광부(91)의 측방(도 33 중, 좌측)에 배치되어 있다. 수평 쉬프트 레지스터(93)도 수광부(91)의 측방(도 33 중, 하측)에 배치되어 있다.
반도체 기판(90)의 제2 주면(90b)에 있어서의 수광부(91)에 대응하는 영역에는 도 34(a)에 도시된 바와 같이, 불규칙한 요철(10)이 형성되어 있다. 반도체 기판(90)의 제2 주면(90b) 측에는 어큐뮬레이션층(11)이 형성되어 있고, 제2 주면(90b)은 광학적으로 노출되어 있다. 불규칙한 요철(10)은 도 34(b)에 도시된 바와 같이, 반도체 기판(90)의 제2 주면(90b)의 전체에 걸쳐서 형성되어 있어도 괜찮다.
계속해서, 도 35 및 도 36을 참조하여, MOS 이미지 센서(MI1)의 수광부(91)에 배치된 각 화소 PX의 구성에 대해서 설명한다. 도 35는 제10 실시 형태에 관한 MOS 이미지 센서에 있어서의 하나의 화소를 확대하여 나타낸 평면도이다. 도 36은 도 35에 있어서의 XXXVI－XXXVI선에 따른 단면 구성을 나타내는 도면이다.
각 화소 PX는 도 35에 도시된 바와 같이, 수광 영역(101)과 부수 회로(102)로 구성된다. MOS 이미지 센서(MI1)가 PPS(Passive Pixel Sensor)인 경우, 부수 회로(102)는 읽기용 FET에 의해 구성된다. MOS 이미지 센서(MI1)가 APS(Active Pixel Sensor)인 경우, 부수 회로(102)는 4개의 트랜지스터 등을 포함한 증폭 회로에 의해 구성된다.
수광 영역(101)은 도 36(a)에 도시된 바와 같이, 반도체 기판(90)과 제2 도전형 반도체 영역(111)으로 구성되는 pn접합으로 이루어진 포토 다이오드이다. 부수 회로(102)는 제2 도전형 반도체 영역(111)의 측방(도 36(a) 중, 좌측)에 배치되어 있다. 반도체 기판(90)의 제2 주면(90b)에는, 화소 PX 전체에 걸쳐서 불규칙한 요철(10)이 형성되어 있다. 불규칙한 요철(10)은 도 36(b)에 도시된 바와 같이, 반도체 기판(90)의 제2 주면(90b)에 있어서의 수광 영역(101)(제2 도전형 반도체 영역(111))에 대응하는 영역에서만 형성되어 있어도 괜찮다.
제10 실시 형태에 있어서도, 다른 실시 형태와 같이 MOS 이미지 센서(MI1)에 입사한 광의 주행거리가 길어져, 광이 흡수되는 거리도 길어진다. 이것에 의해, MOS 이미지 센서(MI1)에서도, 근적외 파장 대역에서의 분광 감도 특성을 향상할 수 있다.
제10 실시 형태에서는 반도체 기판(90)의 제1 주면(90a) 측의 가공 프로세스를 종료한 후, 반도체 기판(90)을 박화하여도 괜찮다. 이 경우, 반도체 기판(90)의 제1 주면(90a) 및 제2 주면(90b) 측을 각각 광 입사면으로 한 MOS 이미지 센서를 얻을 수 있다.
제10 실시 형태에서 도시된 양태는 MOS 이미지 센서에만 적용되는 것은 아니다. 제10 실시 형태에서 도시된 양태는 근적외 파장 대역에서의 광을 검출하는 CMOS 이미지 센서, 포토 IC, 또는 CMOS 포토 IC 등에 적용할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명했지만, 본 발명은 반드시 상술한 실시 형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
제1 ~ 제5 실시 형태에서는 제2 주면(1b)의 전면에 걸쳐서 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성하고 있지만, 이것에 한정되지 않는다. 예를 들면, n－형 반도체 기판(1)의 제2 주면(1b)에 있어서 p＋형 반도체 영역(3)에 대향하는 영역에만, 펄스 레이저 광을 조사하여 불규칙한 요철(10)을 형성할 수도 있다.
제1 ~ 제5 실시 형태에서는, 전극(15)을 n－형 반도체 기판(1)의 제1 주면(1a) 측에 형성된 n＋형 반도체 영역(5)에 전기적으로 접촉 및 접속하고 있지만, 이것에 한정되지 않는다. 예를 들면, 전극(15)을 n－형 반도체 기판(1)의 제2 주면(1b) 측에 형성된 어큐뮬레이션층(11)에 전기적으로 접촉 및 접속할 수도 있다. 이 경우, n－형 반도체 기판(1)의 제2 주면(1b)에 있어서 p＋형 반도체 영역(3)에 대향하는 영역 외에, 전극(15)을 형성하는 것이 바람직하다. n－형 반도체 기판(1)의 제2 주면(1b)에 있어서 p＋형 반도체 영역(3)에 대향하는 영역에 전극(15)을 형성하면, 제2 주면(1b)에 형성되어 있는 불규칙한 요철(10)이 전극(15)에 의해 막혀져 근적외 파장 대역에서의 분광 감도가 저하된다고 하는 사상(事象)이 생기기 때문이다.
본 실시 형태에 관한 포토 다이오드(PD1 ~ PD5), 포토 다이오드 어레이(PDA1 ~ 3), 고체 촬상 소자(SI1), 및 MOS 이미지 센서(MI1)에 있어서의 p형 및 n형의 각 도전형을 상술한 것과는 반대로 되도록 교체할 수도 있다.
그런데 선행 기술 중 하나로 특표(特表) 2008－515196호 공보에 개시된 「유황이 도프(dope)된 레이저에 의해서 미크로 구조화된 표면층을 가지는 실리콘 베이스의 검출기 제조 방법」이 존재한다. 특표 2008－515196호 공보에서는 실리콘 기판 표면의 복수 위치의 각각을 하나 이상의 펨토초 레이저 펄스로 조사함과 동시에, 상기 표면을 유황을 함유하는 물질에 노출시켜 기판의 표면층에 복수의 유황 함유물을 형성하고 있다. 이와 같이, 특표 2008－515196호 공보에서는 실리콘의 밴드 갭 중에 불순물 순위를 형성함으로써, 적외선 감도를 향상시키고 있다. 따라서 반도체 광검출 소자에 입사한 광의 주행거리가 길어져, 광이 흡수되는 거리도 길어지기 때문에, 근적외 파장 대역에서의 분광 감도 특성이 향상하는 본 실시 형태에 관한 각 반도체 광검출 소자와, 특표 2008－515196호 공보에 개시된 광검출기는 서로 다르다. 또, 특표 2008－515196호 공보에 개시된 광검출기는 광전 효과에 의해 광을 검출하고 있어, 본 실시 형태에 관한 각 반도체 광검출 소자와 서로 다르다.
종래, 파장 1000nm 이상의 실용적인 분광 감도를 가지는 반도체 수광 소자는 화합물 반도체를 이용한 반도체 수광 소자밖에 존재하지 않았다. 그렇지만, 본 발명에 의하면, 원료도 가공 비용도 싸고 또한 가공도 용이한 실리콘을 이용하여 파장 1000nm 이상의 근적외광을 검출할 수 있는 반도체 수광 소자를 실현할 수 있다고 하는 것은, 산업상 큰 메리트가 된다.
본 발명은 반도체 광검출 소자 및 광검출 장치에 이용할 수 있다.
1: n－형 반도체 기판 1a: 제1 주면
1b: 제2 주면 3: p＋형 반도체 영역
5: n＋형 반도체 영역 10: 불규칙한 요철
11: 어큐뮬레이션층 13, 15: 전극
PL: 펄스 레이저 광 PD1 ~ PD5: 포토 다이오드
PDA1 ~ 3: 포토 다이오드 어레이
SI1: 고체 촬상 소자 MI1: MOS 이미지 센서

Claims (6)

  1. 제1 주면과 제2 주면을 가지고, 상기 제1 주면 측에 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역으로 형성된 pn접합을 가지는 실리콘 기판을 구비하고,
    상기 실리콘 기판은, 상기 제2 주면 측에 형성되는 제1 도전형의 어큐뮬레이션층을 포함하고,
    상기 제2 주면 상에 불규칙한 요철이 형성되어 있고,
    상기 실리콘 기판의 상기 제2 주면에 있어서의 상기 pn 접합에 대향하는 상기 영역은 광학적으로 노출되고,
    불규칙한 상기 요철이 형성된 상기 제2 주면이 광입사면이 되고, 상기 제2 주면으로부터 입사한 광이 상기 실리콘 기판 내를 진행하는, 이면입사형인 것을 특징으로 하는 반도체 광검출 소자.
  2. 제1 도전형의 반도체로 이루어지고, 서로 대향하는 제1 주면 및 제2 주면을 가짐과 아울러 상기 제1 주면 측에 제2 도전형의 반도체 영역이 형성된 실리콘 기판을 구비하고,
    상기 실리콘 기판에는 상기 제2 주면 측에 상기 실리콘 기판보다도 높은 불순물 농도를 가지는 제1 도전형의 어큐뮬레이션층이 형성되어 있음과 아울러, 상기 제2 주면에 있어서의 적어도 제2 도전형의 상기 반도체 영역에 대향하는 영역에 불규칙한 요철이 형성되어 있고,
    상기 실리콘 기판의 상기 제2 주면에 있어서의 제2 도전형의 상기 반도체 영역에 대향하는 상기 영역은 광학적으로 노출되고,
    불규칙한 상기 요철이 형성된 상기 제2 주면이 광입사면이 되고, 상기 제2 주면으로부터 입사한 광이 상기 실리콘 기판 내를 진행하는, 이면입사형인 것을 특징으로 하는 반도체 광검출 소자.
  3. 청구항 2에 있어서,
    상기 실리콘 기판은, 제2 도전형의 상기 반도체 영역에 대응하는 부분이 그 부분의 주변 부분을 남기고 상기 제2 주면 측보다 박화되어 있는 것을 특징으로 하는 반도체 광검출 소자.
  4. 청구항 2 또는 청구항 3에 있어서,
    제1 도전형의 상기 어큐뮬레이션층의 두께가 불규칙한 상기 요철의 고저차보다도 큰 것을 특징으로 하는 반도체 광검출 소자.

  5. 청구항 1 또는 청구항 2에 있어서,
    상기 광입사면으로부터 입사하고 상기 실리콘 기판 내를 진행하는 광이 불규칙한 상기 요철에 의해 반사, 산란 또는 확산되는 것을 특징으로 하는 반도체 광검출 소자.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 광입사면으로부터 입사하는 광이 불규칙한 상기 요철에 의해 산란되는 것을 특징으로 하는 반도체 광검출 소자.
KR1020177008209A 2009-02-24 2010-02-15 반도체 광검출 소자 KR101842410B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2009-041078 2009-02-24
JP2009041078 2009-02-24
JP2009136389A JP5185205B2 (ja) 2009-02-24 2009-06-05 半導体光検出素子
JPJP-P-2009-136389 2009-06-05
PCT/JP2010/052210 WO2010098224A1 (ja) 2009-02-24 2010-02-15 半導体光検出素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117016030A Division KR101779212B1 (ko) 2009-02-24 2010-02-15 반도체 광검출 소자

Publications (2)

Publication Number Publication Date
KR20170038094A true KR20170038094A (ko) 2017-04-05
KR101842410B1 KR101842410B1 (ko) 2018-03-26

Family

ID=42665434

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177008209A KR101842410B1 (ko) 2009-02-24 2010-02-15 반도체 광검출 소자
KR1020117016030A KR101779212B1 (ko) 2009-02-24 2010-02-15 반도체 광검출 소자

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117016030A KR101779212B1 (ko) 2009-02-24 2010-02-15 반도체 광검출 소자

Country Status (7)

Country Link
US (2) US8916945B2 (ko)
EP (2) EP2403011B1 (ko)
JP (1) JP5185205B2 (ko)
KR (2) KR101842410B1 (ko)
CN (2) CN102334197B (ko)
TW (2) TWI482298B (ko)
WO (1) WO2010098224A1 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
WO2010028177A1 (en) * 2008-09-03 2010-03-11 Sionyx, Inc. High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation
US7745901B1 (en) 2009-01-29 2010-06-29 Sionyx, Inc. Highly-depleted laser doped semiconductor volume
JP5185206B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
US8207051B2 (en) 2009-04-28 2012-06-26 Sionyx, Inc. Semiconductor surface modification
JP2010283223A (ja) * 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法
JP5961332B2 (ja) * 2009-09-17 2016-08-02 サイオニクス、エルエルシー 感光撮像素子および関連方法
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
KR101616027B1 (ko) * 2009-10-07 2016-04-27 삼성전자주식회사 렌즈가 집적된 발광다이오드 어레이, 이를 이용한 라인 프린터 헤드 및 발광다이오드 어레이의 제조방법
JP5616099B2 (ja) * 2010-04-01 2014-10-29 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
EP2583312A2 (en) 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
JP5562207B2 (ja) * 2010-10-29 2014-07-30 浜松ホトニクス株式会社 フォトダイオードアレイ
US8698272B2 (en) 2010-12-21 2014-04-15 Sionyx, Inc. Semiconductor devices having reduced substrate damage and associated methods
KR102170984B1 (ko) 2011-03-10 2020-10-29 사이오닉스, 엘엘씨 3차원 센서, 시스템, 및 관련 방법
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US8865507B2 (en) 2011-09-16 2014-10-21 Sionyx, Inc. Integrated visible and infrared imager devices and associated methods
JP5791461B2 (ja) 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JP6132746B2 (ja) 2013-11-05 2017-05-24 浜松ホトニクス株式会社 赤外線検出素子
US9876127B2 (en) 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
JP6265709B2 (ja) 2013-11-27 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016062996A (ja) 2014-09-16 2016-04-25 株式会社東芝 光検出器
JP6529743B2 (ja) * 2014-11-06 2019-06-12 株式会社豊田中央研究所 光電変換素子
CN104505434B (zh) * 2014-12-16 2017-04-12 中国电子科技集团公司第四十七研究所 一种光电池及其制造方法
JP6738129B2 (ja) 2015-07-28 2020-08-12 株式会社東芝 光検出器およびこれを用いたライダー装置
EP3425683A4 (en) * 2016-03-03 2019-09-25 Hamamatsu Photonics K.K. SEMICONDUCTOR LIGHT DETECTION ELEMENT
CN105679854B (zh) * 2016-03-08 2017-06-20 中山大学 一种用于提高闪烁体探测器灵敏度的准无序微纳米光子结构及其设计和制作方法
JP6730820B2 (ja) 2016-03-10 2020-07-29 株式会社東芝 光検出器およびこれを用いたライダー装置
JP2017163023A (ja) * 2016-03-10 2017-09-14 株式会社東芝 光検出器およびこれを用いた被写体検知システム
US10244857B2 (en) 2016-08-29 2019-04-02 Colgate-Palmolive Company Oral care implement and filament for the same
JP2018041217A (ja) * 2016-09-06 2018-03-15 東京エレクトロン株式会社 異常検知方法及び半導体製造装置
JP6639427B2 (ja) * 2017-01-13 2020-02-05 株式会社東芝 受光装置
JP6847795B2 (ja) 2017-09-20 2021-03-24 株式会社東芝 光検出器、光検出装置、ライダー装置及び光検出器の製造方法
JP7089930B2 (ja) * 2018-04-16 2022-06-23 浜松ホトニクス株式会社 半導体光検出素子
US20220163674A1 (en) * 2019-03-19 2022-05-26 Sony Semiconductor Solutions Corporation Sensor chip, electronic apparatus, and distance measurement apparatus
JP2020073889A (ja) * 2019-12-04 2020-05-14 株式会社東芝 光検出器およびこれを用いたライダー装置
JP2021106196A (ja) * 2019-12-26 2021-07-26 浜松ホトニクス株式会社 半導体光検出素子
CN111276413A (zh) * 2020-01-02 2020-06-12 长江存储科技有限责任公司 半导体结构及其制备方法及其相关检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153311A (ja) 2006-12-14 2008-07-03 Sumitomo Electric Ind Ltd 半導体受光素子、視界支援装置および生体医療装置

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4934398A (ko) 1972-07-26 1974-03-29
JPS50147230A (ko) * 1974-05-15 1975-11-26
US4072541A (en) * 1975-11-21 1978-02-07 Communications Satellite Corporation Radiation hardened P-I-N and N-I-P solar cells
US4277793A (en) * 1979-07-16 1981-07-07 Rca Corporation Photodiode having enhanced long wavelength response
US4532537A (en) * 1982-09-27 1985-07-30 Rca Corporation Photodetector with enhanced light absorption
JPS59105380A (ja) 1982-12-08 1984-06-18 Matsushita Electronics Corp 光感固体発振素子
JPS59117274A (ja) 1982-12-24 1984-07-06 Toshiba Corp 太陽電池の製造方法
JPH06101571B2 (ja) * 1983-06-03 1994-12-12 株式会社半導体エネルギー研究所 半導体装置
JPS6218075A (ja) * 1985-07-17 1987-01-27 Agency Of Ind Science & Technol 光電変換装置
CA1289404C (en) 1985-10-24 1991-09-24 Keiichi Murai Electrophotographic light receiving members comprising amorphous silicon and substrate having minute irregularities
JPS6411556A (en) 1987-07-03 1989-01-17 Teisan Seiyaku Kk Injury protecting agent
JPH027576A (ja) 1988-06-27 1990-01-11 Matsushita Electric Works Ltd 薄膜型光電変換素子の製造方法
JP2810435B2 (ja) 1989-08-31 1998-10-15 シャープ株式会社 レーザ加工方法
JPH04116870A (ja) * 1990-09-06 1992-04-17 Fujitsu Ltd 受光素子の製造方法
JP3312921B2 (ja) 1991-12-13 2002-08-12 昭和電工株式会社 アルミニウム材のフラックスガスろう付用連続式ろう付炉
JPH05243600A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 半導体受光素子
JP3133494B2 (ja) 1992-07-21 2001-02-05 三洋電機株式会社 光起電力素子
JP3526308B2 (ja) 1993-02-18 2004-05-10 株式会社日立製作所 受光素子
JPH07240534A (ja) 1993-03-16 1995-09-12 Seiko Instr Inc 光電変換半導体装置及びその製造方法
JPH06350068A (ja) 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
JPH06350122A (ja) 1993-06-08 1994-12-22 Hamamatsu Photonics Kk 半導体光検出素子
JP3271222B2 (ja) * 1994-02-22 2002-04-02 ソニー株式会社 固体撮像装置
JP3091903B2 (ja) * 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
US5506419A (en) * 1994-11-10 1996-04-09 At&T Corp. Quantum well photodetector with pseudo-random reflection
US5589704A (en) 1995-01-27 1996-12-31 Lucent Technologies Inc. Article comprising a Si-based photodetector
JP3725246B2 (ja) 1996-05-15 2005-12-07 株式会社カネカ 薄膜光電材料およびそれを含む薄膜型光電変換装置
JPH1070298A (ja) 1996-08-28 1998-03-10 Nippon Telegr & Teleph Corp <Ntt> 太陽電池およびその製造方法
JPH10173998A (ja) 1996-12-16 1998-06-26 Nec Corp ショットキー障壁型固体撮像素子およびこれを用いた撮像装置
DE69811511T2 (de) * 1997-03-21 2004-02-19 Sanyo Electric Co., Ltd., Moriguchi Herstellungsverfahren für ein photovoltaisches bauelement
JP3924352B2 (ja) 1997-06-05 2007-06-06 浜松ホトニクス株式会社 裏面照射型受光デバイス
US6951689B1 (en) 1998-01-21 2005-10-04 Canon Kabushiki Kaisha Substrate with transparent conductive layer, and photovoltaic element
JP3582569B2 (ja) 1998-02-10 2004-10-27 三菱住友シリコン株式会社 シリコンウェーハの裏面ゲッタリング処理方法
JP3174549B2 (ja) 1998-02-26 2001-06-11 株式会社日立製作所 太陽光発電装置及び太陽光発電モジュール並びに太陽光発電システムの設置方法
AU3837200A (en) 1999-04-13 2000-11-14 Hamamatsu Photonics K.K. Semiconductor device
JP2000299489A (ja) 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002170981A (ja) 2000-12-04 2002-06-14 Fujitsu Ltd 化合物半導体結晶の不純物濃度制御方法及び光半導体装置
JP2002222975A (ja) 2001-01-29 2002-08-09 Kyocera Corp 薄膜結晶質Ｓｉ太陽電池およびその製造方法
JP2002231993A (ja) 2001-02-05 2002-08-16 Toshiba Corp 半導体受光装置および半導体受光装置を備えた電気機器
US7057256B2 (en) * 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP4012743B2 (ja) 2002-02-12 2007-11-21 浜松ホトニクス株式会社 光検出装置
WO2003072500A1 (fr) 2002-02-26 2003-09-04 Sharp Kabushiki Kaisha Procede de fabrication de silicium en forme de plaque, substrat pour la fabrication de silicium en forme de plaque, silicium en forme de plaque, cellule solaire utilisant du silicium en forme de plaque et module de cellules solaires
JP2003258285A (ja) 2002-02-27 2003-09-12 Sharp Corp 表面凹凸構造の作製方法及び太陽電池
JP4075410B2 (ja) 2002-03-01 2008-04-16 三菱電機株式会社 太陽電池
JP3963760B2 (ja) 2002-04-03 2007-08-22 浜松ホトニクス株式会社 エネルギー線弁別器
JP4478012B2 (ja) 2002-05-10 2010-06-09 浜松ホトニクス株式会社 裏面照射型ホトダイオードアレイ及びその製造方法
CN101488507B (zh) 2002-08-09 2011-04-06 浜松光子学株式会社 光电二极管阵列、其制造方法和放射线检测器
JP4220818B2 (ja) 2003-03-27 2009-02-04 浜松ホトニクス株式会社 ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4228887B2 (ja) 2003-04-02 2009-02-25 ソニー株式会社 固体撮像素子およびその製造方法
JP4373695B2 (ja) 2003-04-16 2009-11-25 浜松ホトニクス株式会社 裏面照射型光検出装置の製造方法
JP2005045073A (ja) * 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
JP2005150614A (ja) * 2003-11-19 2005-06-09 Sharp Corp 太陽電池及びその製造方法
JP2005203708A (ja) 2004-01-19 2005-07-28 Hamamatsu Photonics Kk Ｘ線撮像素子
EP1647059A2 (en) 2004-03-17 2006-04-19 Matsushita Electric Works, Ltd. Light detecting element and method for operating it
GB0413749D0 (en) 2004-06-19 2004-07-21 Koninkl Philips Electronics Nv Active matrix electronic array device
DE602005023323D1 (de) * 2004-09-24 2010-10-14 Harvard College Verfahren zur herstellung von detektoren auf siliziumbasis mit lasermikrostrukturierten oberflächenschichten mit elektronendonatoren
JP4864317B2 (ja) 2004-12-14 2012-02-01 浜松ホトニクス株式会社 発光素子試験装置及び発光素子試験装置用光検出素子
JP4841834B2 (ja) 2004-12-24 2011-12-21 浜松ホトニクス株式会社 ホトダイオードアレイ
JP4674894B2 (ja) 2004-12-28 2011-04-20 パナソニック株式会社 固体撮像装置及びその製造方法
JP4766880B2 (ja) 2005-01-18 2011-09-07 シャープ株式会社 結晶シリコンウエハ、結晶シリコン太陽電池、結晶シリコンウエハの製造方法および結晶シリコン太陽電池の製造方法
ES2358438T3 (es) * 2005-03-29 2011-05-10 Sanyo Electric Co., Ltd. Dispositivo fotovoltaico y método de fabricación del dispositivo fotovoltaico.
US7979718B2 (en) 2005-03-31 2011-07-12 Pioneer Corporation Operator recognition device, operator recognition method and operator recognition program
JP5289764B2 (ja) 2005-05-11 2013-09-11 三菱電機株式会社 太陽電池およびその製造方法
KR100660714B1 (ko) 2005-12-29 2006-12-21 매그나칩 반도체 유한회사 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
JP2007266327A (ja) 2006-03-29 2007-10-11 Kyocera Corp 太陽電池素子
TWI443817B (zh) 2006-07-03 2014-07-01 Hamamatsu Photonics Kk Photodiode array
JP2008060380A (ja) 2006-08-31 2008-03-13 Matsushita Electric Ind Co Ltd 固体撮像素子及びその製造方法
JP2008066584A (ja) 2006-09-08 2008-03-21 Asahi Kasei Electronics Co Ltd 光センサ
JP2008229701A (ja) 2007-03-23 2008-10-02 Japan Steel Works Ltd:The 微細表面凹凸形状材の製造方法および電界放射型ディスプレイ
TWI413240B (zh) * 2007-05-07 2013-10-21 Sony Corp A solid-state imaging device, a manufacturing method thereof, and an image pickup device
EP2190026A4 (en) 2007-07-31 2012-10-24 Mitsubishi Electric Corp METHOD FOR PRODUCING PHOTOVOLTAIC ARRAYS
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP4808748B2 (ja) 2008-06-13 2011-11-02 浜松ホトニクス株式会社 ホトダイオードアレイの製造方法
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185206B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP2010283223A (ja) 2009-06-05 2010-12-16 Hamamatsu Photonics Kk 半導体光検出素子及び半導体光検出素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153311A (ja) 2006-12-14 2008-07-03 Sumitomo Electric Ind Ltd 半導体受光素子、視界支援装置および生体医療装置

Also Published As

Publication number Publication date
CN102334197A (zh) 2012-01-25
US20140061835A1 (en) 2014-03-06
US8916945B2 (en) 2014-12-23
CN102334197B (zh) 2016-03-02
TWI568009B (zh) 2017-01-21
US9419159B2 (en) 2016-08-16
JP5185205B2 (ja) 2013-04-17
KR20110136786A (ko) 2011-12-21
EP3399558B1 (en) 2022-04-06
CN105140315A (zh) 2015-12-09
KR101779212B1 (ko) 2017-09-18
TW201101522A (en) 2011-01-01
EP2403011A1 (en) 2012-01-04
TWI482298B (zh) 2015-04-21
TW201511314A (zh) 2015-03-16
EP3399558A1 (en) 2018-11-07
EP2403011B1 (en) 2019-12-11
KR101842410B1 (ko) 2018-03-26
WO2010098224A1 (ja) 2010-09-02
EP2403011A4 (en) 2013-03-20
CN105140315B (zh) 2020-07-21
US20110303999A1 (en) 2011-12-15
JP2010226071A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
KR101779212B1 (ko) 반도체 광검출 소자
KR101708069B1 (ko) 포토 다이오드 및 포토 다이오드 어레이
KR101799249B1 (ko) 반도체 광 검출 소자
JP5829224B2 (ja) Ｍｏｓイメージセンサ
KR101725561B1 (ko) 포토 다이오드 및 포토 다이오드 어레이
KR101787787B1 (ko) 반도체 광검출 소자
WO2021131758A1 (ja) 半導体光検出素子

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant